KR950020126A - 컴퓨터 시스템 및 그 메모리를 리플레싱하기 위한 방법 - Google Patents

컴퓨터 시스템 및 그 메모리를 리플레싱하기 위한 방법 Download PDF

Info

Publication number
KR950020126A
KR950020126A KR1019940035877A KR19940035877A KR950020126A KR 950020126 A KR950020126 A KR 950020126A KR 1019940035877 A KR1019940035877 A KR 1019940035877A KR 19940035877 A KR19940035877 A KR 19940035877A KR 950020126 A KR950020126 A KR 950020126A
Authority
KR
South Korea
Prior art keywords
memory
refresh
signal
cpu
mode
Prior art date
Application number
KR1019940035877A
Other languages
English (en)
Other versions
KR0169288B1 (ko
Inventor
가츠미 야에자와
세이지 히나타
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR950020126A publication Critical patent/KR950020126A/ko
Application granted granted Critical
Publication of KR0169288B1 publication Critical patent/KR0169288B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

본 발명은 메모리내용을 유지하기 위해 소정 간격 사이클레서 리플레시되도록 하는데 필요한 DRAM수단을 이용하는 마이크로 컴퓨터 시스템에 관한 것이다. 이러한 시스템은 스탠바이모드로 설정될때에도 DRAM메모리를 리플레시할 수 있고, 메모리 리플레싱수단에 대해 클럭 타이밍신호를 제공하도록 클럭발생기를 정지시킨다. 본 발명의 시스템에 따르면, 시스템의 저전원 소모를 달성하기 위해 노말 동작으로부터 스탠바이 동작으로 시스템 동작이 변화될때 간격 리플레시모드로 부터 셀프 리플레시모드로 자동적으로 변화됨으로써 DRAM 메모리가 리플레시된다.

Description

컴퓨터 시스템 및 그 메모리를 리플레싱하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 마이크로 컴퓨터 시스템의 바람직한 실시예의 구성도.

Claims (15)

  1. 노말모드 동작 지시와 스탠바이 모드 동작 지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와, 소정 간격 사이클에서 리플레싱을 요구하는 메모리 내용을 저장하기 위한 메모리 장치, CPU를 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기, CPU로부터의 노말 모드와 스탠바이 모드 동작 지시신호에 따라 메모리장치에 대해 적어도 2종류의 메모리 리플레시 지시신호를 포함하는 메모리동작 제어신호를 제공하기 위한 메모리제어수단, CPU가 노말 동작 모드 지시신호를 메모리제어수단에 제공하는 동안 클럭 타이밍신호에 따라 주기적으로 메모리장치의 간격 리플레시동작을 실행하기 위한 간격 리플레싱수단 및, 시스템 동작의 스탠바이 모드로 들어가서 클럭 발생기의 발진을 정지시키기 위해 CPU가 스탠바이모드 지시신호를 메모리 제어수단에 제공할 때, 메모리 장치의 셀프 리플레시동작을 실행하기 위한 셀프 리플레시수단을 구비하여 구성된 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 메모리장치가 간격 리플레시 동작으로부터 셀프리플레시 동작으로 변하는 지시를 식별하는 위한 수단을 갖춘 DRAM이고, 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  3. 노말모드 동작 지시와 스탠바이 모드 지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와, 소정 간격 사이클에서 리플레싱을 요구하는 메모리 내용을 저장하기 위한 메모리 장치, CPU를 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기, CPU로부터의 노말 모드와 스탠바이 모드동작 지시신호에 따라 메모리장치에 대해 적어도 2종류의 메모리 리플레시 지시신호를 포함하는 메모리동작 제어 신호를 제공하기 위한 메모리제어수단, CPU가 노말 동작 모드 지시신호를 메모리제어수단에 제공하는 동안 메모리장치의 간격 리플레시 동작을 실행하고, CPU가 스탠바이 모드 지시신호를 메모리 제어수단에 제공할때, 메모리장치의 셀프 리플레시동작을 수행하고, 메모리 제어수단이 메모리 리플레시 동작을 변화시키도록 메모리 리플레시 수단을 지시하며, 메모리 제어수단으로부터의 리플레시 지시신호에 따라 메모리장치를 리플레싱하기 위한 메모리 리플레싱수단 및, 메모리장치가 셀프 리플레시동작으로 들어갈때 시스템 엘리먼트에 대해 클럭 타이밍신호를 공급하도록 정지되는 클럭발생수단을 구비하여 구성된 것을 특징으로 하는 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 메모리장치가 간격 리플레시 동작으로부터 셀프 리플레시 동작으로 변하는 지시를 식별하는 위한 수단을 갖춘 DRAM이고, 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  5. 제3항에 있어서, 상기 메모리 리플레싱수단이 메모리 제어수단으로부터의 메모리 리플레시 지시신호에 따라 리플레시 간격을 카운팅하기 위한 리플레시 카운트수단과, 리플레시 카운트수단의 출력신호에 따라 메모리장치에 메모리 리플레시 실행신호를 제공하기 위한 리플레시 발생기를 구비하여 이루어진 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  6. 제3항에 및 제4항에 있어서, 메모리 리플레싱수단이 DRAM에 CAS 및 RAS 신호의 양쪽을 제공하고, CAS 와 RAS신호의 양쪽이 소정의 펄스 상승시간을 지나 로우레벨에 있을 경우 DRAM이 셀프 리플레시 동작으로 들어가는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제3항에 및 제4항에 있어서, 간격 리플레시 동작 동안 상기 메모리 리플레싱수단이 클럭 발생기로부터의 타이밍신호에 따라 소정 시간 간격에서 로우레벨로부터 하이레벨까지 동시에 CAS 와 RAS신호의 양쪽의 천이를 제공하는 것을 특징으로 하는 컴퓨터 시스템.
  8. 노말모드 동작 지시와 스탠바이 모드 지시신호를 포함하는 시스템 동작 제어신호를 제공하기 위한 CPU와, 소정 간격 사이클에서 리플레싱을 요구하는 메모리 내용을 저장하기 위한 메모리 장치, CPU를 포함하는 시스템의 엘리먼트에 클럭 타이밍신호를 공급하기 위한 클럭 발생기, 각각 노말 모드와 스탠바이 모드동작 지시신호에 응답해서 제1 및 제2메모리 리플레시 지지신호를 포함하는 메모리동작 제어 신호를 제공하기 위한 메모리제어수단, 스탠바이 모드 동작 지시신호에 응답해서 메모리 제어수단에 대해 리플레시 모드 변화 지시신호를 제공하기 위한 스탠바이 모드 검출기, 제1 리플레시 지시신호에 따라 주기적으로 메모리장치의 간격 리플레시 동작을 실행하기 위한 간격 리플레싱수단 및, 클럭 발생기가 클럭 타이밍신호를 공급하지 않을때 시스템 동작의 스탠바이 모드 동안 제2 리플레시 지시신호에 따라 메모리장치의 셀프 리플레시 동작을 실행하기 위한 셀프 리플레시수단을 구비하여 구성된 것을 특징으로 하는 컴퓨터 시스템.
  9. 메모리 내용을 유지하도록 소정 사이클에서 리플레싱을 요구하는 DRAM 메모리와, 노말 동작모드와 스탠바이 동작모드 지시신호를 포함하는 시스템 동작 지시신호를 제공하는 CPU, CPU를 포함하는 시스템의 구성요소에 클럭신호를 공급하기 위한 클럭 발생기, 시스템 동작 지시신호에 따라 메모리장치에 메모리 리플레시 신호를 포함하는 메모리 동작 제어신호를 제공하기 위한 메모리 제어수단, CPU로부터의 스탠바이 동작모드신호를 검출함과 더불어 메모리 제어수단에 셀프 리플레시 동작 지시신호를 보내느 검출수단, CPU가 노말동작모드 지시신호를 제공할때, 메모리장치의 간격 리플레시 동작을 실행하고 CPU가 스탠바이 동작모드 지시신호를 제공할때 메모리장치의 셀프 리플레시 동작을 실행하며, 메모리 제어수단으로부터의 리플레시 제어신호에 따라 메모리장치를 리플레싱하기 위한 메모리 리플레시수단 및, 메모리장치가 셀프 리플레시 동작에 들어갈때, 클럭 발생기에 정지 신호를 보내는 CPU를 구비하여 구성된 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 메모리장치가 셀프 리플레시동작에 대해 메모리 리플레시수단의 변화를 식별하기 위한 수단을 포함하는 DRAM이고, 메모리 제어수단이 DRAM 콘트롤러인 것을 특징으로 하는 컴퓨터 시스템.
  11. 제9항에 있어서, 상기 메모리 리플레시수단이 CAS 비포 RAS 신호를 발생시킴으로써 리플레시동작을 실행하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  12. 제9항 및 제11항에 있어서, 상기 메모리 리플레시수단은 CPU가 노말 동작 모드 지시신호를 제공하는 동안 소정 시간 간격에서 로우레벨로부터 하이레벨까지 CAS 및 RAS신호를 상승시킴으로서 메모리장치의 간격 리플레시동작을 실행하는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제9항 및 제11항에 있어서, 상기 메모리 리플레시수단은 CPU가 스탠바이동작 모드 지시신호를 제공하는 동안 소정 시간 간격 이상 동안 로우레벨에서 CAS 및 RAS신호를 유지함으로써 메모리장치의 셀프 리플레시동작을 실행하는 것을 특징으로 하는 컴퓨터 시스템.
  14. 컴퓨터 시스템에서 메모리를 리플레싱하기 위한 방법에 있어서, 노말시스템의 동작모드와 스탠바이 동작모드 사이의 식별을 위한 수단을 포함하는 상기 메모리가, 시스템의 CPU가 노말동작모드를 지시할때 간격 리플레시 동작모드에 대해 메모리를 세팅하는 단계와, 메모리의 간격 리플레시동작을 실행하는 단계, CPU가 스탠바이 동작모드로 들어갈때 셀프 리플레시 동작모드에 대해 메모리를 세팅하는 단계, 스탠바이 동작모드로 들어감에 응답해서 시스템의 클럭 발생수단의 발진을 정지시키는 단계, 메모리의 셀프 리플레시동작을 실행하는 단계, 인터럽트신호에 의해 스탠바이 동작을 해제하는 단계 및, 간격 리플레시동작으로 되돌아가는 단계를 구비하여 이루어진 것을 특징으로 하는 컴퓨터 시스템에서 메로리를 리플레싱하기 위한 방법.
  15. 제14항에 있어서, 셀프 리플레시동작에 대해 메모리를 세팅하는 상기 단계가 로우레벨에서 CAS와 RAS신호를 유지하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템에서 메모리를 리플레싱하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035877A 1993-12-24 1994-12-22 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 KR0169288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5325517A JPH07182857A (ja) 1993-12-24 1993-12-24 マイコンシステム
JP93-325517 1993-12-24

Publications (2)

Publication Number Publication Date
KR950020126A true KR950020126A (ko) 1995-07-24
KR0169288B1 KR0169288B1 (ko) 1999-01-15

Family

ID=18177765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035877A KR0169288B1 (ko) 1993-12-24 1994-12-22 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법

Country Status (3)

Country Link
US (1) US5634106A (ko)
JP (1) JPH07182857A (ko)
KR (1) KR0169288B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464158B1 (ko) * 2000-05-18 2004-12-31 인터내셔널 비지네스 머신즈 코포레이션 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
JP2783195B2 (ja) * 1995-06-16 1998-08-06 日本電気株式会社 マイクロコンピュータ
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
KR100447134B1 (ko) * 1996-12-28 2006-02-28 엘지전자 주식회사 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
JPH10254587A (ja) * 1997-03-14 1998-09-25 Toshiba Corp コンピュータシステム
KR19980073522A (ko) * 1997-03-15 1998-11-05 김광호 파워다운모드를 지원하는 반도체 메모리 장치와 이를 구비한 컴퓨터 시스템 및 이의 제어방법
JPH1115742A (ja) 1997-06-19 1999-01-22 Kofu Nippon Denki Kk メモリ・リフレッシュ制御回路
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
US6058451A (en) * 1997-12-22 2000-05-02 Emc Corporation Method and apparatus for refreshing a non-clocked memory
US6799242B1 (en) * 1999-03-05 2004-09-28 Sanyo Electric Co., Ltd. Optical disc player with sleep mode
JP2002041445A (ja) 2000-05-19 2002-02-08 Matsushita Electric Ind Co Ltd 高性能ｄｍａコントローラ
WO2002001569A1 (fr) * 2000-06-27 2002-01-03 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de commande de memoire
JP4216457B2 (ja) * 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6693837B2 (en) * 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
US7200711B2 (en) * 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
US7183792B2 (en) * 2003-04-01 2007-02-27 Micron Technology, Inc. Method and system for detecting a mode of operation of an integrated circuit, and a memory device including same
KR100529033B1 (ko) 2003-05-23 2005-11-17 주식회사 하이닉스반도체 동기식 반도체 메모리 소자
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
JP5728370B2 (ja) 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
US20160155491A1 (en) * 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
WO2021126541A1 (en) 2019-12-20 2021-06-24 Rambus Inc. Partial array refresh timing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
KR920022293A (ko) * 1991-05-16 1992-12-19 김광호 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
GB2265035B (en) * 1992-03-12 1995-11-22 Apple Computer Method and apparatus for improved dram refresh operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464158B1 (ko) * 2000-05-18 2004-12-31 인터내셔널 비지네스 머신즈 코포레이션 시스템 리셋을 통해 동기식 디램의 내용을 저장하는 방법및 장치

Also Published As

Publication number Publication date
JPH07182857A (ja) 1995-07-21
US5634106A (en) 1997-05-27
KR0169288B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR950020126A (ko) 컴퓨터 시스템 및 그 메모리를 리플레싱하기 위한 방법
KR960038982A (ko) 반도체 메모리장치
US5901101A (en) Semiconductor memory device
KR100885011B1 (ko) 반도체 기억 장치 및 메모리 시스템
JP4961003B2 (ja) リフレッシュフラグを発生させる半導体メモリシステム
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR970076824A (ko) 메모리 리프레시 시스템
KR950012454A (ko) 다수의 내부 전원을 갖는 동적 메모리장치
KR940026954A (ko) 클록동기형 반도체 메모리장치의 리프레시 카운터에 대한 테스트회로
MY129551A (en) Power failure mode for a memory controller
KR970051074A (ko) 반도체 메모리 장치의 리프레쉬별 내부승압전원 제어방법
US6317657B1 (en) Method to battery back up SDRAM data on power failure
JPH07312082A (ja) 情報処理装置
JP4083847B2 (ja) メモリ・リフレッシュ方法及びシステム
JP3728468B2 (ja) メモリ制御装置
KR890016677A (ko) 반도체메모리
US5566121A (en) Method for PCMCIA card function using DRAM technology
US5805473A (en) PCMCIA voltage loss detection
KR950001493A (ko) 유사 sram을 구비한 전자기기
JPH04114393A (ja) 半導体集積回路
KR0140641B1 (ko) 반도체 기억소자
JPS6259396B2 (ko)
KR100201938B1 (ko) 반도체 메모리 장치의 리프레시 회로
JPH06119780A (ja) 半導体メモリ
JPH07320481A (ja) 記憶装置のリフレッシュ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee