KR20010053009A - 메모리 컨트롤러의 전원 이상 모드 - Google Patents

메모리 컨트롤러의 전원 이상 모드 Download PDF

Info

Publication number
KR20010053009A
KR20010053009A KR1020007014412A KR20007014412A KR20010053009A KR 20010053009 A KR20010053009 A KR 20010053009A KR 1020007014412 A KR1020007014412 A KR 1020007014412A KR 20007014412 A KR20007014412 A KR 20007014412A KR 20010053009 A KR20010053009 A KR 20010053009A
Authority
KR
South Korea
Prior art keywords
memory
self
memory unit
power failure
refresh
Prior art date
Application number
KR1020007014412A
Other languages
English (en)
Other versions
KR100546962B1 (ko
Inventor
크레타케네스씨.
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR20010053009A publication Critical patent/KR20010053009A/ko
Application granted granted Critical
Publication of KR100546962B1 publication Critical patent/KR100546962B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

입력/출력 프로세서(100)에 사용된 메모리 컨트롤러와 같은 메모리 컨트롤러 (200)에 대한 전원이상 모드는 메모리 컨트롤러가 시스템 전원을 가질 때, 메모리 이미지를 유지할 필요로 인하여, SDRAM 메모리 유닛과 같은 메모리 유닛(210)을 리프레시한다. 일실시예에서, 전원이상이 발생했을 때, 메모리 컨트롤러는 셀프-리프레시 커맨드를 배터리-백업 전원을 가진 메모리에 발행한다. PCI 리세트 신호는 전원이상이 발생한 때를 판정하는데 사용된다. 셀프-리프레시 커맨드는 메모리를 셀프-리프레시 모드에 놓고, 프로그래밍가능 로직 디바이스는 메모리로의 클록 이네이블 신호 입력이 셀프-리프레시 모드를 유지하는 것을 확실히 하는데 사용될 수 있다. 시스템 전원이 회복되면, 메모리 컨트롤러는 메모리를 리프레시 하는 것을 재개한다.

Description

메모리 컨트롤러의 전원 이상 모드{POWER FAILURE MODE FOR A MEMORY CONTROLLER}
컴퓨터 시스템의 성능을 향상시키기 위해, 입력/출력(I/O) 프로세서는 다양한 I/O 처리 작업을 분담하는데 추가된다. 도 1은 I/O 프로세서(100) 및 관련 서브시스템을 설명하는 블록 다이어그램이다. I/O 프로세서는 제 1 버스(90)를 통하여 호스트 컴퓨터 시스템(도 1에서 도시생략)과 통신한다. 주변 요소 상호접속(PCI) 표준(예를 들면, PSI 로컬 버스 명세, 버전 2.1, PSI 스페셜 인터레스트 그룹으로부터 얻어질 수 있는 카피)에 따르는 버스는 이러한 제 1 버스의 일례이다. I/O 프로세서(100)는 또한 제 2 PCI 버스(95)를 통하여 네트워크 인터페이스 카드 또는 하드디스크 드라이브와 같은 다양한 I/O 서브시스템(110,120,130) 또는 "디스크" 서브시스템(110)과 통신한다. I/O 프로세서는 또한 메모리 컨트롤러를 사용함으로써 일반적으로 로컬 메모리(140)과 통신할 수 있다.
호스트 컴퓨터 시스템이 예를 들면 디스크 서브시스템(110)과 데이터를 서로 전송하면, I/O 프로세서(100)는 로컬 메모리(140)에 있는 전송된 데이터의 복사본을 저장할 수 있다. 만일 저장한다면, 로컬 메모리(140)는 호스트 컴퓨터 시스템 및 디스크 서브시스템(110) 사이에 최근 전송된 임의의 데이터를 포함할 수 있다. "캐시"로 알려져 있는 로컬 메모리(140)의 이러한 데이터는 디스크 서브시스템(110)보다 더 빠른 I/O 프로세서(100)에 의해 액세스될 수 있다.
I/O 프로세서(100)가 호스트 컴퓨터 시스템과 디스크 서브시스템(110)사이에 데이터를 전송하도록 다른 요구를 수신할 때, I/O 프로세서(100)는 로컬 메모리(140) 캐시를 먼저 검사한다. 만약 데이터가 이미 캐시에 있다면, I/O 프로세서(100)는 디스크 서브시스템(110)을 액세스하는 시간 낭비 태스크를 피한다. 이것은 I/O 및 시스템 레벨 성능을 상당히 향상시키게 한다. 예를 들면, 이러한 캐시가 네트워킹이나 기억정보에 대한 서버 어플리케이션에 사용될 수 있다. 특히, 어플리케이션은 소형 컴퓨터 시스템 인터페이스(SCSI) 중복 어레이의 인디펜던트 디스크(RAID) 디스크 서브시스템(110)의 성능을 향상시키도록 I/O 프로세서(100) 및 128 메가바이트(Mb)의 로컬 메모리(140)를 사용할 수 있다.
이러한 캐시 시스템의 단점은 I/O 프로세서(100)에 전송된 모든 데이터가 비휘발성 디스크 서브시스템(110)에 최종적으로 기억됨을 나타낸다는 것이다. 만약 데이터가 로컬 메모리(140)에서 디스크 서브시스템(110)으로 전송되지 않을 경우, 휘발성 로컬 메모리(140)가 파워다운되도록 하는 시스템 전원이상이 발생한다면 데이터가 손실될 수 있다. 따라서, 로컬 메모리(140)는, 또한 "메모리 이미지"로 불리우는 디스크 캐시 데이터를 전원이상의 경우에도 보존하여야 한다. 보존될 수 있도록 하기 위해 로컬 메모리(140)에 배터리-백업 파워가 구비될 수 있다.
동적 랜덤 액세스 메모리(DRAM)와 같은 일부 메모리 타입은 캐패시터 및 트랜지스터를 사용하여 셀내에 정보를 기억한다. 캐패시터는 매우 빠르게 전기전하를 손실할 수 있기 때문에, DRAM은 계속해서 매 수밀리초당(msec) 새로운 전기전하를 공급받아야 하거나, "리프레시"되어야 한다.
DRAM을 사용하는 로컬 메모리(140)를 고려하라. 리프레시 기능은 통상적으로 I/O 프로세서(100)에 있는 메모리 컨트롤러에 의해 실행된다. 만약 전원이상동안 또는 전력공급이 실패할 때와 같이 전체 시스템이 전원을 손실하면, 메모리 컨트롤러 또한 전원을 손실할 수 있다. 이러한 경우에, 메모리 컨트롤러는 DRAM을 리프레시할 수 없을 것이다. DRAM이 배터리-백업 파워를 갖는 경우에도, DRAM이 계속해서 리프레시되지 않는다면, 메모리 이미지는 손실될 것이다. 따라서, 일부 I/O 프로세서 설계는 배터리-백업 파워를 갖는 응용주문형 집적 회로(ASIC) 구성요소와 같은 외부 에어전트를 포함한다. 불행하게도, ASIC 구성요소는 비싸고, 특정 시스템을 위해 특별히 설계되어야 한다.
계속적인 리프레시를 필요로하는 일부 메모리 타입은 또한 "셀프-리프레시"모드를 갖는다. 동기식 DRAM(SDRAM)이 이러한 메모리 타입이다. 메모리 컨트롤러가 셀프-리프레시 커맨드를 SDRAM에 전송할 때, SDRAM은 내부 로직 및 타이머를 사용하여 스스로 자발적으로 계속 리프레시할 것이다. 셀프-리프레시 기능은 예를 들면, 랩톱 컴퓨터에서 저전력 모드를 구현하는 데 사용될 수 있다. 이러한 시스템에서, SDRAM은 메모리 컨트롤러가 배터리 수명을 연장하도록 의도적으로 파워-다운될 때 스스로 리프레시한다. 랩톱 컴퓨터가 저전력모드에서 벗어날 때 메모리 컨텐츠는 재로딩이 필요없기 때문에, 시스템은 신속하게 정상동작으로 복귀할 수 있다. SDRAM 셀프-리프레시 기능은 전원이상에 대하여는 사용되지 않으며, 의도적 저전력 모드에 대하여만 사용된다.
상기 관점에서, 전원이상동안, 로컬 메모리 시스템에 있는 정보를 보존하고, 위에서 말한 것 이외의 문제를 해결하는 방법 및 장치가 필요하게 된다.
발명의 개요
본 발명의 실시예에 따라서, 셀프-리프레시 모드를 갖는 메모리 유닛을 제어하는 방법이 제공될 것이다. 먼저, 전원이상이 발생했는지가 판정된다. 만약 전원이상이 발생했다면, 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드가 메모리 유닛에 발행된다.
본 발명은 컴퓨터 시스템에 관한 것이다. 더욱 특별하게, 본 발명은 컴퓨터 시스템 메모리 컨트롤러에 대한 전원이상모드에 관한 것이다.
도 1은 종래의 I/O 프로세서 및 관련 서브시스템을 도시하는 블록다이어그램,
도 2는 본 발명의 일실시예에 따라서 메모리 컨트롤러 전원이상 모드를 구현하는데 사용되는 회로를 포함하는 블록다이어그램,
도 3은 본 발명의 일실시예에 따라서 전원이상와 관련된 신호의 시퀀스의 설명도,
도 4는 본 발명의 일실시예에 따라서 메모리 컨트롤러 전원이상 모드를 구현하는데 사용되는 파형도,
도 5는 본 발명의 일실시예에 따른 전원이상 모드 상태도, 및
도 6은 본 발명의 일실시예에 따른 전원이상모드를 구현하는 방법의 블록 플로 다이어그램.
본 발명의 실시예는 메모리 컨트롤러에 대한 전원이상 모드를 설명한다. 전체에 걸쳐 동일한 부분은 동일한 참조 번호로 지정한 도면을 상세히 참조로, 도 2는 전원이상모드를 구현하는데 사용된 회로를 도시한다. 메모리 컨트롤러(200)는 메모리 제어 신호를 사용하여 SDRAM 어레이와 같은 로컬 메모리 서브시스템 (210)과 통신한다. 예를 들면, I/O 프로세서 시스템 부분이 될 수 있는 메모리 컨트롤러(200)는 PCI 버스를 통하여 호스트 컴퓨터 시스템(도 2에서 도시생략)과 또한 통신할 수 있다.
메모리 컨트롤러(200)는 SDRAM 어레이(210)를 정상적으로 리프레시할 책임이 있다. 본 발명의 실시예에 따라서, 메모리 컨트롤러(200)는 시스템 전원이상이 검출될 때, 셀프-리프레시 커맨드를 SDRAM 어레이(210)에 발행한다. 이러한 방법으로, SDRAM 어레이(210)가 배터리-백업 전원을 갖고, 적절한 외부 로직에 의해 지원된다고 가정한다면, 메모리 컨트롤러(200)가 시스템 전원을 손실한 경우라도 메모리 이미지가 보존될 수 있다. SDRAM 어레이(210)로의 전원은 임의의 적절한 배터리-백업 소스(Vbatt), 및 시스템 전원과 배터리-백업 전원 사이를 스위칭하는 신뢰성 있는 방법에 의해서 보장될 수 있다. 시스템 전원이 회복될 때, 메모리 컨트롤러(200)는 SDRAM 어레이(210) 리프레시 사이클의 유지를 재개할 수 있다. 클록 이네이블(SCKE) 신호를 포함한, 회로에서의 다양한 신호의 의미가 설명된 후에, 도 2에 도시된 회로의 상세한 설명이 제공될 것이다.
도 3은 본 발명의 실시예에 따른 메모리 컨트롤러(200) 신호의 시퀀스, 전원이상과 관련된 이벤트, 및 시스템 클록 신호(CLK)와 이들의 관계를 설명한다. 초기 파워-업에서, 전력공급장치는 시스템에 사용되는 특정 구성요소 및 전력공급장치의 타입에 기초한 속도로 증가하는 시스템 전압 레벨(POWER)을 제공하기 시작한다. 전압이 신뢰성있는 레벨에 도달했을 때, 전력공급장치는 종종 전원적합(power good;PWRGOOD)신호를 제공한다. 동일하게, 전압레벨이 어떤 최소 임계값 아래로 떨어질 때 전력공급장치는 PWRGOOD 신호를 디어설트(deassert) 한다.
그러나, PWRGOOD 신호는 메모리 컨트롤러(200)에 사용할 수 없다. 예를 들면, 메모리 컨트롤러(200)는 단지 PCI 인터페이스를 통하여 호스트 컴퓨터 시스템과 통신만하는 I/O프로세서의 부분이다. 이러한 경우에, PWRGOOD 신호는 메모리 컨트롤러(200)에 전송되지 않는다. 따라서, 본 발명의 실시예는 전원이상이 발생했는지를 판정하도록 PCI 인터페이스에 있는 핀과 연관된 PCI 리세트(P_RST#) 신호를 사용한다. PCI 로컬 버스 명세 개정판 2.1은 PWRGOOD 신호가 디어설트되면, P_RST# 신호가 출력버퍼를 플로팅하도록 어설트(assert)되는 것을 지시한다. 명세에서, P_RST# 신호가 명세(Tfail)를 벗어난 파워레일에 응답하여 어설트될 때의 시간은 최소 (1)명세를 벗어나거나 500mV 이상까지의 특정 허용오차를 초과하는 파워레일로부터 500ns, 또는 (2)5V 레일로부터 300mV 이상만큼 3.3V 레일이하로 떨어지기까지 100ns이다. 즉, P_RST# 신호는 전원이 적절한 임계값 밖으로 떨어지기 시작할 때 어설트된다. 만약 P_RST# 신호가 진정한 전원이상을 표시한다면, Vbatt가 SDRAM 어레이(210)에 공급될 것이다. 만약 P_RST# 신호가 임의의 다른 상황을 표시한다면, SDRAM 어레이(210)는 단순히 파워다운될 것이다.
메모리 컨트롤러(200)는 전원이상이 발생했는지를 판단하도록 P_RST# 신호를 사용하기 때문에, P_RST# 신호는 안정된 상태를 유지하거나, "바운스"가 없는 상태를 유지해야 하고, 전원의 점차적인 적용 및 제거가 비논리적인 양태를 생기게 하지 않아야 한다. 더욱이, 파워-업시, P_RST# 신호는 시스템에 의해서 공식적으로 디어설트될 때까지 로우(low)상태로 유지되어야 한다. 최종적으로, P_RST# 신호는 적절한 양의 신뢰가능한 전력이 남아있을 때 어설트되어야 한다. 이것은 전원이상에 응답하여 요구된 프로세싱을 실행하기에 충분한 시간을 메모리 컨트롤러(200)에 준다.
메모리 컨트롤러(200)가 전원이상이 발생했음을 판정할 때, 셀프-리프레시 커맨드가 SDRAM 어레이(210)에 발행된다. 이러한 커맨드는 SDRAM 어레이(210)가 자체적으로 스스로 리프레시하고, 메모리 이미지를 유지하도록 하게 한다. SDRAM 어레이(210)는 클록 이네이블(SCKE) 신호가 로우상태를 유지하는 한 셀프-리프레시 모드로 유지될 것이다. 즉 SCKE 신호는 메모리 컨트롤러(200)가 SDRAM 어레이(210)의 리프레시를 재개할 수 있을 때까지 로우상태로 유지된다. SCKE 신호상의 하이 로딩, 및 동작속도와 같은 다른 고려사항으로 인하여, 메모리 컨트롤러(200)는 두개의 카피의 SCKE 신호를 SDRAM 어레이(210)로 보낼 필요가 있다. 예를 들면, 본 발명의 실시예에 따라서, SDRAM 어레이(210)가 두개의 메모리 뱅크를 갖는 듀얼 인라인 메모리 모듈(DIMM)이라면, 보드 배선 설계는 SCKE 신호를 두개의 메모리 뱅크에 동일하게 분산시킬 것이다.
셀프-리프레시 커맨드가 발행될 때 메모리 컨트롤러(200)가 초기에 SCKE 신호를 디어설트할 책임이 있지만, SCKE 신호는 파워-다운 주기 내내 디어설트된 상태가 되며, 심지어 메모리 컨트롤러(200)가 시스템 전원을 손실한 후에도 디어설트된 상태가 된다. 도 2에 도시된 바와 같이, 이것은 메모리 컨트롤러(200)가 전원을 손실할 때 SCKE 신호를 계속해서 로우상태로 풀링하기 위해 외부 로직을 사용하여 행해진다. 마찬가지로, P_RST# 신호가 일단 시스템에 의해서 디어설트되면, 외부로직은 SCKE 신호가 로우상태로 풀링하는 것을 정지시킬 수 있다. 도 2는 단일 SCKE 신호를 위한 로직을 도시한다. 두개 신호가 요망되면, 상기 로직은 듀플리케이트될 수 있다.
도 2에 도시된 실시예는 배터리-백업(Vbatt)에 의해 전력공급된 외부 프로그래밍가능 로직 디바이스(PLD;220)를 사용한다. PLD(220)는 예를 들면, 메모리 컨트롤러(200)가 SCKEout을 디어설트할 때 풀-다운(pullSCKE) 신호로 턴온 시키는 에지 검출 상태 다이어그램일 수 있다. PullSCKE 신호, 레지스터(230), 및 트랜지스터(240)는 SDRAM 어레이(210)에 입력된 SCKE신호의 상태가 전원 이상시 로우상태에 남아있도록 보장한다. 즉, Vbatt가 액티브 한 SCKE신호는 SDRAM 어레이(210)가 셀프-리프레시 모드로 유지되도록 풀다운된다.
시스템 전원이 회복될 때, P_RST# 신호의 상승 에지가 PullSCKE 신호를 비활디액티베이팅한다. 이러한 점에서, 메모리 컨트롤러(200)는 SCKE 신호를 신뢰성있게 제어하고 SCKE 신호를 로우상태로 만든다. 다시 도 3을 참조로 하면, 시스템 전원이 복구되었을 때, P_RST# 신호는 메모리 컨트롤러(200)에 어설트된다. I/O프로세서가 리세트되어 있는 동안, SCKE 신호는 메모리 컨트롤러(200)에 의해 로우상태로 유지된다. 정상 SDRAM 초기화 프리차지-올(precharge-all) 커맨드 이전에 8 CLK 사이클과 같은 고정주기의 시간(Trc)에서, 메모리 컨트롤러(200)는 SCKE 신호를 어설트한다. SDRAM 초기화 시퀀스는 메모리 컨텐츠를 변경시키지 않음을 유의해야 한다. 메모리 컨트롤러(200)는 SDRAM 어레이(210)를 리프레시하는 것을 재개할 수 있다.
도 4는 본 발명의 실시예에 따라서 전원이상모드를 구현하는데 사용될 수 있는 파형과, 데이터클록(DCLK)신호와의 관계를 설명한다. 아래에서 상세히 설명된 바와 같이, 파형은 SDRAM 어레이(210)를 셀프-리프레시 모드에 놓는 메모리 컨트롤러(200)에 의해 실행된 동작을 설명한다. 메모리 컨트롤러(200)가 P_RST# 신호의 어설션을 검출할 때, 내부 버스는 P_RST# 신호 동안 비유효하기 때문에 내부 버스가 무시될 수 있다. 메모리 컨트롤러(200)는 판독 버스트와 같은 임의의 잠재적인 SDRAM 어레이(210) 버스 액티비티가 "프리차지-올" 커맨드를 SDRAM 어레이(210)에 발행하기 전에 완료하도록 4 DCLK 사이클을 대기할 수 있다. 프리차지 올 커맨드는 두개의 SDRAM 뱅크를 프리차지하고 두개의 뱅크를 비활동 모드로 세팅한다. 프리차지-올 커맨드를 발행하기 위해, SDRAM 어레이(210)에 발행된 다른 커맨드와 함께, 메모리 컨트롤러(200)는 도 4에 도시된 바와 같이, 다음의 메모리 제어 신호: SCE#; 행(Row) 어드레스 스트로브(SRAS#); 열 어드레스 스트로브(SCAS#); 기록 이네이블(SWE#); 및 어드레스(SA)의 다양한 조합을 세팅할 수 있다.
프리차지-올 커맨드로 두개의 SDRAM 뱅크를 리액티베이팅시킨 후, 메모리 컨트롤러 (200)는 3 DCLK 사이클과 같은 고정주기의 시간(Trc)을 대기한 후, "오토-리프레시" 커맨드를 발행할 수 있다. 두개의 뱅크가 인액티브일 때 SDRAM 어레이(210)에 전송될 수 있는 오토-리프레시 커맨드는 디바이스가 단일 리프레시 사이클을 자동으로 실행하게 한다. 그후, 메모리 컨트롤러(200)는 8 DCLK 사이클과 같은 고정주기의 시간(Trc)을 대기한 후, 셀프-리프레시 커맨드를 SDRAM 어레이(210)에 발행할 수 있다.
도 5는 본 발명의 실시예에 따른 전원 이상 모드 상태도이다. 이 상태도는 전원이상 상태인 동안에 메모리 컨트롤러(200)의 거동을 설명한다. 메모리 컨트롤러(200)는 전원이상 상태도를 시작하도록 P_RST# 신호의 어설션을 사용하기 때문에, 메모리 컨트롤러(200)는 지연 버전의 P_RST# 신호로 리세트될 수 있다. 정확한 지연은 전원이상 상태도에 의해 요구되는 시간에 종속할 수 있고 설계에 의해 결정될 수 있다. P_RST# 신호가 디어설트될 때, 일예로서, 메모리 컨트롤러(200)가 상태(310)에서 4 클록 사이클을 대기하는 동안 내부 버스는 무시될 수 있다. 4 클록 사이클은 임의의 파이프라인된 SDRAM 트랜잭션을 완료할 수 있게 한다. 다음, 상태(320)에서 "프리차지-올" 커맨드가 발행되고, 상태(330)에서 "오토-리프레시" 커맨드가 SDRAM에 발행된다. 최종적으로 상태 (340)에서 셀프-리프레시 커맨드가 SDRAM에 발행된다. 최초상태와 무관하게, P_RST# 신호가 디어설트되기 전에, 상태 도가 최종의 "셀프-리프레시 발행" 상태에서 종료될 수 있음을 유념해라.
도 6은 본 발명의 실시예에 따라서 전원이상 모드를 구현하는 방법의 블록 플로 다이어그램이다. 도 6에 도시된 방법은 (1)리프레싱을 요구하고, (2)셀프-리프레시 모드를 가지고 있고, (3) 로컬 메모리가 셀프-리프레시 모드에 있는 동안 로우상태로 유지되어야 하는 SCKE 입력부를 갖고 있는 메모리 유닛 및 메모리 컨트롤러에 사용될 수 있다. SDRAM 메모리 유닛은 이러한 메모리 유닛의 일 예이다. 만약 전원이상이 블록(710)에서 검출되지 않는다면, 일반적으로 행해진 바와 같이, 메모리 컨트롤러가 블록(760)에서 메모리 유닛을 리프레시한다.
전원이상이 블록(710)에서 검출된다면, 메모리 유닛은 셀프-리프레시 모드에 놓아지고 SCKE 입력부는 블록(720,730)에서 로우상태로 유지된다. 블록(740)에서 SCKE 입력부는 전원이상이 끝날 때까지 로우상태로 유지된다. 전원이상이 블록(740)에서 끝났을 때, SCKE 신호는 블록(750)에서 해제되고, 메모리 컨트롤러는 블록(760)에서 로컬 유닛을 다시 리프레시한다.
다양한 실시예가 여기에 명확하게 설명되고 기술되어 있지만, 본 발명의 변경 및 변형이, 본 발명의 정신 및 의도된 범위에서 벗어남이 없이 첨부된 청구항의 범위내에서 상기 교시에 의해 커버될 수 있음을 이해할 것이다. 예를 들면, 전원이상이 발생했는지를 판정하는 방법을 설명하기 위해 P_RST# 신호가 사용되었지만, 전원이상이 발생했는지를 판정하는 다른 방법이 또한 본 발명의 범주내에 들어갈 수 있음이 이해될 것이다. 마찬가지로, SDRAM 어레이가 셀프-리프레시 모드를 갖는 메모리의 예로서 사용되었지만, 셀프-리프레시 모드를 갖는 임의의 메모리가 대신 사용될 수 있다. 더욱이, 본 발명은 I/O 프로세서에 관하여 설명되어 있지만, 다른 컴퓨터 시스템에서의 애플리케이션을 갖는다. 마지막으로, 소프트웨어 또는 하드웨어가 일부 기능을 제어하도록 설명되었지만, 이러한 기능은 소프트웨어, 하드웨어, 또는 소프트웨어와 하드웨어의 조합을 사용하여 종래기술에서 공지된 바와 같이 실행될 수 있다.

Claims (22)

  1. 셀프-리프레시 모드를 갖는 메모리 유닛을 제어하는 방법에 있어서,
    전원이상이 발생했는지를 판정하는 단계; 및
    전원이상이 발생했다면 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드를 메모리 유닛에 발행하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 메모리 유닛은 동기식 동적 랜덤 액세스 메모리 유닛을 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 전원이상이 발생했다면 클록 이네이블 신호를 메모리 유닛에 디어설트하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 판정은 주변 요소 상호접속 리세트 신호에 기초하는 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서,
    전원이상이 끝났는지를 판정하는 단계; 및
    전원이상이 끝났다면, 클록 이네이블 신호 입력을 메모리 유닛에 어설트하는 단계;를 추가로 포함하는 것을 특징으로 하는 방법.
  6. 제 3 항에 있어서,
    셀프-리프레시 커맨드를 발행하는 단계는,
    프리차지-올 커맨드를 메모리 유닛에 발행하는 단계;
    오토-리프레시 커맨드를 메모리 유닛에 발행하는 단계; 및
    셀프-리프레시 커맨드를 메모리 유닛에 발행하는 단계;를 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 판정 및 발행은 메모리 컨트롤러에 의해서 실행되는 것을 특징으로 하는 방법.
  8. 제 3 항에 있어서, 클록 이네이블 신호를 디어설트하는 단계는 프로그래밍가능 로직 디바이스에 의해 실행되는 것을 특징으로 하는 방법.
  9. 셀프-리프레시 모드를 갖는 메모리 유닛; 및
    상기 메모리 유닛에 연결되고, 전원이상이 발생했다면 상기 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드를 상기 메모리 유닛에 발행하도록 구성된 메모리 컨트롤러;를 포함하는 것을 특징으로 하는 메모리 시스템.
  10. 제 9 항에 있어서, 상기 메모리 유닛은 배터리-백업 전원을 갖는 동기식 동적 랜덤 액세스 메모리 유닛을 포함하는 것을 특징으로 하는 메모리 시스템.
  11. 제 10 항에 있어서, 상기 메모리 컨트롤러는 셀프-리프레시 커맨드가 발행될 때 클록 이네이블 신호 입력을 상기 메모리 유닛에 디어설트하도록 추가로 구성된 것을 특징으로 하는 메모리 시스템.
  12. 제 9 항에 있어서, 상기 메모리 컨트롤러는 주변 요소 상호접속 리세트 신호에 기초하여, 전원이상이 발생했는지를 판정하는 것을 특징으로 하는 메모리 시스템.
  13. 제 11 항에 있어서, 상기 메모리 컨트롤러는 프리차지-올 커맨드를 상기 메모리 유닛에 발행하고, 오토-리프레시 커맨드를 상기 메모리 유닛에 발행하고, 셀프-리프레시 커맨드를 상기 메모리 유닛에 발행함으로써 셀프-리프레시 커맨드를 발행하는 것을 특징으로 하는 메모리 시스템.
  14. 제 11 항에 있어서, 배터리-백업 전원을 갖고, 상기 메모리 컨트롤러 및 상기 메모리 유닛에 연결되고, 전원이상이 발생했을 때 클록 이네이블 신호를 디어설트하도록 구성된 프로그래밍가능 로직 디바이스를 추가로 포함하는 것을 특징으로 하는 메모리 시스템.
  15. 전원 상태 입력 포트;
    메모리 제어 출력 포트; 및
    상기 전원 상태 입력 포트 및 상기 메모리 제어 출력 포트에 연결되고, 상기 전원 상태 입력 포트로부터 수신된 신호에 기초하여 상기 메모리 제어 출력 포트를 통하여 셀프-리프레시 커맨드를 발행하도록 구성된 제어 로직;을 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  16. 제 15 항에 있어서,
    상기 프로세서에 연결된 클록 이네이블 출력 포트를 추가로 포함하고,
    상기 제어 로직은 셀프-리프레시 커맨드가 발행될 때 상기 클록 이네이블 출력 포트를 통하여 신호를 디어설트하도록 추가로 구성된 것을 특징으로 하는 메모리 컨트롤러.
  17. 제 15 항에 있어서, 상기 전원 상태 입력 포트는 주변 요소 상호접속 리세트 입력 포트인 것을 특징으로 하는 메모리 컨트롤러.
  18. 제 15 항에 있어서, 상기 제어 로직은 상기 메모리 제어 출력 포트를 통하여 프리차지-올 커맨드를 발행하고 상기 메모리 제어 출력 포트를 통하여 오토-리프레시 커맨드를 발행하고 상기 메모리 제어 출력 포트를 통하여 셀프-리프레시 커맨드를 발행함으로써 셀프-리프레시 커맨드를 발행하는 것을 특징으로 하는 메모리 컨트롤러.
  19. 전원이상이 발생했는지를 판정하는 수단; 및
    전원이상이 발생했다면, 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드를 상기 메모리 유닛에 발행하는 수단;을 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  20. 제 19 항에 있어서, 전원이상이 발생했다면 클록 이네이블 신호 입력을 메모리 유닛에 디어설트하는 수단을 추가로 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  21. 프로세서에 의해 실행될 때, 셀프-리프레시 모드를 갖는 메모리 유닛을 프로세서가 제어하도록 하는 명령어를 자체에 기억하는 컴퓨터 판독가능 매체에 있어서, 상기 명령어는,
    전원 이상이 발생했는지를 판정하고,
    전원이상이 발생했다면, 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드를 메모리 유닛에 발행하는 것을 포함하는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  22. 디스크 서브시스템;
    셀프-리프레시 모드를 갖는 메모리 유닛; 및
    상기 메모리 유닛 및 상기 디스크 서브시스템에 연결되고, 전원이상이 발생했다면, 상기 메모리 유닛을 셀프-리프레시 모드에 놓는 셀프-리프레시 커맨드를 상기 메모리 유닛에 발행하도록 구성된 메모리 컨트롤러;를 포함하는 것을 특징으로 하는 컴퓨터 기억 시스템.
KR1020007014412A 1998-06-19 1999-06-14 메모리 컨트롤러의 전원 이상 모드 KR100546962B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/100,229 1998-06-19
US09/100,229 US6088762A (en) 1998-06-19 1998-06-19 Power failure mode for a memory controller

Publications (2)

Publication Number Publication Date
KR20010053009A true KR20010053009A (ko) 2001-06-25
KR100546962B1 KR100546962B1 (ko) 2006-01-26

Family

ID=22278725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007014412A KR100546962B1 (ko) 1998-06-19 1999-06-14 메모리 컨트롤러의 전원 이상 모드

Country Status (7)

Country Link
US (1) US6088762A (ko)
EP (1) EP1090342A4 (ko)
JP (1) JP2002518728A (ko)
KR (1) KR100546962B1 (ko)
MY (1) MY129551A (ko)
TW (1) TW434481B (ko)
WO (1) WO1999066389A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999481A (en) 1997-08-22 1999-12-07 Micron Technology, Inc. Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
JP2000207884A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体集積回路装置
DE19912780A1 (de) * 1999-03-12 2000-09-14 Francotyp Postalia Gmbh Anordnung für ein Sicherheitsmodul
DE19912781A1 (de) * 1999-03-12 2000-11-23 Francotyp Postalia Gmbh Verfahren zum Schutz eines Sicherheitsmoduls und Anordnung zur Durchführung des Verfahrens
US6829677B1 (en) * 2000-05-18 2004-12-07 International Business Machines Corporation Method and apparatus for preserving the contents of synchronous DRAM through system reset
DE60036026T2 (de) * 2000-06-08 2008-04-30 Mitsubishi Denki K.K. Datenspeichervorrichtung und energieversorgung mit möglichkeit zur spannungserhöhung oder verminderung
JP4817510B2 (ja) * 2001-02-23 2011-11-16 キヤノン株式会社 メモリコントローラ及びメモリ制御装置
JP2002358231A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd メモリ制御システム
JP4152660B2 (ja) * 2002-04-05 2008-09-17 三菱電機株式会社 メモリバックアップ制御装置
US7143298B2 (en) * 2002-04-18 2006-11-28 Ge Fanuc Automation North America, Inc. Methods and apparatus for backing up a memory device
US20040006718A1 (en) * 2002-07-08 2004-01-08 Gunter Plappert Data preservation
US20040006717A1 (en) * 2002-07-08 2004-01-08 Gunter Plappert Data preservation
US20040030850A1 (en) * 2002-08-07 2004-02-12 Gunter Plappert Data preservation
US7200711B2 (en) * 2002-08-15 2007-04-03 Network Appliance, Inc. Apparatus and method for placing memory into self-refresh state
GB2426360A (en) * 2005-05-18 2006-11-22 Symbian Software Ltd Reorganisation of memory for conserving power in a computing device
US7500115B2 (en) * 2005-06-03 2009-03-03 Dell Products L.P. Information handling system including a memory device capable of being powered by a battery
US7412629B2 (en) * 2005-06-09 2008-08-12 International Business Machines Corporation Method to override daughterboard slots marked with power fault
US20070168740A1 (en) * 2006-01-10 2007-07-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for dumping a process memory space
US7921243B1 (en) * 2007-01-05 2011-04-05 Marvell International Ltd. System and method for a DDR SDRAM controller
US20090089514A1 (en) * 2007-09-28 2009-04-02 Durgesh Srivastava Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh
US9128703B1 (en) * 2008-10-30 2015-09-08 Amazon Technologies, Inc. Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter
US9990246B2 (en) 2013-03-15 2018-06-05 Intel Corporation Memory system
US9829966B2 (en) * 2014-09-15 2017-11-28 Apple Inc. Method for preparing a system for a power loss
US20160349817A1 (en) * 2015-05-29 2016-12-01 Intel Corporation Power protected memory with centralized storage
JP6712312B2 (ja) * 2015-08-24 2020-06-17 エスアールシー ラボス、エルエルシー メモリモジュールまたはサブシステムと併置されたデータメンテナンスブロックを組み込んだｄｒａｍメモリコントローラを用いて再構成可能なデバイスを再プログラミングする場合にｄｒａｍデータを保持するシステムおよび方法
KR102321745B1 (ko) 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
CN109981670B (zh) * 2019-04-02 2023-05-09 南京先维信息技术有限公司 一种区块链系统中的智能加密模组

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259983A (ja) * 1991-02-15 1992-09-16 Hitachi Ltd 半導体記憶装置
US5229970A (en) * 1991-04-15 1993-07-20 Micron Technology, Inc. Circuit for synchronizing refresh cycles in self-refreshing drams having timing circuit shutdown
WO1995018998A1 (en) * 1994-01-05 1995-07-13 Norand Corporation Safe-stop mode for a microprocessor operating in a pseudo-static random access memory environment
US5923829A (en) * 1994-08-25 1999-07-13 Ricoh Company, Ltd. Memory system, memory control system and image processing system
JP3302847B2 (ja) * 1994-12-02 2002-07-15 富士通株式会社 記憶装置
US5587961A (en) * 1996-02-16 1996-12-24 Micron Technology, Inc. Synchronous memory allowing early read command in write to read transitions

Also Published As

Publication number Publication date
KR100546962B1 (ko) 2006-01-26
US6088762A (en) 2000-07-11
EP1090342A4 (en) 2002-02-06
MY129551A (en) 2007-04-30
EP1090342A1 (en) 2001-04-11
WO1999066389A1 (en) 1999-12-23
JP2002518728A (ja) 2002-06-25
TW434481B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
KR100546962B1 (ko) 메모리 컨트롤러의 전원 이상 모드
EP1394807B1 (en) Apparatus and method for placing memory into self-refresh state
KR100363377B1 (ko) 컴퓨터 시스템의 메모리 카드가 이용하는 전력을 제어하는방법 및 장치
US5692202A (en) System, apparatus, and method for managing power in a computer system
US7039755B1 (en) Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
US8639874B2 (en) Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
US8499127B2 (en) Memory hub with internal cache and/or memory access prediction
US6981089B2 (en) Memory bus termination with memory unit having termination control
US5239639A (en) Efficient memory controller with an independent clock
US6781911B2 (en) Early power-down digital memory device and method
US5239652A (en) Arrangement for reducing computer power consumption by turning off the microprocessor when inactive
JPH09306164A (ja) メモリ・リフレッシュ・システム
US20060152983A1 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US8607023B1 (en) System-on-chip with dynamic memory module switching
US5818777A (en) Circuit for implementing and method for initiating a self-refresh mode
KR20230069234A (ko) Dram을 위한 리프레시 관리 목록
US20090089514A1 (en) Implementing Asynchronous Request for Forcing Dynamic Memory into Self Refresh
US6931479B2 (en) Method and apparatus for multi-functional inputs of a memory device
JP7506272B2 (ja) メモリコントローラ電力状態
US8122232B2 (en) Self programming slave device controller
US6831873B1 (en) Independent in-line SDRAM control
JPH07211066A (ja) バックアップ機能付き記憶システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee