JP2898016B2 - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JP2898016B2 JP2898016B2 JP1161662A JP16166289A JP2898016B2 JP 2898016 B2 JP2898016 B2 JP 2898016B2 JP 1161662 A JP1161662 A JP 1161662A JP 16166289 A JP16166289 A JP 16166289A JP 2898016 B2 JP2898016 B2 JP 2898016B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- memory
- signal
- input terminal
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 本発明は、データの読み，書きを行なう親回路に着脱
自在の半導体メモリ装置に関し、特に、これに限る意図
ではないが、いわゆるICカードまたはメモリカードと称
される装置に関する。
自在の半導体メモリ装置に関し、特に、これに限る意図
ではないが、いわゆるICカードまたはメモリカードと称
される装置に関する。
例えばICカードには、CPUおよび半導体メモリ等一応
のコンピュータ機能要素を内蔵し、演算など高度データ
処理機能を有するもの、および単に半導体メモリおよび
読み書き制御回路を内蔵するものがある。本発明は、IC
カードの実施態様においては、後者のタイプのICカード
に関する。
のコンピュータ機能要素を内蔵し、演算など高度データ
処理機能を有するもの、および単に半導体メモリおよび
読み書き制御回路を内蔵するものがある。本発明は、IC
カードの実施態様においては、後者のタイプのICカード
に関する。
該後者のタイプのICカードには従来、半導体メモリと
してROMを用いるもの,PROMを用いるもの,EEPROMを用い
るもの、およびＳ−RAM（スタティックRAM）を用いるも
のがある。ROM,PROMあるいはEEPROMを用いるものは、簡
易かつ高速の情報の書込みができないので、カード製造
後にユーザが書込み（データ更新）を行なう態様の用途
には適しない。この点Ｓ−RAMを用いるものは、データ
の読み／書きが簡易かつ高速であるので、ユーザがデー
タの書込み（書き替え）を行なう態様に適している。
してROMを用いるもの,PROMを用いるもの,EEPROMを用い
るもの、およびＳ−RAM（スタティックRAM）を用いるも
のがある。ROM,PROMあるいはEEPROMを用いるものは、簡
易かつ高速の情報の書込みができないので、カード製造
後にユーザが書込み（データ更新）を行なう態様の用途
には適しない。この点Ｓ−RAMを用いるものは、データ
の読み／書きが簡易かつ高速であるので、ユーザがデー
タの書込み（書き替え）を行なう態様に適している。
しかしながらＳ−RAMは、チップ面積当りの記憶ビッ
ト数が少い，データ読み書き速度が遅い、およびメモリ
装置が高価になる、という問題がある。例えば、CCDカ
メラの撮影データをICカードに書込んで、これをパーソ
ナルコンピュータに入力して、CRTに表示するとが、グ
ラフィック処理を施すとか、あるいはフロッピーディス
クに記録したり、ICカードをプリンタのリーダに装着し
てメモリ画像をプリントアウトするなど、ICカードを一
時的な画像データ保存手段として用いる場合、Ｓ−RAM
の低メモリ密度および高価格は、カードの小型化および
低価格化を妨げることになる。
ト数が少い，データ読み書き速度が遅い、およびメモリ
装置が高価になる、という問題がある。例えば、CCDカ
メラの撮影データをICカードに書込んで、これをパーソ
ナルコンピュータに入力して、CRTに表示するとが、グ
ラフィック処理を施すとか、あるいはフロッピーディス
クに記録したり、ICカードをプリンタのリーダに装着し
てメモリ画像をプリントアウトするなど、ICカードを一
時的な画像データ保存手段として用いる場合、Ｓ−RAM
の低メモリ密度および高価格は、カードの小型化および
低価格化を妨げることになる。
この点ダイナミックRAM（Ｄ−RAM）は、高メモリ密度
および低価格であるので、一応上述のごとき用途に適す
るが、所定単位時間以下の周期でリフレッシュして、記
憶されている情報を再生保持する必要があり、カードを
親回路（CCDカメラの画像データ処理回路，パーソナル
コンピュータの画像データ処理回路，プリンタのリーダ
等,ICカードにデータを書込む装置および又はデータを
読出す装置）に接続しているときには親回路がリフレッ
シュするのでデータは消失しないが、ICカードを親回路
から外するとデータが消失してしまうという問題があ
る。
および低価格であるので、一応上述のごとき用途に適す
るが、所定単位時間以下の周期でリフレッシュして、記
憶されている情報を再生保持する必要があり、カードを
親回路（CCDカメラの画像データ処理回路，パーソナル
コンピュータの画像データ処理回路，プリンタのリーダ
等,ICカードにデータを書込む装置および又はデータを
読出す装置）に接続しているときには親回路がリフレッ
シュするのでデータは消失しないが、ICカードを親回路
から外するとデータが消失してしまうという問題があ
る。
本発明は、高メモリ容量（高実装密度）かつ低価格
で、親回路に対して着脱するメモリ装置を提供し、かつ
親回路から外しているときのデータの消失を防止するこ
とができるメモリ装置を提供することを目的とする。
で、親回路に対して着脱するメモリ装置を提供し、かつ
親回路から外しているときのデータの消失を防止するこ
とができるメモリ装置を提供することを目的とする。
本発明のメモリ装置は、少なくともメモリアレイ全体
を所定周期でリフレッシュする全リフレッシュモードを
含む複数のリフレッシュモードを有し、 リフレッシュを指示するリフレッシュ信号が入力され
るリフレッシュ信号入力端子と、前記複数のリフレッシ
ュモードから１つのリフレッシュモードを選択する選択
信号が入力されるリフレッシュモード選択信号入力端子
と、 電源入力端子と、 を備えたメモリ手段と； 少なくともリフレッシュ動作電圧を与える為の電源
と； 前記メモリ手段を着脱自在に外部回路に電気接続する
ための接続手段と； 前記接続手段と前記メモリ手段とを結ぶ信号線群であ
って、前記接続手段と前記リフレッシュ信号入力端子を
結ぶリフレッシュ信号線と、前記接続手段と前記リフレ
ッシュモード選択信号入力端子を結ぶリフレッシュ選択
信号線と、を含む信号線群と、 前記リフレッシュ信号線をリフレッシュ指示を意味す
る電位を有する電源線に接続する抵抗手段と、 前記リフレッシュ選択信号線を全リフレッシュモード
を意味するパターンで電源線に接続する抵抗手段と、 を備える。
を所定周期でリフレッシュする全リフレッシュモードを
含む複数のリフレッシュモードを有し、 リフレッシュを指示するリフレッシュ信号が入力され
るリフレッシュ信号入力端子と、前記複数のリフレッシ
ュモードから１つのリフレッシュモードを選択する選択
信号が入力されるリフレッシュモード選択信号入力端子
と、 電源入力端子と、 を備えたメモリ手段と； 少なくともリフレッシュ動作電圧を与える為の電源
と； 前記メモリ手段を着脱自在に外部回路に電気接続する
ための接続手段と； 前記接続手段と前記メモリ手段とを結ぶ信号線群であ
って、前記接続手段と前記リフレッシュ信号入力端子を
結ぶリフレッシュ信号線と、前記接続手段と前記リフレ
ッシュモード選択信号入力端子を結ぶリフレッシュ選択
信号線と、を含む信号線群と、 前記リフレッシュ信号線をリフレッシュ指示を意味す
る電位を有する電源線に接続する抵抗手段と、 前記リフレッシュ選択信号線を全リフレッシュモード
を意味するパターンで電源線に接続する抵抗手段と、 を備える。
前記リフレッシュ信号線をリフレッシュ指示を意味す
る電位を有する電源線に接続する抵抗手段と、前記リフ
レッシュ選択信号線を全リフレッシュモードを意味する
パターンで電源線に接続する抵抗手段と、を備えるの
で、前記接続手段が外部回路に接続されていないときに
は、全リフレッシュモードでメモリアレイ全体が所定周
期でリフレッシュされ、メモリデータが保持される。し
たがってメモリ装置が外部回路から外されると自動的に
リフレッシュが行なわれるようになり、外部回路から外
れているときもリフレッシュによりデータが継続して保
持される。例えば画像メモリとしての小型かつ高速読み
／書きのできるICカードを低価格で提供しうる。
る電位を有する電源線に接続する抵抗手段と、前記リフ
レッシュ選択信号線を全リフレッシュモードを意味する
パターンで電源線に接続する抵抗手段と、を備えるの
で、前記接続手段が外部回路に接続されていないときに
は、全リフレッシュモードでメモリアレイ全体が所定周
期でリフレッシュされ、メモリデータが保持される。し
たがってメモリ装置が外部回路から外されると自動的に
リフレッシュが行なわれるようになり、外部回路から外
れているときもリフレッシュによりデータが継続して保
持される。例えば画像メモリとしての小型かつ高速読み
／書きのできるICカードを低価格で提供しうる。
本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。
の実施例の説明より明らかになろう。
第１図に本発明の一実施例であるICメモリカード10の
回路構成を示す。所要の電気導体パターンが形成された
プリント基板上には、４個のICメモリ11〜14が装着され
て電気導体パターンと接続されている。電気導体パター
ンの端部には、この実施例ではコネクタピン20が接続さ
れている。ICメモリカード10にデータを書込みあるいは
それからデータを読み出す機器（例えばCCDカメラ本
体，パーソナルコンピュータ，プリンタの画情報リーダ
等、以下単に本体という）200の、データ処理信号ライ
ン（メモリ読み書き制御用のアドレスライン，データラ
インおよび制御信号ライン）の端部に、コネクタピン20
を受ける受け導体220が接続されている。
回路構成を示す。所要の電気導体パターンが形成された
プリント基板上には、４個のICメモリ11〜14が装着され
て電気導体パターンと接続されている。電気導体パター
ンの端部には、この実施例ではコネクタピン20が接続さ
れている。ICメモリカード10にデータを書込みあるいは
それからデータを読み出す機器（例えばCCDカメラ本
体，パーソナルコンピュータ，プリンタの画情報リーダ
等、以下単に本体という）200の、データ処理信号ライ
ン（メモリ読み書き制御用のアドレスライン，データラ
インおよび制御信号ライン）の端部に、コネクタピン20
を受ける受け導体220が接続されている。
第２図に、ICメモリ11の内部機能構成を示す。ICメモ
リ11は、東芝製のTC518128APであり、メモリアレイ111
は、512×256ワード×８ビット構成のＤ−RAMである。
再生保持手段に所定態様の電気信号を与える信号出力手
段であるリフレッシュコントローラ121,前述の信号出力
手段の時間を制御するリフレッシュタイマー122および
リフレッシュカウンタ123をICメモリ11は内蔵してい
る。
リ11は、東芝製のTC518128APであり、メモリアレイ111
は、512×256ワード×８ビット構成のＤ−RAMである。
再生保持手段に所定態様の電気信号を与える信号出力手
段であるリフレッシュコントローラ121,前述の信号出力
手段の時間を制御するリフレッシュタイマー122および
リフレッシュカウンタ123をICメモリ11は内蔵してい
る。
メモリアレイ111へのデータの書込みは第3a図に示す
ように制御信号CE1,CE2,OE,R/WおよびRFをコントロール
することにより行なわれる。
ように制御信号CE1,CE2,OE,R/WおよびRFをコントロール
することにより行なわれる。
なお本書において、アンダーラインはロー（Ｌ）アク
ティブを意味する。
ティブを意味する。
また、メモリアレイ111よりのデータの読出しは、第3
b図に示すように制御信号CE1,CE2,OE,R/WおよびRFをコ
ントロールすることにより行なわれる。
b図に示すように制御信号CE1,CE2,OE,R/WおよびRFをコ
ントロールすることにより行なわれる。
ICメモリ11は、第3c図に示すように制御信号CE1,CE2,
OE,R/WおよびRFがコントロールされると、リードサイク
ルと同程度のサイクルで、データを読出しかつ読み出し
たアドレスにデータを書込む。
OE,R/WおよびRFがコントロールされると、リードサイク
ルと同程度のサイクルで、データを読出しかつ読み出し
たアドレスにデータを書込む。
ICメモリ11（東芝製TC518128AP）の、クロックゼネレ
ータ118,リフレッシュコントローラ121,リフレッシュタ
イマ122およびリフレッシュカウンタ123は、３つのモー
ドでメモリアレイ111をリフレッシュする。
ータ118,リフレッシュコントローラ121,リフレッシュタ
イマ122およびリフレッシュカウンタ123は、３つのモー
ドでメモリアレイ111をリフレッシュする。
第１のリフレッシュモードは、メモリアレイ111の指
定領域（アドレイ）のみのリフレッシュを選択的に行な
うためのものであり、第4a図に示すように、CE1＝L,CE2
＝ＨおよびRF＝Ｈとすると、アドレスデータ（A0〜A8）
で指定されたメモリ領域のみをリフレッシュする。
定領域（アドレイ）のみのリフレッシュを選択的に行な
うためのものであり、第4a図に示すように、CE1＝L,CE2
＝ＨおよびRF＝Ｈとすると、アドレスデータ（A0〜A8）
で指定されたメモリ領域のみをリフレッシュする。
第２のリフレッシュモードはメモリアレイ111全体の
リフレッシュを行なうものであり、第4b図に示すよう
に、CE1＝Ｈ又はCE2＝２で、RF＝Ｌの継続時間が8000ns
以下でRFにパルス信号が到来するとこれに応答してリフ
レッシュを行なう。
リフレッシュを行なうものであり、第4b図に示すよう
に、CE1＝Ｈ又はCE2＝２で、RF＝Ｌの継続時間が8000ns
以下でRFにパルス信号が到来するとこれに応答してリフ
レッシュを行なう。
第３のリフレッシュモードもメモリアレイ111全体の
リフレッシュを行なうものであり、第4c図に示すよう
に、CE1＝Ｈ又はCE2＝Ｌで、RF＝Ｌが8000nsを越えて継
続するとき所定周期でリフレッシュを行なう。
リフレッシュを行なうものであり、第4c図に示すよう
に、CE1＝Ｈ又はCE2＝Ｌで、RF＝Ｌが8000nsを越えて継
続するとき所定周期でリフレッシュを行なう。
再度第１図を参照する。ICメモリ12〜14もICメモリ11
と同一製品であり、同様に動作する。ICメモリ11〜14の
アドレスライン（A0〜A16）は共通接続されてコネクタ
ピン20に接続されており、データライン（I/O 1〜I/O
8）およびリフレッシュライン（RF）も共通接続されて
コネクタピン20に接続されている。電源電圧ライン（VD
D）も共通接続されてダイオード16を介して１次電池15
に接続されかつダイオード17を介してコネクタピン20
（の電源接続ピン）に接続されている。チップセレクト
信号ライン（CE1,CE2）および出力セレクト信号ライン
（OE）は、各別個にコネクタピン20に接続されている。
プリント基板の共通アース線もコネクタピン20（のアー
ス接続ピン）に接続されている。
と同一製品であり、同様に動作する。ICメモリ11〜14の
アドレスライン（A0〜A16）は共通接続されてコネクタ
ピン20に接続されており、データライン（I/O 1〜I/O
8）およびリフレッシュライン（RF）も共通接続されて
コネクタピン20に接続されている。電源電圧ライン（VD
D）も共通接続されてダイオード16を介して１次電池15
に接続されかつダイオード17を介してコネクタピン20
（の電源接続ピン）に接続されている。チップセレクト
信号ライン（CE1,CE2）および出力セレクト信号ライン
（OE）は、各別個にコネクタピン20に接続されている。
プリント基板の共通アース線もコネクタピン20（のアー
ス接続ピン）に接続されている。
この実施例では、ICメモリカード10を本体200から外
しているときにメモリアレイ111に記憶されているメモ
リデータを保持するための動作であるリフレッシュを、
前述の第３のリフレッシュモードで行なうために、ICメ
モリ11〜14のリフレッシュ信号ライン（RF）の共通接続
線を抵抗21を介して共通アース線に接続し、かつ、ICメ
モリ11〜14のチップセレクト信号ラインCE2のそれぞれ
を、抵抗22〜24のそれぞれを介して共通アース線に接続
している。これにより、ICメモリカード10のコネクタピ
ン20が本体200の受け導体220から外れると、ICメモリ11
〜14のリフレッシュ信号ライン（RF）が自動的にＬとな
り、しかも、ICメモリ11〜14のチップセレクト信号ライ
ンCE2のそれぞれが自動的にＬとなる。これにより、CE2
＝Ｌで、RF＝Ｌが8000msを越えて継続するという第３の
リフレッシュモードを実行する条件が、ICメモリ11〜14
のそれぞれで成立し、それぞれにおいてリフレッシュコ
ントローラ（121）が、所定周期でメモリアレイ（111）
のリフレッシュを行なう。したがって、ICメモリカード
10が本体200から外れている間、電池15が所定範囲の電
圧を供給している限り、メモリアレイ（111）のメモリ
データが保存される。
しているときにメモリアレイ111に記憶されているメモ
リデータを保持するための動作であるリフレッシュを、
前述の第３のリフレッシュモードで行なうために、ICメ
モリ11〜14のリフレッシュ信号ライン（RF）の共通接続
線を抵抗21を介して共通アース線に接続し、かつ、ICメ
モリ11〜14のチップセレクト信号ラインCE2のそれぞれ
を、抵抗22〜24のそれぞれを介して共通アース線に接続
している。これにより、ICメモリカード10のコネクタピ
ン20が本体200の受け導体220から外れると、ICメモリ11
〜14のリフレッシュ信号ライン（RF）が自動的にＬとな
り、しかも、ICメモリ11〜14のチップセレクト信号ライ
ンCE2のそれぞれが自動的にＬとなる。これにより、CE2
＝Ｌで、RF＝Ｌが8000msを越えて継続するという第３の
リフレッシュモードを実行する条件が、ICメモリ11〜14
のそれぞれで成立し、それぞれにおいてリフレッシュコ
ントローラ（121）が、所定周期でメモリアレイ（111）
のリフレッシュを行なう。したがって、ICメモリカード
10が本体200から外れている間、電池15が所定範囲の電
圧を供給している限り、メモリアレイ（111）のメモリ
データが保存される。
この実施例ではこのように、単純な抵抗を用いてカー
ド10が本体200から外れているときにリフレッシュ指示
信号を発生するようにしているので、カード構成が簡単
である。
ド10が本体200から外れているときにリフレッシュ指示
信号を発生するようにしているので、カード構成が簡単
である。
ICメモリカード10がコネクタピン20および受け導体22
0を介して本体200のデータ処理回路に接続されていると
きには、ICメモリカード10に対して該データ処理回路が
所要のデータ書込みおよび又はデータ読出しを行ない、
かつ必要なタイミングでリフレッシュ信号をICカード10
に与える。なお、本体200は、ICメモリカード10はアク
セスしないときには、CE2＝Ｌ、RF＝ＬをICメモリカー
ド10に継続して出力するので、その間ICメモリカード10
は第３のリフレッシュモードのリフレッシュを行なって
自己のメモリデータを保持する。ICメモリカード10が本
体200に接続されているときには、本体200の電源ライン
の電圧＋VcがICメモリ11〜14に与えられ、電池15の電力
消費は小さい。
0を介して本体200のデータ処理回路に接続されていると
きには、ICメモリカード10に対して該データ処理回路が
所要のデータ書込みおよび又はデータ読出しを行ない、
かつ必要なタイミングでリフレッシュ信号をICカード10
に与える。なお、本体200は、ICメモリカード10はアク
セスしないときには、CE2＝Ｌ、RF＝ＬをICメモリカー
ド10に継続して出力するので、その間ICメモリカード10
は第３のリフレッシュモードのリフレッシュを行なって
自己のメモリデータを保持する。ICメモリカード10が本
体200に接続されているときには、本体200の電源ライン
の電圧＋VcがICメモリ11〜14に与えられ、電池15の電力
消費は小さい。
なお上記実施例ではICメモリカード10の電源手段とし
て１次電池15を用いているが、これを２次電池および又
は太陽電池にしてもよい。またコネクタ（20＋220）
は、非接触タイプとしてもよい。又、ICメモリ（11〜1
4）として、524288ワード×８ビット擬似SRAMとして、
日立製HM658512シリーズや、他の擬似SRAMを用いても良
い。
て１次電池15を用いているが、これを２次電池および又
は太陽電池にしてもよい。またコネクタ（20＋220）
は、非接触タイプとしてもよい。又、ICメモリ（11〜1
4）として、524288ワード×８ビット擬似SRAMとして、
日立製HM658512シリーズや、他の擬似SRAMを用いても良
い。
いずれにしても上記のメモリ装置（10）では、それが
親回路（200）から分離しているときには、信号出力手
段（21〜25）が、再生保持手段（118,121〜123）に所定
態様の電気信号（CE2およびRFが8000ns以上Ｌ）を与
え、再生保持手段（121〜123）が、ダイナミックRAM（1
11）をリフレッシュする。したがってメモリ装置（10）
が親回路（200）から外されると自動的にリフレッシュ
が行なわれるようになり、親回路（200）から外れてい
るときもリフレッシュによりデータが継続して保持され
る。
親回路（200）から分離しているときには、信号出力手
段（21〜25）が、再生保持手段（118,121〜123）に所定
態様の電気信号（CE2およびRFが8000ns以上Ｌ）を与
え、再生保持手段（121〜123）が、ダイナミックRAM（1
11）をリフレッシュする。したがってメモリ装置（10）
が親回路（200）から外されると自動的にリフレッシュ
が行なわれるようになり、親回路（200）から外れてい
るときもリフレッシュによりデータが継続して保持され
る。
このように親回路（200）から外れているときにもメ
モリ装置（10）のデータが保存されるので、例えば画像
メモリとしての小型かつ高速読み／書きのICメモリカー
ドを低価格で提供しうる。
モリ装置（10）のデータが保存されるので、例えば画像
メモリとしての小型かつ高速読み／書きのICメモリカー
ドを低価格で提供しうる。
以上説明したように本発明によれば高メモリかつ低価
格であって親回路から着脱でき、しかも親回路から外れ
ているときのデータの消失を防止することができるメモ
リ装置を提供することができる。
格であって親回路から着脱でき、しかも親回路から外れ
ているときのデータの消失を防止することができるメモ
リ装置を提供することができる。
第１図は、本発明の一実施例の構成を示す電気回路図で
ある。 第２図は、第１図に示すICメモリ11の内部機能構成を示
すブロック図である。 第3a図は、第２図に示すICメモリ11の書込みサイクルを
示すタイムチャートである。 第3b図は、第２図に示すICメモリ11の読出しサイクルを
示すタイムチャートである。 第3c図は、第２図に示すICメモリ11の読み出しと書込み
を同一サイクルで行なう読み・書きサイクルを示すタイ
ムチャートである。 第4a図は、第２図に示すICメモリ11の第１のモードのリ
フレッシュサイクルを示すタイムチャートである。 第4b図は、第２図に示すICメモリ11の第２のモードのリ
フレッシュを行なう信号条件を示すタイムチャートであ
る。 第4c図は、第２図に示すICメモリ11の第３のモードのリ
フレッシュを行なう信号条件を示すタイムチャートであ
る。 10:ICメモリカード（メモリ装置）、11〜14:ICメモリ 15:電池（電源手段）、16,17:ダイオード 18:データライン、19:アドレスライン 20:コネクタピン（接続手段） 21〜25:抵抗（信号出力手段） 111:メモリアレイ（ダイナミックRAM） （118,121〜123:再生保持手段）
ある。 第２図は、第１図に示すICメモリ11の内部機能構成を示
すブロック図である。 第3a図は、第２図に示すICメモリ11の書込みサイクルを
示すタイムチャートである。 第3b図は、第２図に示すICメモリ11の読出しサイクルを
示すタイムチャートである。 第3c図は、第２図に示すICメモリ11の読み出しと書込み
を同一サイクルで行なう読み・書きサイクルを示すタイ
ムチャートである。 第4a図は、第２図に示すICメモリ11の第１のモードのリ
フレッシュサイクルを示すタイムチャートである。 第4b図は、第２図に示すICメモリ11の第２のモードのリ
フレッシュを行なう信号条件を示すタイムチャートであ
る。 第4c図は、第２図に示すICメモリ11の第３のモードのリ
フレッシュを行なう信号条件を示すタイムチャートであ
る。 10:ICメモリカード（メモリ装置）、11〜14:ICメモリ 15:電池（電源手段）、16,17:ダイオード 18:データライン、19:アドレスライン 20:コネクタピン（接続手段） 21〜25:抵抗（信号出力手段） 111:メモリアレイ（ダイナミックRAM） （118,121〜123:再生保持手段）
Claims (4)
- 【請求項１】少なくともメモリアレイ全体を所定周期で
リフレッシュする全リフレッシュモードを含む複数のリ
フレッシュモードを有し、 リフレッシュを指示するリフレッシュ信号が入力される
リフレッシュ信号入力端子と、前記複数のリフレッシュ
モードから１つのリフレッシュモードを選択する選択信
号が入力されるリフレッシュモード選択信号入力端子
と、 電源入力端子と、 を備えたメモリ手段と； 少なくともリフレッシュ動作電圧を与える為の電源と； 前記メモリ手段を着脱自在に外部回路に電気接続するた
めの接続手段と； 前記接続手段と前記メモリ手段とを結ぶ信号線群であっ
て、前記接続手段と前記リフレッシュ信号入力端子を結
ぶリフレッシュ信号線と、前記接続手段と前記リフレッ
シュモード選択信号入力端子を結ぶリフレッシュ選択信
号線と、を含む信号線群と、 前記リフレッシュ信号線をリフレッシュ指示を意味する
電位を有する電源線に接続する抵抗手段と、 前記リフレッシュ選択信号線を全リフレッシュモードを
意味するパターンで電源線に接続する抵抗手段と、 を備えたメモリ装置。 - 【請求項２】外部から与えられる選択信号に応じて複数
のリフレッシュモードから１つのリフレッシュモードを
選択してメモリのリフレッシュを行うメモリ手段と； 前記メモリ手段にリフレッシュ動作電圧を与える為の内
部電源と； 前記選択信号が入力されるリフレッシュモード選択信号
入力端子と、外部電源入力端子と、データ入出力端子
と、アドレス入力端子を少なくとも備え、前記メモリ手
段を着脱自在に外部回路に電気接続するための接続手段
と； 前記リフレッシュモード選択信号入力端子に入力が無い
場合に、メモリアレイ全体を所定周期でリフレッシュす
る全リフレッシュモードを示す前記選択信号を前記メモ
リ手段に与えるリフレッシュモード設定手段と； を備えたメモリ装置。 - 【請求項３】請求項２において、前記接続手段は更にリ
フレッシュ指示信号を入力するリフレッシュ指示信号入
力手段を有し、 前記メモリ手段は前記リフレッシュ指示信号に応じてリ
フレッシュ動作を行い、 前記リフレッシュ指示信号入力手段に入力が無い場合
に、前記メモリ手段にリフレッシュ動作を指示するリフ
レッシュ指示手段を有するメモリ装置。 - 【請求項４】請求項１または請求項２において、前記複
数のリフレッシュモードは前記メモリ手段の一部をリフ
レッシュする部分リフレッシュモードと、メモリアレイ
全体をリフレッシュする全リフレッシュモードを有す
る、メモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161662A JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
| US07/539,227 US5119338A (en) | 1989-06-23 | 1990-06-18 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161662A JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0325788A JPH0325788A (ja) | 1991-02-04 |
| JP2898016B2 true JP2898016B2 (ja) | 1999-05-31 |
Family
ID=15739449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161662A Expired - Lifetime JP2898016B2 (ja) | 1989-06-23 | 1989-06-23 | メモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5119338A (ja) |
| JP (1) | JP2898016B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303198A (en) * | 1990-09-28 | 1994-04-12 | Fuji Photo Film Co., Ltd. | Method of recording data in memory card having EEPROM and memory card system using the same |
| US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
| US5321661A (en) * | 1991-11-20 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Self-refreshing memory with on-chip timer test circuit |
| US5164916A (en) * | 1992-03-31 | 1992-11-17 | Digital Equipment Corporation | High-density double-sided multi-string memory module with resistor for insertion detection |
| US5319668A (en) * | 1992-09-30 | 1994-06-07 | New Focus, Inc. | Tuning system for external cavity diode laser |
| US5522038A (en) * | 1993-04-16 | 1996-05-28 | Micron Technology, Inc. | Testing mapped signal sources |
| JPH06338187A (ja) * | 1993-05-27 | 1994-12-06 | Melco:Kk | Ｄｒａｍを用いたメモリ装置 |
| US5758063A (en) * | 1995-05-04 | 1998-05-26 | Micron Technology, Inc. | Testing mapped signal sources |
| KR0179824B1 (ko) * | 1995-05-17 | 1999-05-15 | 문정환 | 아이씨 메모리 카드 |
| JPH096683A (ja) * | 1995-06-19 | 1997-01-10 | Nec Corp | 情報保持機能付きメモリ装置 |
| US6100975A (en) * | 1996-05-13 | 2000-08-08 | Process Instruments, Inc. | Raman spectroscopy apparatus and method using external cavity laser for continuous chemical analysis of sample streams |
| US6028667A (en) * | 1996-05-13 | 2000-02-22 | Process Instruments, Inc. | Compact and robust spectrograph |
| US6731563B1 (en) * | 2000-06-08 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Data backup device and step-up/step-down power supply |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145494A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | 半導体記憶装置 |
| JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
| JPH01267896A (ja) * | 1988-04-19 | 1989-10-25 | Toshiba Corp | 半導体メモリ |
-
1989
- 1989-06-23 JP JP1161662A patent/JP2898016B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-18 US US07/539,227 patent/US5119338A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5119338A (en) | 1992-06-02 |
| JPH0325788A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2898016B2 (ja) | メモリ装置 | |
| US5260555A (en) | IC memory card having direct and indirect access card interface functions | |
| US6338113B1 (en) | Memory module system having multiple memory modules | |
| US5386539A (en) | IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM | |
| US5504700A (en) | Method and apparatus for high density sixteen and thirty-two megabyte single in-line memory module | |
| JPS6324505Y2 (ja) | ||
| US5598372A (en) | Semiconductor memory | |
| JPH0218777A (ja) | 電子回路装置 | |
| US5319591A (en) | Memory module | |
| US20050071600A1 (en) | Memory module and memory support module | |
| EP1351250A1 (en) | Semiconductor memory device and refresh control circuit | |
| KR860002100A (ko) | 반도체 기억장치 | |
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| EP0371488A3 (en) | A dynamic video random access memory | |
| US5517460A (en) | Semiconductor integrated circuit and IC card using the same | |
| TW349226B (en) | A test method of high speed memory devices in which limit conditions for the clock signals are defined | |
| KR100274704B1 (ko) | 메모리 카드 및 dram 메모리 카드 | |
| JP2775498B2 (ja) | 半導体記憶装置 | |
| JPS59168983A (ja) | 半導体記憶装置 | |
| EP0447057A2 (en) | Digital computer with non-hierarchical memory | |
| JPH02252188A (ja) | メモリカードのデータ入出力方法 | |
| JPS61227295A (ja) | 半導体記憶装置 | |
| JP3103934B2 (ja) | 半導体記憶装置 | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JPS6364838B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |