JP2794717B2 - ディジタル素子モデリング装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル素子モデリング装置、特に、既存
の高密度集積回路等を含む論理回路の回路シミュレーシ
ョンに用いられるディジタル素子モデリング装置に関す
る。

〔技術環境〕

近年の半導体技術、コンピュータ技術の進歩により、
論理シミュレーションが一般化するに従い、大規模回路
シミュレーション、LSIを含んだ回路のシミュレーショ
ンに対する要求が高まっている。

論理シミュレーションを行う際には、ソフトウェアで
記述されたデバイス・モデルが必要であった。しかし、
マイクロプロセッサ等の大規模LSIのモデルをソフトで
記述するのは困難であり、その開発工数を考えると不可
能に近く、たとえ開発したとしても評価が難しく、シミ
ュレーションにも多大な時間を必要とする。こうした問
題を解決する手段として実際のディジタル素子をデバイ
ス・モデルとして使用する技術がある。

〔共通的技術〕

一般に、実際のディジタル素子をデバイス・モデルと
して使用する装置は、ディジタル素子に印加する入力パ
タンを記憶・保持するメモリを含んで構成する。これ
は、 （１） ディジタル素子の内部状態は、再現したりセー
ブすることが難しい。

（２） ダイナミック動作を行うディジタル素子は、シ
ングルステップ動作が難しく、クロックを停止すると内
部状態が失われる恐れがある。

という理由に基いており、毎シミュレーションサイクル
ごとに、最初から現時点までディジタル素子を動作させ
るため、入力パタンを記憶・保持する必要がある。

〔従来の技術〕

従来の技術としては、例えば特公昭60−164848号公報
に示されているようなモデリング装置がある。

従来のモデリング装置は、基準素子としてのディジタ
ル素子の物理的サンプルと、非ストローブ入力信号から
ストローブ入力信号を分離するための物理的サンプルに
結合した装置と、ストローブ入力間およびストローブ入
力間−非ストローブ入力間のタイミングを保持すると同
時に基準素子の入力関連状態変化の経歴を保持する装置
とを含んで構成される。

〔発明が解決しようとする課題〕

上述した従来のモデリング装置は、入力信号のいずれ
か１つでも変化が生じると入力信号全ての現在値を保持
する。

ところが、ディジタル素子の内部状態を再現するため
入力信号全ての現在値を保持することは必ずしも必要で
はない。例えば、RAMの場合、内部状態を再現するため
にはライト信号の変化点のみを保持するだけで十分であ
り、ROMの場合は、内部状態は不変であるので入力信号
は何も保持しておく必要がない。

従って従来のモデリング装置は、入力信号を保持する
ために大きな容量の保持するための装置が必要であると
いう欠点があった。

〔課題を解決するための手段〕

本発明のディジタル素子モデリング装置は、動作の基
準とするディジタル素子の物理的サンプルを実装し論理
シミュレーション・コンピュータに電気的に結合するマ
ンウント装置と、前記論理シミュレーション・コンピュ
ータからイベントを受けつけ前記物理的サンプルの駆動
情報を生成するイベント受けつけ装置と、前記駆動情報
より前記物理的サンプルのタイプを判定し駆動装置制御
信号，センス装置制御信号及び素子情報を生成する素子
管理装置と、前記駆動情報を蓄積するイベントメモリ
と、前記イベントを受けつける毎に該当する素子の蓄積
された駆動情報の全てを出力しまた前記素子情報より前
記物理的サンプルの内部状態を再現するのに必要な情報
を選択しイベントメモリへ出力するイベントメモリ管理
装置と、前記駆動情報より前記物理的サンプルを実際に
駆動する信号・タイミングを生成する駆動装置と、前記
物理的サンプルの出力端子をセンスして出力状態値を認
識するセンス装置と、前記出力状態値よりイベントを生
成し前記論理シミュレーション・コンピュータへ送出す
るイベント送出装置とを含んで構成される。

〔実施例〕

次に、本発明の実施例について、図面を参照して詳細
に説明する。

第１図は本発明の一実施例を示すブロック図である。

１はイベント受けつけ装置、２は素子管理装置、３は
イベントメモリ管理装置、４はイベントメモリ、５は駆
動装置、６はマウント装置、７はセンス装置、８はイベ
ント送出装置である。

イベント受けつけ装置１は、論理シミュレーション・
コンピュータよりイベント101を入力・解析し、素子番
号，ピン番号，入力状態値等の駆動情報102を出力す
る。

素子管理装置２は駆動情報102を入力し、素子番号，
ピン番号，入力状態値を判定し、素子情報103,駆動装置
制御信号107,センス装置制御信号108を出力する。

イベントメモリ管理装置３は、駆動情報102と素子情
報103を入力し、イベントメモリ４へアクセス104を行
い、該素子の蓄積されている全駆動情報105を読みだ
し、イベントデータ106を出力し、該駆動情報102を保持
するか否かを判定し、保持する場合、イベントメモリ４
へアクセス104を行い、駆動情報105を出力する。

イベントメモリ４は、駆動情報105を入力・蓄積す
る。

駆動装置５は、イベントデータ106と駆動制御信号107
を入力し、実際に素子を駆動するサンプル入力信号109
を出力する。

マウント装置６は、物理的サンプルをマウントし、サ
ンプル入力信号109を入力し物理的サンプルに印加し、
出力ピよりサンプル出力信号110を出力する。

センス装置７はサンプル出力信号110を入力し、信号
の論理値を識別し、出力データ111を出力する。イベン
ト送出信号８は出力データ111を入力し、論理値の変化
のあったピンを検出し、イベント112を出力する。

第２図は第１図に示すイベント受けつけ装置１の詳細
を示すブロック図である。

21はイベント受けつけバッファ、22は駆動メモリ、23
はデータバッファである。

イベント受けつけバッファ21は、イベント101を入力
保持し、イベント201を出力する。駆動メモリ22はイベ
ント201をメモリ・アドレスとして入力、読み出しを行
い、素子番号，ピン番号，入力状態値等の駆動情報202
を出力する。データバッファ23は駆動情報202を入力・
保持し駆動情報102を出力する。

第３図は第１図に示す素子管理装置２の詳細を示すブ
ロック図である。

31は素子データメモリ、32は駆動タイミング発生装
置、33はセンスタイミング発生装置である。

素子データメモリ31は駆動情報102をメモリ・アドレ
スとして入力、読み出しを行い、素子の種類を判定し、
素子情報103を出力する。駆動タイミング発生装置32
は、素子情報103を入力し、該素子の種別を判定し、電
気的に駆動するのに必要な駆動装置制御信号107を出力
する。センスタイミング発生装置33は素子情報103を入
力し、該素子の種別を判定し、素子を電気的に駆動した
後、出力信号をセンスする時に必要なセンス装置制御信
号108を出力する。

第４図は第１図に示すイベントメモリ管理装置３の詳
細を示すブロック図である。

41はデータバッファ、42は管理装置、43は書き込みバ
ッファ、44は読み出しバッファである。

データバッファ41は駆動情報102を入力・保持し駆動
情報401を出力する。管理装置42は駆動情報401と素子情
報103を入力し、イベントメモリ４へアクセス104を行
い、さらにイベントメモリのバッファを制御するアクセ
スバッファ制御信号402を出力し、該駆動情報401を保持
するか否かを判定し、保持する場合、イベントメモリ４
へアクセス104を行い、駆動情報403を出力する。書き込
みバッファ43はアクセスバッファ制御信号402と駆動情
報403を入力し、イベントメモリへ対するアクセスが書
き込み動作の場合、駆動情報105を出力する。読み出し
バッファ44はアクセスバッファ制御信号402と駆動情報1
05を入力し、イベントメモリへ対するアクセスが読み出
し動作の場合、イベントデータ106を出力する。

第５図は第１図に示すイベントメモリ４の詳細を示す
ブロック図である。

51はアクセスコントロール装置、52はメモリである。

アクセスコントロール装置１はアクセス104を入力
し、該アクセスが書き込み動作であるか読み出し動作で
あるかを判定し、アクセスコントロール501を出力す
る。メモリ52は、アクセスコントロール501を入力し、
該アクセスが書き込み動作の場合、駆動情報105を入力
・保持し、該アクセスが読み出し動作の場合、メモリを
読み出し駆動情報105を出力する。

第６図は第１図に示す駆動装置５の詳細を示すブロッ
ク図である。

61は駆動コントロール装置、62はローレベル駆動装
置、63はハイレベル駆動装置、64は中間値駆動装置、65
は高インピーダンス駆動装置である。

駆動コントロール61は、イベントデータ106、駆動装
置制御信号107を入力し、駆動論理値及び駆動装置を決
定し、駆動コントロール601を出力する。ローレベル駆
動装置62は駆動コントロール601を入力し、論理値“0"
のサンプル入力信号109を生成、出力する。ハイレベル
駆動装置63は駆動コントロール601を入力し、論理値
“1"のサンプル入力信号109を生成、出力する。中間値
駆動装置64は駆動コントロール601を入力し、論理値
“1"と論理値“0"の中間の値のサンプル入力信号109を
生成、出力する。高インピーダンス駆動装置65は駆動コ
ントロール601を入力し、高インピーダンスのサンプル
入力信号109を生成、出力する。

第７図は第１図に示すマウント装置６の詳細を示すブ
ロック図である。

71は電源コントロール装置、72は入出力切り換え装
置、73は電源、74はディジタル素子マウント装置であ
る。

電源コントロール装置71は、サンプル入力信号109を
入力し、該ディジタル素子の電源供給ピンを識別し、電
源コントロール701を出力する。入出力切り換え装置72
は、サンプル入力信号109を入力し、ディジタル素子の
ピンの入出力を決定し、入力ピンに関してはサンプル入
力信号109を入力・保持し、サンプル入力702を出力し、
出力ピンに関してはサンプル出力703を入力・保持し、
サンプル出力信号110を出力する。電源73は電源コント
ロール701を入力し、供給ピンと電圧を決定し、電源出
力704を出力する。ディジタル素子マウント装置74はデ
ィジタル素子の物理的サンプルをマウントし、電源出力
704とサンプル入力702の入力、該ディジタル素子の物理
的サンプルに供給し、出力ピンからサンプル出力703を
出力する。

第８図は第１図に示すセンス装置７の詳細を示すブロ
ック図である。

81は論理値判定装置である。

論理値判定装置81は、センス装置制御信号108とサン
プル出力信号110を入力し、該サンプル出力信号の論理
値が“0",“1",“中間値",“高インピーダンス”のいず
れであるかを判定し、出力データ111を出力する。

第９図は第１図に示すイベント送出装置８の詳細を示
すブロック図である。

91は出力データバッファ、92は出力値メモリ、93は出
力判定装置である。

出力データバッファ91は、出力データ111を入力・保
持し出力データ901を出力する。出力値メモリ92は出力
ピンの最新の論理値を常に保持する。出力判定装置93は
出力データ901を入力し、出力値メモリへアクセス902を
行い、該出力ピンの論理値に変化の有無を判定し、変化
があった場合、イベント112を出力し、出力値メモリ92
へアクセス902を行い、該出力ピンの論理値の更新をす
る。

〔発明の効果〕

本発明のディジタル素子モデリング装置は、入力信号
が該ディジタル素子の内部状態を再現するのに必要であ
るのか否かを判定し、必要であると判定された入力信号
のみイベントメモリに保持・記憶させるので、必要最小
限のメモリ容量でディジタル素子をモデリングできると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すイベント受けつけ装置１の詳細ブロック
図、第３図は素子管理装置２の詳細ブロック図、第４図
はイベントメモリ管理装置３の詳細ブロック図、第５図
はイベントメモリ４の詳細ブロック図、第６図は駆動装
置５の詳細ブロック図、第７図はマウント装置６の詳細
ブロック図、第８図はセンス装置７の詳細ブロック図、
第９図はイベント送出装置８の詳細ブロック図である。 １……イベント受けつけ装置、２……素子管理装置、３
……イベントメモリ管理装置、４……イベントメモリ、
５……駆動装置、６……マウント装置、７……センス装
置、８……イベント送出装置、21……イベント受けつけ
バッファ、22……駆動メモリ、23……データバッファ、
31……素子データメモリ、32……駆動タイミング発生装
置、33……センスタイミング発生装置、41……データバ
ッファ、42……管理装置、43……書き込みバッファ、44
……読み出しバッファ、51……アクセスコントロール装
置、52……メモリ、61……駆動コントロール装置、62…
…ローレベル駆動装置、63……ハイレベル駆動装置、64
……中間値駆動装置、65……高インピーダンス駆動装
置、71……電源コントロール装置、72……入出力切り換
え装置、73……電源、74……ディジタル素子マウント装
置、81……論理値判定装置、91……出力データバッフ
ァ、92……出力値メモリ、93……出力判定装置。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】動作の基準とするディジタル素子の物理的
   サンプルを実装し論理シミュレーション・コンピュータ
   に電気的に結合するマウント装置と、前記論理シミュレ
   ーション・コンピュータからイベントを受けつけ前記物
   理的サンプルの駆動情報を生成するイベント受けつけ装
   置と、前記駆動情報より前記物理的サンプルのタイプを
   判定し駆動装置制御信号，センス装置制御信号及び素子
   情報を生成する素子管理装置と、前記駆動情報を蓄積す
   るイベントメモリと、前記イベントを受けつける毎に該
   当する素子の蓄積された駆動情報の全てを出力しまた前
   記素子情報より前記物理的サンプルの内部状態を再現す
   るのに必要な情報を選択しイベントメモリへ出力するイ
   ベントメモリ管理装置と、前記駆動情報より前記物理的
   サンプルを実際に駆動する信号・タイミングを生成する
   駆動装置と、前記物理的サンプルの出力端子をセンスし
   て出力状態値を認識するセンス装置と、前記出力状態値
   よりイベントを生成し前記論理シミュレーション・コン
   ピュータへ送出するイベント送出装置とを含むことを特
   徴としたディジタル素子モデリング装置。