KR950029962A - 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 - Google Patents
하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 Download PDFInfo
- Publication number
- KR950029962A KR950029962A KR1019940008713A KR19940008713A KR950029962A KR 950029962 A KR950029962 A KR 950029962A KR 1019940008713 A KR1019940008713 A KR 1019940008713A KR 19940008713 A KR19940008713 A KR 19940008713A KR 950029962 A KR950029962 A KR 950029962A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- data
- wrinh
- hipi
- block data
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명은 행정전산망 주전산기 Ⅲ의 HiPi+Bus에서 데이타 버스 중재를 담당하는 데이타 버스 중재 로직에 관한 것으로, 특히 데이타 버스의 블록데이타 전송시 데이타 버스중재후 첫번째와 두번째 데이타 전송후 WRINH*신호를 액티브 구동하여 어드레스 버스의 이용율을 높이고, 메인 메모리로의 접근시간을 줄여 시스템의 성능을 개선하여 주는 하이파이 플러스(HiPi+) 버스의 블록데이타 전송방법에 관한 것이다.
종래의 하이파이 플러스(HiPi+) 버스의 WRINH*신호의 구동을 블록데이타 전송 사이클에서 데이타 버스의 중재를 시작하는 시점으로 구동하기 때문에 WRINH*신호를 내보낸 응답기가 블록전송을 시작하여 WRINH*을 마칠때까지 쓰기동작을 할 수 없고, 만약 모든 응답기가 중재에 참여하였고, 블록전송을 하려는 응답기의 우선순위가 낮을 경우에는 최대 8사이클까지 쓰기 동작이 유보되어 어드레스 버스의 이용율을 줄이고, 메인 메모리로의 접근시간을 길게 하여 시스템의 성능을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 블록데이타 전송시 데이타 버스 중재후 첫번째와 두번째 데이타 전송 후 WRINH*신호로 액티브 구동하여 어드레스 버스의 이용을 높이고, 메인 메모리의 접근시간을 줄여 시스템의 성능을 개선하여 주는 하이파이 플러스(HiPi+)버스의 블록데이타 전송방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 블록데이타 전송시 응답기에 대한 WRINH*신호의 구동 플로우챠트, 제2도의 (가)-(차)는 종래의 블록데이타 전송시 WRINH*신호의 타이밍도.
Claims (1)
- 행정전산망 주전산기 Ⅲ의 HiPi+Bus에서의 데이타 전송시에 중재기의 중재로 요청기와 응답기간에 블록 데이타 전송을 실행함에 있어서, 데이타 버스 중재후에 첫번째 데이타 전송시 TT＜4 : 0＞신호를 검색하는 제1단계와, 상기 제1단계의 검색결과로 데이타 쓰기 동작인 경우 블록데이타 전송 및 쓰기금지신호(WRINH*)의 액티브 구동을 중지하는 제2단계로 실행함을 특징으로 하는 하이파이 플러스(HiPi+) 버스의 블록 데이타 전송방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940008713A KR950029962A (ko) | 1994-04-25 | 1994-04-25 | 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940008713A KR950029962A (ko) | 1994-04-25 | 1994-04-25 | 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950029962A true KR950029962A (ko) | 1995-11-24 |
Family
ID=66677927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940008713A KR950029962A (ko) | 1994-04-25 | 1994-04-25 | 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950029962A (ko) |
-
1994
- 1994-04-25 KR KR1019940008713A patent/KR950029962A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960018931A (ko) | 페이지-인 버스트-아웃 피포(pibo fifo) 시스템 | |
| KR20010031430A (ko) | 상이한 주파수로 동작하는 버스사이에 전송되는 데이터를버퍼링하는 디바이스 및 방법 | |
| KR850700079A (ko) | 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터 | |
| KR950029962A (ko) | 하이파이 플러스(HiPit) 버스의 블록 데이타 전송방법 | |
| KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| JP3442207B2 (ja) | 記憶装置 | |
| KR940015843A (ko) | 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법 | |
| JPS5821734B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| SU1501156A1 (ru) | Устройство дл управлени динамической пам тью | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPS6159563A (ja) | バス制御方式 | |
| SU1441374A1 (ru) | Устройство дл вывода информации | |
| JPS586231B2 (ja) | 半導体記憶装置の駆動方法 | |
| KR940022284A (ko) | 공유메모리의 액세스 제어 방법 | |
| KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| WO2002037284A3 (en) | Pipelined multi-access memory apparatus and method | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JPH08180027A (ja) | 調停回路 | |
| JPH104420A (ja) | データ転送方法 | |
| JPH09269890A (ja) | エンディアン変換方式 | |
| KR960015248A (ko) | 시스템 메모리와 데이타 버퍼램 간의 데이타 전송 방법 | |
| KR960025066A (ko) | 상용디램을 이용한 듀얼포트 메모리 시스템 | |
| KR970029774A (ko) | 레지스터 억세스 방법 | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |