JPH104420A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH104420A JPH104420A JP8154088A JP15408896A JPH104420A JP H104420 A JPH104420 A JP H104420A JP 8154088 A JP8154088 A JP 8154088A JP 15408896 A JP15408896 A JP 15408896A JP H104420 A JPH104420 A JP H104420A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- speed bus
- low
- access
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 低速バスがビジー状態のときバスブリッジが
高速バスから該低速バスへのリードアクセス要求があっ
たときの動作の高速化を図る。 【解決手段】 高速バス1からデータポートとアドレス
ポートとが分離された低速バス3へバスブリッジ7を介
してアクセスを行うデータ転送システムにおいて、低速
バス3がビジー状態のときバスブリッジ7が高速バス1
から低速バス3へのリードアクセス要求を受けた時、バ
スブリッジが前記高速バスのマスタ機器にリトライ要求
を出すとともに高速バス1からのアクセスアドレスを記
憶し、低速バス3のビジー状態が解消された時、バスブ
リッジ7が低速バス1の機器へアクセスアドレスの書込
みを行い、高速バス1のマスタ機器2はそのリトライ時
に1度のアクセスでリード動作を遂行可能とする。
高速バスから該低速バスへのリードアクセス要求があっ
たときの動作の高速化を図る。 【解決手段】 高速バス1からデータポートとアドレス
ポートとが分離された低速バス3へバスブリッジ7を介
してアクセスを行うデータ転送システムにおいて、低速
バス3がビジー状態のときバスブリッジ7が高速バス1
から低速バス3へのリードアクセス要求を受けた時、バ
スブリッジが前記高速バスのマスタ機器にリトライ要求
を出すとともに高速バス1からのアクセスアドレスを記
憶し、低速バス3のビジー状態が解消された時、バスブ
リッジ7が低速バス1の機器へアクセスアドレスの書込
みを行い、高速バス1のマスタ機器2はそのリトライ時
に1度のアクセスでリード動作を遂行可能とする。
Description
【0001】
【発明の属する技術分野】本発明は高速バスからデータ
ポートとアドレスポートとが分離された低速バスへバス
ブリッジを介してアクセスを行うデータ転送方法に関す
る。
ポートとアドレスポートとが分離された低速バスへバス
ブリッジを介してアクセスを行うデータ転送方法に関す
る。
【0002】
【発明が解決しようとする課題】高速バスからデータポ
ートとアドレスポートとが分離された低速バスへバスブ
リッジを介してアクセスを行う場合、まず、アドレスポ
ートへのアドレス書込みを行い、次いでデータポートに
データを書込む(ライトアクセス)か、あるいはデータ
ポートのデータを読込むことになる。
ートとアドレスポートとが分離された低速バスへバスブ
リッジを介してアクセスを行う場合、まず、アドレスポ
ートへのアドレス書込みを行い、次いでデータポートに
データを書込む(ライトアクセス)か、あるいはデータ
ポートのデータを読込むことになる。
【0003】このような高速バスから低速バスへのアク
セスでは、低速バスの動作速度ゆえに低速バスのビジー
状態が発生する。この際、バスブリッジは高速バスマス
タ機器にリトライ要求を送る。リトライ要求を受けた高
速バスマスタ機器はバスを解放すべく待ち状態に転ず
る。そして、所定のタイミングで高速バスマスタ機器は
アクセス要求を出し、ビジー状態でない場合、アクセス
アドレスがバスブリッジに格納され、バスブリッジから
低速バスの機器にそのアドレスが転送され、当該高速バ
スマスタ機器から低速バスの機器へのアクセスが行われ
ることとなる。
セスでは、低速バスの動作速度ゆえに低速バスのビジー
状態が発生する。この際、バスブリッジは高速バスマス
タ機器にリトライ要求を送る。リトライ要求を受けた高
速バスマスタ機器はバスを解放すべく待ち状態に転ず
る。そして、所定のタイミングで高速バスマスタ機器は
アクセス要求を出し、ビジー状態でない場合、アクセス
アドレスがバスブリッジに格納され、バスブリッジから
低速バスの機器にそのアドレスが転送され、当該高速バ
スマスタ機器から低速バスの機器へのアクセスが行われ
ることとなる。
【0004】しかしながら、アドレスポートとデータポ
ートとが分離されている低速バス(またはI/O)では
高速バス(アドレスラインとデータラインとが分離また
は時分割)からのアクセスに対し、アドレスポートへの
アクセスとデータポートへのアクセスの2度のアクセス
に変換されるため、処理時間が長いという問題があっ
た。
ートとが分離されている低速バス(またはI/O)では
高速バス(アドレスラインとデータラインとが分離また
は時分割)からのアクセスに対し、アドレスポートへの
アクセスとデータポートへのアクセスの2度のアクセス
に変換されるため、処理時間が長いという問題があっ
た。
【0005】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは低速バス
がビジー状態のときバスブリッジが高速バスから該低速
バスへのリードアクセス要求があったときの動作の高速
化を図ることができる出た転送方法を提供することにあ
る。
みてなされたもので、その目的とするところは低速バス
がビジー状態のときバスブリッジが高速バスから該低速
バスへのリードアクセス要求があったときの動作の高速
化を図ることができる出た転送方法を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明のデータ転送方法
は、高速バスからデータポートとアドレスポートとが分
離された低速バスへバスブリッジを介してアクセスを行
うデータ転送方法において、前記低速バスがビジー状態
で前記バスブリッジが前記高速バスから前記低速バスへ
のリードアクセス要求を受けた時、該バスブリッジが前
記高速バスのマスタ機器にリトライ要求を出すとともに
該高速バスからのアクセスアドレスを記憶し、前記低速
バスのビジー状態が解消された時、前記バスブリッジが
前記低速バスの機器へ前記アクセスアドレスの書込みを
行い、前記高速バスのマスタ機器はそのリトライ時に1
度のアクセスで前記リード動作を遂行可能としたことを
特徴とする。
は、高速バスからデータポートとアドレスポートとが分
離された低速バスへバスブリッジを介してアクセスを行
うデータ転送方法において、前記低速バスがビジー状態
で前記バスブリッジが前記高速バスから前記低速バスへ
のリードアクセス要求を受けた時、該バスブリッジが前
記高速バスのマスタ機器にリトライ要求を出すとともに
該高速バスからのアクセスアドレスを記憶し、前記低速
バスのビジー状態が解消された時、前記バスブリッジが
前記低速バスの機器へ前記アクセスアドレスの書込みを
行い、前記高速バスのマスタ機器はそのリトライ時に1
度のアクセスで前記リード動作を遂行可能としたことを
特徴とする。
【0007】バスブリッジは高速バスからのアクセスア
ドレスを専用のバッファに格納するもの、あるいはライ
トアクセス用の空きバッファに格納するもののいずれで
も実現可能である。
ドレスを専用のバッファに格納するもの、あるいはライ
トアクセス用の空きバッファに格納するもののいずれで
も実現可能である。
【0008】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しつつ説明する。図1は本発明の一実施例に係
るデータ転送方法の説明図である。同図において、1は
高速バス、2はこの高速バス1に接続されたマスタ機
器、3はアドレスポートとデータポートとが分離された
低速バス、4はこの低速バス3に接続された低速機器、
5はそのアドレスポート、6はデータポート、7はバス
ブリッジ、8はライトアクセス用アドレスバッファ、9
は同じくデータバッファ、10はリードアクセス専用ア
ドレスバッファである。
面を参照しつつ説明する。図1は本発明の一実施例に係
るデータ転送方法の説明図である。同図において、1は
高速バス、2はこの高速バス1に接続されたマスタ機
器、3はアドレスポートとデータポートとが分離された
低速バス、4はこの低速バス3に接続された低速機器、
5はそのアドレスポート、6はデータポート、7はバス
ブリッジ、8はライトアクセス用アドレスバッファ、9
は同じくデータバッファ、10はリードアクセス専用ア
ドレスバッファである。
【0009】マスタ機器2が低速機器4にアクセスする
場合、バスブリッジ7を介して行う。このバスブリッジ
7はマスタ機器2から低速機器4に対するアクセス要求
が来た場合、低速バス3がビジー状態であるか否かを判
定し、ビジー状態でないときは低速機器4のアドレスポ
ート5及びデータポート6へのアクセスを実行するもの
である。低速バス3がビジー状態であった場合にはバッ
ファ10にそのアクセスアドレスを記憶し、発信元であ
るマスタ機器2へリトライ要求を出す。バスブリッジ7
は低速機器4の動作を監視し、その終了時に、記憶した
アクセスアドレスを低速機器4のアドレスポート5へ書
込む。この状態でマスタ機器2がアクセス要求を出す
と、バスブリッジ7がそのアドレスと低速機器4へ書込
んだアドレスとを比較し、異なる場合はアドレスポート
5及びデータポート6の両方のアクセスを行う。またそ
の比較の結果、同じである場合、リトライと見做し、デ
ータポート6へのリードアクセスのみが行われる。
場合、バスブリッジ7を介して行う。このバスブリッジ
7はマスタ機器2から低速機器4に対するアクセス要求
が来た場合、低速バス3がビジー状態であるか否かを判
定し、ビジー状態でないときは低速機器4のアドレスポ
ート5及びデータポート6へのアクセスを実行するもの
である。低速バス3がビジー状態であった場合にはバッ
ファ10にそのアクセスアドレスを記憶し、発信元であ
るマスタ機器2へリトライ要求を出す。バスブリッジ7
は低速機器4の動作を監視し、その終了時に、記憶した
アクセスアドレスを低速機器4のアドレスポート5へ書
込む。この状態でマスタ機器2がアクセス要求を出す
と、バスブリッジ7がそのアドレスと低速機器4へ書込
んだアドレスとを比較し、異なる場合はアドレスポート
5及びデータポート6の両方のアクセスを行う。またそ
の比較の結果、同じである場合、リトライと見做し、デ
ータポート6へのリードアクセスのみが行われる。
【0010】このように本実施例によれば、アドレスポ
ート5とデータポート6とに分離された低速バス3で、
その使用中に高速バス1に接続されたマスタ機器2より
リードアクセス要求があった場合、バスブリッジ7によ
る低速バス3のアドレスポートへのライトアクセスが先
行して行われることにより、動作の高速化を図ることが
できることとなる。
ート5とデータポート6とに分離された低速バス3で、
その使用中に高速バス1に接続されたマスタ機器2より
リードアクセス要求があった場合、バスブリッジ7によ
る低速バス3のアドレスポートへのライトアクセスが先
行して行われることにより、動作の高速化を図ることが
できることとなる。
【0011】図2は本発明の第2実施例に係るデータ転
送方法の説明図である。この図に示すものの特徴は、ラ
イトアクセス用バッファ8,9をリードアクセスと共用
するようにしたことにある。低速バス3がライトアクセ
ス実行中であり、既に高速バス1上の転送は終了した状
態で、高速バス1上のマスタ機器より、リードアクセス
要求が発生した場合、もし低速バス3のアドレスアクセ
スが終了していたならば、リード要求アドレスをアドレ
スバッファ8内に記憶して、先に実行しているアクセス
のデータライトが終了するのを待って即座に次のアドレ
スライトを実行する。これにより、バスブリッジにバッ
ファを追加することなしに、ライトアクセスと連続した
リードアクセスのアドレスポートへのアドレスライトを
高速バスマスタ2のリトライに先行して実行することが
できることとなる。
送方法の説明図である。この図に示すものの特徴は、ラ
イトアクセス用バッファ8,9をリードアクセスと共用
するようにしたことにある。低速バス3がライトアクセ
ス実行中であり、既に高速バス1上の転送は終了した状
態で、高速バス1上のマスタ機器より、リードアクセス
要求が発生した場合、もし低速バス3のアドレスアクセ
スが終了していたならば、リード要求アドレスをアドレ
スバッファ8内に記憶して、先に実行しているアクセス
のデータライトが終了するのを待って即座に次のアドレ
スライトを実行する。これにより、バスブリッジにバッ
ファを追加することなしに、ライトアクセスと連続した
リードアクセスのアドレスポートへのアドレスライトを
高速バスマスタ2のリトライに先行して実行することが
できることとなる。
【0012】
【発明の効果】以上説明したように本発明によれば、ア
ドレスポートとデータポートとが分離された低速バス
で、低速バス使用中に高速バスに接続されたマスタ機器
よりリードアクセス要求があった場合、バスブリッジに
よる低速バスのアドレスポートへのライトアクセスを先
行して行うことにより、動作の高速化を図ることができ
る。
ドレスポートとデータポートとが分離された低速バス
で、低速バス使用中に高速バスに接続されたマスタ機器
よりリードアクセス要求があった場合、バスブリッジに
よる低速バスのアドレスポートへのライトアクセスを先
行して行うことにより、動作の高速化を図ることができ
る。
【図1】本発明の第1実施例に係るデータ転送方法の実
現に使用するシステムのブロック図。
現に使用するシステムのブロック図。
【図2】本発明の第2実施例に係るデータ転送方法の実
現に使用するシステムのブロック図。
現に使用するシステムのブロック図。
1 高速バス 2 マスタ機器 3 低速バス 4 低速機器 5 アドレスポート 6 データポート 7 バスブリッジ 8 ライトアクセス用アドレスバッファ 9 ライトアクセス用データバッファ 10 リードアクセス用アドレスバッファ
Claims (3)
- 【請求項1】高速バスからデータポートとアドレスポー
トとが分離された低速バスへバスブリッジを介してアク
セスを行うデータ転送方法において、 前記低速バスがビジー状態で前記バスブリッジが前記高
速バスから前記低速バスへのリードアクセス要求を受け
た時、該バスブリッジが前記高速バスのマスタ機器にリ
トライ要求を出すとともに該高速バスからのアクセスア
ドレスを記憶し、前記低速バスのビジー状態が解消され
た時、前記バスブリッジが前記低速バスの機器へ前記ア
クセスアドレスの書込みを行い、前記高速バスのマスタ
機器はそのリトライ時に1度のアクセスで前記リード動
作を遂行可能としたことを特徴とするデータ転送方法。 - 【請求項2】バスブリッジは高速バスからのアクセスア
ドレスを専用のバッファに格納することを特徴とする請
求項1記載のデータ転送方法。 - 【請求項3】バスブリッジは高速バスからのアクセスア
ドレスをライトアクセス用の空きバッファに格納するこ
とを特徴とする請求項1記載のデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8154088A JPH104420A (ja) | 1996-06-14 | 1996-06-14 | データ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8154088A JPH104420A (ja) | 1996-06-14 | 1996-06-14 | データ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH104420A true JPH104420A (ja) | 1998-01-06 |
Family
ID=15576640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8154088A Pending JPH104420A (ja) | 1996-06-14 | 1996-06-14 | データ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH104420A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7263572B2 (en) | 2004-10-12 | 2007-08-28 | Fujitsu Limited | Bus bridge and data transfer method |
-
1996
- 1996-06-14 JP JP8154088A patent/JPH104420A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7263572B2 (en) | 2004-10-12 | 2007-08-28 | Fujitsu Limited | Bus bridge and data transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426737A (en) | Direct memory access for data transfer within an I/O device | |
JPH0619760B2 (ja) | 情報処理装置 | |
JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
JP3061106B2 (ja) | バスブリッジおよびそれを備えた計算機システム | |
JPH104420A (ja) | データ転送方法 | |
JPH04323755A (ja) | Dma装置 | |
JP3145765B2 (ja) | 情報処理装置 | |
JP3119155B2 (ja) | バスアクセス方式 | |
JPS6381557A (ja) | デユアルポ−トメモリ | |
JPH02211571A (ja) | 情報処理装置 | |
JP3467188B2 (ja) | 多重化バスの順序保証システム | |
JP2003330901A (ja) | マルチプロセッサシステム | |
JPH09259074A (ja) | メモリーアクセス回路 | |
JPS6059462A (ja) | 双方向デ−タ・バスのパイプライン・アクセス・メモリ | |
JP2570986B2 (ja) | データ転送制御装置及び方法 | |
JP3264316B2 (ja) | ダイレクトメモリアクセス制御装置 | |
JP2606824Y2 (ja) | マルチポートメモリ装置 | |
JPH03286241A (ja) | データ転送装置 | |
JPS63305448A (ja) | メモリインタフェ−ス制御方式 | |
JPH04280344A (ja) | メモリ装置 | |
JPS62128341A (ja) | 2ポ−トメモリへのアクセス制御方式 | |
JPH05173936A (ja) | データ転送処理装置 | |
JPH06324940A (ja) | メモリ制御方法および装置 | |
JPS62221751A (ja) | ペ−ジング方式 | |
JPH1031646A (ja) | Dma制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |