JPS586231B2 - 半導体記憶装置の駆動方法 - Google Patents
半導体記憶装置の駆動方法Info
- Publication number
- JPS586231B2 JPS586231B2 JP52080048A JP8004877A JPS586231B2 JP S586231 B2 JPS586231 B2 JP S586231B2 JP 52080048 A JP52080048 A JP 52080048A JP 8004877 A JP8004877 A JP 8004877A JP S586231 B2 JPS586231 B2 JP S586231B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- driving
- circuit
- address
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】
本発明は半導体記憶装置に関し、特にそのアドレス回路
の駆動方法に関する。
の駆動方法に関する。
ダイナミック動作型のＭＯＳ型記憶装置（メモリ）のア
ドレス回路は、その働きによりワードラインを選択する
行側アドレス回路をビットラインを選択する列側アドレ
ス回路とに分けられるが、一般に行側アドレス回路と列
側アドレス回路とは同一のクロツクにより動作させてい
る。
ドレス回路は、その働きによりワードラインを選択する
行側アドレス回路をビットラインを選択する列側アドレ
ス回路とに分けられるが、一般に行側アドレス回路と列
側アドレス回路とは同一のクロツクにより動作させてい
る。
マルチプレツクス方式を採用しないコンピュータシステ
ムにおいて、列側と行側のアドレス回路とを同一のクロ
ツクで動作させると、行側のみを動作させた場合に比較
し、クロツク発生回路の負担が２倍となる。
ムにおいて、列側と行側のアドレス回路とを同一のクロ
ツクで動作させると、行側のみを動作させた場合に比較
し、クロツク発生回路の負担が２倍となる。
このため、クロツクのスピードは遅くなり、その結果ア
ドレス回路のスピードも遅くなるという欠点がある。
ドレス回路のスピードも遅くなるという欠点がある。
本発明は上述の如き従来の欠点を改善する新規な発明で
あり、その目的は従来のダイナミック動作型のＭＯＳメ
モリの構成を大幅に変えることなく、アドレス指定のス
ピードを速くすることができるようなアドレス指定回路
の駆動方法を提供することにある。
あり、その目的は従来のダイナミック動作型のＭＯＳメ
モリの構成を大幅に変えることなく、アドレス指定のス
ピードを速くすることができるようなアドレス指定回路
の駆動方法を提供することにある。
その目的を達成せしめるため、本発明の半導体記憶装置
の駆動方法は、所定のワードラインとビットラインを選
択して所望のメモリセルを選択するダイナミック型のラ
ンダム・アクセス・メモリにおいて、単一の外部クロツ
クから生成される行側アドレス回路を駆動するクロツク
と列側アドレス回路を駆動するクロツクとを異なったタ
イミングとし、かつ列側アドレス回路を駆動するクロツ
クを行側アドレス回路を駆動するクロックよりも遅れタ
イミングとしたことを特徴とするもので、以下実施例に
ついて詳細に説明する。
の駆動方法は、所定のワードラインとビットラインを選
択して所望のメモリセルを選択するダイナミック型のラ
ンダム・アクセス・メモリにおいて、単一の外部クロツ
クから生成される行側アドレス回路を駆動するクロツク
と列側アドレス回路を駆動するクロツクとを異なったタ
イミングとし、かつ列側アドレス回路を駆動するクロツ
クを行側アドレス回路を駆動するクロックよりも遅れタ
イミングとしたことを特徴とするもので、以下実施例に
ついて詳細に説明する。
第１図は本発明の実施例を示すブロック図である。
同図において、１はメモリセルマトリックスでＭ個×Ｎ
個のメモリセルからなる。
個のメモリセルからなる。
２はワードデコーダで、Ｍビットの出力端を持つ、３は
コラムデコーダで、Ｎビットの出力端を持つ。
コラムデコーダで、Ｎビットの出力端を持つ。
４はワード線側のアドレスバツファ、５はビット線側の
アドレスバツファ、６はクロツク発生器で、後述するが
、クロック発生器に加えられる外部クロツクをもとにし
てタイミングの異なる５つのクロツクφ′１，φ″１，
φ２，φ３，φ４を発生する。
アドレスバツファ、６はクロツク発生器で、後述するが
、クロック発生器に加えられる外部クロツクをもとにし
てタイミングの異なる５つのクロツクφ′１，φ″１，
φ２，φ３，φ４を発生する。
７は入出力回路である。
本発明においては、アドレスバツファを駆動するクロツ
クをワード線側アドレスバツファを駆動するクロツクφ
′１とビツト線側アドレスバツファを駆動するクロツク
φ′１とに分けかつその発生タイミングを第２図に示す
ようにクロツクφへの発生をクロツクφ′１よりも遅く
する。
クをワード線側アドレスバツファを駆動するクロツクφ
′１とビツト線側アドレスバツファを駆動するクロツク
φ′１とに分けかつその発生タイミングを第２図に示す
ようにクロツクφへの発生をクロツクφ′１よりも遅く
する。
この理由は、ワード線側アドレスバツファは、ワード線
を選択するため、スピードを出来得る限り早くする必要
があるが、一方ビツト線側アドレスバツファは、ワード
線が選択された後にビツト線を選択すれば良いので、ワ
ード線側アドレスバツファ程スピードを必要としないた
めである。
を選択するため、スピードを出来得る限り早くする必要
があるが、一方ビツト線側アドレスバツファは、ワード
線が選択された後にビツト線を選択すれば良いので、ワ
ード線側アドレスバツファ程スピードを必要としないた
めである。
これにより、従来の如く、ワード線側とビツト線側のア
ドレスバツファを同時に駆動する時よりもワード線側ア
ドレスバツファのスピードは早くなり、ワード線が選択
されるスピードも早くなる。
ドレスバツファを同時に駆動する時よりもワード線側ア
ドレスバツファのスピードは早くなり、ワード線が選択
されるスピードも早くなる。
一方、列側のアドレスバツファのスピードは遅れるが、
ビツト線を選択するまでは時間的に十分余裕があるため
、この遅れは問題にならない。
ビツト線を選択するまでは時間的に十分余裕があるため
、この遅れは問題にならない。
なお、上記実施例におけるクロツク発生器は、外部から
加えられたクロツクをもとにして５つのクロツクを作成
しているが、クロツク発生器の中で基本クロツクを発生
させる自励型のクロツク発生器を用いてもよい。
加えられたクロツクをもとにして５つのクロツクを作成
しているが、クロツク発生器の中で基本クロツクを発生
させる自励型のクロツク発生器を用いてもよい。
以上詳細に説明したように、本発明の半導体記憶装置の
駆動方法では、単一の外部クロツクから生成される行側
アドレス回路を駆動するクロツクと列側アドレス回路を
駆動するクロツクとを異なったタイミングとし、かつ列
側アドレス回路を駆動するクロツクを行側アドレス回路
を駆動するクロツクよりも遅れタイミングとしたので、
外部ＭＯＳレベル駆動方式におけるメモリでは、外部駆
動信号の負荷を軽減し、単一のＭＯＳドライバによるメ
モリのドライブ可能な数を増し、よってＭＯＳドライバ
の数を減少し、システムコストを低減できる。
駆動方法では、単一の外部クロツクから生成される行側
アドレス回路を駆動するクロツクと列側アドレス回路を
駆動するクロツクとを異なったタイミングとし、かつ列
側アドレス回路を駆動するクロツクを行側アドレス回路
を駆動するクロツクよりも遅れタイミングとしたので、
外部ＭＯＳレベル駆動方式におけるメモリでは、外部駆
動信号の負荷を軽減し、単一のＭＯＳドライバによるメ
モリのドライブ可能な数を増し、よってＭＯＳドライバ
の数を減少し、システムコストを低減できる。
また、内部において基本クロツクを発生せしめるメモリ
では、基本クロツク発生回路の負荷を低減できるので、
低消費電力（特に待期時）、高速度等のメモリのパーフ
オーマンスが向上する。
では、基本クロツク発生回路の負荷を低減できるので、
低消費電力（特に待期時）、高速度等のメモリのパーフ
オーマンスが向上する。
第１図は本発明の一実施例を示すブロツク図、第２図は
クロツク信号のタイミング図である。 図中、１はメモリセルマトリツクス、２はワードデコー
ダ、３はコラムデコーダ、４はワード線側のアドレスバ
ツファ、５はビツト線側のアドレスバツファ、６はクロ
ツク発生器である。
クロツク信号のタイミング図である。 図中、１はメモリセルマトリツクス、２はワードデコー
ダ、３はコラムデコーダ、４はワード線側のアドレスバ
ツファ、５はビツト線側のアドレスバツファ、６はクロ
ツク発生器である。
Claims (1)
- １ 所定のワードラインとビットラインを選択して所望
のメモリセルを選択するダイナミック型のランダム・ア
クセス・メモリにおいて、単一の外部クロックから生成
される行側アドレス回路を駆動するクロツクと列側アド
レス回路を駆動するクロツクとを異なったタイミングと
し、かつ列側アドレス回路を駆動するクロツクを行側ア
ドレス回路を駆動するクロツクよりも遅れタイミングと
したことを特徴とする半導体記憶装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52080048A JPS586231B2 (ja) | 1977-07-04 | 1977-07-04 | 半導体記憶装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52080048A JPS586231B2 (ja) | 1977-07-04 | 1977-07-04 | 半導体記憶装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5414131A JPS5414131A (en) | 1979-02-02 |
| JPS586231B2 true JPS586231B2 (ja) | 1983-02-03 |
Family
ID=13707345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52080048A Expired JPS586231B2 (ja) | 1977-07-04 | 1977-07-04 | 半導体記憶装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586231B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052513B2 (ja) * | 1981-12-02 | 1985-11-19 | 富士通株式会社 | 半導体記憶装置 |
| JPS63136388A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | メモリ装置 |
| JPH02228130A (ja) * | 1989-03-01 | 1990-09-11 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969706A (en) * | 1974-10-08 | 1976-07-13 | Mostek Corporation | Dynamic random access memory misfet integrated circuit |
-
1977
- 1977-07-04 JP JP52080048A patent/JPS586231B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5414131A (en) | 1979-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830594B2 (ja) | 半導体メモリ装置 | |
| US6351427B1 (en) | Stored write scheme for high speed/wide bandwidth memory devices | |
| US5875486A (en) | Semiconductor memory device with clock timing to activate memory cells for subsequent access | |
| US5768213A (en) | Clock generating circuit for use in semiconductor memory device | |
| JPH0325870B2 (ja) | ||
| JPS6346698A (ja) | 半導体記憶装置 | |
| JP2000048586A (ja) | 不揮発性半導体記憶装置 | |
| US5583823A (en) | Dram refresh circuit | |
| JP2000156079A (ja) | マルチバンク構造を有する半導体メモリ装置 | |
| JPS62287499A (ja) | 半導体メモリ装置 | |
| JPH09106673A (ja) | リフレッシュモード時のワードライン順次制御型半導体メモリ装置 | |
| JPH07169265A (ja) | 同期式ランダムアクセスメモリ装置 | |
| US4602356A (en) | Semiconductor memory device | |
| US11270751B2 (en) | Pseudo static random access memory and method for writing data thereof | |
| JPS586231B2 (ja) | 半導体記憶装置の駆動方法 | |
| JPS63239676A (ja) | 半導体記憶装置 | |
| TWI220525B (en) | SRAM-compatible memory device employing DRAM cells | |
| JPH0792997B2 (ja) | 半導体記憶装置 | |
| JPH06275066A (ja) | ページモードを有するシングルクロックメモリ | |
| JPS6146916B2 (ja) | ||
| US5778447A (en) | System and method for fast memory access using speculative access in a bus architecture system | |
| US6590828B2 (en) | Apparatus and method for inputting address signals in semiconductor memory device | |
| JPS6150279A (ja) | 半導体メモリ | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| JPH05282859A (ja) | メモリ集積回路 |