KR102411186B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR102411186B1
KR102411186B1 KR1020180041458A KR20180041458A KR102411186B1 KR 102411186 B1 KR102411186 B1 KR 102411186B1 KR 1020180041458 A KR1020180041458 A KR 1020180041458A KR 20180041458 A KR20180041458 A KR 20180041458A KR 102411186 B1 KR102411186 B1 KR 102411186B1
Authority
KR
South Korea
Prior art keywords
signal
latch
code
semiconductor device
abandoned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180041458A
Other languages
English (en)
Other versions
KR20190118291A (ko
Inventor
김창현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180041458A priority Critical patent/KR102411186B1/ko
Priority to US16/171,555 priority patent/US10630265B2/en
Priority to CN201811363340.5A priority patent/CN110364200B/zh
Publication of KR20190118291A publication Critical patent/KR20190118291A/ko
Application granted granted Critical
Publication of KR102411186B1 publication Critical patent/KR102411186B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체장치는 내부동작이 수행되는 경우 온도코드를 래치하여 래치코드들을 생성하는 래치코드생성회로; 및 상기 래치코드들이 동일한 경우 제어온도코드를 업데이트하기 위한 구간종료신호를 생성하는 구간종료신호생성회로를 포함한다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은 제어온도코드를 생성할 수 있는 반도체장치에 관한 것이다.
디램과 같은 반도체장치는 전류소모량을 감소시키기 위해 TCSR(Temperature Compensated Self Refresh) 회로를 사용하고 있다. TCSR 회로는 셀프 리프레쉬에서 온도에 따라 셀프 리프레쉬 주기를 변화시켜 소모 전류를 감소시키는 회로이다. 즉, TCSR 회로는 디램의 데이터 보유 시간(Data Retention Time)을 이용하여 온도가 높을 때는 셀프 리프레쉬 주기를 짧게 하여 전류소모량을 늘리고, 온도가 낮을 때는 셀프 리프레쉬 주기를 길게 하여 전류소모량을 줄인다.
TCSR 회로 중 디지털 TCSR(Digital TCSR) 회로는 디지털 온도계를 반도체장치 내부에 장착하고, 디지털온도계로부터 생성된 온도코드를 코딩하여 셀프 리프레쉬 주기를 결정한다. 디지털 온도계의 성능은 반도체장치의 내부온도와 어느 정도 일치하는 온도코드를 출력하는 가에 의해 결정된다.
본 발명은 온도코드로부터 제어온도코드를 생성할 수 있는 반도체장치를 제공한다.
이를 위해 본 발명은 내부동작이 수행되는 경우 온도코드를 래치하여 래치코드들을 생성하는 래치코드생성회로; 및 상기 래치코드들이 동일한 경우 제어온도코드를 업데이트하기 위한 구간종료신호를 생성하는 구간종료신호생성회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 내부커맨드가 발생되는 경우 온도코드를 래치하여 래치코드들을 생성하고, 상기 래치코드들이 동일한 경우 업데이트되는 제어온도코드를 생성하는 제어온도코드생성회로; 및 온도리드커맨드가 발생하는 경우 상기 제어온도코드를 온도출력코드로 출력하는 코드출력회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 다수의 래치코드들이 동일한 비트 조합을 포함할 때까지 온도코드의 비트들을 각각 래치하여 상기 다수의 래치코드들을 생성하고, 상기 다수의 래치코드들이 동일한 비트 조합을 가질 때 제어온도코드를 업데이트하는 제어온도코드생성회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 온도코드를 수차례 래치하고 래치된 온도코드들이 동일한 경우 래치된 온도코드를 제어온도코드로 출력함으로써, 리프레쉬 주기를 조절하는데 사용되는 제어온도코드를 안정적으로 업데이트할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 2는 도 1에 도시된 반도체장치에 포함된 제어온도코드생성회로의 일 실시예에 따른 구성을 도시한 블록도이다.
도 3은 도 2에 도시된 제어온도코드생성회로에 포함된 구간신호생성회로의 일 실시예에 따른 회로도이다.
도 4는 도 2에 도시된 제어온도코드생성회로에 포함된 오실레이팅신호생성회로의 일 실시예에 따른 회로도이다.
도 5는 도 2에 도시된 제어온도코드생성회로에 포함된 카운팅신호생성회로의 일 실시예에 따른 회로도이다.
도 6은 도 2에 도시된 제어온도코드생성회로에 포함된 디코딩회로의 일 실시예에 따른 회로도이다.
도 7은 도 2에 도시된 제어온도코드생성회로에 포함된 래치코드생성회로의 일 실시예에 따른 회로도이다.
도 8은 도 2에 도시된 제어온도코드생성회로에 포함된 구간종료신호생성회로의 일 실시예에 따른 회로도이다.
도 9는 도 2에 도시된 제어온도코드생성회로에 포함된 제어온도코드출력회로의 일 실시예에 따른 회로도이다.
도 10은 도 1 내지 도 9에 도시된 반도체장치의 동작을 설명하기 위한 타이밍도이다.
도 11은 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체장치는 커맨드디코더(1), 온도코드생성회로(2), 제어온도코드생성회로(3) 및 코드출력회로(4)를 포함할 수 있다.
커맨드디코더(1)는 커맨드(CMD<1:L>)를 디코딩하여 리프레쉬커맨드(REF_CMD) 및 온도리드커맨드(TEMP_RD)를 생성할 수 있다. 커맨드(CMD<1:L>)는 반도체장치 외부에서 입력될 수 있다. 커맨드(CMD<1:L>)에 포함된 비트 수(L)는 실시예에 따라서 다양하게 설정될 수 있다. 커맨드디코더(1)는 커맨드(CMD<1:L>)에 포함된 비트들이 기설정된 로직레벨조합으로 입력되는 경우 리프레쉬커맨드(REF_CMD)를 발생시킬 수 있다. 리프레쉬커맨드(REF_CMD)를 발생시킬 수 있는 커맨드(CMD<1:L>)에 포함된 비트들의 기설정된 로직레벨조합은 실시예에 따라서 다양하게 설정될 수 있다. 커맨드디코더(1)는 커맨드(CMD<1:L>)에 포함된 비트들의 기설정된 로직레벨조합으로 입력되는 경우 온도리드커맨드(TEMP_RD)를 발생시킬 수 있다. 온도리드커맨드(TEMP_RD)를 발생시킬 수 있는 커맨드(CMD<1:L>)에 포함된 비트들의 기설정된 로직레벨조합은 실시예에 따라서 다양하게 설정될 수 있다.
온도코드생성회로(2)는 반도체장치 내부의 온도를 측정하고, 측정된 온도에 대응하는 로직레벨조합을 갖는 비트들을 포함하는 온도코드(TEMP<1:M>)를 생성할 수 있다. 온도코드생성회로(2)는 TCSR(Temperature Compensated Self Refresh) 회로 및 디지털 TCSR(Digital TCSR) 회로와 같은 디지털온도계로 구현될 수 있다. 온도코드(TEMP<1:M>)에 포함된 비트 수(M)는 실시예에 따라서 다양하게 설정될 수 있다.
제어온도코드생성회로(3)는 리프레쉬커맨드(REF_CMD) 및 온도코드(TEMP<1:M>)에 응답하여 제어온도코드(CTEMP<1:M>)를 생성할 수 있다. 제어온도코드생성회로(3)는 리프레쉬커맨드(REF_CMD)가 발생될 때마다 온도코드(TEMP<1:M>)를 래치할 수 있다. 제어온도코드생성회로(3)는 온도코드(TEMP<1:M>)가 기설정된 횟수만큼 래치된 경우 래치된 온도코드(TEMP<1:M>)를 감지하여 제어온도코드(CTEMP<1:M>)를 생성할 수 있다. 예를 들어, 제어온도코드생성회로(3)는 온도코드(TEMP<1:M>)를 3회 래치하고, 3회 래치된 온도코드(TEMP<1:M>)들이 모두 동일한 경우 래치된 온도코드(TEMP<1:M>)를 제어온도코드(CTEMP<1:M>)로 출력할 수 있다. 제어온도코드(CTEMP<1:M>)는 반도체장치의 리플레쉬 주기를 조절하는 데 사용될 수 있다. 실시예에 따라서, 제어온도코드생성회로(3)는 리드동작 및 라이트동작 등과 같은 내부동작에서 발생되는 내부커맨드에 응답하여 내부동작을 제어하기 위한 제어온도코드(CTEMP<1:M>)를 생성하도록 설정될 수도 있다. 제어온도코드생성회로(3)의 보다 구체적인 구성 및 동작은 도 2 내지 도 9를 참고하여 후술한다.
코드출력회로(4)는 온도리드커맨드(TEMP_RD)에 응답하여 제어온도코드(CTEMP<1:M>)로부터 온도출력코드(TOUT<1:M>)를 생성할 수 있다. 코드출력회로(4)는 온도리드커맨드(TEMP_RD)가 발생하는 경우 제어온도코드(CTEMP<1:M>)를 온도출력코드(TOUT<1:M>)로 출력할 수 있다. 온도출력코드(TOUT<1:M>)는 반도체장치를 제어하는 메모리컨트롤러(도 11의 1002)에 인가되어 사용될 수 있다.
도 2를 참고하면 제어온도코드생성회로(3)는 구간신호생성회로(31), 오실레이팅신호생성회로(32), 카운팅신호생성회로(33), 디코딩회로(34), 래치코드생성회로(35), 구간종료신호생성회로(36) 및 제어온도코드출력회로(37)를 포함할 수 있다.
구간신호생성회로(31)는 리프레쉬커맨드(REF_CMD) 및 구간종료신호(DIS_RODB)에 응답하여 구간신호(EN_ROD)를 생성할 수 있다. 구간신호생성회로(31)는 리프레쉬커맨드(REF_CMD)가 발생하는 경우 구간신호(EN_ROD)를 인에이블시킬 수 있다. 구간신호생성회로(31)는 구간종료신호(DIS_RODB)가 발생하는 경우 구간신호(EN_ROD)를 디스에이블시킬 수 있다. 구간신호생성회로(31)의 보다 구체적인 구성 및 동작은 도 3을 참고하여 후술한다.
오실레이팅신호생성회로(32)는 구간신호(EN_ROD)가 인에이블되는 구간동안 기설정된 주기를 갖는 오실레이팅신호(OSC)를 생성할 수 있다. 오실레이팅신호(OSC)의 주기는 실시예에 따라서 다양하게 설정될 수 있다. 오실레이팅신호생성회로(32)는 구간신호(EN_ROD)에 응답하여 카운터리셋신호(CRST)를 생성할 수 있다. 오실레이팅신호생성회로(32)는 구간신호(EN_ROD)를 반전버퍼링하여 카운터리셋신호(CRST)를 생성할 수 있다. 오실레이팅신호생성회로(32)의 보다 구체적인 구성 및 동작은 도 4를 참고하여 후술한다.
카운팅신호생성회로(33)는 오실레이팅신호(OSC) 및 카운터리셋신호(CRST)에 응답하여 카운팅신호(CNT<1:2>)를 생성할 수 있다. 카운팅신호생성회로(33)는 오실레이팅신호(OSC)에 응답하여 카운팅신호(CNT<1:2>)를 순차적으로 카운팅할 수 있다. 예를 들어, 카운팅신호생성회로(33)는 오실레이팅신호(OSC)의 라이징에지에 동기하여 카운팅신호(CNT<1:2>)에 포함된 비트들이 '00', '01', '10', '11'의 순서로 순차적으로 가변하도록 카운팅신호(CNT<1:2>)를 카운팅할 수 있다. 카운팅신호(CNT<1:2>)에 포함된 비트들이 '01'을 갖는 경우라 함은 카운팅신호에 포함된 제1 비트(CNT<1>)가 로직하이레벨로 설정되고, 카운팅신호에 포함된 제2 비트(CNT<2>)가 로직로우레벨로 설정됨을 의미한다. 카운팅신호생성회로(33)는 카운터리셋신호(CRST)에 응답하여 카운팅신호(CNT<1:2>)를 초기화할 수 있다. 카운팅신호(CNT<1:2>)는 실시예에 따라서 다양한 로직레벨조합으로 초기화될 수 있다. 예를 들어, 카운팅신호(CNT<1:2>)는 모두 로직로우레벨로 설정된 비트들을 포함하도록 초기화될 수 있다. 카운팅신호생성회로(33)의 보다 구체적인 구성 및 동작은 도 5를 참고하여 후술한다.
디코딩회로(34)는 카운팅신호(CNT<1:2>) 및 오실레이팅신호(OSC)에 응답하여 래치신호(LAT<1:3>) 및 판단신호(JUD)를 생성할 수 있다. 디코딩회로(34)는 오실레이팅신호(OSC)가 발생될 때마다 순차적으로 카운팅되는 카운팅신호(CNT<1:2>)에 응답하여 순차적으로 카운팅되어 발생되는 래치신호(LAT<1:3>) 및 판단신호(JUD)를 생성할 수 있다. 디코딩회로(34)는 첫번째 오실레이팅신호(OSC)에 동기하여 제1 로직레벨조합으로 설정된 카운팅신호(CNT<1:2>)에 의해 래치신호의 제1 비트(LAT<1>)를 발생시킬 수 있다. 본 실시예에서 카운팅신호(CNT<1:2>)의 제1 로직레벨조합은 '00'으로 설정될 수 있다. 디코딩회로(34)는 두번째 오실레이팅신호(OSC)에 동기하여 제2 로직레벨조합으로 설정된 카운팅신호(CNT<1:2>)에 의해 래치신호의 제2 비트(LAT<2>)를 발생시킬 수 있다. 본 실시예에서 카운팅신호(CNT<1:2>)의 제2 로직레벨조합은 '01'로 설정될 수 있다. 디코딩회로(34)는 세번째 오실레이팅신호(OSC)에 동기하여 제3 로직레벨조합으로 설정된 카운팅신호(CNT<1:2>)에 의해 래치신호의 제3 비트(LAT<3>)를 발생시킬 수 있다. 본 실시예에서 카운팅신호(CNT<1:2>)의 제3 로직레벨조합은 '10'으로 설정될 수 있다. 디코딩회로(34)는 네번째 오실레이팅신호(OSC)에 동기하여 제4 로직레벨조합으로 설정된 카운팅신호(CNT<1:2>)에 의해 판단신호(JUD)를 발생시킬 수 있다. 본 실시예에서 카운팅신호(CNT<1:2>)의 제4 로직레벨조합은 '11'로 설정될 수 있다. 디코딩회로(34)의 보다 구체적인 구성 및 동작은 도 6을 참고하여 후술한다.
래치코드생성회로(35)는 래치신호(LAT<1:3>)에 응답하여 온도코드(TEMP<1:M>)를 래치하여 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)를 생성할 수 있다. 래치코드생성회로(35)는 래치신호의 제1 비트(LAT<1>)가 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제1 래치코드(LC1<1:M>)로 출력할 수 있다. 래치코드생성회로(35)는 래치신호의 제2 비트(LAT<2>)가 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제2 래치코드(LC2<1:M>)로 출력할 수 있다. 래치코드생성회로(35)는 래치신호의 제3 비트(LAT<3>)가 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제3 래치코드(LC3<1:M>)로 출력할 수 있다. 래치코드생성회로(35)의 보다 구체적인 구성 및 동작은 도 7을 참고하여 후술한다.
구간종료신호생성회로(36)는 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>), 제3 래치코드(LC3<1:M>) 및 판단신호(JUD)에 응답하여 구간종료신호(DIS_RODB)를 생성할 수 있다. 구간종료신호생성회로(36)는 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)가 모두 동일한 로직레벨조합을 갖는 상태에서 판단신호(JUD)가 발생되는 경우 인에이블되는 구간종료신호(DIS_RODB)를 생성할 수 있다. 구간종료신호생성회로(36)의 보다 구체적인 구성 및 동작은 도 8을 참고하여 후술한다.
제어온도코드출력회로(37)는 구간종료신호(DIS_RODB)가 인에이블되는 경우 제3 래치코드(LC3<1:M>)를 버퍼링하여 제어온도코드(CTEMP<1:M>)로 출력할 수 있다. 실시예에 따라서, 제어온도코드출력회로(37)는 구간종료신호(DIS_RODB)가 인에이블되는 경우 제1 래치코드(LC1<1:M>) 또는 제2 래치코드(LC2<1:M>)를 버퍼링하여 제어온도코드(CTEMP<1:M>)로 출력할 수 있다. 제어온도코드출력회로(37)의 보다 구체적인 구성 및 동작은 도 9를 참고하여 후술한다.
도 3을 참고하면 구간신호생성회로(31)는 인버터(IV311), 지연기(311) 및 낸드게이트들(NAND311, NAND312)을 포함할 수 있다. 인버터(IV311)는 리프레쉬커맨드(REF_CMD)를 반전버퍼링하여 출력할 수 있다. 지연기(311)는 인버터들(IV312~IV315)을 포함하여 구간종료신호(DIS_RODB)를 입력받아 지연시켜 출력할 수 있다. 낸드게이트(NAND311)는 인버터(IV311)의 출력신호와 낸드게이트(NAND312)의 출력신호를 입력받아 부정논리곱 연산을 수행하여 구간신호(EN_ROD)를 생성할 수 있다. 낸드게이트(NAND312)는 낸드게이트(NAND311)의 출력신호, 지연기(311)의 출력신호 및 리셋신호(RSTB)를 입력받아 부정논리곱 연산을 수행할 수 있다. 구간신호생성회로(31)는 리프레쉬커맨드(REF_CMD)가 로직하이레벨로 발생하는 경우 구간신호(EN_ROD)를 로직하이레벨로 인에이블시킬 수 있다. 구간신호생성회로(31)는 구간종료신호(DIS_RODB)가 로직로우레벨로 발생하는 경우 기설정된 구간이 경과된 후 구간신호(EN_ROD)를 로직로우레벨로 디스에이블시킬 수 있다.
도 4를 참고하면 오실레이팅신호생성회로(32)는 낸드게이트(NAND321), 인버터(IV321), 피드백신호지연회로(321) 및 인버터(IV322)를 포함할 수 있다. 낸드게이트(NAND321)는 구간신호(EN_ROD) 및 지연피드백신호(FSd)를 입력받아 부정논리곱 연산을 수행하여 피드백신호(FS)를 생성할 수 있다. 인버터(IV321)는 피드백신호(FS)를 반전버퍼링하여 오실레이팅신호(OSC)를 출력할 수 있다. 피드백신호지연회로(321)는 피드백신호(FS)를 기설정된 지연구간만큼 지연시켜 지연피드백신호(FSd)를 생성할 수 있다. 피드백신호지연회로(321)는 지연피드백신호(FSd)를 생성하기 위해 피드백신호(FS)를 인버터들(IV323~IV326)을 통해 지연시킬 수 있다. 오실레이팅신호생성회로(32)는 구간신호(EN_ROD)가 로직하이레벨로 인에이블되는 구간동안 인버터들(IV323~IV326)에 의해 설정되는 주기를 갖는 오실레이팅신호(OSC)를 생성할 수 있다. 인버터(IV322)는 구간신호(EN_ROD)를 반전버퍼링하여 카운터리셋신호(CRST)를 생성할 수 있다.
도 5를 참고하면 카운팅신호생성회로(33)는 제1 카운터(331) 및 제2 카운터(332)를 포함할 수 있다. 제1 카운터(331)는 오실레이팅신호(OSC) 및 카운터리셋신호(CRST)에 응답하여 카운팅신호의 제1 비트(CNT<1>)를 생성할 수 있다. 제1 카운터(331)는 오실레이팅신호(OSC)에 응답하여 카운팅신호의 제1 비트(CNT<1>)를 순차적으로 카운팅할 수 있다. 제1 카운터(331)는 오실레이팅신호(OSC)의 라이징에지에 동기하여 카운팅신호의 제1 비트(CNT<1>)가 '0', '1', '0' 1'의 순서로 순차적으로 가변하도록 카운팅신호의 제1 비트(CNT<1>)를 카운팅할 수 있다. 카운팅신호의 제1 비트(CNT<1>)가 '0'을 갖는 경우라 함은 카운팅신호에 포함된 제1 비트(CNT<1>)가 로직로우레벨로 설정되고, 카운팅신호의 제1 비트(CNT<1>)가 '1'을 갖는 경우라 함은 카운팅신호에 포함된 제1 비트(CNT<1>)가 로직하이레벨로 설정됨을 의미한다. 제1 카운터(331)는 카운터리셋신호(CRST)에 응답하여 카운팅신호에 포함된 제1 비트(CNT<1>)를 초기화할 수 있다. 카운팅신호에 포함된 제1 비트(CNT<1>)는 로직로우레벨로 초기화될 수 있다.
제2 카운터(332)는 카운팅신호에 포함된 제1 비트(CNT<1>) 및 카운터리셋신호(CRST)에 응답하여 카운팅신호의 제2 비트(CNT<2>)를 생성할 수 있다. 제2 카운터(332)는 카운팅신호에 포함된 제1 비트(CNT<1>)에 응답하여 카운팅신호의 제2 비트(CNT<2>)를 순차적으로 카운팅할 수 있다. 제2 카운터(332)는 카운팅신호에 포함된 제1 비트(CNT<1>)의 라이징에지에 동기하여 카운팅신호의 제2 비트(CNT<2>)가 '0', '1', '0' 1'의 순서로 순차적으로 가변하도록 카운팅신호의 제2 비트(CNT<2>)를 카운팅할 수 있다. 카운팅신호의 제2 비트(CNT<2>)가 '0'을 갖는 경우라 함은 카운팅신호의 제2 비트(CNT<2>)가 로직로우레벨로 설정되고, 카운팅신호의 제2 비트(CNT<2>)가 '1'을 갖는 경우라 함은 카운팅신호의 제2 비트(CNT<2>)가 로직하이레벨로 설정됨을 의미한다. 제2 카운터(332)는 카운터리셋신호(CRST)에 응답하여 카운팅신호의 제2 비트(CNT<2>)를 초기화할 수 있다. 카운팅신호의 제2 비트(CNT<2>)는 로직로우레벨로 초기화될 수 있다.
카운팅신호생성회로(33)는 오실레이팅신호(OSC)의 라이징에지에 동기하여 카운팅신호(CNT<1:2>)에 포함된 비트들이 '00', '01', '10', 11'의 순서로 순차적으로 가변하도록 카운팅신호(CNT<1:2>)를 카운팅할 수 있다. 카운팅신호(CNT<1:2>)는 카운터리셋신호(CRST)가 로직로우레벨로 인에이블되는 경우 모두 로직로우레벨로 설정된 비트들을 포함하도록 초기화될 수 있다.
도 6을 참고하면 디코딩회로(34)는 인버터들(IV341, IV342)과 앤드게이트들(AND341, AND342, AND343, AND344)을 포함할 수 있다. 인버터(IV341)는 카운팅신호의 제1 비트(CNT<1>)를 반전버퍼링하여 출력할 수 있다. 인버터(IV342)는 카운팅신호의 제2 비트(CNT<2>)를 반전버퍼링하여 출력할 수 있다. 앤드게이트(AND341)는 인버터(IV341)의 출력신호 및 인버터(IV342)의 출력신호를 입력받아 논리곱 연산을 수행하여 제1 래치신호(LAT<1>)를 생성할 수 있다. 앤드게이트(AND342)는 카운팅신호의 제1 비트(CNT<1>) 및 인버터(IV342)의 출력신호를 입력받아 논리곱 연산을 수행하여 제2 래치신호(LAT<2>)를 생성할 수 있다. 앤드게이트(AND343)는 인버터(IV341)의 출력신호 및 카운팅신호의 제2 비트(CNT<2>)를 입력받아 논리곱 연산을 수행하여 제3 래치신호(LAT<3>)를 생성할 수 있다. 앤드게이트(AND344)는 카운팅신호의 제1 비트(CNT<1>) 및 카운팅신호의 제2 비트(CNT<2>)를 입력받아 논리곱 연산을 수행하여 판단신호(JUD)를 생성할 수 있다.
디코딩회로(34)는 첫번째 오실레이팅신호(OSC)에 동기하여 '00'으로 설정된 카운팅신호(CNT<1:2>)가 입력되는 경우 래치신호의 제1 비트(LAT<1>)를 발생시킬 수 있다. 디코딩회로(34)는 두번째 오실레이팅신호(OSC)에 동기하여 '01'로 설정된 카운팅신호(CNT<1:2>)가 입력되는 경우 래치신호의 제2 비트(LAT<2>)를 발생시킬 수 있다. 디코딩회로(34)는 세번째 오실레이팅신호(OSC)에 동기하여 '10'으로 설정된 카운팅신호(CNT<1:2>)가 입력되는 경우 래치신호의 제3 비트(LAT<3>)를 발생시킬 수 있다. 디코딩회로(34)는 네번째 오실레이팅신호(OSC)에 동기하여 '11'로 설정된 카운팅신호(CNT<1:2>)가 입력되는 경우 판단신호(JUD)를 발생시킬 수 있다.
도 7을 참고하면 래치코드생성회로(35)는 제1 플립플럽(351), 제2 플립플럽(352) 및 제3 플립플럽(353)을 포함할 수 있다. 제1 플립플럽(351)은 래치신호의 제1 비트(LAT<1>)가 로직하이레벨로 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제1 래치코드(LC1<1:M>)로 출력할 수 있다. 제2 플립플럽(352)은 래치신호의 제2 비트(LAT<2>)가 로직하이레벨로 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제2 래치코드(LC2<1:M>)로 출력할 수 있다. 제3 플립플럽(353)은 래치신호의 제3 비트(LAT<3>)가 로직하이레벨로 발생하는 경우 온도코드(TEMP<1:M>)를 래치하고, 래치된 온도코드(TEMP<1:M>)를 제3 래치코드(LC3<1:M>)로 출력할 수 있다.
도 8을 참고하면 구간종료신호생성회로(36)는 익스클루시브노어게이트들(XNOR361, XNOR362), 앤드게이트(AND361) 및 낸드게이트(NAND361)를 포함할 수 있다. 익스클루시브노어게이트(XNOR361)는 제1 래치코드(LC1<1:M>) 및 제2 래치코드(LC2<1:M>)를 입력받아 배타적논리합 연산을 수행할 수 있다. 익스클루시브노어게이트(XNOR361)는 제1 래치코드(LC1<1:M>) 및 제2 래치코드(LC2<1:M>)의 로직레벨조합이 동일한 경우 로직하이레벨을 출력할 수 있다. 익스클루시브노어게이트(XNOR362)는 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)를 입력받아 배타적논리합 연산을 수행할 수 있다. 익스클루시브노어게이트(XNOR362)는 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)의 로직레벨조합이 동일한 경우 로직하이레벨을 출력할 수 있다. 앤드게이트(AND361)는 익스클루시브노어게이트(XNOR361)의 출력신호 및 익스클루시브노어게이트(XNOR362)의 출력신호를 입력받아 논리곱 연산을 수행할 수 있다. 낸드게이트(NAND361)는 앤드게이트(AND361)의 출력신호 및 판단신호(JUD)를 입력받아 부정논리곱 연산을 수행하여 구간종료신호(DIS_RODB)를 생성할 수 있다. 본 실시예의 경우 하나의 익스클루시브노어게이트를 통해 다수의 비트들을 포함하는 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)를 비교하였으나 실시예에 따라서, 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)에 포함된 비트 별로 별도의 익스클루시브노어게이트를 통해 비교하도록 구현할 수 있다.
구간종료신호생성회로(36)는 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)가 모두 동일한 로직레벨조합을 갖는 상태에서 판단신호(JUD)가 로직하이레벨로 발생되는 경우 로직로우레벨로 인에이블되는 구간종료신호(DIS_RODB)를 생성할 수 있다.
도 9를 참고하면 제어온도코드출력회로(37)는 인버터(IV37) 및 앤드게이트(AND37)를 포함할 수 있다. 인버터(IV37)는 구간종료신호(DIS_RODB)를 반전버퍼링하여 출력할 수 있다. 앤드게이트(AND37)는 인버터(IV37)의 출력신호 및 제3 래치코드(LC3<1:M>)를 입력받아 논리곱 연산을 수행하여 제어온도코드(CTEMP<1:M>)를 생성할 수 있다. 제어온도코드출력회로(37)는 구간종료신호(DIS_RODB)가 로직로우레벨로 인에이블되는 경우 제3 래치코드(LC3<1:M>)를 버퍼링하여 제어온도코드(CTEMP<1:M>)로 출력할 수 있다.
도 10을 참고하여 도 1 내지 도 9에서 도시된 반도체장치의 동작을 살펴보면 다음과 같다.
리프레쉬커맨드(REF_CMD)가 발생되면 구간신호(EN_ROD)가 로직하이레벨로 인에이블된다. 구간신호(EN_ROD)가 로직하이레벨로 인에이블된 구간동안 오실레이팅신호(OSC)가 발생된다. 래치신호의 제1 비트(LAT<1>), 래치신호의 제2 비트(LAT<2>), 래치신호의 제3 비트(LAT<3>) 및 판단신호(JUD)는 오실레이팅신호(OSC)가 발생될 때마다 순차적으로 발생한다. 판단신호(JUD)가 오실레이팅신호(OSC)에 동기하여 발생된 후에는 래치신호의 제1 비트(LAT<1>)가 오실레이팅신호(OSC)에 동기하여 발생된다.
래치신호의 제1 비트(LAT<1>)가 첫번째 발생하는 경우 제1 로직레벨조합(T1)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제1 래치코드(LC1<1:M>)로 출력한다. 래치신호의 제2 비트(LAT<2>)가 첫번째 발생하는 경우 제2 로직레벨조합(T2)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제2 래치코드(LC2<1:M>)로 출력한다. 래치신호의 제3 비트(LAT<3>)가 첫번째 발생하는 경우 제3 로직레벨조합(T3)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제3 래치코드(LC3<1:M>)로 출력한다. 판단신호(JUD)가 첫번째 발생하는 경우 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)가 상이한 로직레벨조합이므로 구간종료신호(DIS_RODB)는 로직하이레벨로 디스에이블된 상태를 유지한다.
래치신호의 제1 비트(LAT<1>)가 두번째 발생하는 경우 제4 로직레벨조합(T4)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제1 래치코드(LC1<1:M>)로 출력한다. 래치신호의 제2 비트(LAT<2>)가 두번째 발생하는 경우 제4 로직레벨조합(T4)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제2 래치코드(LC2<1:M>)로 출력한다. 래치신호의 제3 비트(LAT<3>)가 두번째 발생하는 경우 제4 로직레벨조합(T4)을 갖는 온도코드(TEMP<1:M>)를 래치하여 제3 래치코드(LC3<1:M>)로 출력한다. 판단신호(JUD)가 두번째 발생하는 경우 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)가 모두 동일한 로직레벨조합이므로 구간종료신호(DIS_RODB)는 로직로우레벨로 인에이블된다.
구간종료신호(DIS_RODB)가 로직로우레벨로 인에이블되는 경우 제3 래치코드(LC3<1:M>)가 버퍼링되어 제어온도코드(CTEMP<1:M>)로 출력된다. 구간신호(EN_ROD)는 구간종료신호(DIS_RODB)가 로직로우레벨로 인에이블되는 시점부터 기설정된 구간이 경과된 시점에서 로직로우레벨로 디스에이블된다.
본 실시예에 따른 반도체장치는 리프레쉬동작이 수행되는 경우 온도코드(TEMP<1:M>)를 3회 래치한 후 래치된 제1 래치코드(LC1<1:M>), 제2 래치코드(LC2<1:M>) 및 제3 래치코드(LC3<1:M>)가 모두 동일한 경우 리프레쉬 주기를 조절하는데 사용되는 제어온도코드(CTEMP<1:M>)를 안정적으로 업데이트할 수 있다.
앞서, 도 1 내지 도 10에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 11을 참고하면 본 발명의 일 실시 예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 11에서는 메모리컨트롤러(1002)가 하나의 블럭으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
1: 커맨드디코더 2: 온도코드생성회로
3: 제어온도코드생성회로 4: 코드출력회로
31: 구간신호생성회로 32: 오실레이팅신호생성회로
33: 카운팅신호생성회로 34: 디코딩회로
35: 래치코드생성회로 36: 구간종료신호생성회로
37: 제어온도코드출력회로 321: 피드백신호지연회로
331: 제1 카운터 332: 제2 카운터
351: 제1 플립플럽 352: 제2 플립플럽
353: 제3 플립플럽

Claims (28)

  1. 내부동작이 수행되는 경우 래치신호에 동기하여 온도코드를 래치하여 래치코드들을 생성하는 래치코드생성회로; 및
    상기 래치코드들이 동일한 경우 제어온도코드를 업데이트하기 위한 구간종료신호를 생성하는 구간종료신호생성회로를 포함하되, 상기 래치신호에 포함된 비트들은 기설정된 구간동안 순차적으로 카운팅되는 카운팅신호에 동기하여 순차적으로 발생되는 반도체장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 내부동작은 리프레쉬동작인 반도체장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 온도코드는 내부온도에 대응되는 로직레벨조합을 갖는 비트들을 포함하는 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 래치코드들은 제1 래치코드 및 제2 래치코드를 포함하고, 상기 래치코드생성회로는 상기 래치신호에 동기하여 상기 온도코드를 래치하여 상기 제1 래치코드 및 상기 제2 래치코드를 생성하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 래치코드생성회로는
    상기 래치신호의 제1 비트에 동기하여 상기 온도코드를 래치하여 상기 제1 래치코드로 출력하는 제1 플립플롭; 및
    상기 래치신호의 제2 비트에 동기하여 상기 온도코드를 래치하여 상기 제2 래치코드로 출력하는 제2 플립플롭을 포함하는 반도체장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    내부커맨드 및 상기 구간종료신호에 응답하여 구간신호를 생성하는 구간신호생성회로;
    상기 구간신호에 응답하여 오실레이팅신호 및 카운터리셋신호를 생성하는 오실레이팅신호생성회로;
    상기 오실레이팅신호 및 상기 카운터리셋신호에 응답하여 카운팅신호를 생성하는 카운팅신호생성회로; 및
    상기 오실레이팅신호 및 상기 카운팅신호에 응답하여 상기 래치신호 및 판단신호를 순차적으로 생성하는 디코딩회로를 더 포함하는 반도체장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 구간신호는 상기 내부커맨드가 발생되는 경우 인에이블되고, 상기 구간종료신호가 인에이블되는 경우 디스에이블되는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 오실레이팅신호생성회로는 상기 구간신호가 인에이블되는 구간동안 기설정된 주기로 발생되는 상기 오실레이팅신호를 발생시키고, 상기 오실레이팅신호생성회로는 상기 구간신호를 반전버퍼링하여 상기 카운터리셋신호를 생성하는 반도체장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 카운팅신호는 상기 오실레이팅신호에 동기하여 순차적으로 카운팅되고, 상기 카운팅신호는 상기 카운터리셋신호에 동기하여 초기화되는 반도체장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 디코딩회로는 상기 오실레이팅신호가 발생될 때마다 상기 카운팅신호를 디코딩하여 상기 래치신호에 포함된 비트들 및 상기 판단신호를 순차적으로 발생시키는 반도체장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 래치코드들은 제1 래치코드 및 제2 래치코드를 포함하고, 상기 구간종료신호생성회로는 상기 제1 래치코드 및 상기 제2 래치코드가 동일한 상태에서 판단신호가 발생하는 경우 인에이블되는 상기 구간종료신호를 생성하는 반도체장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 구간종료신호에 응답하여 상기 래치코드들로부터 상기 제어온도코드를 생성하는 제어온도코드출력회로를 더 포함하는 반도체장치.
  14. 내부커맨드가 발생되는 경우 온도코드를 래치하여 래치코드들을 생성하고, 상기 래치코드들이 동일한 경우 업데이트되는 제어온도코드를 생성하는 제어온도코드생성회로; 및
    온도리드커맨드가 발생하는 경우 상기 제어온도코드를 온도출력코드로 출력하는 코드출력회로를 포함하는 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 내부커맨드는 리프레쉬동작을 수행하기 위해 발생되는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 래치코드들은 제1 래치코드와 제2 래치코드를 포함하고, 상기 제어온도코드생성회로는
    상기 내부커맨드에 응답하여 구간신호가 인에이블되는 경우 순차적으로 발생되는 비트들을 포함하는 래치신호에 응답하여 상기 온도코드를 래치하여 상기 제1 래치코드와 상기 제2 래치코드를 발생시키는 래치코드생성회로를 포함하는 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 제어온도코드생성회로는
    상기 제1 래치코드와 상기 제2 래치코드가 동일한 경우 상기 제어온도코드를 업데이트하기 위한 구간종료신호를 생성하는 구간종료신호생성회로를 더 포함하는 반도체장치
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 구간신호는 상기 구간종료신호에 응답하여 디스에이블되는 반도체장치
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 구간종료신호생성회로는 상기 제1 래치코드 및 상기 제2 래치코드가 동일한 상태에서 판단신호가 발생하는 경우 인에이블되는 상기 구간종료신호를 생성하는 반도체장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서, 상기 코드출력회로는 상기 온도출력코드를 메모리컨트롤러에 인가하는 반도체장치.
  21. 다수의 래치코드들이 동일한 비트 조합을 포함할 때까지 온도코드의 비트들을 각각 래치하여 상기 다수의 래치코드들을 생성하고, 상기 다수의 래치코드들이 동일한 비트 조합을 가질 때 제어온도코드를 업데이트하는 제어온도코드생성회로를 포함하되, 상기 온도코드의 비트들은 래치신호들에 동기되어 래치되고, 오실레이팅신호의 주기 구간 동안 상기 래치신호들은 상기 오실레이팅신호를 토대로 순차적으로 생성되고, 제어신호의 비트들은 상기 오실레이팅신호의 주기 구간 동안 순차적으로 카운팅되는 반도체장치.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서, 상기 온도코드의 비트들은 순차적으로 래치되는 반도체장치.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서, 상기 래치코드들은 순차적으로 생성되는 반도체장치.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서, 상기 래치코드들은 내부동작의 수행을 기초로 생성되는 반도체장치.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24 항에 있어서, 상기 내부동작은 리프레쉬동작인 반도체장치.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서, 상기 제어온도코드는 상기 반도체장치의 리프레쉬 주기를 조절하기 위해 사용되는 반도체장치.
  27. 삭제
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서, 상기 온도코드의 비트들은 내부온도에 대응하는 로직레벨조합을 갖는 반도체장치.
KR1020180041458A 2018-04-10 2018-04-10 반도체장치 Active KR102411186B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041458A KR102411186B1 (ko) 2018-04-10 2018-04-10 반도체장치
US16/171,555 US10630265B2 (en) 2018-04-10 2018-10-26 Semiconductor device for generating a control temperature code
CN201811363340.5A CN110364200B (zh) 2018-04-10 2018-11-15 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041458A KR102411186B1 (ko) 2018-04-10 2018-04-10 반도체장치

Publications (2)

Publication Number Publication Date
KR20190118291A KR20190118291A (ko) 2019-10-18
KR102411186B1 true KR102411186B1 (ko) 2022-06-21

Family

ID=68096594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041458A Active KR102411186B1 (ko) 2018-04-10 2018-04-10 반도체장치

Country Status (3)

Country Link
US (1) US10630265B2 (ko)
KR (1) KR102411186B1 (ko)
CN (1) CN110364200B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106571A (ko) * 2021-01-22 2022-07-29 에스케이하이닉스 주식회사 모드커맨드를 생성하는 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160301390A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336894A (en) * 1992-04-21 1994-08-09 The United States Of America As Represented By The Secretary Of The Air Force Universal infrared heat source controller
AU2003235106A1 (en) 2003-04-23 2004-11-19 Fujitsu Limited Semiconductor memory
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR20160036333A (ko) * 2014-09-25 2016-04-04 에스케이하이닉스 주식회사 반도체 장치
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160301390A1 (en) * 2015-04-10 2016-10-13 SK Hynix Inc. Integrated circuit

Also Published As

Publication number Publication date
US20190312572A1 (en) 2019-10-10
CN110364200A (zh) 2019-10-22
CN110364200B (zh) 2023-02-17
US10630265B2 (en) 2020-04-21
KR20190118291A (ko) 2019-10-18

Similar Documents

Publication Publication Date Title
KR102443274B1 (ko) 반도체장치 및 반도체시스템
KR20180072316A (ko) 반도체장치
KR102393426B1 (ko) 반도체장치
US10622036B2 (en) Semiconductor system
KR20170068719A (ko) 반도체장치 및 반도체시스템
KR102692012B1 (ko) 반도체장치
US9514801B1 (en) Semiconductor device generating a refresh signal
KR102312446B1 (ko) 반도체장치
KR102411186B1 (ko) 반도체장치
KR102463924B1 (ko) 반도체장치 및 반도체시스템
KR102662418B1 (ko) 커맨드펄스를 생성하는 방법 및 이를 수행하는 반도체장치
KR102720239B1 (ko) 반도체장치
US10762933B2 (en) Semiconductor device
KR102591123B1 (ko) 반도체장치
US10636460B2 (en) Semiconductor system including mode register control circuit
US10990522B2 (en) Electronic devices relating to a mode register information signal
KR102380797B1 (ko) 주기조절회로
KR102444946B1 (ko) 반도체장치
US9627018B1 (en) Semiconductor devices and semiconductor systems including the same
KR20170103272A (ko) 반도체장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180410

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210309

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180410

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211217

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220607

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220615

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220616

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250527

Start annual number: 4

End annual number: 4