KR20080088184A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20080088184A
KR20080088184A KR1020070030767A KR20070030767A KR20080088184A KR 20080088184 A KR20080088184 A KR 20080088184A KR 1020070030767 A KR1020070030767 A KR 1020070030767A KR 20070030767 A KR20070030767 A KR 20070030767A KR 20080088184 A KR20080088184 A KR 20080088184A
Authority
KR
South Korea
Prior art keywords
refresh
semiconductor memory
memory device
self refresh
signal
Prior art date
Application number
KR1020070030767A
Other languages
English (en)
Inventor
임민수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030767A priority Critical patent/KR20080088184A/ko
Publication of KR20080088184A publication Critical patent/KR20080088184A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 선택적으로 리프레쉬 주기를 바꿀 수 있는 반도체 메모리장치를 제공하기 위한 것으로, 이를 위해 본 발명은 예정된 셀프리프레쉬의 주기에 대응하여 생성되는 셀프리프레쉬 신호를 생성하는 셀프리프레쉬 제어부; 상기 셀프리프레쉬 신호를 예정된 분주비로 분주하여 출력하기 위한 분주회로; 제어신호에 응답하여 상기 셀프리프레쉬 신호 또는 상기 분주회로에서 제공되는 분주된 셀프리프레쉬 신호를 선택적으로 출력하기 위한 선택회로; 및 상기 선택회로에서 출력되는 신호에 응답하여 리프레쉬 동작을 수행하는 메모리 코어영역을 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 셀프리프레쉬, 오토리프레쉬, 주기.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
도1은 반도체 메모리 장치의 블럭도.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명 *
100: 셀프리프레쉬 제어부 300: 분주회로
T1,T2: 전송게이트
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 리프레쉬 동작에 관한 것이다.
반도체 메모리 장치는 다수의 데이터를 저장하기 위한 반도체 장치이다. 반도체 메모리 장치는 데이터를 저장하기 위한 데이터 저장영역과 데이터 저장영역에 저장된 데이터를 억세스하기 위한 주변영역과 입출력영역으로 구분된다. 데이터 저 장영역은 각각이 하나의 데이터를 저장하는 단위셀을 다수 구비한다. 주변영역에는 데이터 저장영역에 배치된 단위셀의 데이터를 효과적으로 억세스하기 위한 각종회로가 배치된다.
반도체 메모리 장치중에서 가장 널리 사용되고 있는 디램(Dynamic Random Access Memory, DRAM)은 하나의 모스트랜지스터와 캐패시터를 하나의 단위셀로 구성하고 있다. 보다 많은 데이터를 저장하기 위해서, 데이터 저장영역의 단위셀을 구성하는 모스트랜지스터와 캐패시터는 최대한 작은 사이즈로 제조한다.
디램과 같은 반도체 메모리 장치는 데이터를 저장하는 기본 구성요소로 캐패시터를 사용하기 때문에 정기적으로 캐패시터에 저장된 데이터를 리프레쉬 시켜주어야만 한다. 캐패시터는 그 특성상 데이터에 대응하는 저장된 전하양을 시간이 지남에 따라 잃게 되기 때문이다. 반도체 메모리 장치는 단위셀을 이루는 캐패시터에 저장된 전하량이 일정한 양 이하로 손실되기 전에 손실된 양을 보충하는 동작을 하며, 이를 리프레쉬 동작이라고 한다.
리프레쉬 동작에는 오토리프레쉬 동작과 셀프리프레쉬 동작이 있다. 오토리프레쉬 동작은 반도체 메모리 장치가 데이터를 억세스하는 도중에 외부로 부터 리프레쉬 명령을 입력받고, 리프레쉬를 수행할 어드레스를 내부적으로 생성하여 리프레쉬 동작을 수행하는 것을 말한다. 셀프리프레쉬 동작은 반도체 메모리 장치가 파워다운 모드등과 같이 데이터 억세스 동작을 수행하지 않을 때, 외부에서 셀프리프레쉬 관련 시작명령을 입력받아 내부적으로 리프레쉬 명령과 리프레쉬를 수행할 어드레스를 생성하여 리프레쉬 동작을 수행하는 것을 말한다.
도1은 종래기술에 의한 반도체 메모리 장치의 블럭도이다.
도1에 도시된 바와 같이, 셀프리프레쉬 제어부(10)에서 셀프리프레쉬 명령신호(SCLK)를 생성하여 제공하면, 메모리 코어영역(20)에서는 리프레쉬 동작을 수행한다.
메모리코어영역에서 일반적으로 리프레쉬 동작은 워드라인별로 이루어지는데, 리프레쉬를 할 워드라인이 선택되면, 워드라인에 대응하는 단위셀의 데이터가 비트라인 센스앰프에 의해 증폭되고, 증폭된 데이터는 원래의 단위셀로 재저장된다. 따라서 반도체 메모리장치는 리프레쉬 동작에서는 데이터의 입출력이 없는 것을 제외하고는 일반적인 메모리장치의 데이터 억세스때와 같은 동작을 수행하게 된다.
리프레쉬 모드에서 카운터에서 순차적으로 로우어드레스를 카운팅하여 출력하고, 카운터에서 출력된 어드레스에 따라 순차적으로 워드라인별로 리프레쉬가 이루어진다.
일반적으로 반도체 메모리 장치에 구비된 단위셀에 최소한의 리프레쉬 시간이 주어지는데, 이 최소한의 리프레쉬 시간이 지나면 데이터가 파괴되어 버리는 것이다. 따라서 반도체 메모리 장치는 그 최소한의 리프레쉬 시간이내에 구비된 모든 워드라인에 대해 리프레쉬 동작을 수행하게 된다. 또한 한번에 하나의 워드라인에 대해 리프레쉬를 수행하는 것이 아니고, 4k개의 워드라인 또는 8k개의 워드라인을 한번에 리프레쉬하게 된다. 따라서 구비된 모든 워드라인의 수에서 4k 또는 8k로 나누면 리프레쉬 수행에 필요한 횟수와 리프레쉬 하는데 필요한 리프레쉬 타임이 나오게 된다.
한편, 반도체 메모리 장치가 한번의 데이터 억세스시에 하나의 데이터를 출력하는 것이 아니고, 16개(X16으로 표기) 또는 32개(X32개로 표기)등 다수의 데이터를 출력하게 된다. 일반적으로 반도체 메모리 장치는 제어신호 또는 옵션선택에 따라 X8, X16, X32등으로 동작할 수 있게 제조된다.
X8, X16, X32등에 따라 한 번의 리프레쉬 동작에 수행되는 워드라인의 수도 다르게 되는데, X8, X16으로 동작하는 경우에는 8K개를 리프레쉬하고, X32로 동작하는 경우에는 4K개로 리프레쉬를 수행한다. 따라서 각각의 경우 리프레쉬 타임이 각각 8us와 16us로 다르게 되며, 그로 인한 파워 소모가 다르게 된다. 또한, X16, X8인 경우에는 64ms내에서 전체 리프레쉬가 수행되고, X32인 경우에는 96ms 내에서 전체 리프레쉬가 수행되도록 된다. X16, X8인 경우에는 상대적으로 X32인 경우보다 상대적으로 리프레수 타임이 짧기 때문에 64ms 내에서 리프레쉬 동작을 수행하도록 하고 있는 것이다.
전체 리프레쉬 주기를 64ms 또는 96ms로 정하는 것을 퓨즈옵션을 통해 수행한다. 반도체 메모리 장치가 제조되고 난 이후에, 웨이퍼상에서 X16/X8로 동작할 지 X32로 동작할 지에 따라 퓨즈를 선택적으로 블로잉하여 패키지를 하게 된다. 그러다 보니 X16/X8로 동작할 때에 64ms내에서 전체 리프레쉬를 수행함에 따라 리프레쉬 동작마진이 부족하고, 순간 전류소모가 많은 문제가 생기는데, 이를 해결하기 위해 96ms로 전체 리프레쉬 주기를 바꾸고 싶어도 바꿀수 없는 문제가 있었다.
본 발명은 선택적으로 리프레쉬 주기를 바꿀 수 있는 반도체 메모리장치를 제공함을 목적으로 한다.
본 발명은 예정된 셀프리프레쉬의 주기에 대응하여 생성되는 셀프리프레쉬 신호를 생성하는 셀프리프레쉬 제어부; 상기 셀프리프레쉬 신호를 예정된 분주비로 분주하여 출력하기 위한 분주회로; 제어신호에 응답하여 상기 셀프리프레쉬 신호 또는 상기 분주회로에서 제공되는 분주된 셀프리프레쉬 신호를 선택적으로 출력하기 위한 선택회로; 및 상기 선택회로에서 출력되는 신호에 응답하여 리프레쉬 동작을 수행하는 메모리 코어영역을 구비하는 반도체 메모리 장치를 제공한다.
본 발명은 반도체 메모리 장치의 리프레쉬 주기를 선택적으로 조절할 수 있는 것이 특징이다. 따라서 리프레쉬 주기를 선택적으로 조절함으로서, 전류소모를 효율적으로 조절할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상 을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 리프레쉬 제어부는 셀프리프레쉬 제어부(100)와, 분주회로(300)와, 전송게이트(T1,T2)와 인버터(I1)를 구비한다.
셀프리프레쉬 제어부(100)는 셀프리프레쉬 구간 동안에 주기를 정하는 셀프리프레쉬 신호(SCLK11)를 생성한다.
분주회로(300)는 셀프리프레쉬 신호(SCLK1)를 입력받아 분주하여 분주된 셀프리프레쉬 신호(SCLK2)를 생성한다.
제어신호(CONT)에 따라 전송게이트(T1,T2)가 선택적으로 활성화되고, 그로 인해 셀프리프레쉬 신호(SCLK1) 또는 분주된 셀프리프레쉬 신호(SCLK2)를 셀프리프레쉬 주기선택신호(SCLK)로 출력한다.
셀프리프레쉬 주기선택신호(SCLK)에 따라 본 실시예에 따른 반도체 메모리 장치는 96ms 또는 64ms로 리프레쉬 주기를 제어하게 된다.
특히, 셀프리프레쉬 주기를 X8, X16, X32 모드에 따라 적절하게 변화시킬 수 있기 때문에, 반도체 메모리 장치가 셀프리프레쉬 동작을 수행할 때에 전류소모를 줄일 수도 있고, 동작마진에 여유를 가질 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 반도체 메모리 장치의 리프레쉬 주기를 효율적으로 조절할 수 있기 때문에, 전류소모를 효과적으로 제어할 수 있다.

Claims (2)

  1. 예정된 셀프리프레쉬의 주기에 대응하여 생성되는 셀프리프레쉬 신호를 생성하는 셀프리프레쉬 제어부;
    상기 셀프리프레쉬 신호를 예정된 분주비로 분주하여 출력하기 위한 분주회로;
    제어신호에 응답하여 상기 셀프리프레쉬 신호 또는 상기 분주회로에서 제공되는 분주된 셀프리프레쉬 신호를 선택적으로 출력하기 위한 선택회로; 및
    상기 선택회로에서 출력되는 신호에 응답하여 리프레쉬 동작을 수행하는 메모리 코어영역
    을 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 선택회로는
    상기 제어신호의 제1 로직레벨에 응답하여 턴온되어 상기 셀프리프레쉬 신호를 전달하는 제1 전송게이트; 및
    상기 제어신호의 제2 로직레벨에 응답하여 턴온되어 상기 분주회로에서 출력되는 분주된 셀프리프레쉬 신호를 전달하는 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070030767A 2007-03-29 2007-03-29 반도체 메모리 장치 KR20080088184A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030767A KR20080088184A (ko) 2007-03-29 2007-03-29 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030767A KR20080088184A (ko) 2007-03-29 2007-03-29 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20080088184A true KR20080088184A (ko) 2008-10-02

Family

ID=40150505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030767A KR20080088184A (ko) 2007-03-29 2007-03-29 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20080088184A (ko)

Similar Documents

Publication Publication Date Title
US8681578B2 (en) Semiconductor device that performs refresh operation
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
JP4194561B2 (ja) 半導体記憶装置
KR20060053426A (ko) 메모리 장치의 리프레쉬 수행 방법
JP2012038399A (ja) 半導体装置
KR20070112019A (ko) 반도체 메모리
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US6518595B2 (en) Semiconductor memory device for reducing power consumption during refresh
JP5710947B2 (ja) 半導体装置およびその制御方法
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
JP2022144926A (ja) 半導体メモリ装置
US6445637B2 (en) Semiconductor memory device with a refresh function
US7167948B2 (en) Semiconductor memory device
JP2010146627A (ja) ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法
US10818335B2 (en) Memory storage apparatus and operating method with multiple modes for refresh operation
KR20170102709A (ko) 리프레쉬 제어 장치
US20050237827A1 (en) RAS time control circuit and method for use in DRAM using external clock
JP2016212934A (ja) 半導体装置及びその制御方法
TWI582580B (zh) 記憶體儲存裝置及其操作方法
KR20090126976A (ko) 자동 리프레쉬 제어회로
US9058895B2 (en) Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same
KR20080088184A (ko) 반도체 메모리 장치
US7573772B2 (en) Semiconductor memory device and self-refresh method therefor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid