CN105190757B - 用于动态地确定存储器设备的定时参数的系统和方法 - Google Patents

用于动态地确定存储器设备的定时参数的系统和方法 Download PDF

Info

Publication number
CN105190757B
CN105190757B CN201480014106.5A CN201480014106A CN105190757B CN 105190757 B CN105190757 B CN 105190757B CN 201480014106 A CN201480014106 A CN 201480014106A CN 105190757 B CN105190757 B CN 105190757B
Authority
CN
China
Prior art keywords
memory
value
timing
access request
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480014106.5A
Other languages
English (en)
Other versions
CN105190757A (zh
Inventor
X·董
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105190757A publication Critical patent/CN105190757A/zh
Application granted granted Critical
Publication of CN105190757B publication Critical patent/CN105190757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

一种特定方法包括在存储器设备处从处理器接收第一存储器访问请求。该方法还包括基于存储器设备的定时参数来处理第一存储器访问请求。该方法进一步包括在存储器设备处从处理器接收第二存储器访问请求。该方法还包括基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改存储器设备的定时参数以产生经修改定时参数。该方法进一步包括基于经修改定时参数来处理第二存储器访问请求。

Description

用于动态地确定存储器设备的定时参数的系统和方法
相关申请的交叉引用
本申请要求共同拥有的于2013年3月15日提交的美国非临时专利申请号13/842,410的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及确定存储器设备的定时参数。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
计算设备可包括存储器设备(例如，动态随机存取存储器(DRAM))。存储器设备可包括被安排成多行和多列的多个存储元件。存储器设备可基于定时参数(例如，读取-至-数据等待时间(RL))来处理从处理器接收到的存储器访问请求。RL定时参数对应于接收读取(READ)命令和向数据总线提供与该读取命令相关联的数据之间的定时循环数目。存储器设备的定时参数具有固定值(例如，由存储器设备的制造商设置)。例如，固定RL定时参数可包括行访问等待时间(例如，行访问选通(RAS)等待时间)和列访问等待时间(例如，列访问选通(CAS)等待时间)。对某些存储器访问操作使用固定RL定时参数可导致数个定时循环的空闲数据总线，即，在服务先前存储器访问之后空闲的数据总线。
概述
公开了用于动态地确定存储器设备的定时参数的系统和方法。有利地，动态地确定的定时参数可增大数据总线的吞吐量。例如，可由存储器设备接收多个存储器访问请求。特定存储器访问请求可请求来自与先前存储器访问请求相同的存储器行的数据。固定的定时参数是基于在相继地访问不同的行和列时发生的行访问等待时间和列访问等待时间来定义的。然而，当行不变时(即，再次访问来自同一行的数据时)，行访问等待时间为0。由此，使用固定等待时间定时参数对于同一行中的顺序数据请求而言导致与行访问等待时间相关联的数据总线空闲时间。
根据所描述的技术，可基于列访问等待时间来确定动态定时参数。该动态定时参数可被用于确定何时开始提供与同一行中的顺序数据请求相关联的数据并且可减少数据总线空闲的历时。由此，对于针对同一行的顺序数据请求，提高了数据总线吞吐量。
在特定实施例中，一种方法包括在存储器设备处从处理器接收第一存储器访问请求。该方法还包括基于存储器设备的定时参数来处理第一存储器访问请求。该方法进一步包括在存储器设备处从处理器接收第二存储器访问请求。该方法包括基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改存储器设备的定时参数以产生经修改定时参数。该方法进一步包括基于经修改定时参数来处理第二存储器访问请求。
在另一特定实施例中，一种存储器设备包括多个存储元件和存储器控制逻辑。该存储器控制逻辑耦合至该多个存储元件并且耦合至处理器。该存储器控制逻辑被配置成至少部分地基于由从处理器接收到的多个存储器访问请求所标识的存储器地址来动态地确定定时参数的值。该定时参数对应于在与这多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的定时循环数目。
在另一特定实施例中，一种装置包括处理器和存储器控制器。该存储器控制器耦合至该处理器并且耦合至存储器设备。该存储器控制器被配置成至少部分地基于由至存储器设备的多个存储器访问请求所标识的存储器地址来动态地确定定时参数的值。该定时参数对应于在与这多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的定时循环数目。
在另一特定实施例中，一种方法包括从存储器控制器向存储器设备传送第一存储器访问请求。该方法还包括基于定时参数的第一值来预测从存储器设备至存储器控制器的第一数据传输的第一时间。该数据传输与第一存储器访问请求相关联。该方法进一步包括向存储器设备传送第二存储器访问请求。该方法还包括基于第一存储器访问请求和第二存储器访问请求来确定该定时参数的第二值。该方法进一步包括基于第二值来预测从存储器设备至存储器控制器的第二数据传输的第二时间。第二数据传输与第二存储器访问请求相关联。
在另一特定实施例中，一种计算机可读存储设备存储指令，该指令在由处理器执行时使该处理器接收第一存储器访问请求并基于定时参数的第一值来处理第一存储器访问请求。该指令在由处理器执行时还使该处理器接收第二存储器访问请求。该指令在由处理器执行时进一步使该处理器至少部分地基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改该定时参数以产生经修改定时参数。该经修改定时参数具有第二值。该指令在由处理器执行时还使该处理器基于第二值来处理第二存储器访问请求。
在另一特定实施例中，一种方法包括用于在存储器设备处从处理器接收第一存储器访问请求的第一步骤。该方法还包括用于基于存储器设备的定时参数的第一值来处理第一存储器访问请求的第二步骤。该方法进一步包括用于在存储器设备处从处理器接收第二存储器访问请求的第三步骤。该方法还包括用于基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改存储器设备的定时参数以产生经修改定时参数的第四步骤。该方法进一步包括用于基于经修改定时参数来处理第二存储器访问请求的第五步骤。
至少一个所公开的实施例提供的一个特定优点在于通过动态地更新定时参数，存储器设备的数据总线能被更高效地使用。例如，在某些情形中，动态RL定时参数可低于固定RL定时参数。在存储器访问是针对与先前存储器访问相同的存储器行时，动态RL定时参数可利用该存储器访问的无RAS延迟。使用动态RL定时参数可导致存储器的数据总线空闲达较短历时。
本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1是可操作用于动态地确定存储器设备的定时参数的系统的特定解说性实施例的框图；
图2是与确定图1的系统的动态定时参数相关联的时序图；
图3是与确定图1的系统的动态定时参数相关联的另一时序图；
图4是图1的系统的存储器控制器的实施例的示图；
图5是图1的系统的存储器控制逻辑的实施例的示图；
图6是可操作用于动态地确定存储器设备的定时参数的系统的另一特定解说性实施例的示图；
图7是用于动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图；
图8是用于动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并且可对应于图7的操作708；
图9是用于动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并且可对应于图8的操作804；
图10是用于动态地确定存储器设备的定时参数的方法的另一特定解说性实施例的流程图；
图11是包括被配置成动态地确定存储器设备的定时参数的组件的无线通信设备的框图；以及
图12是用于制造包括被配置成动态地确定存储器设备的定时参数的组件的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
参照图1，公开了可操作用于动态地确定存储器设备的定时参数的系统的特定解说性实施例并将其一般地标示为100。系统100包括经由数据总线140和经由命令总线150耦合至存储器120的处理器102。存储器120的示例包括但不限于：双数据率(DDR)同步动态随机存取存储器(SDRAM)、非易失性随机存取存储器(NVRAM)、以及动态随机存取存储器(DRAM)。
处理器102包括耦合至存储器控制器106的中央处理单元(CPU)104。存储器控制器106可包括动态定时参数108并且可包括用于动态地确定定时参数的值的指令110。存储器120包括耦合至多个存储元件124的存储器控制逻辑122。存储器控制逻辑122可包括动态定时参数126并且可包括用于动态地确定定时参数的值的指令128。例如，指令128在由存储器控制逻辑122执行时可导致存储器控制逻辑122接收来自处理器102的第一存储器访问请求。作为解说，这多个存储元件124可被安排成多行和多列。行数可不同于列数。例如，行数可高于列数。存储元件124可包括这多行中的第一行中的第一存储元件和第二存储元件。第一存储元件被包括在这多列中的第一列中，而第二存储元件被包括在这多列中的第二列中。处理器102可经由命令总线150发出第一存储器访问请求以访问第一存储元件。第一存储器访问请求可对应于第一读取命令或第一写入(WRITE)命令。
第一存储器访问请求可包括行激活命令(例如，ACT命令)和列激活命令(例如，第一读取命令)。ACT命令可包括第一行的行地址的第一部分，且第一读取命令可包括第一行的行地址的第二部分以及第一列的完整列地址。由于ACT命令仅包括行地址的第一部分，因此第一行可能直至接收到包括行地址的第二部分的第一读取命令才被激活，从而在存储器120处引入了处理延迟。为了减少处理延迟，处理器102可基于行访问选通(RAS)-至-列访问选通(CAS)延迟(tRCD)的值(例如，一(1)个定时循环)来传送第一读取命令。tRCD定时参数对应于接收行激活命令(例如，ACT命令)和激活与该行激活命令相关联的行之间的延迟。
当存储器120接收到ACT命令和第一读取命令两者时，存储器120可使用行地址的第一部分和行地址的第二部分来激活第一行。一旦存储器120发起了第一行的激活，在行激活完成之前可能流逝若干个定时循环。用于完成第一行的激活的定时循环数目可对应于RAS等待时间(例如，五(5)个定时循环)。
在第一行已激活之后，存储器120可基于第一读取命令中所包括的完整列地址来激活第一列。如同第一行的激活那样，在列激活完成之前可能流逝若干个定时循环。用于完成第一列的激活的定时循环数目可对应于CAS等待时间(例如，五(5)个定时循环)。
存储器120可基于RL(读取-至-数据等待时间)定时参数的值来提供第一数据(例如，对应于与第一读取命令相关联的第一存储元件中所存储的值的数据)。RL定时参数的值可对应于RAS等待时间和CAS等待时间之和，例如，指示第一数据将在收到第一读取命令后流逝十(10)个定时循环之后被提供给数据总线140。
存储器控制逻辑122可基于RL定时参数来处理第一存储器访问请求。例如，当在定时循环tCK1(例如，定时循环1)期间在存储器120处接收到ACT命令且tRCD定时参数的值为一(1)个定时循环时，存储器120可在定时循环tCK2(例如，定时循环2)期间接收第一读取命令。当在定时循环tCK2期间在存储器120处接收到第一读取命令并且RL定时参数的值为十(10)个定时循环时，第一数据可在定时循环tCK12(例如，定时循环12)期间开始被提供给数据总线140。第一数据112可继续从存储器120被提供给数据总线140，直至定时循环tCK15(例如，定时循环15)。在定时循环tCK15之后(即，在tCK16期间及之后)，数据总线140不繁忙并且可被存储器120用于从处理器102接收附加数据或者向处理器102提供附加数据。
存储器控制逻辑122可从处理器102接收第二存储器访问请求。处理器102可发出第二存储器访问请求以访问第二存储元件。第二存储器访问请求可对应于第二读取命令、第二写入命令、或预充电命令。第二存储器访问请求可包括第二列激活命令(例如，第二读取命令)。第二读取命令可包括第一行的行地址的第二部分和第二列的完整列地址。例如，存储器120可在自接收第一存储器访问请求起已流逝至少阈值数目个定时循环之后接收第二存储器访问请求。该阈值数目个定时循环对应于列至列延迟(tCCD)定时参数的值(例如，四(4)个定时循环)。假定后续读取命令中所包括的行地址标识与ACT命令中所包括的相同的行地址且后续读取命令是以tCCD定时循环的间隔(例如，每四(4)个定时循环)在存储器120处被接收的，则存储器120将能够处理每个存储器访问请求并将数据提供给数据总线140，而没有除了在接收ACT命令时由定时参数tRCD引入的延迟之外的任何附加延迟。
然而，在固定RL定时参数(即，包括RAS等待时间和CAS等待时间)的情况下，即使后续读取命令中所包括的行地址与ACT命令中所包括的行地址相同，当后续读取命令不是以tCCD定时循环的间隔(例如，每四(4)个定时循环)被接收时，数据总线140的吞吐量可降低到百分之十四(14％)。作为解说，对应于第二存储器访问请求的第二读取命令可在定时循环tCK13(例如，定时循环13)期间被接收。在第一读取命令与第二读取命令之间流逝的定时循环(即，十一(11)个定时循环)可高于tCCD定时循环(即，四(4)个定时循环)。存储器控制逻辑122可基于RL定时参数(即，十(10)个循环)在定时循环tCK23(例如，定时循环23)期间将第二数据放置在数据总线140上。数据总线140可在服务第一读取命令(即，在tCK16期间)之后且在将第二数据放置在数据总线140上(即，tCK23期间)之前空闲(即，空闲达七(7)个定时循环)。由此，在定时循环tCK16，数据总线140准备好从处理器102接收数据或向处理器102提供数据，但第二数据直至tCK23才被放置在数据总线140上。
为了减少数据总线140的空闲时间，存储器控制逻辑122可基于由第一存储器访问请求和第二存储器访问请求标识的地址来修改一个或多个动态定时参数126。例如，存储器120可在定时循环tCK13期间从处理器102接收第二存储器访问请求(即，第二读取命令)。第二读取命令可对应于读取存储器120的第二存储元件的请求。第二存储元件可被包括在与关联于第一存储器访问请求(例如，ACT命令和第一读取命令)的第一存储元件相同的行(即，第一行)中并且可被包括在与关联于第一读取命令的列不同的列中。当接收到第二读取命令时，存储器120可动态地确定RL定时参数的值。RL定时参数的动态地确定的值可减少数据总线140空闲的定时循环数目。
作为解说，第二读取命令是在定时循环tCK13期间接收的。为了动态地确定RL的值，存储器120可根据下式确定第一差值(x)：
x＝(tCKR2)–(tCKR1)–(tCCD) (式1)
在式1中，tCKR2对应于接收第二读取命令时的定时循环，而tCKR1对应于接收第一读取命令时的定时循环。在所描述的示例中，第二读取命令是在定时循环tCK13期间接收的(例如，tCKR2＝13)，第一读取命令是在定时循环tCK2期间接收的(例如，tCKR1＝2)，并且tCCD定时参数是固定的(即，四(4)个定时循环)。因此，x＝七(7)(例如，x＝13–2–4)。在确定第一差值之后，存储器120可根据下式确定用于先前读取(例如，第一读取命令)的RL定时参数的值与x之间的第二差值：
潜在_RL_值＝RL(先前_读取)–x (式2)
在式2中，潜在_RL_值表示RL定时参数的潜在新值，RL(先前_读取)对应于用于先前读取的RL的值(例如，在存储器120处理第一读取命令时的RL定时参数)，而x对应于式1的结果(例如，第一差值)。作为解说，RL(先前_读取)对应于RAS延迟和CAS延迟之和并且具有值十(10)。如以上解释的，x具有值七(7)。由此，潜在_RL_值＝三(3)(例如，潜在_RL_值＝10–7)。存储器120可被配置成基于定时参数tCCD的值(例如，相继读取操作之间的阈值定时循环数目)来约束潜在_RL_值。相应地，当潜在_RL_值小于CAS延迟时，存储器设备可约束式2的结果为CAS延迟(例如，五(5)个定时循环)。存储器设备可随后根据下式动态地确定RL’定时参数的值：
RL’＝max(潜在_RL_值,RL0) (式3)
在式3中，RL’对应于将由存储器120用于处理第二读取命令的RL定时参数的值(例如，接收第二读取命令和将与第二读取命令相关联的第二数据提供给数据总线140之间的定时循环数目)。在式3中，RL0对应于CAS等待时间(例如，五(5)个定时循环)。存储器设备可通过将潜在_RL_值与RL0的值(例如，五(5)个定时循环的延迟)作比较来动态地确定RL定时参数的RL’值。当RL0的值大于潜在_RL_值时，RL’被设置为RL0的值。当RL0的值小于潜在_RL_值时，RL’被设置为潜在_RL_值。如以上所解释的，潜在_RL_值为四(4)个定时循环。由此，RL’＝五(5)(例如，RL’＝max(4,5))。第二数据可基于RL定时参数的动态地确定的值(即，RL’＝5)被提供给数据总线140。RL定时参数的动态地确定的值对应于RL0的值(例如，CAS等待时间)。
存储器控制逻辑122可基于经修改定时参数(即，动态定时参数126)来处理第二存储器访问请求。当定时参数RL被设置为RL’的值时，可在定时循环tCK18期间(即，在接收第二读取命令后的五(5)个定时循环之后)提供与第二读取命令相关联的第二数据。相比于固定的RL值，动态地确定的RL值(例如，RL’)导致数据总线140空闲的定时循环数目减少。例如，在使用定时参数RL的固定值(即，十(10)个定时循环)时，数据总线140空闲达七(7)个定时循环。在使用RL的动态地确定的值(即，五(5)个定时循环)时，数据总线140空闲达两(2)个定时循环。相应地，在使用RL定时参数的动态地确定的值时，存储器120能够提早五(5)个定时循环将第二数据提供给数据总线140。
处理器102可使用动态地确定的定时参数(例如，动态定时参数108)来预测从存储器120收到数据传输的时间。例如，处理器102可基于RL定时参数的值(例如，十(10)个定时循环)而预测在定时循环tCK12期间收到第一数据，并且可基于RL的动态地确定的值(例如，RL’＝五(5)个定时循环)而预测在定时循环tCK18(例如，定时循环18)期间从存储器120收到第二数据。
在特定实施例中，指令110在由存储器控制器106执行时可导致存储器控制器106至少部分地基于由传送给存储器120的多个存储器访问请求所标识的存储器地址来动态地确定RL的值(即，RL’)。在特定实施例中，存储器120可将动态定时参数126提供给存储器控制器106，并且存储器控制器106可基于接收到的动态定时参数126来更新动态定时参数108。例如，存储器120可将RL定时参数的动态地确定的值(即，RL’＝5)提供给处理器102，并且处理器102可基于从存储器120接收到的RL’值来预测从存储器设备收到数据传输的时间。在特定实施例中，存储器120可将其他值(例如，潜在_RL_值和RL0)提供给存储器控制器106，并且存储器控制器106可基于这些其他值来确定RL’。
应注意，RL定时参数在本文中被用作解说性示例。在特定实施例中，RL定时参数、写入-至-数据等待时间(WL)定时参数、读取-至-预充电等待时间(tRTP)定时参数、写入-至-预充电等待时间(tWTP)定时参数、其他定时参数、或其组合可由存储器控制逻辑122、存储器控制器106或这两者动态地确定。WL定时参数对应于接收写入命令和使得数据总线可供用于接收与该写入命令相关联的数据之间的定时循环数目。tRTP定时参数对应于接收读取命令和行预充电命令之间的定时循环数目。tWTP定时参数对应于接收写入命令和行预充电命令之间的定时循环数目。
例如，WL定时参数的值可基于式4和5被动态地确定。
潜在_WL_值＝WL(先前_写入)–x (式4)
WL(先前_写入)可对应于用于先前写入命令的WL定时参数的值。在特定实施例中，WL(先前_写入)可对应于RAS延迟和CAS延迟。
WL’＝max(潜在_WL_值,WL0) (式5)
存储器控制逻辑122可基于潜在_WL_值与WL0的比较来确定WL定时参数的动态值(即，WL’)。在特定实施例中，WL0可对应于CAS延迟。对应于后续写入命令的WL值可以是潜在_WL_值与WL0中的较高者。
由此，一个或多个定时参数(例如，RL定时参数、WL定时参数等)的值可被动态地确定并且可被用于减少数据总线140在服务对同一行存储元件124的后续存储器访问请求之间空闲的定时循环数目。例如，存储器控制逻辑122可一旦在比tCCD大的流逝定时循环数目(例如，5或更多)之后接收到后续存储器访问请求，就可利用无RAS延迟并将对应于后续存储器访问请求的数据放置在数据总线140上而不必等待完整RAS延迟。例如，存储器控制逻辑122可等待CAS延迟以及用于清空数据总线140上与先前存储器访问请求相关联的第一数据的任何定时循环。用于清空数据总线140的定时循环可小于RAS延迟。
参照图2，公开了与确定图1的系统的动态定时参数相关联的时序图并将其一般地标示为200。时序图200包括由存储器控制逻辑122在tCK1期间接收的ACT命令242(例如，对应于第一存储器访问请求的ACT命令)。时序图200包括由存储器控制逻辑122在tCK2期间接收的第一读取命令244(例如，对应于第一存储器访问请求的第一读取命令)。时序图200解说了对应于tRCD定时参数(例如，一(1)个定时循环)的延迟260。时序图200包括对应于RAS延迟(例如，五(5)个定时循环的RAS延迟)的延迟248、以及对应于CAS延迟(例如，五(5)个定时循环的CAS延迟)的延迟250。延迟262对应于RL定时参数的值(例如，十(10)个定时循环)。
时序图200解说了图1的存储器控制逻辑122使用RL定时参数在tCK12(例如，在接收第一读取命令244(即，在tCK2期间)后的十(10)个定时循环之后)将对应于第一读取命令244的数据212(例如，第一数据)放置在数据总线140上。时序图200示出了由存储器控制逻辑122在tCK13期间接收第二读取命令246(例如，第二读取命令)。
使用固定的RL定时参数(即，十(10)个定时循环)，存储器控制逻辑122可在tCK23期间将对应于第二读取命令246的第二数据256放置在图1的数据总线140上。数据总线140可在tCK16期间变得可用并且保持空闲达七(7)个定时循环。在不使用动态定时参数时，延迟272对应于数据总线140空闲的定时循环。
存储器控制逻辑122可动态地确定RL定时参数的值(RL’)，如参照图1描述的。例如，tCCD定时参数可对应于延迟264(例如，四(4)个定时循环)，而第一差值(x)可对应于延迟266(例如，七(7)个定时循环)。第二差值(即，潜在_RL_值)可对应于延迟262与延迟266之间的差值(即，RL(先前_读取)–x＝10-7＝3)。由于第二差值小于延迟250(即，CAS延迟)，因此RL’对应于CAS延迟(即，RL’＝max(潜在_RL_值,RL0))。延迟222解说了具有RL’的值的RL定时参数。
使用RL定时参数的动态地确定的值(例如，RL’)，存储器控制逻辑122可在tCK18期间将第二数据216放置在图1的数据总线140上。数据总线140可保持空闲达两(2)个定时循环。在使用RL’时，延迟232对应于数据总线140空闲的定时循环。延迟232(即，两(2)个定时循环)短于延迟272(即，七(7)个定时循环)。
由此，使用RL定时参数的动态地确定的值，图1的数据总线140在图1的存储器控制逻辑122将第二数据216放置在数据总线上之前可空闲达较少数目的定时循环(即，两(2)个定时循环)。
参照图3，公开了与确定图1的系统的动态定时参数相关联的另一时序图并将其一般地标示为300。时序图300解说了由图1的存储器控制逻辑122在定时循环tCK1期间接收的ACT命令302、以及由图1的存储器控制逻辑122在定时循环tCK2期间接收的第一读取命令304。时序图300解说了由图1的存储器控制逻辑122在定时循环tCK8期间接收的第二读取命令306。使用固定的RL定时参数，图1的存储器控制逻辑122将在tCK18期间将对应于第二读取命令306的数据放置在图1的数据总线140上。数据总线140可在tCK16期间变得可用并且保持空闲达两(2)个定时循环。
存储器控制逻辑122可动态地确定RL定时参数的值(RL’)，如参照图1描述的。例如，tCCD定时参数可对应于延迟264(例如，四(4)个定时循环)，而第一差值(x)可对应于延迟366(例如，两(2)个定时循环)。第二差值(即，潜在_RL_值)可对应于延迟262与延迟366之间的差值(即，RL(先前_读取)–x＝10-2＝8)。由于第二差值高于延迟250(即，CAS延迟)，因此RL’对应于潜在_RL_值(即，RL’＝max(潜在_RL_值,RL0)＝max(8,5)＝8)。具有RL’的值的RL定时参数在时序图300中被解说为延迟322。
使用RL定时参数的动态地确定的值(例如，RL’)，存储器控制逻辑(即，存储器控制逻辑122)可在tCK16期间将第二数据316放置在数据总线(即，图1的数据总线140)上。
由此，使用RL定时参数的动态地确定的值，数据总线(即，图1的数据总线140)在存储器控制逻辑(即，图1的存储器控制逻辑122)将第二数据316放置在数据总线上之前可空闲达较少数目的定时循环(即，零(0)个定时循环)。
参照图4，公开了图1的系统100的存储器控制器的特定解说性实施例。存储器控制器106的动态定时参数126可包括RL定时参数402、WL定时参数404、tRTP定时参数406、tWTP定时参数408、tRCD定时参数410、tCCD定时参数412、RAS定时参数414(例如，RAS延迟)、CAS定时参数416(例如，CAS延迟)、或其组合。
存储器控制器106的指令110在由存储器控制器106执行时可导致存储器控制器106执行操作，这些操作包括在430，确定第二定时循环与第一定时循环之间的流逝定时循环数目。这些操作还可包括在432，确定该流逝定时循环数目与阈值定时循环数目之间的第一差值。这些操作可进一步包括在434，确定第一值与第一差值之间的第二差值。这些操作还可包括在436，基于第二差值与阈值定时参数值之间的比较来确定第二值。
参照图5，公开了图1的系统100的存储器控制逻辑122的特定解说性实施例。存储器控制逻辑122的动态定时参数126可包括RL定时参数502、WL定时参数504、tRTP定时参数506、tWTP定时参数508、tRCD定时参数510、tCCD定时参数512、RAS定时参数514、CAS定时参数516、或其组合。
存储器控制逻辑122的指令128在由存储器控制逻辑122执行时可导致存储器控制逻辑122执行操作，这些操作包括在530，确定第二定时循环与第一定时循环之间的流逝定时循环数目。这些操作还可包括在532，确定该流逝定时循环数目与阈值定时循环数目之间的第一差值。这些操作可进一步包括在534，确定第一值与第一差值之间的第二差值。这些操作还可包括在536，基于第二差值与阈值定时参数值之间的比较来确定第二值。
参照图6，公开了可操作用于动态地确定存储器设备的定时参数的系统的特定解说性实施例并将其一般地标示为600。
系统600可对应于图1的系统100的替换实施例。在图1中，存储器控制器106包括用于动态地确定定时参数(例如，RL定时参数)的值的指令110，而图6中的存储器控制器106不包括此类指令。在系统600中，存储器控制逻辑122可动态地确定(诸)定时参数的值(例如，定时参数值660)并将其传送给处理器102。处理器102可基于定时参数值660来更新动态定时参数108。
参照图7，描绘了动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并将其一般地标示为700。
方法700可包括在702，在存储器设备处从处理器接收第一存储器访问请求。例如，图1的存储器控制逻辑122可从处理器102接收第一存储器访问请求。第一存储器访问请求可对应于访问多个存储元件124中的第一存储元件。第一存储元件可被包括在这多个存储元件124的第一行和第一列中。
方法700还可包括在704，基于存储器设备的定时参数来处理第一存储器访问请求。例如，存储器控制逻辑122可基于RL定时参数来处理第一存储器访问请求。RL定时参数(例如，十(10)个定时循环)可对应于RAS延迟(例如，五(5)个定时循环)和CAS延迟(例如，五(5)个定时循环)。
方法700可进一步包括在706，在存储器设备处从处理器接收第二存储器访问请求。例如，存储器控制逻辑122可从处理器102接收第二存储器访问请求。第二存储器访问请求可对应于访问这多个存储元件124中的第二存储元件。第二存储元件可被包括在这多个存储元件124的第一行和第二列中。
方法700还可包括在708，基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改存储器设备的定时参数以产生经修改定时参数。例如，存储器控制逻辑122可基于第一存储器访问请求和第二存储器访问请求标识这多个存储元件124的同一行(即，第一行)上的地址而修改RL定时参数(例如，修改成值RL’)。
方法700可进一步包括在710，基于经修改定时参数来处理第二存储器访问请求。例如，存储器控制逻辑122可基于RL定时参数的经动态修改的值(即，RL’)来处理第二存储器访问请求。
由此，存储器控制逻辑122可基于由第一存储器访问请求和第二存储器访问请求所标识的地址来动态地修改定时参数(例如，RL定时参数)。经动态修改的定时参数可减少数据总线的空闲定时循环。
图7的方法可由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、处理单元(诸如中央处理器单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其任何组合来实现。作为示例，图7的方法700可由执行指令的处理器来执行，如参照图1、4-6和11所描述的。
参照图8，描绘了动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并将其一般地标示为800。在特定实施例中，方法800可对应于图7的操作708。
方法800可包括在802，确定用于处理第一存储器访问请求的定时参数的第一值。例如，存储器控制逻辑122可基于RAS延迟(例如，五(5)个定时循环)和CAS延迟(例如，五(5)个定时循环)来确定定时参数(例如，RL定时参数)的第一值(例如，十(10)个定时循环)。
方法800还可包括在804，至少部分地基于第一值来确定该定时参数的第二值。例如，存储器控制逻辑122可至少部分地基于第一值来确定该定时参数的第二值(例如，RL’)。作为解说，存储器控制逻辑122可基于第一值与第一差值之间的第二差值来确定RL’。第一差值可对应于在第一存储器访问请求和第二存储器访问请求之间流逝的定时循环数目与阈值定时循环数目之间的差值。
图8的方法可由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、处理单元(诸如中央处理器单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其任何组合来实现。作为示例，图8的方法900可由执行指令的处理器来执行，如参照图1、4-6和11所描述的。
参照图9，描绘了动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并将其一般地标示为900。在特定实施例中，方法900可对应于图8的操作804。
方法900可包括在902，确定第二定时循环与第一定时循环之间的流逝定时循环数目。例如，存储器控制逻辑122可确定期间接收第二存储器访问请求的第二定时循环(例如，tCK13)与期间接收第一存储器访问请求的第一定时循环(例如，tCK2)之间的流逝定时循环数目(例如，十一(11)个定时循环)。
方法900还可包括在904，确定该流逝定时循环数目与阈值定时循环数目之间的第一差值。例如，存储器控制逻辑122可确定该流逝定时循环数目(即，十一(11))与阈值定时循环数目(例如，tCCD定时参数＝四(4)个定时循环)之间的第一差值(x＝7)。
方法900可进一步包括在906，确定第一值与第一差值之间的第二差值。例如，存储器控制逻辑122可确定第一值(例如，十(10)个定时循环)与第一差值(即，7)之间的第二差值(例如，3)。
方法900还可包括在908，基于第二差值与阈值定时参数值之间的比较来确定第二值。例如，存储器控制逻辑122可基于第二差值(即，3)与CAS延迟(例如，五(5)个定时循环)的比较来确定第二值(即，RL’)。作为解说，存储器控制逻辑122可使用第二差值和CAS延迟中的较高者作为第二值(例如，五(5)个定时循环)。
图9的方法可由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、处理单元(诸如中央处理器单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其任何组合来实现。作为示例，图9的方法900可由执行指令的处理器来执行，如参照图1、4-6和11所描述的。
参照图10，描绘了动态地确定存储器设备的定时参数的方法的特定解说性实施例的流程图并将其一般地标示为1000。
方法1000可包括在1002，从存储器控制器向存储器设备传送第一存储器访问请求。例如，图1的存储器控制器106可在定时循环tCK2期间向存储器120传送第一存储器访问请求。
方法1000还可包括在1004，基于定时参数的第一值来预测从存储器设备至存储器控制器的第一数据传输的第一时间，其中该数据传输与第一存储器访问请求相关联。例如，图1的存储器控制器106可基于RL定时参数的第一值来预测从存储器120至存储器控制器106的第一数据传输的第一时间。作为解说，存储器控制器106可基于期间第一存储器访问请求被传送给存储器120的定时循环tCK2(即，定时循环2)与RL定时参数的第一值即十(10)个定时循环之和而预测从存储器120至存储器控制器106的第一数据传输在定时循环tCK12(即，定时循环12)期间开始。
方法1000可进一步包括在1006，向存储器设备传送第二存储器访问请求。例如，存储器控制器106可在tCK13期间向存储器120传送第二存储器访问。
方法1000还可包括在1008，基于第一存储器访问请求和第二存储器访问请求来确定该定时参数的第二值。例如，存储器控制器106可基于第一存储器访问请求和第二存储器访问请求来确定该定时参数的第二值(例如，RL’＝5)。
方法1000可进一步包括在1010，基于第二值来预测从存储器设备至存储器控制器的第二数据传输的第二时间，其中第二数据传输与第二存储器访问请求相关联。例如，存储器控制器106可基于期间第二存储器访问请求被传送给存储器120的定时循环tCK13(即，定时循环13)与RL定时参数值的第二值即五(5)个定时循环(即，RL’＝5)之和而预测从存储器120至存储器控制器106的第二数据传输在定时循环tCK18(即，定时循环18)期间开始。
图10的方法可由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、处理单元(诸如中央处理器单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其任何组合来实现。作为示例，图10的方法1000可由执行指令的处理器来执行，如参照图1、4-6和11所描述的。
参照图11，描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为1100。设备1100包括处理器1110(诸如数字信号处理器(DSP))，其耦合至存储器1132(例如，随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质)。在解说性实施例中，处理器1110可对应于图1的处理器102，存储器1132可对应于图1的存储器120，或以上两者。
处理器1110包括存储器控制器1160。存储器控制器1160可存储能由存储器控制器1160、处理器1110、或这两者执行的指令1164。存储器控制器1160可存储动态定时参数1168。在解说性实施例中，存储器控制器1160可对应于图1的存储器控制器106，动态定时参数1168可对应于图1的动态定时参数108，指令1164可对应于图1的指令110，或其组合。
存储器1132可包括或耦合至存储器控制逻辑1150。存储器控制逻辑1150可包括能由存储器控制逻辑1150执行的指令1162。存储器控制逻辑1150可包括处理器1110能访问的动态定时参数1152。在解说性实施例中，存储器控制逻辑1150可对应于图1的存储器控制逻辑122，动态定时参数1152可对应于图1的动态定时参数126，指令1162可对应于图1的指令128，或其组合。
图11还示出了耦合至处理器1110和显示器1128的显示器控制器1126。编码器/解码器(编解码器)1134也可耦合至处理器1110。扬声器1136和话筒1138可被耦合至编解码器1134。图11还指示无线控制器1140可被耦合至处理器1110并且可被进一步耦合至无线天线1142。
在一特定实施例中，处理器1110、显示器控制器1126、存储器1132、编解码器1134以及无线控制器1140被包括在系统级封装或片上系统设备1122中。在一特定实施例中，输入设备1130和电源1144耦合至片上系统设备1122。此外，在特定实施例中，如图11中所解说的，显示器1128、输入设备1130、扬声器1136、话筒1138、无线天线1142和电源1144在片上系统设备1122的外部。然而，显示器1128、输入设备1130、扬声器1136、话筒1138、无线天线1142和电源1144中的每一者可耦合至片上系统设备1122的组件，诸如接口或控制器。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。半导体芯片随后被集成到电子设备中，如参照图12进一步描述的。
参照图12，描绘了电子设备制造过程的特定解说性实施例，并且将其一般标示为1200。在图12中，物理设备信息1202在制造过程1200处(诸如在研究计算机1206处)被接收。物理设备信息1202可包括表示半导体设备的至少一个物理性质的设计信息，该半导体设备诸如是被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。例如，物理设备信息1202可包括经由耦合至研究计算机1206的用户接口1204输入的物理参数、材料特性、以及结构信息。研究计算机1206包括耦合至计算机可读介质(诸如存储器1210)的处理器1208，诸如一个或多个处理核。存储器1210可存储计算机可读指令，其可被执行以使处理器1208将物理设备信息1202转换成遵循某一文件格式并生成库文件1212。
在一特定实施例中，库文件1212包括至少一个包括经转换的设计信息的数据文件。例如，库文件1212可包括被提供以与电子设计自动化(EDA)工具1220联用的电路库，该电路库包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。
库文件1212可在设计计算机1214处与EDA工具1220协同使用，设计计算机1214包括耦合至存储器1218的处理器1216，诸如一个或多个处理核。EDA工具1220可被存储为存储器1218处的处理器可执行指令，以使得设计计算机1214的用户能使用库文件1212来设计被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。例如，设计计算机1214的用户可经由耦合至设计计算机1214的用户接口1224来输入电路设计信息1222。电路设计信息1222可包括表示被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)的至少一个物理性质的设计信息。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体设备的物理性质的其他信息。
设计计算机1214可被配置成转换设计信息(包括电路设计信息1222)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机1214可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)的信息的GDSII文件1226。作为解说，该数据文件可包括对应于片上系统(SOC)的信息，该SOC包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)，并且在该SOC内还包括附加电子电路和组件。
GDSII文件1226可在制造过程1228处被接收以根据GDSII文件1226中的经转换信息来制造被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。例如，设备制造过程可包括将GDSII文件1226提供给掩模制造商1230以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模1232。掩模1232可在制造过程期间被用于生成一个或多个晶片1234，晶片1234可被测试并被分成管芯，诸如代表性管芯1236。管芯1236包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。
管芯1236可被提供给封装过程1238，其中管芯1236被纳入到代表性封装1240中。例如，封装1240可包括单个管芯1236或多个管芯，诸如系统级封装(SiP)安排。封装1240可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装1240的信息可诸如经由存储在计算机1246处的组件库被分发给各产品设计者。计算机1246可包括耦合至存储器1250的处理器1248，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器1250处以处理经由用户接口1244从计算机1246的用户接收的PCB设计信息1242。PCB设计信息1242可包括封装半导体设备在电路板上的物理定位信息，与封装1240相对应的封装半导体设备包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)。
计算机1246可被配置成转换PCB设计信息1242以生成数据文件，诸如具有包括封装半导体设备在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件1252，其中封装半导体设备对应于包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)的封装1240。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的格式。
GERBER文件1252可在板组装过程1254处被接收并且被用于创建根据GERBER文件1252内存储的设计信息来制造的PCB，诸如代表性PCB 1256。例如，GERBER文件1252可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 1256可填充有电子组件(包括封装1240)以形成代表性印刷电路组装件(PCA)1258。
PCA 1258可在产品制造过程1260处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备1262和第二代表性电子设备1264。作为解说的非限定性示例，第一代表性电子设备1262、第二代表性电子设备1264或这两者可选自下组：其中集成了被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)的蜂窝电话、无线局域网(LAN)设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。作为另一解说的非限定性示例，电子设备1262和1264中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图12解说了根据本公开的教导的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
包括被配置成动态地确定定时参数的电路(例如，图1的存储器控制器106、图1的存储器控制逻辑122、图11的存储器控制器1160、和/或图11的存储器控制逻辑1150)的设备可被制造、处理、并被纳入到电子设备中，如解说性过程1200中描述的。关于图1-12所公开的实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件1212、GDSII文件1226、以及GERBER文件1252内，以及被存储在研究计算机1206的存储器1210、设计计算机1214的存储器1218、计算机1246的存储器1250、在各个阶段(诸如在板组装过程1254处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模1232、管芯1236、封装1240、PCA 1258、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管参照图1-12描绘了各种代表性阶段，但在其他实施例中，可使用较少阶段或者可包括附加阶段。类似地，图12的过程1200可由单个实体或由执行过程1200的各个阶段的一个或多个实体来执行。
结合所描述的实施例，公开了一种设备，其包括用于存储数据的装置。例如，用于存储数据的装置可包括图1的存储器120、图11的存储器1132、或这两者。该设备还包括用于至少部分地基于由从处理器接收到的多个存储器访问请求所标识的存储器地址来动态地确定定时参数的值的装置，其中该定时参数对应于在与该多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的第一定时循环数目。例如，用于动态地确定定时参数的值的装置可包括图1的存储器控制逻辑122、图11的存储器控制逻辑1150、或这两者。
该设备可进一步包括用于将定时参数的值传送给处理器的装置。例如，用于传送的装置可包括图1的数据总线140。该设备还可包括用于接收一个或多个存储器访问请求的装置。例如，用于接收的装置可包括图1的数据总线140。该设备可进一步包括用于处理一个或多个存储器访问请求的装置。例如，用于处理的装置可包括图1的存储器控制逻辑122、图11的存储器控制逻辑1150、或这两者。
在特定实施例中，用于动态地确定该定时参数的值的装置可包括：用于基于第一存储器访问请求来确定该定时参数的第一值的装置。用于处理一个或多个存储器访问请求的装置基于第一值来处理第一存储器访问请求。例如，用于确定该定时参数的第一值的装置可包括图1的存储器控制逻辑122、图11的存储器控制逻辑1150、或这两者。
用于动态地确定该定时参数的值的装置还可包括：用于至少部分地基于第一存储器访问请求和第二存储器访问请求来确定该定时参数的第二值的装置。用于处理一个或多个存储器访问请求的装置基于第二值来处理第二存储器访问请求。例如，用于确定该定时参数的第二值的装置可包括图1的存储器控制逻辑122、图11的存储器控制逻辑1150、或这两者。
结合所描述的实施例，公开了另一种设备，其包括用于处理数据的装置。例如，用于处理数据的装置可包括图1的CPU 104、图11的处理器1110、或这两者。该设备还包括用于至少部分地基于由多个所传送存储器访问请求所标识的存储器地址来动态地确定定时参数的值的装置，其中该定时参数对应于在从数据总线接收到与这多个所传送存储器访问请求中的至少一个存储器访问请求相关联的数据之前的第一定时循环数目。例如，用于动态地确定定时参数的值的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
在特定实施例中，用于动态地确定该定时参数的值的装置可包括：用于基于第一存储器访问请求来确定该定时参数的第一值的装置。例如，用于确定该定时参数的第一值的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
用于动态地确定该定时参数的值的装置可进一步包括：用于确定第二定时循环与第一定时循环之间的第二流逝定时循环数目的装置。例如，用于确定第二定时循环与第一定时循环之间的第二流逝定时循环数目的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
用于动态地确定该定时参数的值的装置还可包括：用于确定第二流逝定时循环数目与阈值定时循环数目之间的第一差值的装置。例如，用于确定第二流逝定时循环数目与阈值定时循环数目之间的第一差值的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
用于动态地确定该定时参数的值的装置可进一步包括：用于确定第一值与第一差值之间的第二差值的装置。例如，用于确定第一值与第一差值之间的第二差值的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
用于动态地确定该定时参数的值的装置还可包括：用于基于第二差值与阈值定时参数值之间的比较来确定该定时参数的第二值的装置。例如，用于基于第二差值与阈值定时参数值之间的比较来确定第二值的装置可包括图1的存储器控制器106、图11的存储器控制器1160、或这两者。
该设备可进一步包括用于向存储器设备传送第一存储器访问请求和第二存储器访问请求的装置。例如，用于传送的装置可包括图1的数据总线140。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质被耦合到处理器以使得该处理器能从/向该存储介质读和写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (46)

1.一种用于动态地确定存储器设备的定时参数的方法，包括：
由存储器设备从处理器接收标识所述存储器设备的多个存储元件的第一行的第一存储器访问请求，所述第一存储器访问请求是在第一定时循环期间接收的；
基于所述存储器设备的定时参数来处理所述第一存储器访问请求；
由所述存储器设备从所述处理器接收标识所述多个存储元件的所述第一行的第二存储器访问请求，所述第二存储器访问请求是在第二定时循环期间接收的；
响应于确定所述第一存储器访问请求和所述第二存储器访问请求各自标识所述多个存储元件的所述第一行来修改所述存储器设备的所述定时参数以产生经修改定时参数，其中修改所述定时参数包括：确定用于处理所述第一存储器访问请求的所述定时参数的第一值；以及至少部分地基于所述第一值来确定所述定时参数的第二值；以及
基于所述经修改定时参数来处理所述第二存储器访问请求；
其中确定所述第二值包括：
确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目；
确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值；
确定所述第一值与所述第一差值之间的第二差值；以及
基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
2.如权利要求1所述的方法，其特征在于，所述存储器设备是以下一者：非易失性随机存取存储器NVRAM、或动态随机存取存储器DRAM，并且其中所述第一存储器访问请求和所述第二存储器访问请求各自包括标识所述多个存储元件的所述第一行的相应行地址。
3.如权利要求2所述的方法，其特征在于，所述动态随机存取存储器DRAM是双数据率DDR同步动态随机存取存储器SDRAM。
4.如权利要求1所述的方法，其特征在于，所述第一值对应于行访问等待时间和列访问等待时间之和，并且其中在行地址不变时，所述第二值对应于所述列访问等待时间。
5.如权利要求4所述的方法，其特征在于，所述多个存储元件被安排成多行和多列，其中所述第一存储器访问请求对应于访问所述存储器设备的第一存储元件的请求，其中所述第一存储元件被包括在所述多行中的第一行中以及所述多列中的第一列中，其中所述第二存储器访问请求对应于访问所述存储器设备的第二存储元件的请求，其中所述第二存储元件被包括在所述第一行中以及不同于所述第一列的第二列中。
6.如权利要求5所述的方法，其特征在于，所述存储器设备的所述多行中所包括的行数不同于所述存储器设备的所述多列中所包括的列数。
7.如权利要求5所述的方法，其特征在于，所述第一存储器访问请求包括行命令和列命令，其中所述行命令包括所述第一行的行地址的第一部分，且其中所述列命令包括所述第一行的行地址的第二部分以及所述第一列的列地址。
8.如权利要求7所述的方法，其特征在于，所述第二存储器访问请求包括第二列命令，其中所述第二列命令包括所述行地址的第二部分以及所述第二列的列地址。
9.如权利要求1所述的方法，其特征在于，所述阈值定时循环数目对应于列至列延迟。
10.如权利要求1所述的方法，其特征在于，所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且所述阈值定时参数值对应于列访问等待时间。
11.如权利要求1所述的方法，其特征在于，所述第一存储器访问请求对应于第一读取命令或第一写入命令之一，并且所述第二存储器访问请求对应于第二读取命令、第二写入命令、或预充电命令之一。
12.一种存储器设备，包括：
多个存储元件；以及
耦合至所述多个存储元件且被配置成耦合至处理器的存储器控制逻辑，其中所述存储器控制逻辑被配置成：在所述存储器设备处从所述处理器接收第一存储器访问请求，所述第一存储器访问请求是在第一定时循环期间接收的；在所述存储器设备处从所述处理器接收第二存储器访问请求，所述第二存储器访问请求是在第二定时循环期间接收的；响应于确定从所述处理器接收到的多个存储器访问请求标识所述多个存储元件的第一行来修改定时参数的值，其中修改所述定时参数的值包括：确定用于处理所述第一存储器访问请求的所述定时参数的第一值；以及至少部分地基于所述第一值来确定所述定时参数的第二值，其中所述定时参数对应于在与所述多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的定时循环数目，其中为了确定所述第二值，所述存储器控制逻辑被配置成：确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目，确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值，确定所述第一值与所述第一差值之间的第二差值，以及基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
13.如权利要求12所述的存储器设备，其特征在于，为了修改所述定时参数的值，所述存储器控制逻辑被配置成：
基于所述存储器设备的所述定时参数的第一值来处理第一存储器访问请求；
至少部分地基于由所述第一存储器访问请求所标识的第一存储器地址和由所述第二存储器访问请求所标识的第二存储器地址来确定所述存储器设备的所述定时参数的第二值；以及
基于所述第二值来处理所述第二存储器访问请求。
14.如权利要求13所述的存储器设备，其特征在于，所述第一值对应于行访问等待时间和列访问等待时间，并且其中当所述第二存储器访问请求中所包括的行地址对应于所述第一存储器访问请求中所包括的行地址时，所述第二值对应于所述列访问等待时间。
15.如权利要求13所述的存储器设备，其特征在于，所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且
其中所述阈值定时参数值对应于列访问等待时间。
16.如权利要求15所述的存储器设备，其特征在于，所述阈值定时循环数目对应于列至列延迟。
17.如权利要求15所述的存储器设备，其特征在于，所述阈值定时参数值对应于列访问延迟。
18.如权利要求12所述的存储器设备，其特征在于，所述存储器设备是以下一者：非易失性随机存取存储器NVRAM、或动态随机存取存储器DRAM。
19.如权利要求18所述的存储器设备，其特征在于，所述动态随机存取存储器DRAM是双数据率DDR同步动态随机存取存储器SDRAM。
20.如权利要求12所述的存储器设备，其特征在于，所述存储器控制逻辑被进一步配置成将所述定时参数的值提供给所述处理器。
21.一种用于动态地确定存储器设备的定时参数的装置，包括：
包括多个存储元件的存储器设备；
处理器；以及
耦合至所述处理器且耦合至所述存储器设备的存储器控制器，其中所述存储器控制器被配置成：发起向所述存储器设备传送第一存储器访问请求，所述第一存储器访问请求是在第一定时循环期间传送的；发起向所述存储器设备传送第二存储器访问请求，所述第二存储器访问请求是在第二定时循环期间传送的；响应于确定至所述存储器设备的多个存储器访问请求标识所述多个存储元件的第一行来修改定时参数的值，其中修改所述定时参数的值包括：确定用于处理所述第一存储器访问请求的所述定时参数的第一值；以及至少部分地基于所述第一值来确定所述定时参数的第二值，其中所述定时参数对应于在与所述多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的定时循环数目，其中为了基于所述第一存储器访问请求和所述第二存储器访问请求来确定所述定时参数的第二值，所述存储器控制器被配置成：确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目，确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值，确定所述第一值与所述第一差值之间的第二差值，以及基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
22.如权利要求21所述的装置，其特征在于，为了修改所述定时参数的值，所述存储器控制器被配置成：
基于所述定时参数的第一值来预测从所述存储器设备至所述存储器控制器的第一数据传输的第一时间，其中所述第一数据传输与所述第一存储器访问请求相关联；
基于所述第一存储器访问请求和所述第二存储器访问请求来确定所述定时参数的第二值；以及
基于所述第二值来预测从所述存储器设备至所述存储器控制器的第二数据传输的第二时间，其中所述第二数据传输与所述第二存储器访问请求相关联。
23.如权利要求22所述的装置，其特征在于，所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且
其中所述阈值定时参数值对应于列访问等待时间。
24.如权利要求22所述的装置，其特征在于，所述多个存储元件被安排成多行和多列，其中所述多个存储元件中的特定存储元件能使用特定行地址和特定列地址来寻址，其中所述特定行地址标识所述多行中包括所述特定存储元件的特定行，并且其中所述特定列地址标识所述多列中包括所述特定存储元件的特定列。
25.如权利要求24所述的装置，其特征在于，所述第一存储器访问请求与所述多个存储元件中的第一存储元件相关联，其中所述第一存储器访问请求包括行命令和列命令，其中所述行命令包括与所述多行中包括所述第一存储元件的第一行相对应的行地址的第一部分，并且其中所述列命令包括所述第一行的行地址的第二部分以及与所述多列中包括所述第一存储元件的第一列相对应的列地址，其中所述第二存储器访问请求与所述多个存储元件中的第二存储元件相关联，其中所述第二存储器访问请求包括第二列命令，并且其中所述第二列命令包括所述第一行的行地址的第二部分以及与所述多列中包括所述第二存储元件的第二列相对应的第二列地址。
26.如权利要求21所述的装置，其特征在于，为了修改所述定时参数的值，所述存储器控制器被配置成：
接收来自所述存储器设备的第一值；
接收来自所述存储器设备的第二值；以及
基于所述第一值与所述第二值的比较来确定所述定时参数的值，其中在所述第一值小于所述第二值时，所述定时参数的值对应于所述第二值，并且其中所述第一值是在所述存储器设备处基于第一存储器访问请求来生成的。
27.一种用于动态地确定存储器设备的定时参数的方法，包括：
从存储器控制器向包括多个存储元件的存储器设备传送第一存储器访问请求，所述第一存储器访问请求是在第一定时循环期间传送的；
确定用于处理所述第一存储器访问请求的所述定时参数的第一值，并基于所述定时参数的第一值来预测从所述存储器设备至所述存储器控制器的第一数据传输的第一时间，其中所述第一数据传输与所述第一存储器访问请求相关联；
向所述存储器设备传送第二存储器访问请求，所述第二存储器访问请求是在第二定时循环期间传送的；
通过响应于确定所述第一存储器访问请求和所述第二存储器访问请求各自标识所述多个存储元件的第一行并至少部分地基于所述第一值来确定所述定时参数的第二值来修改所述定时参数；以及
基于所述第二值来预测从所述存储器设备至所述存储器控制器的第二数据传输的第二时间，其中所述第二数据传输与所述第二存储器访问请求相关联；
其中确定所述定时参数的第二值包括：
确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目；
确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值；
确定所述第一值与所述第一差值之间的第二差值；以及
基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
28.如权利要求27所述的方法，其特征在于，所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且
其中所述阈值定时参数值对应于列访问等待时间。
29.如权利要求27所述的方法，其特征在于，进一步包括从所述存储器设备接收所述定时参数的第一值和所述定时参数的第二值。
30.一种用于动态地确定存储器设备的定时参数的设备，包括：
用于存储数据的装置；以及
用于至少部分地基于响应于确定从处理器接收到的多个存储器访问请求标识所述用于存储数据的装置的第一行来修改定时参数的值的装置，包括：用于基于第一存储器访问请求来确定所述定时参数的第一值的装置，所述第一存储器访问请求是在第一定时循环期间接收的；以及用于至少部分地基于所述第一存储器访问请求和第二存储器访问请求来确定所述定时参数的第二值的装置，所述第二存储器访问请求是在第二定时循环期间接收的；其中所述定时参数对应于在与所述多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的第一定时循环数目；
其中所述用于确定第二值的装置包括：
用于确定所述第二定时循环与所述第一定时循环之间的第二流逝定时循环数目的装置；
用于确定所述第二流逝定时循环数目与阈值定时循环数目之间的第一差值的装置；
用于确定所述第一值与所述第一差值之间的第二差值的装置；以及
用于基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值的装置。
31.如权利要求30所述的设备，其特征在于，进一步包括：
用于将所述定时参数的值传送给所述处理器的装置；
用于接收一个或多个存储器访问请求的装置；以及
用于处理所述一个或多个存储器访问请求的装置。
32.如权利要求31所述的设备，其特征在于：
所述用于处理所述一个或多个存储器访问请求的装置基于所述第一值来处理所述第一存储器访问请求；以及
所述用于处理所述一个或多个存储器访问请求的装置基于所述第二值来处理所述第二存储器访问请求。
33.如权利要求32所述的设备，其特征在于，所述第一值对应于行访问等待时间和列访问等待时间之和，并且其中当所述第二存储器访问请求中所包括的行地址对应于所述第一存储器访问请求中所包括的行地址时，所述第二值对应于所述列访问等待时间。
34.如权利要求32所述的设备，其特征在于，其中所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且
其中所述阈值定时参数值对应于列访问等待时间。
35.如权利要求34所述的设备，其特征在于，所述阈值定时循环数目对应于列至列延迟。
36.如权利要求34所述的设备，其特征在于，所述阈值定时参数值对应于列访问延迟。
37.如权利要求30所述的设备，其特征在于，所述用于存储数据的装置包括以下一者：非易失性随机存取存储器NVRAM、或动态随机存取存储器DRAM。
38.如权利要求37所述的设备，其特征在于，所述动态随机存取存储器DRAM是双数据率DDR同步动态随机存取存储器SDRAM。
39.一种用于动态地确定存储器设备的定时参数的设备，包括：
用于处理数据的装置；以及
用于至少部分地基于响应于确定多个所传送存储器访问请求标识多个存储元件的第一行来修改定时参数的值的装置，包括：用于基于第一存储器访问请求来确定所述定时参数的第一值的装置，所述第一存储器访问请求是在第一定时循环期间传送的；以及向存储器设备传送第一存储器访问请求和第二存储器访问请求的装置，所述第二存储器访问请求是在第二定时循环期间传送的；其中所述定时参数对应于在从数据总线接收到与所述多个所传送存储器访问请求中的至少一个存储器访问请求相关联的数据之前的第一定时循环数目，其中所述用于修改所述定时参数的值的装置还包括：
用于确定所述第二定时循环与所述第一定时循环之间的第二流逝定时循环数目的装置；
用于确定所述第二流逝定时循环数目与阈值定时循环数目之间的第一差值的装置；
用于确定所述第一值与所述第一差值之间的第二差值的装置；以及
用于基于所述第二差值与阈值定时参数值之间的比较来确定所述定时参数的第二值的装置。
40.如权利要求39所述的设备，其特征在于，其中所述第二值对应于所述第二差值和所述阈值定时参数值中的较大者，并且
其中所述阈值定时参数值对应于列访问等待时间。
41.如权利要求39所述的设备，其特征在于，所述设备被集成到至少一个半导体管芯中。
42.如权利要求41所述的设备，其特征在于，进一步包括其中集成了所述至少一个半导体管芯的装备，所述装备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置数据单元、以及计算机。
43.一种用于动态地确定存储器设备的定时参数的方法，包括：
用于在存储器设备处从处理器接收第一存储器访问请求的第一步骤，其中所述存储器设备包括多个存储元件，所述第一存储器访问请求是在第一定时循环期间接收的；
用于确定用于处理所述第一存储器访问请求的所述定时参数的第一值，并基于所述存储器设备的所述定时参数的第一值来处理所述第一存储器访问请求的第二步骤；
用于在所述存储器设备处从所述处理器接收第二存储器访问请求的第三步骤，所述第二存储器访问请求是在第二定时循环期间接收的；
用于基于响应于确定所述第一存储器访问请求和所述第二存储器访问请求标识所述多个存储元件的第一行来修改所述存储器设备的所述定时参数以至少部分地基于所述第一值来确定所述定时参数的第二值的第四步骤；以及
用于基于所述经修改定时参数来处理所述第二存储器访问请求的第五步骤；
其中所述第四步骤包括：
确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目；
确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值；
确定所述第一值与所述第一差值之间的第二差值；以及
基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
44.一种用于动态地确定存储器设备的定时参数的方法，包括：
接收数据文件，所述数据文件包括对应于半导体设备的设计信息；以及
根据所述设计信息来制造所述半导体设备，其中所述半导体设备包括被配置成至少部分地基于响应于确定多个存储器访问请求标识多个存储元件的第一行来修改定时参数的值的逻辑，其中修改所述定时参数的值包括：基于第一存储器访问请求来确定所述定时参数的第一值，所述第一存储器访问请求是在第一定时循环期间接收的；以及至少部分地基于所述第一存储器访问请求和第二存储器访问请求来确定所述定时参数的第二值，所述第二存储器访问请求是在第二定时循环期间接收的，其中所述定时参数对应于在与所述多个存储器访问请求中的至少一个存储器访问请求相关联的数据被提供给数据总线之前的定时循环数目；
其中确定所述第二值包括：
确定所述第二定时循环与所述第一定时循环之间的流逝定时循环数目；
确定所述流逝定时循环数目与阈值定时循环数目之间的第一差值；
确定所述第一值与所述第一差值之间的第二差值；以及
基于所述第二差值与阈值定时参数值之间的比较来确定所述第二值。
45.如权利要求44所述的方法，其特征在于，所述数据文件包括GDSII格式。
46.如权利要求44所述的方法，其特征在于，所述数据文件具有GERBER格式。
CN201480014106.5A 2013-03-15 2014-03-12 用于动态地确定存储器设备的定时参数的系统和方法 Active CN105190757B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,410 2013-03-15
US13/842,410 US9224442B2 (en) 2013-03-15 2013-03-15 System and method to dynamically determine a timing parameter of a memory device
PCT/US2014/024311 WO2014150815A2 (en) 2013-03-15 2014-03-12 System and method to dynamically determine a timing parameter of a memory device

Publications (2)

Publication Number Publication Date
CN105190757A CN105190757A (zh) 2015-12-23
CN105190757B true CN105190757B (zh) 2017-08-22

Family

ID=50543671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480014106.5A Active CN105190757B (zh) 2013-03-15 2014-03-12 用于动态地确定存储器设备的定时参数的系统和方法

Country Status (6)

Country Link
US (1) US9224442B2 (zh)
EP (1) EP2973576B1 (zh)
JP (1) JP6059399B2 (zh)
KR (1) KR101650042B1 (zh)
CN (1) CN105190757B (zh)
WO (1) WO2014150815A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530468B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
WO2017206000A1 (zh) * 2016-05-28 2017-12-07 华为技术有限公司 内存访问方法及内存控制器
KR20170141298A (ko) * 2016-06-14 2017-12-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10877547B2 (en) * 2016-11-18 2020-12-29 Ati Technologies Ulc Application profiling for power-performance management
US10394456B2 (en) 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
JP6891087B2 (ja) 2017-09-29 2021-06-18 株式会社小松製作所 作業車両、表示装置、および障害判定方法
US11079945B2 (en) * 2018-09-20 2021-08-03 Ati Technologies Ulc Dynamic configuration of memory timing parameters
CN111026258B (zh) * 2019-12-10 2020-12-15 深圳云天励飞技术有限公司 处理器及降低电源纹波的方法
US11183248B1 (en) 2020-07-29 2021-11-23 Micron Technology, Inc. Timing parameter adjustment mechanisms

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2217066B (en) * 1988-04-05 1992-01-08 Int Computers Ltd Data processing apparatus with page mode memory
US5159676A (en) * 1988-12-05 1992-10-27 Micron Technology, Inc. Semi-smart DRAM controller IC to provide a pseudo-cache mode of operation using standard page mode draws
CN1149184A (zh) * 1994-05-19 1997-05-07 株式会社日立制作所 存储器读取装置
CN1648877A (zh) * 2004-01-27 2005-08-03 精工爱普生株式会社 信息处理装置及存储器访问方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848025A (en) * 1997-06-30 1998-12-08 Motorola, Inc. Method and apparatus for controlling a memory device in a page mode
KR100304705B1 (ko) 1999-03-03 2001-10-29 윤종용 포스티드 카스 레이턴시 기능을 가지는 동기식 반도체 메모리 장치 및 카스 레이턴시 제어 방법
KR100374637B1 (ko) 2000-10-24 2003-03-04 삼성전자주식회사 Ｊｅｄｅｃ 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치
US6963516B2 (en) 2002-11-27 2005-11-08 International Business Machines Corporation Dynamic optimization of latency and bandwidth on DRAM interfaces
US7650481B2 (en) 2004-11-24 2010-01-19 Qualcomm Incorporated Dynamic control of memory access speed
KR100671747B1 (ko) * 2006-01-04 2007-01-19 삼성전자주식회사 개선된 애디티브 레이턴시를 가진 메모리 시스템 및제어방법
US8195907B2 (en) 2007-12-21 2012-06-05 Rambus Inc. Timing adjustment in a reconfigurable system
US8463987B2 (en) 2008-09-23 2013-06-11 Intel Corporation Scalable schedulers for memory controllers
US8683164B2 (en) 2009-02-04 2014-03-25 Micron Technology, Inc. Stacked-die memory systems and methods for training stacked-die memory systems
US9245881B2 (en) 2009-03-17 2016-01-26 Qualcomm Incorporated Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
US20120284576A1 (en) 2011-05-06 2012-11-08 Housty Oswin E Hardware stimulus engine for memory receive and transmit signals
US8693269B2 (en) 2011-08-08 2014-04-08 Samsung Electronics Co., Ltd. Memory device for managing timing parameters
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2217066B (en) * 1988-04-05 1992-01-08 Int Computers Ltd Data processing apparatus with page mode memory
US5159676A (en) * 1988-12-05 1992-10-27 Micron Technology, Inc. Semi-smart DRAM controller IC to provide a pseudo-cache mode of operation using standard page mode draws
CN1149184A (zh) * 1994-05-19 1997-05-07 株式会社日立制作所 存储器读取装置
CN1648877A (zh) * 2004-01-27 2005-08-03 精工爱普生株式会社 信息处理装置及存储器访问方法

Also Published As

Publication number Publication date
CN105190757A (zh) 2015-12-23
KR101650042B1 (ko) 2016-08-22
WO2014150815A3 (en) 2014-11-27
JP2016515269A (ja) 2016-05-26
US9224442B2 (en) 2015-12-29
EP2973576B1 (en) 2017-11-08
KR20150131186A (ko) 2015-11-24
US20140281327A1 (en) 2014-09-18
JP6059399B2 (ja) 2017-01-11
EP2973576A2 (en) 2016-01-20
WO2014150815A2 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105190757B (zh) 用于动态地确定存储器设备的定时参数的系统和方法
CN105706170B (zh) 易失性存储器将刷新请求信号发送到存储器控制器
CN102822897B (zh) 多指令流存储器系统
CN102812517B (zh) 包含电阻性存储器元件的多端口非易失性存储器
CN107346351A (zh) 用于基于源代码中定义的硬件要求来设计fpga的方法和系统
US10503435B2 (en) Providing extended dynamic random access memory (DRAM) burst lengths in processor-based systems
CN106463165B (zh) 双写字线sram单元
CN105579986A (zh) 用于刷新存储器单元的方法和装置
CN106796884A (zh) 具有增大的宽度的三端口位单元
CN104488030A (zh) 分层存储器磁阻随机存取存储器(mram)架构
CN107004438A (zh) 具有在相同金属层上的共享第一和第二全局读字线以及全局写字线的 3 端口位单元阵列
US20220327021A1 (en) Energy efficient storage of error-correction-detection information
EP3080814B1 (en) System and method to perform low power memory operations
US9431129B2 (en) Variable read delay system
US9575759B2 (en) Memory system and electronic device including memory system
US20160063170A1 (en) Memory redundancy reduction
Maity et al. Design and Modelling of Paralleled RAM Architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant