JP2012517050A - パルス生成システムおよび方法 - Google Patents

パルス生成システムおよび方法 Download PDF

Info

Publication number
JP2012517050A
JP2012517050A JP2011548395A JP2011548395A JP2012517050A JP 2012517050 A JP2012517050 A JP 2012517050A JP 2011548395 A JP2011548395 A JP 2011548395A JP 2011548395 A JP2011548395 A JP 2011548395A JP 2012517050 A JP2012517050 A JP 2012517050A
Authority
JP
Japan
Prior art keywords
pulse
signal
width
output signal
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011548395A
Other languages
English (en)
Other versions
JP5442034B2 (ja
Inventor
ハリ・ラオ
アノシュ・ビー・ダヴィエルワラ
ドンキュ・パク
セイ・スン・ユン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012517050A publication Critical patent/JP2012517050A/ja
Application granted granted Critical
Publication of JP5442034B2 publication Critical patent/JP5442034B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00293—Output pulse is a delayed pulse issued after a rising or a falling edge, the length of the output pulse not being in relation with the length of the input triggering pulse

Abstract

特定の一実施形態において、デバイス(102)は、制御電圧を生成するための基準電圧回路(110)を備える。デバイスは、プリセットされた周波数を有する周波数出力信号(328)を生成するように構成されている周波数回路(106)およびプリセットされた周波数に基づいてカウント信号(310)を生成するためのカウンタ(304)を備える。デバイスは、カウント信号を受信し、遅延デジタル出力信号(312)を生成するために結合されている遅延回路(306)およびパルス(130)を生成するためのラッチ(320)も備える。パルスは、書き込みコマンドに応答する最初のエッジ(132)と遅延デジタル出力信号に応答して形成される立ち下がりエッジ(134)とを有する。特定の一実施形態において、パルス幅は、メモリの素子にデータを書き込むことを可能にするように臨界電流を超えるが、所定の閾値を超えない印加電流レベルに対応する。

Description

本開示は、一般的に、書き込みパルス生成のシステムおよび方法に関するものである。
技術の進歩の結果、パーソナルコンピューティングデバイスの小型化と高性能化が進んだ。例えば、現在、小型軽量でユーザーが携帯しやすい携帯無線電話、パーソナルデジタルアシスタント(PDA)、およびページングデバイスなどの無線コンピューティングデバイスを含む、さまざまな携帯型パーソナルコンピューティングデバイスが存在している。携帯電話およびIP電話などの携帯無線電話は、無線ネットワーク経由で音声およびデータパケットの通信を行うだけでなく、他の種類のデバイスも中に組み込むことができる。例えば、無線電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダー、およびオーディオファイルプレーヤーを組み込むこともできる。また、このような無線電話は、インターネットにアクセスするためのウェブブラウザアプリケーションなどのソフトウェアアプリケーションの実行可能命令を処理することができる。しかし、ユーザーが無線電話または他の携帯型コンピューティングデバイスによってサポートされている他のデバイスおよびソフトウェアアプリケーションから享受することができる利益と引き換えに、他のデバイスおよびアプリケーションを使用する際に消費される電力のせいで、電池がたちまち消耗し、ユーザーの使い心地を損なう可能性がある。
電力消費量を低減する一方法は、パーソナルコンピューティングデバイスのメモリの少なくとも一部に不揮発性ランダムアクセスメモリ(NVRAM)を使用することである。NVRAMデバイスを備える多くの携帯型コンピューティングデバイスは、正確なパルス幅を必要とするタイミング信号を使用する。残念なことに、携帯型コンピューティングデバイスは、より高速な動作速度で動作させられるので、動作速度が高速であるほど、結果として、パルス幅が狭くなる。パルス幅が狭いと、正確なパルス幅を維持するタスクがいっそう困難なものとなる。これは、携帯型コンピューティングデバイスにおいて生成する可能性がある温度、電圧、およびプロセス変動が、NVRAMデバイスに送られる信号のパルス幅に影響を及ぼす場合に特に言える。
特定の一実施形態において、装置は、制御電圧を生成するための基準電圧回路を備える半導体デバイスを具備する。半導体デバイスは、プリセットされた周波数を有する周波数出力信号を生成するように構成されている微制御回路およびそのプリセットされた周波数に基づいてカウント信号を生成するためのカウンタを備える。半導体デバイスは、カウント信号を受信し、遅延デジタル出力信号を生成するために結合されている遅延回路およびパルスを生成するためのラッチも備える。パルスは、書き込みコマンドに応答する最初のエッジと遅延デジタル出力信号に応答して形成される立ち下がりエッジとを有する。
特定の一実施形態において、装置は、制御電圧を生成するための手段と制御電圧からプリセットされた周波数を有する周波数出力信号を生成するための手段とを備える。デバイスは、プリセットされた周波数に基づいてカウント信号を生成するための手段、カウント信号から遅延デジタル出力信号を生成するための手段も備える。それに加えて、デバイスは、書き込みコマンドに応答する最初のエッジを有し、遅延デジタル出力信号に応答して形成される立ち下がりエッジを有するパルスを生成するための手段を備える。パルスは、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応するパルス幅を有するが、このパルス幅は、パルス幅閾値を超えない。
特定の一実施形態において、書き込みパルスを生成する方法は、不揮発性ランダムアクセスメモリ(NVRAM)デバイスに適用される書き込みコマンドを検出するステップと、書き込みコマンドに応答してNVRAMデバイスに印加されるパルスの幅を決定するステップと、パルスの幅を第1の量だけ調節して第1の調節されたパルスを生成するステップと、第1の調節されたパルスの幅を第2の量だけ調節して第2の調節されたパルスを生成するステップと、第2の調節されたパルスをNVRAMデバイスに印加するステップとを含む。第2の量は、第1の量よりも小さい。
特定の一実施形態において、書き込みパルスを生成してメモリに印加する方法は、書き込み信号を受信するステップと書き込み信号に応答してメモリのワードラインにパルス信号を供給するステップとを含む。パルス信号は、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを含むが、印加電流レベルは、所定の電流閾値を超えない。
特定の一実施形態において、装置は、コンピュータによって実行可能な命令を格納する有形なコンピュータ可読媒体を備える。これらの命令は、不揮発性ランダムアクセスメモリ(NVRAM)デバイスに適用される書き込みコマンドを検出するコンピュータによって実行可能な命令と書き込みコマンドに応答してNVRAMデバイスに印加されるパルスの幅を決定するコンピュータによって実行可能な命令とを含む。これらの命令は、パルスの幅を第1の量だけ調節して第1の調節されたパルスを生成するコンピュータによって実行可能な命令と第1の調節されたパルスの幅を第2の量だけ調節して第2の調節されたパルスを生成し、第2の調節されたパルスをNVRAMデバイスに印加するコンピュータによって実行可能な命令とをさらに含む。第2の量は、第1の量よりも小さい。
特定の一実施形態において、デバイスは、ハウジング、アンテナ、信号を送受信するためにアンテナに結合されているトランシーバ、プロセッサ、およびメモリに結合されているパルス生成器を備える。パルス生成器は、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを含むパルス信号を選択的に供給するように構成される。それに加えて、印加電流レベルは、所定の電流閾値を超えない。特定の一実施形態では、パルスは、データを格納するためにメモリに印加される書き込みパルスである。
特定の一実施形態において、書き込みパルスを生成してメモリに印加する方法は、書き込み信号を受信するステップと書き込み信号に応答してメモリのワードラインにパルス信号を供給するステップとを含む。パルス信号は、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを含むが、印加電流レベルは、所定の電流閾値を超える電流レベルに対応しない。
開示されている実施形態によってもたらされる特定の利点の1つは、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応する書き込みパルスを生成することであるが、ただし、印加電流レベルは、所定の電流閾値を超えない。その結果、電力の浪費が抑えられる。
本開示の他の態様、利点、および特徴は、「図面の簡単な説明」「発明を実施するための形態」、および「特許請求の範囲」を含む、出願全体を検討した後に明らかになるであろう。
書き込みパルス生成器およびメモリを備えるシステムの例示的な一実施形態のブロック図である。 図1のシステムから使用可能な制御電圧を生成するデバイスの例示的な一実施形態の略図である。 制御パルス幅を有するパルスを生成するデバイスの例示的な一実施形態のブロック図である。 パルスの立ち下がりエッジを遅延させるために使用されるシフトレジスタの例示的な一実施形態のブロック図である。 書き込みパルス生成器およびメモリを備えるシステムの第2の実施形態のブロック図である。 環境条件に実質的に左右されないパルス幅を有するパルスを生成するシステムの例示的な一実施形態のタイミング図である。 パルスのパルス幅を設定する方法の特定の例示的な一実施形態の流れ図である。 パルスのパルス幅を設定する方法の第2の例示的な一実施形態の流れ図である。 図1の書き込みパルス生成器を備える例示的な通信デバイスのブロック図である。 図1の書き込みパルス生成器を備えることができる製造プロセスの例示的な一実施形態のブロック図である。 臨界電流および閾値電流を例示するグラフである。
図1を参照すると、そこには、パルス信号を生成して、メモリに印加するシステムの例示的な一実施形態が示されており、一般的に100で表されている。システム100は、不揮発性ランダムアクセスメモリ(NVRAM)112に結合された書き込みパルス生成器デバイス102を備える。特定の例示的な一例において、NVRAM 112は、フラッシュメモリ、強誘電体ランダムアクセスメモリ(FeRAM)、または磁気ランダムアクセスメモリ(MRAM)である。書き込みパルス生成器デバイス102は、NVRAM 112に印加される入力114を生成する。書き込みパルス生成器デバイス102は、基準回路110およびパルス幅生成器104を備える。パルス幅生成器104は、粗調整用制御回路108および微制御回路106を備える。入力114は、書き込みコマンド120に応答して生成する立ち上がりエッジなどの立ち上がりエッジ132、および粗調整用制御回路108および微制御回路106に従って調節される遅延デジタル出力信号(図3を参照しつつ以下で説明される)に応答して形成される立ち下がりエッジなどの立ち下がりエッジ134を有する書き込みパルス130を含む。それに加えて、書き込みパルス生成器デバイス102によって生成される入力114は、プロセス、温度、および電圧に実質的に関係しない基準回路110から制御電圧信号(図2を参照しつつ以下で説明される)に基づいて供給される。
動作中、書き込みパルス生成器デバイス102は、NVRAM 112に印加する入力114を生成する。書き込みパルス生成器デバイス102は、データをNVRAM 112上に格納する必要があるときに書き込み信号要求に関係する制御信号などの書き込みコマンド120を受信する。次いで、書き込みパルス生成器デバイス102は、書き込みコマンド120に応答して、入力114などのパルス出力信号をNVRAM 112のワードライン138に供給する。特定の一実施形態では、入力114は、パルス幅136を有する書き込みパルス130などのパルスを含む。パルス幅136は、所定の電流閾値1104を超えない電流レベルに対応し(図11を参照)、NVRAM 112の素子にデータを書き込むことを可能にするように臨界電流1102を超える印加電流レベルに対応する。特定の一実施形態では、所定の電流閾値1104は、所望の電流レベルに基づく固定閾値である。例えば、所定の電流閾値1104は、NVRAM 112のメモリ素子にデータ値を書き込む臨界電流1102に、微制御回路106などの微調整用パルス幅制御回路のパルス幅分解能に関連する追加の電流を加えた値に基づいて決定されうる。
書き込みパルス生成器デバイス102は、エネルギーを節約するために、臨界電流レベル1102を乗り越えるのに必要な電流より高いわずかな余分な電流を使用するように構成されている正確なパルス幅136を持つパルスを供給する。それに加えて、入力114のパルスの生成パルス幅は、プロセス、電圧、および温度などの外部要因に実質的に左右されない。特定の一実施形態では、入力114に含まれるパルス130は、書き込みパルス、消去パルス、または知られているパルス幅を持つ他の何らかのパルスである。
図2は、基準回路110の特定の例示的な一実施形態の略図である。基準回路110は、禁制帯幅基準(BGR)回路202を含む。基準回路110は、プロセス、電圧、および温度に実質的に左右されない制御電圧信号204を生成する。したがって、制御電圧信号204は、環境要因に実質的に左右されないパルス幅生成をサポートする安定した基準を与える。基準回路110は、BGR回路202などの補償要素を備え、制御電圧信号204などの制御電圧に対するプロセス変動、温度変動、および電源電圧変動のうちの少なくとも1つの影響を少なくとも部分的に相殺する。
基準回路110は、さまざまな利用可能な禁制帯幅基準のうちの1つを含むように実装されうる。典型的なBGR回路において、回路は、正の温度係数を有する内部電圧源と負の温度係数を有する他の内部電圧源を保持する。これら2つの内部電圧を足し合わせることによって、温度依存を相殺するか、または低減することができ、その結果得られる出力は、実質的に温度に左右されない定電圧となる。それに加えて、多くのプロセスパラメータが温度とともに変化するので、その出力も実質的にプロセスに左右されない。したがって、基準回路110からの制御電圧信号204は、プロセス、電圧、および温度に実質的に左右されない。
図3は、遅延デジタル出力信号312を生成するための回路を備えるパルス幅生成器104の特定の例示的な一実施形態を示している。遅延デジタル出力信号312は、入力114に含まれるパルス130の立ち下がりエッジ134を生成するためにラッチ回路320によって使用される。パルス幅生成器104は、プリセットされた周波数328を有する周波数出力信号308を生成するように構成されている微制御回路106を備える。特定の一実施形態では、周波数出力信号308のプリセットされた周波数328は、制御電圧信号204に比例する。他の特定の実施形態では、微制御回路106は、電圧制御発振器302を備える。他の特定の実施形態では、微制御回路106は、複数の電圧制御発振器302を備える。
パルス幅生成器104は、バイナリカウンタ304およびシフトレジスタ306を備える粗調整用制御回路108も具備する。特定の一実施形態では、シフトレジスタ306は、遅延回路機能を備え、バイナリカウンタ304からカウント信号310を受信し遅延デジタル出力信号312をその出力のところに生成するように結合されている。この方法では、シフトレジスタ306は、パルス130の立ち下がりエッジ134のタイミングを決定するために制御された量の遅延を加えることができる。
パルス幅生成器104は、シフトレジスタ306から遅延デジタル出力信号312を受信するように結合されているラッチ回路320をさらに備える。ラッチ回路320は、入力114を生成し、入力114に含まれるパルス130の立ち上がりエッジ132は、書き込みコマンド120に応答して生成し、パルス130の立ち下がりエッジ134は、シフトレジスタ306からの遅延デジタル出力信号312に応答して生成する。
動作中、カウンタ304は、電圧制御発振器304によって供給される周波数出力信号308のプリセットされた周波数328に基づいてカウント信号310を生成する。シフトレジスタ306などの遅延回路は、カウンタ304からカウント信号310を受信し、遅延デジタル出力信号312を生成するように結合されている。シフトレジスタ306からの遅延デジタル出力信号312は、電圧制御発振器302のプリセットされた周波数328と異なる周波数で動作する。
ラッチ回路320は、入力114に含まれるパルス130を生成し、パルス130は、書き込みコマンド120に応答する立ち上がりエッジ132および粗調整用制御回路108からの遅延デジタル出力信号312に応答して形成される立ち下がりエッジ134を含む。この方法で、ラッチ回路320は、可変幅を有する入力114を生成し、立ち上がりエッジ132は、書き込みパルス生成器デバイス102で受信された書き込みコマンド制御入力120などの、書き込みコマンドに応答して決定され、生成し、立ち下がりエッジは、電圧制御発振器302に応答してバイナリカウンタ304によって駆動されるシフトレジスタ306の出力に応じて生成する。特定の一実施形態では、パルス幅生成器104は、制御電圧信号204などの、受信した信号に応答して複数のパルスを生成する。制御電圧信号204は、すでに説明しているように、基準回路110が生成する。
特定の一実施形態において、ラッチ回路320は、NVRAM 112などのメモリのワードライン138に結合され、これにより、NVRAM 112の少なくとも1つのセル140にアクセスすることが可能になる。入力114に含まれるパルス130のパルス幅136は、少なくとも1つのプログラム可能な入力信号によって制御される。特定の一実施形態では、複数のプログラム可能な入力信号がありうる。例えば、電圧制御発振器302は、プログラム可能な電圧制御入力322を含み、カウンタ304は、カウンタ制御入力324を含み、シフトレジスタ306は、プログラム可能なシフト制御入力326を含むことができる。入力114は、不揮発性メモリデバイス112などのメモリデバイスの少なくとも1つのセル140にデータ値を書き込む電流レベルに対応する十分な持続時間を与えるように制御されるパルス幅136を有する書き込みパルス130を含む。それに加えて、入力114の書き込みパルスは、プロセス変動、電圧変動、および温度変動に実質的に左右されない。
入力114の書き込みパルスを生成した後、ラッチ回路320は、その後のパルスの生成を準備するため、リセットし、カウンタ304、シフトレジスタ306、またはその両方をリセットするリセット信号を生成する。電圧制御発振器302が生成するプリセットされた周波数328は、制御電圧信号204に比例することに留意されたい。この方法で、実質的に環境に左右されない制御電圧信号204は、プロセス、電圧、および温度などの環境要因にも実質的に左右されない周波数を生成する。こうして、電圧制御発振器302が生成するプリセットされた周波数328は、プロセス、電圧、および温度の予測される範囲に実質的に左右されない。それに加えて、入力114の書き込みパルス130は、パルス幅を所定の幅範囲内に収まるように定める形で微制御回路106および粗調整用制御回路108によって制御される幅を有する。特定の一実施形態では、入力114の書き込みパルス130は、NVRAM 112の素子にデータを書き込むことを可能にするように臨界電流1102を超えるが、電流閾値1104を超えず、パルス幅閾値1106以下に収まる、印加電流レベルに対応するパルス幅136を有する。対応する電流閾値1104は、エネルギーを節約するために臨界電流レベルを乗り越えるのに必要な電流より高い比較的わずかな余分な電流の分だけ臨界電流1102を超える。
図4は、シフトレジスタ306の特定の例示的な一実施形態の略図である。シフトレジスタ306は、クロック信号410、Dフリップフロップ402、404、406、および408、ならびにタップ414、416、418、および420を含む。Dフリップフロップ402〜408は、クロック信号410のアクティブな遷移毎にカウンタ304のカウント信号310出力をシフトまたは遅延させるように構成される。タップ414〜420は、特定のシフトもしくは遅延されたカウント信号310を遅延デジタル出力信号312としてラッチ320に送信できるように構成される。
動作中、シフトレジスタ306が、カウント信号310を受信した後、クロック信号410の第1のアクティブ遷移で、Dフリップフロップ402はシフト信号422をタップ414に送信する。タップ414が、シフト信号422をラッチ320に送信できるように構成されている場合、シフト信号422はラッチ320に送信される。しかし、タップ414が、シフト信号422をラッチ320に送信できるように構成されていない場合、シフト信号422は、ラッチ320に送信されない。
クロック信号410の次のアクティブ遷移で、Dフリップフロップ404は、シフト信号424をタップ416に送信する。タップ416が、シフト信号424をラッチ320に送信できるように構成されている場合、シフト信号424はラッチ320に送信される。しかし、タップ416が、シフト信号424をラッチ320に送信できるように構成されていない場合、シフト信号424は、ラッチ320に送信されない。
クロック信号410の次のアクティブ遷移で、Dフリップフロップ406は、シフト信号426をタップ418に送信する。タップ418が、シフト信号426をラッチ320に送信できるように構成されている場合、シフト信号426はラッチ320に送信される。しかし、タップ418が、シフト信号426をラッチ320に送信できるように構成されていない場合、シフト信号426は、ラッチ320に送信されない。
クロック信号410の次のアクティブ遷移で、Dフリップフロップ408は、シフト信号428をタップ420に送信する。タップ420が、シフト信号428をラッチ320に送信できるように構成されている場合、シフト信号428はラッチ320に送信される。しかし、タップ420が、シフト信号428をラッチ320に送信できるように構成されていない場合、シフト信号428は、ラッチ320に送信されない。シフト制御信号326は、どのタップが対応するシフト信号をラッチ320に送信するかを決定するために使用される。
図5は、図1〜4に関して参照されているデバイスおよび回路の動作を示している流れ図である。この方法は、制御要素502において、図6に示されているように、クロック信号410および書き込みコマンド信号602を受信するステップを含む。制御要素502は、パルスの立ち上がりエッジをラッチに生成させる、図6に示されているような、書き込みコマンド信号604を生成する。次いで、制御要素502は、微制御回路106に送信される、図6に示されているような、電圧制御発振器イネーブル信号606を生成する。特定の一実施形態において、微制御回路106は、奇数個のVCO 302を備え、それぞれのVCO 302は、電圧制御入力322によって調節することができる。それに加えて、基準回路110は、制御電圧信号204を生成し、制御電圧信号204を微制御回路106に伝送する。微制御回路106は、制御電圧信号204に応答してプリセットされた周波数328を生成する。プリセットされた周波数328を含む信号308は、粗調整用制御回路108に送信される。
特定の一実施形態において、粗調整用制御回路108内のバイナリカウンタ304は、プリセットされた周波数328を持つ信号308をカウント信号310に変換し、カウント信号310をシフトレジスタ306に伝送する。シフトレジスタ306は、カウント信号310を遅延デジタル出力信号312に変換する。ラッチ320は、遅延デジタル出力信号312をトリガーとして使用して、入力114に含まれるパルスの立ち下がりエッジを生成する。特定の一実施形態では、入力114は、ローカルリセット要素504に送信される。次いで、ローカルリセット要素504は、リセット信号608を伝送して、カウンタ304、シフトレジスタ306、ラッチ320をリセットして、次の制御電圧信号308の受信に備える。それに加えて、ローカルリセット504は、不揮発性メモリデバイス112への入力114の送信を開始する。特定の一実施形態では、リセット信号608の立ち下がりエッジは、入力114に含まれるパルス130の立ち下がりエッジ134を決定する。
したがって、入力114は、書き込み信号604の立ち上がりエッジに応答する最初のエッジおよび遅延デジタル出力信号312に応答する立ち下りエッジを有するパルスを含む。この方法により、入力114に含まれるパルスの幅は、所望の制御に基づき、プロセス、電圧、および温度に実質的に左右されない幅で、正確に制御され、調節されうる。こうして、頑丈で正確なパルス幅生成器が実現される。
図7は、書き込みパルスを生成する一般的に700で示される方法の特定の例示的な一実施形態の流れ図を示している。例示的な一実施形態において、方法700は、図1のシステム100によって実行されうる。
不揮発性ランダムアクセスメモリに適用される書き込みコマンドは、702において、検出される。例えば、制御要素502は、書き込みコマンド信号604を検出することができ、不揮発性ランダムアクセスメモリ(NVRAM)は、不揮発性メモリデバイス112であってもよい。書き込みコマンドへの応答としてNVRAMデバイスに印加されるパルスの幅は、704において決定される。例えば、パルスの幅は、NVRAMデバイスのメーカーの資料をよく読んで決定してもよく、または臨界電流に達するまでパルス幅を徐々に大きくしてゆくことで実験により決定してもよく、これによりデータをNVRAMに書き込めるようにする。パルスの幅は、706において、第1の調節されたパルスを生成するように第1の量に調節される。例えば、粗調整用制御回路108は、パルスの幅を第1の量に調節するために使用されうる。708において、第1の調節されたパルスの幅は、第2の調節されたパルスを生成するように第2の量に調節され、第2の量は第1の量より小さい。例えば、微制御回路106内の電圧制御発振器302は、第1のパルスの幅を第2の量に調節するために使用されうる。710において、第2の調節されたパルスが、NVRAMデバイスに印加される。例えば、第2の調節されたパルスは、入力114に含まれる書き込みパルスの立ち下がりエッジ134を生成するためにラッチ320によって使用され、着込みパルスは、不揮発性メモリデバイス112に印加されうる。
図8は、メモリに印加する書き込みパルスを生成する一般的に800で示される方法の特定の例示的な一実施形態を示している。例示的な一実施形態において、方法800は、図1のシステム100によって実行されうる。
802において、書き込みコマンド信号を受信する。例えば、制御要素502は、書き込みコマンド信号604を受信することができる。書き込みコマンド信号に応答して、804において、メモリの素子にデータを書き込むことを可能にするように臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを含むパルス信号を生成する。例えば、微制御回路106内の電圧制御発振器302は、パルス130の立ち下がりエッジ134を生成して、NVRAM 112の素子にデータを書き込むことを可能にするように臨界電流1102を超えるが、パルス幅閾値1106以下に収まる、印加電流レベルに対応するパルス幅136を定めるために使用されうる。生成したパルスは、804において、メモリのワードライン138に供給される。例えば、書き込みコマンド信号604に応答して、ラッチ320は、入力114をNVRAM 112のワードライン138に供給することができる。
図9は、無線通信デバイスの例示的な一実施形態のブロック図である。無線通信デバイス900は、書き込みパルス生成器964に結合されたデジタルシグナルプロセッサ(DSP)910を備える。特定の一実施形態において、書き込みパルス生成器964は、図1のシステム100であり、図7の方法700または図8の方法800またはこれらの任意の組み合わせに従って動作しうる。無線デバイス900は、携帯電話、端末、電話送受話器、PDA、無線モデムなどであってもよい。
図9は、ディスプレイコントローラ926がDSP 910およびディスプレイ928に結合されていることを示している。さらに、入力デバイス930が、DSP 910に結合されている。それに加えて、メモリ932が、書き込みパルス生成器964に結合されている。コーダ/デコーダ(CODEC) 934も、DSP 910に結合されている。スピーカー936およびマイクロホン938が、CODEC 934に結合されている。また、無線コントローラ940が、DSP 910および無線アンテナ942に結合されている。特定の一実施形態では、電源944が、オンチップシステム922に結合されている。特定の一実施形態では、図9に例示されているように、ディスプレイ928、入力デバイス930、スピーカー936、マイクロホン938、無線アンテナ942、および電源944は、オンチップシステム922に外付けされる。しかし、それぞれ、オンチップシステム922の1つのコンポーネントに結合される。
無線デバイス900は、受信経路および伝送経路を介して双方向通信を行うことが可能である。受信経路では、基地局によって伝送される信号は、無線アンテナ942によって受信され、DSP 910に供給される。DSP 910は、受信された信号を調整し、2値化する。無線コントローラ940は、データの伝送および受信のための処理、例えば、符号化、変調、復調、および復号化を実行する。ディスプレイコントローラ926は、カムコーダー、ビデオ再生、およびビデオ会議などのビデオアプリケーションのビデオコンテンツ(例えば、静止画像、動画、および動くテキスト)に対する処理を実行し、またディスプレイ928にビデオ、画像、およびテキストの表示をしやすくするための処理を実行する。CODEC 934は、スピーカー936およびマイクロホン938を使用しやすくするためのオーディオコンテンツに対する処理を実行する。動作中、書き込みパルス生成器デバイス964は、メモリ932に印加するパルス信号を生成する。パルス信号は、メモリ932のワードライン138に印加され、これにより、データをメモリ932の素子に書き込むことができる。
前述の開示されているデバイスおよび機能を設計し構成して、コンピュータ可読媒体上に格納されているコンピュータファイル(例えば、RTL、GDSII、GERBERなど)に収めることができる。そのようなファイルのうちのいくつまたはすべてを、そのようなファイルに基づいてデバイスを製作するファブリケーションハンドラー(fabrication handler)に提供することができる。その結果できあがる製品は、その時点で半導体ダイに切り分けられ、半導体チップにパッケージングされる半導体ウェハを含む。次いで、チップは、上述のデバイス内で使用される。
図10は、電子デバイス製造プロセス1000の特定の例示的な一実施形態を示している。物理的デバイス情報1002は、研究用コンピュータ1006などの、製造プロセス1000において受信される。物理的デバイス情報1002は、図1の書き込みパルス生成器およびメモリ、図5の書き込みパルス生成器およびメモリ、またはこれらの任意の組み合わせなどの、半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含むものとしてよい。例えば、物理的デバイス情報1002は、物理的パラメータ、材料特性、および研究用コンピュータ1006に結合されているユーザーインターフェイス1004を介して入力される構造情報を含むものとしてよい。研究用コンピュータ1006は、メモリ1010などのコンピュータ可読媒体に結合された、1つまたは複数の処理コアなどの、プロセッサ1008を備える。メモリ1010は、ファイルフォーマットに合うように物理的デバイス情報1002を変換して、ライブラリファイル1012を生成する作業をプロセッサ1008に実行させる実行可能なコンピュータ可読命令を格納することができる。
特定の一実施形態において、ライブラリファイル1012は、変換された設計情報を含む少なくとも1つのデータファイルを含む。例えば、ライブラリファイル1012は、図1の書き込みパルス生成器の半導体デバイスを含む半導体デバイスのライブラリを含むものとしてよく、書き込みパルス生成器は図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含み、これは電子設計自動化(EDA)ツール1020と併用するために用意されている。
ライブラリファイル1012は、メモリ1018に結合されている、1つまたは複数の処理コアなどの、プロセッサ1016を備える設計用コンピュータ1014においてEDAツール1020と併用することができる。EDAツール1020は、ライブラリファイル1012の、図1の書き込みパルス生成器およびメモリ、図5の書き込みパルス生成器およびメモリ、またはこれらの任意の組み合わせを使用して設計用コンピュータ1014のユーザーが回路を設計することを可能にするためのプロセッサ実行可能命令としてメモリ1018に格納することができる。例えば、設計用コンピュータ1014のユーザーは、設計用コンピュータ1014に結合されているユーザーインターフェイス1024を介して回路設計情報1022を入力することができる。回路設計情報1022は、図1の書き込みパルス生成器の半導体デバイスなどの、半導体デバイスの少なくとも1つの物理的特性を表す設計情報を含むものとしてよく、書き込みパルス生成器は図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む。例示するため、回路設計特性には、特定の回路および回路設計における他の要素との関係の識別、位置決め情報、特徴サイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含めることができる。
設計用コンピュータ1014は、回路設計情報1022を含む設計情報をファイルフォーマットに合わせて変換するように構成されうる。例示するために、ファイル形成には、平面幾何学的形状、テキストラベル、および回路レイアウトに関する他の情報をグラフィックデータシステム(GDSII)ファイルフォーマットなどの階層型フォーマットで表すデータベースバイナリファイルフォーマットを含めることができる。設計用コンピュータ1014は、他の回路または情報に加えて、図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む、図1の書き込みパルス生成器102を記述する情報を含む、GDSIIファイル1026などの、変換された設計情報を含むデータファイルを生成するように構成することができる。例示するために、データファイルは、図1の書き込みパルス生成器を備え、またSOC内に追加の電子回路およびコンポーネントも備えるシステムオンチップ(SOC)に対応する情報を格納していてもよい。
GDSIIファイル1026は、GDSIIファイル1026内の変換された情報に従って、図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む、図1の書き込みパルス生成器102を製造するために製作プロセス1028で受信されうる。例えば、デバイス製造プロセスは、代表的なマスク1032として示されている、フォトリソグラフィ処理に使用されるマスクなどの、1つまたは複数のマスクを作成するためにマスクメーカー1030にGDSIIファイル1026を提供するステップを含むことができる。マスク1032は、代表的なダイ1036など、テストされ、いくつかのダイに分けることができる、1つまたは複数のウェハ1034を生成するために製造プロセスにおいて使用することができる。ダイ1036は、図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む、図1の書き込みパルス生成器102を備える回路を含む。
ダイ1036は、パッケージングプロセス1038に供給することができ、ダイ1036は、代表的なパッケージ1040に組み込まれる。例えば、パッケージ1040は、システムインパッケージ(SiP)配置構成などの、単一のダイ1036または複数のダイを含むものとしてよい。パッケージ1040は、電子素子技術連合評議会(JEDEC)標準などの、1つまたは複数の標準もしくは規格に適合するように構成されうる。
コンピュータ1046に格納されているコンポーネントライブラリなどを介して、パッケージ1040に関する情報をさまざまな製品設計者に配布することができる。コンピュータ1046は、メモリ1050に結合された、1つまたは複数の処理コアなどの、プロセッサ1048を備えることができる。プリント基板(PCB)ツールは、ユーザーインターフェイス1044を介してコンピュータ1046のユーザーから受信されたPCB設計情報1042を処理するためのプロセッサ実行可能命令としてメモリ1050に格納することができる。PCB設計情報1042は、回路基板上のパッケージングされた半導体デバイスの物理的位置決め情報を含むことができ、パッケージングされた半導体デバイスは図1の書き込みパルス生成器102を含むパッケージ1040に対応し、書き込みパルス生成器は図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む。
コンピュータ1046は、回路基板上のパッケージングされた半導体デバイスの物理的位置決め情報を含むデータを収めたGERBERファイル1052などのデータファイル、さらにはトレースおよびビアなどの電気的接続部のレイアウトを生成するようにPCB設計情報1042を変換するように構成することができ、このパッケージングされた半導体デバイスは図1の書き込みパルス生成器102を含むパッケージ1040に対応し、書き込みパルス生成器は図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む。他の実施形態では、変換されたPCB設計情報から生成されるデータファイルは、GERBERフォーマット以外のフォーマットを有するものであってもよい。
GERBERファイル1052は、基板組み立てプロセス1054において受信され、GERBERファイル1052内に格納されている設計情報に従って製造される、代表的なPCB 1056などのPCBを作成するために使用されうる。例えば、GERBERファイル1052は、PCB生産プロセスのさまざまなステップを実行するために1つまたは複数の機械にアップロードすることができる。PCB 1056に、パッケージ1040を含む電子コンポーネントを配置して、表されているプリント回路組立品(PCA)1058を形成することができる。
PCA 1058は、製品製造プロセス1060において受信され、第1の代表的な電子デバイス1062および第2の代表的な電子デバイス1064などの、1つまたは複数の電子デバイスに集積化されうる。例示的な非限定的な例として、第1の代表的な電子デバイス1062、第2の代表的な電子デバイス1064、またはその両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽機器、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータの群から選択されうる。他の例示的な非限定的な例として、電子デバイス1062および1064のうちの1つまたは複数は、携帯電話、ハンドヘルド型パーソナルコミュニケーションシステム(PCS)ユニット、パーソナルデータアシスタントなどの携帯型データユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、メーター読み取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を格納するか、もしくは取り出す他のデバイス、またはこれらの任意の組み合わせなどのリモートユニットとすることができる。図1、5、および9のうちの1つまたは複数は、本開示の教示によるリモートユニットを例示しているものとしてよいが、本開示は、これらの図示されている例示的なユニットに限定されない。本開示の実施形態は、テストおよび特徴付けのためメモリおよびオンチップ回路を含むアクティブ集積回路を備える任意のデバイスにおいて適宜使用されうる。
したがって、図5に示されているような微制御回路106、粗調整用制御回路108、基準回路110、およびラッチ320、またはこれらの任意の組み合わせを含む、図1の書き込みパルス生成器102を、例示されているプロセス1000に説明されているように、製作し、処理し、1つの電子デバイス内に組み込むことができる。図1、5、および9に関して開示されている実施形態の1つまたは複数の態様は、さまざまな処理段階において、ライブラリファイル1012、GDSIIファイル1026、およびGERBERファイル1052などの中に収められ、さらには、研究用コンピュータ1006のメモリ1010、設計用コンピュータ1014のメモリ1018、コンピュータ1046のメモリ1050、基板組み立てプロセス1054などの、さまざまな段階で使用される1つまたは複数の他のコンピュータもしくはプロセッサ(図示せず)のメモリに格納され、またマスク1032、ダイ1036、パッケージ1040、PCA 1058、プロトタイプ回路もしくはデバイス(図示せず)などの他の製品、またはこれらの任意の組み合わせなどの1つまたは複数の他の物理的実施形態内に組み込まれうる。物理的デバイス設計から最終製品までさまざまな代表的な生産段階が示されているけれども、他の実施形態では、それよりも少ない段階を使用したり、または段階を追加して組み込むこともできる。同様に、プロセス1000は、単一の実体によって実行することも、またプロセス1000のさまざまな段階を実行する1つまたは複数の実体によって実行することもできる。
さらに、当業者であれば、本明細書で開示されている実施形態に関して説明されているさまざまな例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組み合わせとして実装することができることを理解するであろう。さまざまな例示的なコンポーネント、ブロック、構成、モジュール、回路、およびステップが、一般的にその機能に関して説明されている。このような機能がハードウェアまたはソフトウェアとして実装されるかどうかは、特定の用途およびシステム全体に課せられる設計制約条件によって決まる。当業者であれば、それぞれの特定の用途についてさまざまな方法により説明されている機能を実装することができるが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすものとして解釈すべきではない。
本明細書で開示されている実施形態に関して説明されている方法またはアルゴリズムのステップは、ハードウェアで直接、プロセッサにより実行されるソフトウェアモジュールにより、またはこれら2つの組み合わせにより具現化することができる。ソフトウェアモジュールは、アクセスメモリ(「RAM」)、フラッシュメモリ、読み取り専用メモリ(「ROM」)、プログラム可能読み取り専用メモリ(「PROM」)、消去可能プログラム可能読み取り専用メモリ(「EPROM」)、電気的消去可能プログラム可能読み取り専用メモリ(「EEPROM」)、レジスタ、ハードディスク、取り外し可能ディスク、コンパクトディスク読み取り専用メモリ(「CD-ROM」)、または当技術分野で知られている他の形態の記憶媒体に収めることができる。例示的な記憶媒体は、プロセッサがその記憶媒体から情報を読み込み、その記憶媒体に情報を書き込めるようにプロセッサに結合される。代替的形態では、記憶媒体は、プロセッサに一体化することができる。プロセッサおよび記憶媒体は、特定用途向け集積回路(「ASIC」)に収めることもできる。ASICは、コンピューティングデバイスまたはユーザー端末に収めることができる。代替的形態において、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザー端末内のディスクリートコンポーネントとして収めることができる。
開示されている実施形態を前記のように提示したのは、当業者が開示されている実施形態を製作または使用することができるようにするためである。これらの実施形態に対しさまざまな修正を加えられることは、当業者にとっては明白であろうし、また本明細書で定義されている一般原理は、本開示の精神または範囲から逸脱することなく他の実施形態にも適用することができる。したがって、本開示は、本明細書に示されている実施形態に限定されることを意図されておらず、以下の請求項によって定められるような原理および新規性のある特徴と一致する可能な最も広い範囲を適用されることを意図されている。
100 システム
102 書き込みパルス生成器デバイス
104 パルス幅生成器
106 微制御回路
108 粗調整用制御回路
110 基準回路
112 不揮発性ランダムアクセスメモリ(NVRAM)
114 入力
120 書き込みコマンド
130 書き込みパルス
132 立ち上がりエッジ
134 立ち下がりエッジ
136 パルス幅
138 ワードライン
140 セル
202 禁制帯幅基準(BGR)回路
204 制御電圧信号
302 電圧制御発振器
304 バイナリカウンタ
306 シフトレジスタ
308 周波数出力信号
310 カウント信号
312 遅延デジタル出力信号
320 ラッチ回路
322 電圧制御入力
324 カウンタ制御入力
326 シフト制御入力
328 プリセットされた周波数
402〜408 Dフリップフロップ
410 クロック信号
414〜420 タップ
422 シフト信号
424 シフト信号
426 シフト信号
428 シフト信号
502 制御要素
504 ローカルリセット
602 書き込みコマンド信号
604 書き込みコマンド信号
606 電圧制御発振器イネーブル信号
608 リセット信号
700 方法
800 方法
900 無線通信デバイス
910 デジタルシグナルプロセッサ(DSP)
922 オンチップシステム
926 ディスプレイコントローラ
928 ディスプレイ
930 入力デバイス
932 メモリ
934 コーダ/デコーダ(CODEC)
936 スピーカー
938 マイクロホン
940 無線コントローラ
942 無線アンテナ
944 電源
964 書き込みパルス生成器
1000 電子デバイス製造プロセス
1002 物理的デバイス情報
1004 ユーザーインターフェイス
1006 研究用コンピュータ
1008 プロセッサ
1010 メモリ
1012 ライブラリファイル
1014 設計用コンピュータ
1016 プロセッサ
1018 メモリ
1020 電子設計自動化(EDA)ツール
1022 回路設計情報
1024 ユーザーインターフェイス
1026 GDSIIファイル
1028 製作プロセス
1030 マスクメーカー
1032 マスク
1034 ウェハ
1036 ダイ
1038 パッケージングプロセス
1040 パッケージ
1042 PCB設計情報
1044 ユーザーインターフェイス
1046 コンピュータ
1048 プロセッサ
1050 メモリ
1052 GERBERファイル
1054 基板組み立てプロセス
1056 PCB
1058 プリント回路組立品(PCA)
1060 製品製造プロセス
1062 第1の代表的な電子デバイス
1064 第2の代表的な電子デバイス
1102 臨界電流
1104 電流閾値
1106 パルス幅閾値

Claims (40)

  1. 半導体デバイスを備える装置であって、
    前記半導体デバイスは、
    制御電圧を生成する基準電圧回路と、
    プリセットされた周波数を有する周波数出力信号を生成するように構成された微制御回路と、
    前記プリセットされた周波数に基づいてカウント信号を生成するカウンタと、
    前記カウント信号を受信するとともに、遅延デジタル出力信号を生成するように結合された遅延回路と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成するためのラッチとを備える、装置。
  2. 少なくとも1つの半導体ダイ内に集積化される請求項1に記載の装置。
  3. 前記半導体デバイスが組み込まれた、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽機器、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスをさらに備える請求項1に記載の装置。
  4. 前記ラッチは、前記メモリデバイスの少なくとも1つのセルへのアクセスを可能にするようにメモリデバイスのワードラインに結合され、前記パルスの持続時間は、少なくとも1つのプログラム可能な入力信号を介して制御される、請求項1に記載の装置。
  5. 前記メモリデバイスは、不揮発性メモリデバイスであり、前記パルスの前記持続時間は、前記メモリデバイスの前記少なくとも1つのセルに値を書き込むのに十分な持続時間が与えるように制御される、請求項4に記載の装置。
  6. 前記パルスは、プロセス変動、電圧変動、および温度変動に実質的に左右されないパルス幅を有する、請求項1に記載の装置。
  7. 前記パルスは、磁気ランダムアクセスメモリ(MRAM)に供給される、請求項1に記載の装置。
  8. 前記ラッチは、前記カウンタおよび前記遅延回路のうちの少なくとも一方をリセットするために使用されるリセット信号を生成する、請求項1に記載の装置。
  9. 前記遅延回路は、シフトレジスタである、請求項1に記載の装置。
  10. 前記プリセットされた周波数は、前記制御電圧に比例する、請求項1に記載の装置。
  11. 制御電圧を生成する手段と、
    前記制御電圧からプリセットされた周波数を有する周波数出力信号を生成する手段と、
    前記プリセットされた周波数に基づいてカウント信号を生成する手段と、
    前記カウント信号から遅延デジタル出力信号を生成する手段と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成する手段とを備え、前記パルスは、メモリの素子にデータが書き込まれるのを可能にする臨界電流を超える印加電流レベルに対応するパルス幅を有する一方で、前記パルス幅はパルス幅閾値を超えない、装置。
  12. 少なくとも1つの半導体ダイ内に集積化される請求項11に記載の装置。
  13. 前記パルスを生成する手段が組み込まれた、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽機器、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスをさらに備える請求項11に記載の装置。
  14. 前記パルスは、粗調整回路に応答し、前記遅延デジタル出力信号は、微調整回路に応答する、請求項11に記載の装置。
  15. 不揮発性ランダムアクセスメモリ(NVRAM)デバイスに適用される書き込みコマンドを検出するステップと、
    前記書き込みコマンドへの応答として前記NVRAMデバイスに印加されるパルスの幅を決定するステップと、
    第1の調節されたパルスを生成するように、前記パルスの幅を第1の量に調節するステップと、
    第2の調節されたパルスを生成するように、前記第1の調節されたパルスの幅を、前記第1の量より小さい第2の量に調節するステップと、
    前記第2の調節されたパルスを前記NVRAMデバイスに印加するステップとを含む方法。
  16. 書き込みコマンドを検出するステップと、パルスの幅を決定するステップと、前記パルスの前記幅を第1の量に調節するステップと、前記第1の調節されたパルスの幅を第2の量に調節するステップと、前記第2の調節されたパルスを前記NVRAMデバイスに印加するステップとは、電子デバイス内に集積化されたプロセッサで実行される、請求項15に記載の方法。
  17. 前記書き込みコマンドに応答して前記NVRAMデバイスに印加される前記第2の調節されたパルスの幅は、プロセス、電圧、および温度の予測範囲に左右されない請求項15に記載の方法。
  18. 前記第2の調節されたパルスは、前記NVRAMのワードラインに結合されているラッチによって印加される、請求項15に記載の方法。
  19. 前記第1の調節されたパルスは、パルス幅粗調整回路に応答するとともに、前記第2の調節されたパルスは、パルス幅微調整回路に応答する、請求項15に記載の方法。
  20. 前記パルス幅粗調整回路は、カウンタおよびシフトレジスタを有する、請求項19に記載の方法。
  21. 前記パルス幅粗調整回路の前記シフトレジスタの遅延を制御するための入力をタップで受信するステップをさらに含む請求項18に記載の方法。
  22. 不揮発性ランダムアクセスメモリ(NVRAM)デバイスに適用される書き込みコマンドを検出する第1のステップと、
    前記書き込みコマンドへの応答として前記NVRAMデバイスに印加されるパルスの幅を決定する第2のステップと、
    第1の調節されたパルスを生成するように、前記パルスの幅を第1の量に調節する第3のステップと、
    第2の調節されたパルスを生成するように、前記第1の調節されたパルスの幅を、前記第1の量より小さい第2の量に調節する第4のステップと、
    前記第2の調節されたパルスを前記NVRAMデバイスに印加する第5のステップとを含む方法。
  23. 前記第1のステップ、前記第2のステップ、前記第3のステップ、前記第4のステップ、および前記第5のステップは、電子デバイス内に集積化されたプロセッサによって実行される、請求項22に記載の方法。
  24. コンピュータによって実行可能な命令を格納する有形のコンピュータ可読媒体であって、前記命令は
    不揮発性ランダムアクセスメモリ(NVRAM)デバイスに適用される書き込みコマンドを検出するための、前記コンピュータによって実行可能な命令と、
    前記書き込みコマンドへの応答として前記NVRAMデバイスに印加されるパルスの幅を決定するための、前記コンピュータによって実行可能な命令と、
    第1の調節されたパルスを生成するように、前記パルスの幅を第1の量に調節するための、前記コンピュータによって実行可能な命令と、
    第2の調節されたパルスを生成するように、前記第1の調節されたパルスの幅を、前記第1の量より小さい第2の量に調節するための、前記コンピュータによって実行可能な命令と、
    前記第2の調節されたパルスを前記NVRAMデバイスに印加するための、前記コンピュータによって実行可能な命令とを含む、有形のコンピュータ可読媒体。
  25. 前記命令は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽機器、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに集積化されたプロセッサによって実行可能である請求項24に記載の有形のコンピュータ可読媒体。
  26. 半導体デバイスの少なくとも1つの物理的特性を表す設計情報を受信するステップを含む方法であって、
    前記半導体デバイスは、
    制御電圧を生成する基準電圧回路と、
    プリセットされた周波数を有する周波数出力信号を生成するように構成された微制御回路と、
    前記プリセットされた周波数に基づいてカウント信号を生成するカウンタと、
    前記カウント信号を受信するとともに、遅延デジタル出力信号を生成するように結合された遅延回路と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成するラッチとを備え、
    前記方法は、
    前記設計情報を、ファイルフォーマットに適合するように変換するステップと、
    前記変換された設計情報を含むデータファイルを生成するステップとを含む方法。
  27. 前記データファイルは、GDSIIフォーマットを備える、請求項26に記載の方法。
  28. 半導体デバイスに対応する設計情報を有するデータファイルを受信するステップと、
    前記設計情報に従って前記半導体デバイスを加工するステップとを含む方法であって、
    前記半導体デバイスは、
    制御電圧を生成する基準電圧回路と、
    プリセットされた周波数を有する周波数出力信号を生成するように構成された微制御回路と、
    前記プリセットされた周波数に基づいてカウント信号を生成するカウンタと、
    前記カウント信号を受信するとともに、遅延デジタル出力信号を生成するように結合された遅延回路と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成するためのラッチとを備える、方法。
  29. 前記データファイルは、GDSIIフォーマットを備える、請求項28に記載の方法。
  30. 回路基板上のパッケージングされた半導体デバイスの物理的位置決め情報を含む設計情報を受信するステップを含む方法であって、
    前記パッケージングされた半導体デバイスは、
    制御電圧を生成する基準電圧回路と、
    プリセットされた周波数を有する周波数出力信号を生成するように構成された微制御回路と、
    前記プリセットされた周波数に基づいてカウント信号を生成するカウンタと、
    前記カウント信号を受信するとともに、遅延デジタル出力信号を生成するように結合された遅延回路と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成するラッチとを備える半導体構造を有し、
    前記方法は、
    前記設計情報を、データファイルを生成するように変換するステップを含む方法。
  31. 前記データファイルは、GERBERフォーマットを有する、請求項30に記載の方法。
  32. 回路基板上のパッケージングされた半導体デバイスの物理的位置決め情報を含む設計情報を有するデータファイルを受信するステップと、
    前記設計情報に従って前記パッケージングされた半導体デバイスを受けるように構成された前記回路基板を製造するステップと、を含む方法であって、
    前記パッケージングされた半導体デバイスは、
    制御電圧を生成する基準電圧回路と、
    プリセットされた周波数を有する周波数出力信号を生成するように構成された微制御回路と、
    前記プリセットされた周波数に基づいてカウント信号を生成するカウンタと、
    前記カウント信号を受信するとともに、遅延デジタル出力信号を生成するように結合された遅延回路と、
    書き込みコマンドに応答する最初のエッジを有し、かつ前記遅延デジタル出力信号に応答して形成される立ち下がりエッジを有する、パルスを生成するラッチとを備える、方法。
  33. 前記データファイルは、GERBERフォーマットを有する、請求項32に記載の方法。
  34. セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽機器、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに前記回路基板を集積化するステップをさらに含む請求項32に記載の方法。
  35. ハウジングと、
    アンテナと、
    信号を送受信するように前記アンテナに結合されたトランシーバと、
    プロセッサと、
    メモリに結合されるとともに、前記メモリの素子にデータが書き込まれるのを可能にするように、臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを選択的に供給するように構成されたパルス幅生成器と、を備え、前記パルス幅がパルス幅閾値を超えない、装置。
  36. 前記パルス生成器は、少なくとも1つの半導体ダイ内に集積化される、請求項35に記載の装置。
  37. 前記パルス幅は、プロセス、電圧、および温度の予測範囲に実質的に左右されない請求項35に記載のデバイス。
  38. 書き込み信号を受信するステップと、
    前記書き込み信号に応答してメモリのワードラインにパルス信号を供給するステップと、を含む方法であって、
    前記パルス信号は、前記メモリの素子にデータが書き込まれるのを可能にするように、臨界電流を超える印加電流レベルに対応するパルス幅を有するパルスを含む一方で、前記印加電流レベルは、所定の電流閾値を超える電流レベルに対応しない、方法。
  39. 書き込み信号を受信する前記ステップと、前記書き込み信号に応答してメモリのワードラインにパルス信号を供給する前記ステップは、電子デバイス内に集積化されたプロセッサにおいて実行される、請求項38に記載の方法。
  40. 前記所定の電流閾値は、パルス幅微制御回路のパルス幅分解能に関連する追加の電流に加えられる臨界電流を含む、請求項38に記載の方法。
JP2011548395A 2009-02-02 2010-02-02 パルス生成システムおよび方法 Expired - Fee Related JP5442034B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/364,127 US8102720B2 (en) 2009-02-02 2009-02-02 System and method of pulse generation
US12/364,127 2009-02-02
PCT/US2010/022875 WO2010088661A1 (en) 2009-02-02 2010-02-02 System and method of pulse generation

Publications (2)

Publication Number Publication Date
JP2012517050A true JP2012517050A (ja) 2012-07-26
JP5442034B2 JP5442034B2 (ja) 2014-03-12

Family

ID=42105844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011548395A Expired - Fee Related JP5442034B2 (ja) 2009-02-02 2010-02-02 パルス生成システムおよび方法

Country Status (8)

Country Link
US (1) US8102720B2 (ja)
EP (1) EP2392008A1 (ja)
JP (1) JP5442034B2 (ja)
KR (1) KR101370999B1 (ja)
CN (1) CN102301423A (ja)
BR (1) BRPI1007327A2 (ja)
TW (1) TW201129986A (ja)
WO (1) WO2010088661A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8195916B2 (en) * 2009-03-04 2012-06-05 Qualcomm Incorporated Apparatus and method to translate virtual addresses to physical addresses in a base plus offset addressing mode
US8638153B2 (en) 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width
CN103107799B (zh) * 2013-01-15 2015-10-21 深圳市明微电子股份有限公司 一种具备驱动脉冲调节功能的功率管驱动装置
US9762093B2 (en) * 2015-10-29 2017-09-12 Witricity Corporation Controllers for wireless power systems
US9991777B2 (en) * 2016-07-20 2018-06-05 Texas Instruments Incorporated Method and circuitry for generating pulse width modulated signals
US10277435B2 (en) * 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
CN109981084B (zh) * 2017-12-27 2023-06-30 一诺仪器（中国）有限公司 基于fpga的窄脉冲输出系统及方法
US10573370B2 (en) * 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10740262B2 (en) * 2018-12-30 2020-08-11 Proteantecs Ltd. Integrated circuit I/O integrity and degradation monitoring
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11726721B2 (en) 2020-09-09 2023-08-15 Samsung Electronics Co., Ltd. Memory device for adjusting delay on data clock path, memory system including the memory device, and operating method of the memory system
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
CN113721163A (zh) * 2021-08-30 2021-11-30 江苏北斗星通汽车电子有限公司 程控电源的测试脉冲生成方法、系统及电子设备
CN114362727A (zh) * 2021-12-31 2022-04-15 广州星际悦动股份有限公司 脉冲信号调节方法、装置、存储介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334412A (ja) * 1994-06-10 1995-12-22 Fujitsu General Ltd 画像データ転送回路
US6020775A (en) * 1995-07-28 2000-02-01 Micron Technology, Inc. Adjustable timer circuit
JP2001356960A (ja) * 2000-06-16 2001-12-26 Nec Shizuoka Ltd 書き込み制御装置及び書き込み制御方法並びに記録媒体
WO2008098367A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Clock mode determination in a memory system

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165490A (en) * 1977-12-19 1979-08-21 International Business Machines Corporation Clock pulse generator with selective pulse delay and pulse width control
JPH05506230A (ja) * 1990-04-06 1993-09-16 ジーンラブス　テクノロジイズ　インコーポレイテッド Ｃ型肝炎ウイルスエピトープ
KR0166712B1 (ko) * 1991-11-19 1999-03-20 강진구 프로그래머블 펄스폭변조신호발생기
US5404054A (en) * 1992-08-06 1995-04-04 Silicon Systems, Inc. Method and apparatus for controlling programmable hysteresis
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
KR970051393A (ko) * 1995-12-29 1997-07-29 김광호 불휘발성 반도체 메모리 장치의 명령 레지스터
JP3893167B2 (ja) * 1996-04-26 2007-03-14 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5990276A (en) * 1996-05-10 1999-11-23 Schering Corporation Synthetic inhibitors of hepatitis C virus NS3 protease
PL192280B1 (pl) * 1996-10-18 2006-09-29 Vertex Pharma Inhibitory proteaz serynowych, a zwłaszcza proteazy wirusa NS3 zapalenia wątroby C, kompozycja farmaceutyczna i zastosowania
US5994937A (en) * 1996-11-06 1999-11-30 International Business Machines Corporation Temperature and power supply adjusted address transition detector
JP3557059B2 (ja) * 1996-11-27 2004-08-25 富士通株式会社 パルス幅制御装置
JPH10222994A (ja) * 1997-02-06 1998-08-21 Mitsubishi Electric Corp 半導体記憶装置の読み出し電圧制御装置
US6004933A (en) * 1997-04-25 1999-12-21 Cortech Inc. Cysteine protease inhibitors
IL134233A0 (en) * 1997-08-11 2001-04-30 Boehringer Ingelheim Ca Ltd Hepatitis c inhibitor peptide analogues
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
US6323180B1 (en) * 1998-08-10 2001-11-27 Boehringer Ingelheim (Canada) Ltd Hepatitis C inhibitor tri-peptides
US6608027B1 (en) * 1999-04-06 2003-08-19 Boehringer Ingelheim (Canada) Ltd Macrocyclic peptides active against the hepatitis C virus
US6851094B1 (en) * 2000-02-28 2005-02-01 Cadence Design Systems, Inc. Automated method and system for selecting and procuring electronic components used in circuit and chip designs
JP4748911B2 (ja) * 2000-04-05 2011-08-17 シェーリング コーポレイション Ｎ−環状ｐ２部分を含むｃ型肝炎ウイルスの大環状ｎｓ３‐セリンプロテアーゼ阻害剤
RU2002131163A (ru) * 2000-04-19 2004-06-27 Шеринг Корпорейшн (US) Макроциклические ингибиторы ns3-серинпротезы вируса гепатита с, содержащие алкил- и арилаланиновые p2 фрагменты
JP4002712B2 (ja) * 2000-05-15 2007-11-07 スパンション エルエルシー 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
JP4452441B2 (ja) * 2000-07-21 2010-04-21 シェーリング コーポレイション Ｃ型肝炎ウイルスのｎｓ３−セリンプロテアーゼ阻害剤としての新規ペプチド
AR034127A1 (es) * 2000-07-21 2004-02-04 Schering Corp Imidazolidinonas como inhibidores de ns3-serina proteasa del virus de hepatitis c, composicion farmaceutica, un metodo para su preparacion, y el uso de las mismas para la manufactura de un medicamento
MXPA03000627A (es) * 2000-07-21 2004-07-30 Schering Corp Nuevos peptidos como inhibidores de proteasa serina-ns3 del virus de la hepatitis c.
JP2002139565A (ja) * 2000-11-02 2002-05-17 Toshiba Corp レーダ装置
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
MXPA03004299A (es) * 2000-11-20 2004-02-12 Bristol Myers Squibb Co Inhibidores de tripeptido de hepatitis c.
AR031905A1 (es) * 2000-12-12 2003-10-08 Schering Corp Peptidos diarilicos como inhibidores de ns3-serina proteasa en hepatitis de virus c
WO2002048157A2 (en) * 2000-12-13 2002-06-20 Bristol-Myers Squibb Pharma Company Imidazolidinones and their related derivatives as hepatitis c virus ns3 protease inhibitors
US6653295B2 (en) * 2000-12-13 2003-11-25 Bristol-Myers Squibb Company Inhibitors of hepatitis C virus NS3 protease
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US6867185B2 (en) * 2001-12-20 2005-03-15 Bristol-Myers Squibb Company Inhibitors of hepatitis C virus
US6642204B2 (en) * 2002-02-01 2003-11-04 Boehringer Ingelheim International Gmbh Hepatitis C inhibitor tri-peptides
US7091184B2 (en) * 2002-02-01 2006-08-15 Boehringer Ingelheim International Gmbh Hepatitis C inhibitor tri-peptides
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
WO2004043339A2 (en) * 2002-05-20 2004-05-27 Bristol-Myers Squibb Company Substituted cycloalkyl p1' hepatitis c virus inhibitors
ATE503764T1 (de) * 2002-05-20 2011-04-15 Bristol Myers Squibb Co Inhibitoren des hepatitis-c-virus
WO2003099316A1 (en) * 2002-05-20 2003-12-04 Bristol-Myers Squibb Company Heterocyclicsulfonamide hepatitis c virus inhibitors
MY140680A (en) * 2002-05-20 2010-01-15 Bristol Myers Squibb Co Hepatitis c virus inhibitors
JP4192510B2 (ja) * 2002-06-14 2008-12-10 日本電気株式会社 半導体装置
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US7601709B2 (en) * 2003-02-07 2009-10-13 Enanta Pharmaceuticals, Inc. Macrocyclic hepatitis C serine protease inhibitors
WO2004101602A2 (en) * 2003-03-05 2004-11-25 Boehringer Ingelheim International Gmbh Hepatitis c inhibitor peptide analogs
UY28240A1 (es) * 2003-03-27 2004-11-08 Boehringer Ingelheim Pharma Fases cristalinas de un potente inhibidor de la hcv
US7113014B1 (en) * 2003-03-28 2006-09-26 National Semiconductor Corporation Pulse width modulator
EP1636208B1 (en) * 2003-04-11 2012-02-29 Vertex Pharmaceuticals Incorporated Inhibitors of serine proteases, particularly hcv ns3-ns4a protease
US7176208B2 (en) * 2003-04-18 2007-02-13 Enanta Pharmaceuticals, Inc. Quinoxalinyl macrocyclic hepatitis C serine protease inhibitors
US7125845B2 (en) * 2003-07-03 2006-10-24 Enanta Pharmaceuticals, Inc. Aza-peptide macrocyclic hepatitis C serine protease inhibitors
EP2361925A1 (en) * 2003-10-10 2011-08-31 Vertex Pharmaceuticals Incorporated Inhibitors of serine proteases, particularly HCV NS3-NS4A protease
US7126844B2 (en) * 2003-11-30 2006-10-24 Union Semiconductor Technology Corporation Apparatus to improve stability of an MRAM over process and operational variations
DE10359791A1 (de) * 2003-12-19 2005-07-21 Bayer Healthcare Ag Substituierte Thiophene
CN1946718A (zh) * 2004-02-27 2007-04-11 先灵公司 用作丙型肝炎病毒ns3丝氨酸蛋白酶抑制剂的具有环p4′s的新型酮酰胺
JP2007525510A (ja) * 2004-02-27 2007-09-06 シェーリング　コーポレイション Ｃ型肝炎ウイルスｎｓ３セリンプロテアーゼのインヒビターとしての化合物
ATE513844T1 (de) * 2004-08-27 2011-07-15 Schering Corp Acylsulfonamidverbindungen als inhibitoren der ns3-serinprotease des hepatitis-c-virus
US7295057B2 (en) * 2005-01-18 2007-11-13 International Business Machines Corporation Methods and apparatus for characterizing electronic fuses used to personalize an integrated circuit
US7170819B2 (en) * 2005-05-04 2007-01-30 Infineon Technologies Ag Integrated semiconductor memory device for synchronizing a signal with a clock signal
US20070021351A1 (en) * 2005-06-02 2007-01-25 Schering Corporation Liver/plasma concentration ratio for dosing hepatitis C virus protease inhibitor
TWI389908B (zh) * 2005-07-14 2013-03-21 Gilead Sciences Inc 抗病毒化合物類
TW200738742A (en) * 2005-07-14 2007-10-16 Gilead Sciences Inc Antiviral compounds
CN101263156A (zh) * 2005-07-25 2008-09-10 因特蒙公司 C型肝炎病毒复制的新颖大环抑制剂
EP1910341B1 (en) * 2005-08-02 2013-01-02 Vertex Pharmaceuticals Incorporated Inhibitors of serine proteases
US7399758B2 (en) * 2005-09-12 2008-07-15 Meanwell Nicholas A Cyclopropyl fused indolobenzazepine HCV NS5B inhibitors
US7473688B2 (en) * 2005-09-13 2009-01-06 Bristol-Myers Squibb Company Indolobenzazepine HCV NS5B inhibitors
US7772183B2 (en) * 2005-10-12 2010-08-10 Bristol-Myers Squibb Company Hepatitis C virus inhibitors
US7741281B2 (en) * 2005-11-03 2010-06-22 Bristol-Myers Squibb Company Hepatitis C virus inhibitors
US7268589B2 (en) * 2005-12-16 2007-09-11 Actel Corporation Address transition detector for fast flash memory device
US20070200949A1 (en) * 2006-02-21 2007-08-30 Qualcomm Incorporated Rapid tuning in multimedia applications
US7633804B2 (en) * 2008-03-20 2009-12-15 Micron Technology, Inc. Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
US7821840B2 (en) * 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334412A (ja) * 1994-06-10 1995-12-22 Fujitsu General Ltd 画像データ転送回路
US6020775A (en) * 1995-07-28 2000-02-01 Micron Technology, Inc. Adjustable timer circuit
JP2001356960A (ja) * 2000-06-16 2001-12-26 Nec Shizuoka Ltd 書き込み制御装置及び書き込み制御方法並びに記録媒体
WO2008098367A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Clock mode determination in a memory system

Also Published As

Publication number Publication date
KR20110122725A (ko) 2011-11-10
EP2392008A1 (en) 2011-12-07
US8102720B2 (en) 2012-01-24
TW201129986A (en) 2011-09-01
KR101370999B1 (ko) 2014-03-10
JP5442034B2 (ja) 2014-03-12
CN102301423A (zh) 2011-12-28
BRPI1007327A2 (pt) 2018-03-27
WO2010088661A1 (en) 2010-08-05
US20100195379A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5442034B2 (ja) パルス生成システムおよび方法
JP5432385B2 (ja) メモリデバイスを動作させるシステムおよび方法
US20090267649A1 (en) Clock Gating System and Method
KR102516708B1 (ko) 총체적 에너지 관리를 위한 전압 스케일링
US9875209B2 (en) Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation
CN106463165B (zh) 双写字线sram单元
US20130080848A1 (en) System and method of test mode gate operation
CN105579986A (zh) 用于刷新存储器单元的方法和装置
KR101618828B1 (ko) 모바일 디바이스에서 하우스키핑 동작을 개시하는 시스템 및 방법
US8638173B2 (en) System and method of calibrating a phase-locked loop while maintaining lock
KR101810097B1 (ko) 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법
US9671847B2 (en) Semiconductor device employing closed loop and open loop DVFS control and semiconductor system including the same
EP2973577B1 (en) System and method to regulate operating voltage of a memory array
US20160093345A1 (en) Dynamic random access memory timing adjustments

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130918

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees