KR101810097B1 - 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법 - Google Patents

저전력 메모리 동작들을 수행하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101810097B1
KR101810097B1 KR1020167018311A KR20167018311A KR101810097B1 KR 101810097 B1 KR101810097 B1 KR 101810097B1 KR 1020167018311 A KR1020167018311 A KR 1020167018311A KR 20167018311 A KR20167018311 A KR 20167018311A KR 101810097 B1 KR101810097 B1 KR 101810097B1
Authority
KR
South Korea
Prior art keywords
value
mtj storage
values
storage element
write
Prior art date
Application number
KR1020167018311A
Other languages
English (en)
Other versions
KR20160098319A (ko
Inventor
지안 센
류 고 추아-오안
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160098319A publication Critical patent/KR20160098319A/ko
Application granted granted Critical
Publication of KR101810097B1 publication Critical patent/KR101810097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2263—Write conditionally, e.g. only if new data and old data differ

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

방법은, 단일 메모리 클럭 사이클 동안, MTJ(magnetic tunnel junction) 스토리지 엘리먼트에 저장된 제 1 값을 판독하고, 제 1 값을 MTJ 스토리지 엘리먼트에 저장될 제 2 값과 비교하고, 그리고 비교에 기초하여 제 2 값을 MTJ 스토리지 엘리먼트에 선택적으로 기록함으로써, MTJ 스토리지 엘리먼트에서의 메모리 동작을 수행하는 단계를 포함한다.

Description

저전력 메모리 동작들을 수행하기 위한 시스템 및 방법{SYSTEM AND METHOD TO PERFORM LOW POWER MEMORY OPERATIONS}
관련 출원들에 대한 상호-참조
[0001] 본 출원은 2013년 12월 14일자로 출원된 공동 소유의 미국 정규 특허 출원 번호 제14/106,730호로부터의 우선권을 주장하며, 상기 특허 출원의 내용들은 그 전체가 인용에 의해 본원에 명백하게 포함된다.
[0002] 본 개시 내용은 일반적으로 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법에 관한 것이다.
[0003] 기술의 진보들은 더 소형이고 더 강력한 컴퓨팅 디바이스들을 창출해왔다. 예를 들어, 소형이고, 경량이며, 사용자들이 휴대하기 쉬운 휴대용 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인 컴퓨팅 디바이스들이 현재 존재한다. 더 구체적으로, 셀룰러 전화들 및 IP(Internet protocol) 전화들과 같은 휴대용 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 추가로, 많은 이러한 무선 전화들은 그에 포함되는 다른 타입들의 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한, 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 리코더 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화들은 인터넷에 액세스하는데 사용될 수 있는, 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능한 명령들을 프로세싱할 수 있다. 이로써, 이 무선 전화들은 현저한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 무선 전화들과 같은 전자 디바이스들은 MTJ(magnetic tunnel junction) 스토리지 엘리먼트들을 포함할 수 있다. MTJ(magnetic tunnel junction) 스토리지 엘리먼트에서, 기록 동작은 판독 동작보다 더 많은 에너지를 사용할 수 있다. 예를 들어, 45 나노미터(nm) MTJ에서의 단일-비트 기록 동작은 100 나노초(ns) 동안 25 마이크로암페어(uA) 펄스를 사용할 수 있다. 45 nm MTJ에서의 단일-비트 판독 동작은 l ns 동안 l0 uA 펄스 미만을 사용할 수 있다. 따라서, 단일-비트 기록 동작은 단일-비트 판독 동작에서 사용되는 에너지의 250배 초과의 에너지를 사용할 수 있다.
[0005] 하나의 에너지-절약 접근법은 값을 스토리지 위치에 기록하기 위해 (예를 들어, 단지 기록 임계치 전압 초과의) 낮은 기록 전압을 사용하여 기록 동작을 초기에 수행하는 것을 포함한다. 판독 동작은 스토리지 위치로부터 저장된 값을 판독하도록 수행될 수 있다. 기록 값이 저장된 값과 매칭하지 않는다면, 또 다른 기록 동작은 상승된 기록 전압을 사용하여 수행될 수 있다. 이 접근법을 사용하는 것은 초기 저전압 기록 동작이 성공적인 경우 메모리 동작을 수행하는 에너지 소비를 감소시킬 수 있다. 그러나, 초기 저전압 기록 동작이 성공적이지 않으며 추가적인 상승된 기록 동작이 수행되는 경우, 메모리 동작과 연관된 사이클 레이턴시가 발생한다. 사이클 레이턴시는 명령 파이프라인에서의 갭(또는 버블)을 초래할 수 있어서, 성능 비효율성들을 야기한다.
[0006] 저전력 메모리 동작들을 수행하는 시스템들 및 방법들이 개시된다. 본 개시 내용에 따라, MTJ 스토리지 엘리먼트의 메모리 동작은 MTJ 스토리지 엘리먼트로부터 저장된 값을 판독하는 것, 저장된 값을 MTJ 스토리지 엘리먼트에 기록될 기록 값과 비교하는 것, 및 비교에 기초하여 MTJ 스토리지 엘리먼트에 기록 값을 선택적으로 기록하는 것을 포함할 수 있다. 예를 들어, 기록 동작은 단지, 저장된 값이 변경될 것인 경우 수행될 수 있다. 이 접근법을 사용하는 것은 저장된 값을 변경하지 않을 기록 동작들을 수행하기 위해 에너지를 소비하는 것을 회피함으로써 에너지 소비를 감소시킬 수 있다. 추가로, 많아야 하나의 기록 동작이 수행되기 때문에, 설명되는 접근법은 명령 실행 파이프라인에서의 갭들의 초래를 회피할 수 있다.
[0007] 특정 실시예에서, 방법은, 단일 메모리 클럭 사이클 동안, MTJ(magnetic tunnel junction) 스토리지 엘리먼트에 저장된 제 1 값을 판독하고, 제 1 값을 MTJ 스토리지 엘리먼트에 저장될 제 2 값과 비교하고, 그리고 비교에 기초하여 제 2 값을 MTJ 스토리지 엘리먼트에 선택적으로 기록함으로써, MTJ 스토리지 엘리먼트에서의 메모리 동작을 수행하는 단계를 포함한다.
[0008] 또 다른 특정 실시예에서, 장치는, MTJ(magnetic tunnel junction) 스토리지 엘리먼트에 커플링된 회로를 포함한다. 회로는, 단일 메모리 클럭 사이클 동안, MTJ 스토리지 엘리먼트에 저장된 제 1 값을 수신하고, MTJ 스토리지 엘리먼트에 기록될 제 2 값을 수신하고, 제 1 값을 제 2 값과 비교하고, 그리고 비교에 기초하여 MTJ 스토리지 엘리먼트에의 제 2 값의 기록 동작을 선택적으로 인에이블하도록 구성된다.
[0009] 또 다른 특정 실시예에서, 장치는, 제 1 MTJ 스토리지 엘리먼트를 포함하는 MTJ(magnetic tunnel junction) 스토리지 엘리먼트들의 어레이, 멀티플렉서(MUX), MTJ 스토리지 엘리먼트들의 어레이에 그리고 MUX에 커플링된 회로, 및 기록 펄스 생성기를 포함한다. 회로는, 제 1 MTJ 스토리지 엘리먼트에 저장된 제 1 값을 수신하고, 제 1 MTJ 스토리지 엘리먼트에 기록될 제 2 값을 MUX로부터 수신하고, 제 1 값을 제 2 값과 비교하고, 그리고 비교에 기초하여 기록 인에이블 신호를 기록 펄스 생성기에 선택적으로 송신하도록 구성된다.
[0010] 개시되는 실시예들 중 적어도 하나에 의해 제공되는 하나의 특정 이점은 메모리 동작을 수행하는 에너지 소비가 감소될 수 있다는 것이다. 본 개시 내용의 다른 양상들, 이점들 및 특징들은, 다음의 섹션들: 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용 및 청구범위를 포함하는 전체 출원의 검토 후 명백해질 것이다.
[0011] 도 1은 저전력 메모리 동작들을 수행하도록 동작가능한 시스템의 특정 실시예를 예시하기 위한 도면이다.
[0012] 도 2는 저전력 메모리 동작에 대응하는 신호 트레이스들을 예시하기 위한 타이밍도이다.
[0013] 도 3은 저전력 메모리 동작을 수행하는 방법의 특정 실시예를 예시하기 위한 흐름도이다.
[0014] 도 4는 저전력 메모리 동작을 수행하도록 동작가능한 컴포넌트들을 포함하는 디바이스의 블록도이다.
[0015] 도 5는 도 1의 시스템을 포함하는 전자 디바이스들을 제조하기 위한 제조 프로세스의 특정 예시적 실시예의 데이터 흐름도이다.
[0016] 도 1을 참조하면, 저전력 메모리 기록 동작들을 수행하는 시스템의 특정 예시적 실시예가 개시되며, 전반적으로 100으로 표기된다. 시스템(100)은 MTJ 스토리지 엘리먼트들의 어레이(108)를 포함한다. 예를 들어, 시스템(100)은 MRAM(magnetoresistive random-access memory) 디바이스를 포함할 수 있다. MRAM 디바이스는 MTJ 스토리지 엘리먼트들의 어레이(108)를 포함할 수 있다. 각각의 MTJ 스토리지 엘리먼트(예를 들어, 예시적 MTJ 스토리지 엘리먼트(130))는 로직 상태(예를 들어, 로직 0 또는 로직 1)를 저장하도록 구성될 수 있다. 예를 들어, 전류는 MTJ 스토리지 엘리먼트(130)의 고정 자기 층에 대해 MTJ 스토리지 엘리먼트(130)의 자유 자기 층의 자기 모멘트의 배향을 정렬하는데 사용될 수 있다. 자유 자기 층이 고정 자기 층과 동일한 배향을 갖는 경우, MTJ 스토리지 엘리먼트(130)는 평행 상태에 있을 수 있으며, 제 1 저항 값을 가질 수 있다. 제 1 저항 값은 특정 로직 상태(예를 들어, 로직 0)를 표현할 수 있다. 자유 자기 층이 고정 자기 층과 상이한 배향을 갖는 경우, MTJ 스토리지 엘리먼트(130)는 역-평행 상태에 있을 수 있으며, 제 2 저항 값을 가질 수 있다. 제 2 저항 값은 또 다른 특정 로직 상태(예를 들어, 로직 1)를 표현할 수 있다. MTJ 스토리지 엘리먼트(130)가 판독되는 경우, 제 1 저항 값은 특정 로직 상태를 표시하는 제 1 전류 값(또는 제 1 전압 값)에 대응할 수 있으며, 제 2 저항 값은 다른 로직 상태를 표시하는 제 2 전류 값(또는 제 2 전압 값)에 대응할 수 있다.
[0017] MTJ 스토리지 엘리먼트들의 어레이(108)는 MTJ 스토리지 엘리먼트들의 복수의 열들 및 MTJ 스토리지 엘리먼트들의 복수의 행들을 포함할 수 있다. 예를 들어, MTJ 스토리지 엘리먼트(130)는 MTJ 스토리지 엘리먼트들의 제 1 열 및 MTJ 스토리지 엘리먼트들의 제 1 행에 포함될 수 있다. MTJ 스토리지 엘리먼트들의 어레이(108)의 각각의 열은 특정 비트 라인에 대응할 수 있다(예를 들어, 특정 비트 라인을 사용하여 액세스될 수 있음). 예를 들어, MTJ 스토리지 엘리먼트(130)를 포함하는, 제 1 열의 각각의 MTJ 스토리지 엘리먼트는 비트 라인(112)에 커플링될 수 있다. MTJ 스토리지 엘리먼트들의 어레이(108)의 각각의 행은 특정 워드 라인에 대응할 수 있다. 예를 들어, 각각의 MTJ 스토리지 엘리먼트(130)를 포함하는, 제 1 행의 MTJ 스토리지 엘리먼트는 워드 라인(110)에 커플링될 수 있다. 스토리지 엘리먼트들의 어레이(108)의 각각의 MTJ 스토리지 엘리먼트(예를 들어, MTJ 스토리지 엘리먼트(130))는 또한, 도시되는 바와 같이, 소스 라인(114)에 커플링될 수 있다.
[0018] 각각의 비트 라인(예를 들어, 비트 라인(112))은 회로(예를 들어, 감지 AMP(amplifier) 및 비교기(102))에 커플링될 수 있다. 특정 실시예에서, 감지 증폭기 및 비교기(102)는 또한, 멀티플렉서(MUX)(104)에 커플링될 수 있다. MUX(104)는 제 1 입력 및 제 2 입력을 가질 수 있다. MUX(104)는 제어 신호(도시되지 않음)에 기초하여 제 1 입력 또는 제 2 입력을 감지 AMP 및 비교기(102)에 선택적으로 제공하도록 구성될 수 있다. 예를 들어, MUX(104)는 제어 신호가 기록 동작을 표시하는 경우 제 1 입력을 감지 AMP 및 비교기(102)에 제공할 수 있으며, 제어 신호가 판독 동작을 표시하는 경우 제 2 입력을 감지 AMP 및 비교기(102)에 제공할 수 있다. 예시하기 위해, MUX(104)는 제어 신호가 판독 동작을 표시하는 경우 기준 값(REF)(132)을 감지 AMP 및 비교기(102)에 제공할 수 있다. REF(132)는 특정 로직 값(예를 들어, 로직 1)으로 고려되는 최저 저항 값을 표현하는 기준 전압(또는 기준 전류)에 대응할 수 있다. 감지 AMP 및 비교기(102)는 기록 펄스 생성기(106)에 커플링될 수 있다. 기록 펄스 생성기(106)는 소스 라인(114)에 커플링될 수 있다.
[0019] 동작 동안, 제 1 값(120)은 초기에 MTJ 스토리지 엘리먼트(130)에 저장될 수 있다. 예를 들어, MTJ 스토리지 엘리먼트(130)는 특정 로직 상태(예를 들어, 로직 0 또는 로직 1)에 대응하는 특정 저항을 가질 수 있다. 시스템(100)에 커플링된 메모리 제어기는 (예를 들어, 프로세서로부터) 기록 요청을 수신할 수 있다. 기록 요청은 특정화된 메모리 위치(예를 들어, MTJ 스토리지 엘리먼트(130))에 기록될 제 2 값(122)을 포함할 수 있다. 기록 요청에 대한 응답으로, 메모리 제어기는 비트 라인(112) 및 워드 라인(110)을 선택함으로써 MTJ 스토리지 엘리먼트(130)에서의 판독 동작을 개시할 수 있어서, 제 1 전류가 비트 라인(112)과 소스 라인(114) 사이에서 흐르게 한다. 제 1 전류는 MTJ 스토리지 엘리먼트(130)를 통과할 수 있다. 제 1 전류는 (예를 들어, 10 마이크로암페어(uA) 미만의) 제 1 전류 크기를 가질 수 있으며, 제 1 시간 기간(예를 들어, 1 나노초(ns)) 동안 인가될 수 있다. MTJ 스토리지 엘리먼트(130)의 로직 상태(예를 들어, 제 1 값(120))는 MTJ 스토리지 엘리먼트(130)의 특정 저항에 기초하여 결정될 수 있다. 감지 증폭기 및 비교기(102)는 비트 라인(112)으로부터 제 1 값(120)을 수신할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 MTJ 스토리지 엘리먼트(130)를 통과하는 제 1 전류를 수신할 수 있다. 특정 실시예에서, 제 1 전류는 제 1 전압으로 변환될 수 있다. 이 실시예에서, 감지 AMP 및 비교기(102)는 제 1 전압을 수신할 수 있다.
[0020] 메모리 제어기는 또한, 제 2 값(122)을 감지 AMP 및 비교기(102)에 제공할 수 있다. 예를 들어, 메모리 제어기는 제 2 값(122)을 MUX(104)의 제 1 입력에 그리고 기록 동작을 표시하는 제어 신호를 MUX(104)에 제공할 수 있다. MUX(104)는 제어 신호가 기록 동작을 표시한다는 결정에 대한 응답으로 제 2 값(122)을 감지 AMP 및 비교기(102)에 송신할 수 있다. 예를 들어, MUX(104)는 제 2 값(122)에 대응하는 제 2 전류(또는 제 2 전압)를 감지 AMP 및 비교기(102)에 송신할 수 있다.
[0021] 감지 AMP 및 비교기(102)는 제 1 값(120) 및 제 2 값(122)을 비교할 수 있다. 감지 AMP 및 비교기(102)는 비교에 기초하여 MTJ 스토리지 엘리먼트(130)에의 제 2 값(122)의 기록을 선택적으로 인에이블할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 (예를 들어, 로직 0에 대응하는) 제 1 값(120) 및 (예를 들어, 로직 1에 대응하는) 제 2 값(122)이 매칭하지 않는다는 결정에 대한 응답으로 기록 인에이블 신호(126)를 생성할 수 있다. 이러한 경우, 감지 AMP 및 비교기(102)는 기록 인에이블 신호(126)를 기록 펄스 생성기(106)에 송신할 수 있다. 기록 인에이블 신호(126)의 수신에 대한 응답으로, 기록 펄스 생성기(106)는 기록 펄스(124)를 소스 라인(114)에 송신한다. 기록 펄스(124)에 대한 응답으로, 제 2 값(122)은 MTJ 스토리지 엘리먼트(130)에 기록된다. 예를 들어, 소스 라인(114) 및 비트 라인(112)이 세팅될 수 있어서, 제 2 전류가, MTJ 스토리지 엘리먼트(130)의 자유 자기 층의 자기 모멘트의 배향을 반전함으로써 MTJ 스토리지 엘리먼트(130)에 저장된 로직 값을 토글링(예를 들어, "플립")하게 한다. 특정 실시예에서, 비트 라인(112)을 파워 서플라이에 연결시키는 소스 라인(114)을 접지시키는 것, 및 비트 라인(112)과 소스 라인(114) 사이의 제 2 전류를 생성하는 것은 워드 라인(110)이 활성화되는 경우 MTJ 스토리지 엘리먼트(130)에 로직 0을 저장할 수 있다. 이 실시예에서, 비트 라인(112)을 접지시키는 것, 소스 라인(114)을 파워 서플라이에 연결시키는 것, 및 비트 라인(112)과 소스 라인(114) 사이의 제 2 전류를 생성하는 것은 워드 라인(110)이 활성화되는 경우 MTJ 스토리지 엘리먼트(130)에 로직 1을 저장할 수 있다. 제 2 전류는 제 2 전류 크기(예를 들어, 25 uA)를 가질 수 있으며, 제 2 시간 기간(예를 들어, 100 ns) 동안 인가될 수 있다.
[0022] 감지 AMP 및 비교기(102)는 제 1 값(120) 및 제 2 값(122)이 매칭한다는 결정에 대한 응답으로 제 2 값(122)이 MTJ 스토리지 엘리먼트(130)에 기록되게 하는 것을 억제할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 제 1 값(120) 및 제 2 값(122) 둘다가 로직 0 또는 로직 1에 대응한다는 결정에 대한 응답으로 기록 인에이블 신호(126)를 생성하는 것을 억제할 수 있다. 따라서, 감지 AMP 및 비교기(102)는 기록 동작이 MTJ 스토리지 엘리먼트에 저장된 값을 변경하지 않을 상황들에서 기록 전류의 생성을 회피할 수 있다.
[0023] 특정 실시예에서, 메모리 제어기에 의해 개시되는 메모리 동작은 단일 메모리 클럭 사이클 내에서 수행될 수 있다. 예를 들어, 단일 메모리 클럭 사이클 내에서, 감지 AMP 및 비교기(102)는 제 1 값(120)을 수신하고, 제 1 값(120)을 제 2 값(122)과 비교하고, MTJ 스토리지 엘리먼트(130)에 제 2 값(122)을 선택적으로 기록할 수 있다.
[0024] 특정 실시예에서, 감지 AMP 및 비교기(102)는 별개의 감지 AMP 및 비교기를 포함할 수 있다. 이 실시예에서, 감지 AMP는 비트 라인(112)으로부터 제 1 값(120)을 수신할 수 있으며, REF(132)를 수신할 수 있다. 감지 AMP는 제 1 값(120)을 증폭시키고, 증폭된 제 1 값(120)을 비교기에 제공할 수 있다. 비교기는 또한, 제 2 값(122)을 수신할 수 있다. 예를 들어, 메모리 제어기는 제 2 값(122)을 비교기에 제공할 수 있다. 비교기는 제 1 값(120) 및 제 2 값(122)을 비교할 수 있으며, 비교에 기초하여 기록 인에이블 신호(126)를 선택적으로 생성할 수 있다. 예를 들어, 비교기는 제 1 값(120) 및 제 2 값(122)에 대한 XOR(exclusive-or) 연산을 수행할 수 있으며, 여기서, XOR 연산의 결과는 기록 인에이블 신호(126)에 대응한다.
[0025] 특정 실시예에서, 제 1 복수의 값들(예를 들어, "01010100")은 MTJ 스토리지 엘리먼트들의 어레이(108)의 특정 메모리 위치(예를 들어, 특정 워드)에 저장될 수 있다. 프로세서로부터의 기록 요청은 제 2 복수의 값들(예를 들어, "10010100")이 특정 워드에 기록될 것임을 표시할 수 있다. MTJ 스토리지 엘리먼트(130)는 특정 워드의 특정 비트(예를 들어, 제 2 비트)에 대응할 수 있다. 기록 요청에 대한 응답으로, 메모리 제어기는 특정 워드에서의 메모리 동작을 개시할 수 있다. 예를 들어, 메모리 제어기는 워드 라인(110), 및 특정 워드와 연관된 복수의 MTJ 스토리지 엘리먼트들에 대응하는 복수의 비트 라인들(비트 라인(112)을 포함함)을 선택할 수 있다. 감지 AMP 및 비교기(102)는 특정 워드에 저장된 제 1 복수의 값들(예를 들어, "01010100")을 판독할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 제 1 값(120)을 포함하는 제 1 복수의 값들을 복수의 비트 라인들로부터 수신할 수 있다.
[0026] 감지 AMP 및 비교기(102)는 제 1 복수의 값들을 제 2 복수의 값들과 비교할 수 있으며, 비교에 기초하여 대응하는 MTJ 스토리지 엘리먼트에 제 2 복수의 값들 중 하나 또는 그 초과의 제 2 복수의 값들을 선택적으로 기록할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는, 제 1 비트(예를 들어, 0) 및 제 2 비트(예를 들어, 1)에 대응하는 MTJ 스토리지 엘리먼트들에 저장된 로직 값들이 제 1 비트(예를 들어, 1) 및 제 2 비트(예를 들어, 0)에 저장될 로직 값들과 매칭하지 않는다고 결정할 수 있다. 결정에 대한 응답으로, 감지 AMP 및 비교기(102)는 제 1 비트 및 제 2 비트에의 기록을 인에이블할 수 있으며, 나머지 비트들에의 기록을 디스에이블할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 기록 인에이블 신호(126)를 제 1 비트 및 제 2 비트에 대응하는 기록 펄스 생성기(예를 들어, 기록 펄스 생성기(106))에 송신할 수 있으며, 기록 인에이블 신호(126)를 나머지 비트들에 대응하는 기록 펄스 생성기들에 송신하는 것을 억제할 수 있다. 특정 실시예에서, 감지 AMP 및 비교기(102)는, 단일 메모리 클럭 사이클 내에서, 제 1 복수의 값들을 수신하고, 제 2 복수의 값들을 수신하고, 제 1 복수의 값들을 제 2 복수의 값들과 비교하고, 그리고 제 2 복수의 값들 중 하나 또는 그 초과의 제 2 복수의 값들의 기록 동작을 선택적으로 인에이블할 수 있다.
[0027] MTJ 스토리지 엘리먼트에의 기록은 MTJ 스토리지 엘리먼트로부터의 판독보다 더 에너지 집약적일 수 있다. MTJ 스토리지 엘리먼트에 저장된 값이 MTJ 스토리지 엘리먼트에 기록될 값과 매칭하는 경우 MTJ 스토리지 엘리먼트에 기록하는 것을 억제하는 것은 메모리에의 기록 동작들과 연관된 에너지 소비를 감소시킨다. 추가로, 단일 메모리 클럭 사이클 내에서 메모리 동작을 수행하는 것은 단일 메모리 클럭 사이클보다 더 오래 걸리는 메모리 동작으로부터 발생하는 명령 파이프라인에서의 갭을 방지할 수 있다.
[0028] 도 2를 참조하면, 저전력 메모리 동작에 대응하는 신호 트레이스들을 예시하기 위한 타이밍도가 개시되며, 전반적으로 200으로 표기된다. 특정 실시예에서, 타이밍도는 도 1의 시스템(100)에서의 메모리 동작에 대응할 수 있다.
[0029] 타이밍도(200)는 클럭 신호(CLK)(202)를 포함한다. CLK(202)의 하나의 사이클은 메모리 클럭 사이클(예를 들어, 제 1 메모리 클럭 사이클(204) 또는 제 2 메모리 클럭 사이클(224))에 대응한다. 타이밍도(200)는 또한, 판독 신호(206) 및 기록 신호(208)를 포함한다.
[0030] 동작 동안, 메모리 제어기는 도 1을 참조하여 추가로 설명되는 바와 같이, MTJ 스토리지 엘리먼트(예를 들어, MTJ 스토리지 엘리먼트(130))의 판독 동작을 개시할 수 있다. 예를 들어, 메모리 제어기는 제 1 전류가 비트 라인(112)과 소스 라인(114) 사이에 흐르게 하도록 판독 신호(206)를 어서트할 수 있다. 특정 실시예에서, 메모리 제어기는 프로세서로부터의 기록 요청에 대한 응답으로 판독 신호(206)를 생성할 수 있다.
[0031] 예를 들어, 제 1 메모리 클럭 사이클(204) 동안, 판독 신호(206)는 제 1 판독 듀레이션(216) 동안 어서트될 수 있다. 도 2에 예시되는 바와 같이, 제 1 판독 듀레이션(216)은 메모리 클럭 사이클(204)의 전반기(first half) 미만에 대응할 수 있다. 감지 AMP 및 비교기(102)는 제 1 판독 듀레이션(216)의 끝에서 또는 제 1 판독 듀레이션(216)의 거의 끝에서 제 1 값(120)을 수신할 수 있다. 감지 AMP 및 비교기(102)는, 도 1을 참조하여 추가로 설명되는 바와 같이, 제 1 값(120) 및 제 2 값(122)을 비교할 수 있으며, 기록 인에이블 신호(126)를 선택적으로 생성할 수 있다. 예를 들어, 감지 AMP 및 비교기(102)는 제 1 값(120) 및 제 2 값(122)이 매칭하지 않는다는 결정에 대한 응답으로 기록 인에이블 신호(126)를 활성화할 수 있다. 기록 인에이블 신호(126)에 대한 응답으로, 기록 펄스 생성기(106)는 제 2 전류가 비트 라인(112)과 소스 라인(114) 사이에 흐르게 하도록 기록 펄스(124)를 생성할 수 있다. 특정 실시예에서, 기록 신호(208)는 기록 펄스(124)에 대응할 수 있다. 기록 신호(208)는 기록 듀레이션(218) 동안 활성화될 수 있다. 도 2에 예시되는 바와 같이, 기록 듀레이션(218)은 제 1 판독 듀레이션(216)보다 더 길 수 있지만, 제 1 판독 듀레이션(216) 및 기록 듀레이션(218) 둘다는 단일 제 1 메모리 클럭 사이클(204) 동안 발생할 수 있다.
[0032] 또 다른 예로서, 제 2 메모리 클럭 사이클(224) 동안, 메모리 제어기는 MTJ 스토리지 엘리먼트(예를 들어, MTJ 스토리지 엘리먼트(130))에 대한 프로세서로부터의 또 다른 기록 요청에 대한 응답으로 판독 신호(206)를 리어서트할 수 있다. 이전 기록 요청이 단일 제 1 메모리 클럭 사이클(204) 내에서 프로세싱되며, 명령 실행 파이프라인에서의 갭을 초래하지 않기 때문에, 판독 신호(206)는 제 1 메모리 클럭 사이클(204) 이후의 다음 메모리 클럭 사이클(예를 들어, 제 2 메모리 클럭 사이클(224)) 동안 어서트될 수 있다. 판독 신호(206)는 제 2 판독 듀레이션(220) 동안 어서트될 수 있다. 감지 AMP 및 비교기(102)는 MTJ 스토리지 엘리먼트(130)에 의해 저장된 값이 MTJ 스토리지 엘리먼트(130)에 기록될 또 다른 값과 매칭한다고 결정할 수 있다. 결정에 대한 응답으로, 감지 AMP 및 비교기(102)는 제 2 메모리 클럭 사이클(224) 동안 기록 신호(208)를 활성화하지 않을 수 있다.
[0033] 단일 메모리 클럭 사이클 내에서 메모리 동작을 수행하는 것은 단일 메모리 클럭 사이클보다 더 오래 걸리는 메모리 동작으로부터 발생하는 명령 파이프라인에서의 갭을 방지할 수 있다.
[0034] 도 3은 저전력 메모리 동작을 수행하는 방법(300)의 특정 실시예를 예시하기 위한 흐름도이다. 예시적 실시예에서, 방법(300)은 도 1의 시스템(100)에 의해 수행될 수 있다.
[0035] 방법(300)은 302에서, MTJ(magnetic tunnel junction) 스토리지 엘리먼트에 저장된 제 1 값을 판독하는 단계를 포함한다. 예를 들어, 도 1의 감지 AMP 및 비교기(102)는, 도 1을 참조하여 추가로 설명되는 바와 같이, MTJ 스토리지 엘리먼트(130)에 저장된 제 1 값(120)을 판독할 수 있다.
[0036] 방법(300)은 또한, 304에서, 제 1 값을 MTJ 스토리지 엘리먼트에 저장될 제 2 값과 비교하는 단계를 포함한다. 예를 들어, 감지 AMP 및 비교기(102)는, 도 1을 참조하여 추가로 설명되는 바와 같이, 제 1 값(120)을 제 2 값(122)과 비교할 수 있다.
[0037] 방법(300)은 306에서, 비교에 기초하여 MTJ 스토리지 엘리먼트에 제 2 값을 선택적으로 기록하는 단계를 더 포함한다. 단일 메모리 클럭 사이클 동안, 제 1 값이 판독되고, 제 1 값 및 제 2 값이 비교되며, 제 2 값이 선택적으로 기록된다. 예를 들어, 감지 AMP 및 비교기(102)는 도 1을 참조하여 추가로 설명되는 바와 같이, 비교에 기초하여 MTJ 스토리지 엘리먼트(130)에 제 2 값(122)을 선택적으로 기록할 수 있다. 예시하기 위해, 감지 AMP 및 비교기(102)는 제 1 값(120)이 제 2 값(122)과 매칭하지 않는다는 결정에 대한 응답으로 MTJ 스토리지 엘리먼트(130)에 제 2 값(122)을 기록하도록 기록 인에이블 신호(126)를 생성할 수 있다. 감지 AMP 및 비교기(102)는 제 1 값(120) 및 제 2 값(122)이 매칭한다는 결정에 대한 응답으로 기록 인에이블 신호(126)를 생성하는 것을 억제할 수 있다. 감지 AMP 및 비교기(102)는, 도 1-2를 참조하여 추가로 설명되는 바와 같이, 단일 메모리 클럭 사이클 내에서 제 1 값(120)을 판독하고, 제 1 값(120) 및 제 2 값(122)을 비교하고, 그리고 제 2 값(122)을 선택적으로 기록할 수 있다.
[0038] 방법(300)은 MTJ 스토리지 엘리먼트에 저장된 값이 MTJ 스토리지 엘리먼트에 기록될 값과 매칭하는 경우 MTJ 스토리지 엘리먼트에 기록하는 것을 억제할 수 있으며, 그에 의해, 메모리에의 기록 동작들과 연관된 에너지 소비를 감소시킬 수 있다. 추가로, 단일 메모리 클럭 사이클 동안 메모리 동작을 수행하는 것은 명령 파이프라인에서의 갭의 초래를 방지할 수 있다.
[0039] 도 3의 방법(300)은 CPU(central processing unit), FPGA(field-programmable gate array) 디바이스, ASIC(application-specific integrated circuit), 제어기, 또 다른 하드웨어 디바이스, 펌웨어 디바이스 또는 이들의 임의의 결합과 같은 프로세싱 유닛에 의해 개시될 수 있다.
[0040] 도 4를 참조하면, 디바이스의 블록도가 개시되며, 전반적으로 400으로 표기된다. 디바이스(400)(예를 들어, 무선 디바이스)는 메모리(432)에 커플링된, DSP(digital signal processor) 또는 CPU(central processing unit)와 같은 프로세서(410)를 포함한다. 메모리(432)는 도 1의 MTJ 스토리지 엘리먼트들의 어레이(108)를 포함할 수 있다. 디바이스(400)는 또한, 프로세서(410) 및 디스플레이(428)에 커플링된 디스플레이 제어기(426)를 포함한다. CODEC(coder/decoder)(434)은 또한, 프로세서(410)에 커플링될 수 있다. 스피커(436) 및 마이크로폰(438)은 CODEC(434)에 커플링될 수 있다.
[0041] 도 4는 추가로, 무선 제어기(440)가 프로세서(410) 및 안테나(442)에 커플링될 수 있음을 표시한다. 디바이스(400)는 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102) 또는 이들의 결합을 포함할 수 있다. 디바이스(400)는 메모리 제어기(480)를 포함할 수 있다. 메모리 제어기(480)는 실행가능한 명령들(456)을 포함하는 유형의 비-일시적 프로세서 판독가능한 스토리지 매체일 수 있다. 명령들(456)은 동작들, 함수들 및/또는 방법들 중 하나 또는 그 초과의 것들의 성능을 수행 또는 개시하기 위해 메모리 제어기(480) 내의 프로세서와 같은 프로세서에 의해 실행될 수 있다. 특정 실시예에서, 메모리 제어기(480)는 도 1에 대해 설명되는 메모리 제어기에 대응할 수 있다.
[0042] 특정 실시예에서, 프로세서(410), 디스플레이 제어기(426), 메모리(432), CODEC(434), 메모리 제어기(480), MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102) 및 무선 제어기(440)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(422)에 포함된다. 특정 실시예에서, 입력 디바이스(430) 및 파워 서플라이(444)는 시스템-온-칩 디바이스(422)에 커플링된다. 더욱이, 특정 실시예에서, 도 4에서 예시되는 바와 같이, 디스플레이(428), 입력 디바이스(430), 스피커(436), 마이크로폰(438), 안테나(442) 및 파워 서플라이(444)는 시스템-온-칩 디바이스(422)의 외부에 있다. 그러나, 디스플레이(428), 입력 디바이스(430), 스피커(436), 마이크로폰(438), 안테나(442) 및 파워 서플라이(444) 각각은 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스(422)의 컴포넌트에 커플링될 수 있다.
[0043] 설명되는 실시예와 함께, 장치는 제 1 데이터 엘리먼트를 포함하는 복수의 데이터 엘리먼트들을 저장하기 위한 제 1 수단을 포함한다. 예를 들어, 저장하기 위한 제 1 수단은 도 1 또는 도 4의 MTJ 스토리지 엘리먼트들의 어레이(108), 복수의 데이터 엘리먼트들을 저장하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0044] 장치는 또한, 제 1 데이터 엘리먼트에 저장된 제 1 값을 수신하기 위한 제 1 수단을 포함한다. 예를 들어, 수신하기 위한 제 1 수단은 도 1 또는 도 4의 감지 AMP 및 비교기(102), 제 1 값을 수신하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0045] 장치는 제 1 데이터 엘리먼트에 기록될 제 2 값을 멀티플렉서(MUX)로부터 수신하기 위한 제 2 수단을 더 포함한다. 예를 들어, 수신하기 위한 제 2 수단은 도 1 또는 도 4의 감지 AMP 및 비교기(102), 제 2 값을 수신하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0046] 장치는 또한, 제 1 값을 제 2 값과 비교하기 위한 수단을 포함한다. 예를 들어, 비교하기 위한 수단은 도 1 또는 도 4의 감지 AMP 및 비교기(102), 비교하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 결합을 포함할 수 있다.
[0047] 장치는 비교하기 위한 수단으로부터의 결과에 기초하여 기록 인에이블 신호를 기록 펄스를 생성하기 위한 수단에 선택적으로 송신하기 위한 수단을 더 포함한다. 기록 펄스는 제 1 데이터 엘리먼트에의 제 2 값의 기록을 인에이블한다. 예를 들어, 선택적으로 송신하기 위한 수단은 도 1 또는 도 4의 감지 AMP 및 비교기(102), 기록 인에이블 신호를 선택적으로 송신하도록 구성되는 하나 또는 그 초과의 다른 디바이스들 또는 회로들, 또는 이들의 임의의 결합을 포함할 수 있다. 예를 들어, 선택적으로 송신하기 위한 수단은 비교하기 위한 수단으로부터의 결과에 대한 응답으로 제 1 값이 제 2 값과 매칭함을 표시하는 기록 인에이블 신호를 송신하는 것을 억제할 수 있다. 또 다른 예로서, 선택적으로 송신하기 위한 수단은 비교하기 위한 수단으로부터의 결과에 대한 응답으로 제 1 값이 제 2 값과 매칭하지 않음을 표시하는 기록 인에이블 신호를 송신할 수 있다.
[0048] 위에서 개시된 디바이스들 및 기능들은 컴퓨터 판독가능한 매체들 상에 저장되는 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계 및 구성될 수 있다. 일부 또는 모든 이러한 파일들은 이러한 파일들에 기초하여 디바이스들을 제조하기 위한 제조 핸들러들에 제공될 수 있다. 결과적 제품들은, 그 다음, 다이들로 커팅되고 칩들로 패키징되는 웨이퍼들을 포함한다. 그 다음, 칩들은 모바일 폰, 통신 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 또는 컴퓨터를 포함하는 (그러나 이들에 제한되는 것은 아님) 디바이스들에서 이용된다. 도 5는 전자 디바이스 제조 프로세스(500)의 특정한 예시적 실시예를 도시한다.
[0049] 물리적 디바이스 정보(502)는 제조 프로세스(500)에서, 이를테면, 리서치 컴퓨터(506)에서 수신된다. 물리적 디바이스 정보(502)는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)과 같은 반도체 디바이스의 적어도 하나의 물리적 속성을 나타내는 설계 정보를 포함할 수 있다. 예를 들어, 물리적 디바이스 정보(502)는 물리적 파라미터들, 물질 특성들 및 리서치 컴퓨터(506)에 커플링된 사용자 인터페이스(504)를 통해 입력(enter)되는 구조 정보를 포함할 수 있다. 리서치 컴퓨터(506)는 메모리(510)와 같은 컴퓨터 판독가능한 매체에 커플링된, 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(508)를 포함한다. 메모리(510)는, 프로세서(508)로 하여금, 파일 포맷을 따르고 라이브러리 파일(512)을 생성하기 위해 물리적 디바이스 정보(502)를 변환하게 하도록 실행가능한 컴퓨터 판독가능한 명령들을 저장할 수 있다.
[0050] 특정 실시예에서, 라이브러리 파일(512)은 변환된 설계 정보를 포함하는 적어도 하나의 데이터 파일을 포함한다. 예를 들어, 라이브러리 파일(512)은, EDA(electronic design automation) 툴(520)에 사용하기 위해 제공되는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 디바이스를 포함하는 반도체 디바이스들의 라이브러리를 포함할 수 있다.
[0051] 라이브러리 파일(512)은, 메모리(518)에 커플링된, 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(516)를 포함하는 설계 컴퓨터(514)에서 EDA 툴(520)과 함께 사용될 수 있다. EDA 툴(520)은, 설계 컴퓨터(514)의 사용자가 라이브러리 파일(512)의 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 회로를 설계하는 것을 가능하게 하기 위해 메모리(518)에 프로세서 실행가능한 명령들로서 저장될 수 있다. 예를 들어, 설계 컴퓨터(514)의 사용자는 설계 컴퓨터(514)에 커플링된 사용자 인터페이스(524)를 통해 회로 설계 정보(522)를 입력할 수 있다. 회로 설계 정보(522)는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)과 같은 반도체 디바이스의 적어도 하나의 물리적 속성을 나타내는 설계 정보를 포함할 수 있다. 예시하기 위해, 회로 설계 속성은 특정 회로들의 식별 및 회로 설계에서의 다른 엘리먼트들에 대한 관계들, 포지셔닝 정보, 피처 크기 정보, 상호연결 정보, 또는 반도체 디바이스의 물리적 특성을 나타내는 다른 정보를 포함할 수 있다.
[0052] 설계 컴퓨터(514)는, 회로 설계 정보(522)를 포함하는 설계 정보를 파일 포맷을 따르게 변환하도록 구성될 수 있다. 예시하기 위해, 파일 형식은, GDSII(Graphic Data System) 파일 포맷과 같이, 평면의 기하학적 형상들, 텍스트 라벨들, 및 회로 레이아웃에 대한 다른 정보를 계층적 포맷으로 나타내는 데이터베이스 바이너리 파일 포맷을 포함할 수 있다. 설계 컴퓨터(514)는, 다른 회로들 또는 정보와 더불어, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 설명하는 정보를 포함하는, GDSII 파일(526)과 같은 변환된 설계 정보를 포함하는 데이터 파일을 생성하도록 구성될 수 있다. 예시하기 위해, 데이터 파일은, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하고, 또한, SOC(system-on-chip) 내에 추가 전자 회로들 및 컴포넌트들을 포함하는 SOC에 대응하는 정보를 포함할 수 있다.
[0053] GDSII 파일(526)은, GDSII 파일(526)에서의 변환된 정보에 따라, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 제조하기 위한 제조 프로세스(528)에서 수신될 수 있다. 예를 들어, 디바이스 제조 프로세스는 대표적 마스크(532)로서 예시되는, 포토리소그래피 프로세싱에 사용될 마스크들과 같은 하나 또는 그 초과의 마스크들을 생성하기 위해 GDSII 파일(526)을 마스크 제조자(530)에게 제공하는 것을 포함할 수 있다. 마스크(532)는, 테스트되고 대표적 다이(536)와 같은 다이들로 분리될 수 있는 하나 또는 그 초과의 웨이퍼들(534)을 생성하기 위해 제조 프로세스 동안 사용될 수 있다. 다이(536)는 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 디바이스를 포함하는 회로를 포함한다.
[0054] 다이(536)는, 다이(536)가 대표적 패키지(540)로 통합되는 패키징 프로세스(538)에 제공될 수 있다. 예를 들어, 패키지(540)는 SiP(system-in-package) 배열과 같은 단일 다이(536) 또는 다수의 다이들을 포함할 수 있다. 패키지(540)는 JEDEC(Joint Electron Device Engineering Council) 표준들과 같은 하나 또는 그 초과의 표준들 또는 규격들을 따르도록 구성될 수 있다.
[0055] 패키지(540)에 관한 정보는, 이를테면, 컴퓨터(546)에 저장된 컴포넌트 라이브러리를 통해, 다양한 제품 설계자들에게 분배될 수 있다. 컴퓨터(546)는 메모리(550)에 커플링된, 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(548)를 포함할 수 있다. PCB(printed circuit board) 툴은, 사용자 인터페이스(544)를 통해 컴퓨터(546)의 사용자로부터 수신된 PCB 설계 정보(542)를 프로세싱하기 위해, 메모리(550)에 프로세서 실행가능한 명령들로서 저장될 수 있다. PCB 설계 정보(542)는 회로 기판 상의 패키징된 반도체 디바이스의 물리적 포지셔닝 정보를 포함할 수 있고, 패키징된 반도체 디바이스는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 패키지(540)에 대응한다.
[0056] 컴퓨터(546)는, 회로 기판 상의 패키징된 반도체 디바이스의 물리적 포지셔닝 정보뿐만 아니라, 트레이스들 및 비아들과 같은 전기적 연결들의 레이아웃을 포함하는 데이터를 갖는 GERBER 파일(552)과 같은 데이터 파일을 생성하기 위해 PCB 설계 정보(542)를 변환하도록 구성될 수 있으며, 여기서, 패키징된 반도체 디바이스는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 패키지(540)에 대응한다. 다른 실시예들에서, 변환된 PCB 설계 정보에 의해 생성된 데이터 파일은 GERBER 포맷 외의 포맷을 가질 수 있다.
[0057] GERBER 파일(552)은 기판 어셈블리 프로세스(554)에서 수신되며, GERBER 파일(552) 내에 저장되는 설계 정보에 따라 제조된, 대표적 PCB(556)와 같은 PCB들을 생성하는데 사용될 수 있다. 예를 들어, GERBER 파일(552)은 PCB 생산 프로세스의 다양한 단계들을 수행하기 위해 하나 또는 그 초과의 기계들에 업로드될 수 있다. PCB(556)는 대표적 PCA(printed circuit assembly)(558)를 형성하기 위해 패키지(540)를 포함하는 전자 컴포넌트들로 채워질 수 있다.
[0058] PCA(558)는 제품 제조 프로세스(560)에서 수신되고, 제 1 대표적 전자 디바이스(562) 및 제 2 대표적 전자 디바이스(564)와 같은 하나 또는 그 초과의 전자 디바이스들로 통합될 수 있다. 예시적인 비-제한적 예로서, 제 1 대표적 전자 디바이스(562), 제 2 대표적 전자 디바이스(564) 또는 둘다는, 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)이 통합되는, 모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터의 그룹으로부터 선택될 수 있다. 또 다른 예시적인 비-제한적 예로서, 전자 디바이스들(562 및 564) 중 하나 또는 그 초과의 전자 디바이스들은, 모바일 폰들, 핸드헬드 PCS(personal communication systems) 유닛들, 개인용 데이터 보조기들과 같은 휴대용 데이터 유닛들, GPS(global positioning system) 인에이블 디바이스들, 네비게이션 디바이스들, 검침기(meter reading equipment)와 같은 고정 위치 데이터 유닛들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 결합과 같은 원격 유닛들일 수 있다. 도 5는 본 개시 내용의 교시 내용들에 따른 원격 유닛들을 예시하지만, 본 개시 내용은 이러한 예시되는 유닛들에 제한되는 것은 아니다. 본 개시 내용의 실시예들은 메모리 및 온-칩 회로를 포함하는 활성 집적 회로를 포함하는 임의의 디바이스에서 적합하게 사용될 수 있다.
[0059] 시스템(100)(또는 이의 임의의 컴포넌트들, 이를테면, 도 1의 MUX(104), 기록 펄스 생성기(106), 감지 AMP 및 비교기(102), MTJ 스토리지 엘리먼트들의 어레이(108) 또는 이들의 임의의 결합)을 포함하는 디바이스는 예시적 프로세스(500)에서 설명되는 바와 같이, 제조, 프로세싱 및 전자 디바이스로 통합될 수 있다. 도 1-4에 대해 개시되는 실시예들의 하나 또는 그 초과의 양상들은, 다양한 프로세싱 스테이지들에, 이를테면, 라이브러리 파일(512), GDSII 파일(526) 및 GERBER 파일(552) 내에 포함될 뿐만 아니라, 리서치 컴퓨터(506)의 메모리(510), 설계 컴퓨터(514)의 메모리(518), 컴퓨터(546)의 메모리(550), 다양한 스테이지들에서, 이를테면, 기판 어셈블리 프로세스(554)에서 사용되는 하나 또는 그 초과의 다른 컴퓨터들 또는 프로세서들(도시되지 않음)의 메모리에 저장될 수 있으며, 또한, 하나 또는 그 초과의 다른 물리적 실시예들, 이를테면, 마스크(532), 다이(536), 패키지(540), PCA(558), 프로토타입 회로들 또는 디바이스들(도시되지 않음)과 같은 다른 제품들, 또는 이들의 임의의 결합에 통합될 수 있다. 물리적 디바이스 설계로부터 최종 제품으로의 다양한 대표적 생산 스테이지들이 도시되지만, 다른 실시예들에서, 더 적은 스테이지들이 사용될 수 있거나 또는 추가 스테이지들이 포함될 수 있다. 유사하게, 프로세스(500)는 프로세스(500)의 다양한 스테이지들을 수행하는 단일 엔티티에 의해 또는 하나 또는 그 초과의 엔티티들에 의해 수행될 수 있다.
[0060] 당업자들은, 본원에서 개시되는 실시예들과 관련하여 설명되는 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있다는 것을 추가로 인식할 것이다. 다양한 예시적 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 일반적으로 이들의 기능적 관점에서 위에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 프로세서 실행가능한 명령들로 구현되는지는 전체 시스템 상에 부과되는 설계 제약들 및 특정 애플리케이션에 의존한다. 당업자들은 설명되는 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 개시 내용의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다.
[0061] 본원에서 개시되는 실시예들과 관련하여 설명되는 알고리즘 또는 방법의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM(random access memory), 플래시 메모리, ROM(read-only memory), PROM(programmable read-only memory), EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 레지스터들, 하드 디스크, 탈착식(removable) 디스크, CD-ROM(compact disc read-only memory), 또는 당해 기술 분야에 공지된 임의의 다른 형태의 비-일시적 저장 매체에 상주할 수 있다. 예시적 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에서 개별 컴포넌트들로서 상주할 수 있다.
[0062] 개시되는 실시예들의 이전의 설명은 당업자가 개시되는 실시예들을 실시하거나 또는 사용하는 것이 가능하도록 제공된다. 이러한 실시예들에 대한 다양한 수정들은 당업자들에게 쉽게 명백할 것이고, 본원에서 정의된 원리들은 본 개시 내용의 범위를 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 개시 내용은 본원에서 도시되는 실시예들에 제한되는 것으로 의도된 것이 아니라, 다음의 청구항들에 의해 정의되는 원리들 및 신규한 특징들과 일치하는 가능한 가장 넓은 범위를 따를 것이다.

Claims (30)

  1. 방법으로서,
    단일 메모리 클럭 사이클(clock cycle) 동안,
    MTJ(magnetic tunnel junction) 스토리지 엘리먼트(storage element)에 저장된 제 1 값을 판독하고,
    메모리 기록 동작 동안 멀티플렉서(MUX)로부터 로직(logic) 값을 수신하고,
    상기 제 1 값을 상기 로직 값에 비교하고, 그리고
    상기 비교에 기초하여 상기 로직 값을 상기 MTJ 스토리지 엘리먼트에 선택적으로 기록함으로써,
    상기 MTJ 스토리지 엘리먼트에서의 메모리 기록 동작을 수행하는 단계; 및
    상기 MTJ 스토리지 엘리먼트에서 메모리 판독 동작을 수행하는 단계를 포함하고,
    상기 메모리 판독 동작은 상기 MUX로부터 기준 값을 수신하는 것을 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 로직 값은 상기 제 1 값이 상기 로직 값과 매칭하지 않는다는 결정에 응답하여 상기 MTJ 스토리지 엘리먼트에 기록되는, 방법.
  3. 제 1 항에 있어서,
    상기 제 1 값이 상기 로직 값과 매칭한다는 결정에 응답하여 상기 로직 값을 상기 MTJ 스토리지 엘리먼트에 기록하는 것을 억제하는 단계를 더 포함하는, 방법.
  4. 제 1 항에 있어서,
    상기 단일 메모리 클럭 사이클 동안:
    MTJ 스토리지 엘리먼트들의 어레이(array)에 저장된 제 1 복수의 값들을 판독하는 단계 ― 상기 제 1 복수의 값들은 상기 제 1 값을 포함하고, 그리고 상기 MTJ 스토리지 엘리먼트들의 어레이는 상기 MTJ 스토리지 엘리먼트를 포함함 ―;
    상기 제 1 복수의 값들의 각각을 제 2 복수의 값들의 각각에 비교하는 단계 ― 상기 제 2 복수의 값들은 상기 로직 값을 포함하고, 그리고 상기 제 2 복수의 값들은 상기 MTJ 스토리지 엘리먼트들의 어레이에 기록될 것임 ―; 및
    상기 제 1 복수의 값들의 각각을 상기 제 2 복수의 값들의 각각에 비교하는 것에 기초하여 상기 MTJ 스토리지 엘리먼트들의 어레이의 대응하는 MTJ 스토리지 엘리먼트에 상기 제 2 복수의 값들의 각각을 선택적으로 기록하는 단계를 더 포함하는, 방법.
  5. 제 1 항에 있어서,
    제 1 전류를 사용하여 상기 제 1 값을 판독하는 단계 및 제 2 전류를 사용하여 상기 MTJ 스토리지 엘리먼트에 상기 로직 값을 기록하는 단계를 더 포함하고,
    상기 제 2 전류는 상기 제 1 전류보다 더 큰 크기(magnitude)를 갖는, 방법.
  6. 제 1 항에 있어서,
    제 1 시간 기간 동안 상기 제 1 값을 판독하는 단계 및 제 2 시간 기간 동안 상기 MTJ 스토리지 엘리먼트에 상기 로직 값을 기록하는 단계를 더 포함하고,
    상기 제 2 시간 기간은 상기 제 1 시간 기간보다 더 긴, 방법.
  7. 제 1 항에 있어서,
    상기 제 1 값은 상기 단일 메모리 클럭 사이클의 전반기(first half) 내에서 판독되는, 방법.
  8. 장치로서,
    기록 동작 동안 로직 값을 출력하고 그리고 판독 동작 동안 기준 값을 출력하도록 구성되는 멀티플렉서(MUX); 및
    MTJ(magnetic tunnel junction) 스토리지 엘리먼트에 커플링된 회로를 포함하고,
    상기 회로는, 메모리 기록 동작의 단일 메모리 클럭 사이클 동안,
    상기 MTJ 스토리지 엘리먼트에 저장된 제 1 값을 수신하고;
    상기 MUX로부터 상기 로직 값을 수신하고;
    상기 제 1 값을 상기 로직 값에 비교하고; 그리고
    상기 비교에 기초하여 상기 MTJ 스토리지 엘리먼트에의 상기 로직 값의 기록을 선택적으로 인에이블(enable)하도록 구성되는, 장치.
  9. 제 8 항에 있어서,
    상기 회로는, 상기 제 1 값이 상기 로직 값과 매칭하지 않는다는 결정에 응답하여 기록 인에이블 신호를 생성함으로써 기록을 인에이블하도록 추가로 구성되는, 장치.
  10. 제 8 항에 있어서,
    상기 MUX는 상기 기준 값을 수신하도록 구성되는 제 1 입력, 상기 로직 값을 수신하도록 구성되는 제 2 입력, 제어 신호를 수신하도록 구성되는 제 3 입력, 및 출력 값을 출력하도록 구성되는 출력을 포함하고,
    상기 제어 신호는 상기 판독 동작 또는 상기 기록 동작을 표시하도록 구성되고, 그리고 상기 출력 값은 상기 판독 동작을 표시하는 제 1 값을 가지는 상기 제어 신호에 응답하여 상기 기준 값에 대응하고 그리고 상기 출력 값은 상기 기록 동작을 표시하는 제 2 값을 가지는 상기 제어 신호에 응답하여 상기 로직 값에 대응하는, 장치.
  11. 제 10 항에 있어서,
    상기 MUX는 상기 판독 동작을 표시하는 제 1 값을 가지는 상기 제어 신호에 기초하여 메모리 판독 동작 동안 상기 기준 값을 제공하도록 구성되는, 장치.
  12. 제 8 항에 있어서,
    상기 회로는 기록 인에이블 신호를 기록 펄스 생성기에 송신하도록 추가로 구성되고,
    상기 기록 펄스 생성기는 상기 기록 인에이블 신호에 응답하여 상기 MTJ 스토리지 엘리먼트에의 상기 로직 값의 기록을 인에이블하도록 구성되는, 장치.
  13. 제 8 항에 있어서,
    상기 회로는, 상기 단일 메모리 클럭 사이클 동안:
    MTJ 스토리지 엘리먼트들의 어레이에 저장된 제 1 복수의 값들을 수신하고 ― 상기 제 1 복수의 값들은 상기 제 1 값을 포함하고, 그리고 상기 MTJ 스토리지 엘리먼트들의 어레이는 상기 MTJ 스토리지 엘리먼트를 포함함 ―;
    상기 MTJ 스토리지 엘리먼트들의 어레이에 기록될 제 2 복수의 값들을 수신하고 ― 상기 제 2 복수의 값들은 상기 로직 값을 포함함 ―;
    상기 제 1 복수의 값들을 상기 제 2 복수의 값들에 비교하고; 그리고
    상기 제 1 복수의 값들을 상기 제 2 복수의 값들에 비교하는 것에 기초하여 상기 MTJ 스토리지 엘리먼트들의 어레이의 대응하는 MTJ 스토리지 엘리먼트에의 상기 제 2 복수의 값들의 각각의 기록을 선택적으로 인에이블하도록 추가로 구성되는, 장치.
  14. 제 13 항에 있어서,
    상기 제 1 복수의 값들은 상기 단일 메모리 클럭 사이클의 전반기 내에서 수신되는, 장치.
  15. 제 8 항에 있어서,
    상기 회로는 적어도 하나의 반도체 다이로 통합되는, 장치.
  16. 제 8 항에 있어서,
    상기 회로가 통합되는, 모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스를 더 포함하는, 장치.
  17. 제 8 항에 있어서,
    상기 회로는 감지 증폭기 및 비교기를 포함하는, 장치.
  18. 제 8 항에 있어서,
    상기 회로는,
    상기 MTJ 스토리지 엘리먼트에의 상기 로직 값의 기록이 완료된 후에, 상기 MUX로부터 상기 기준 값을 수신하고;
    상기 로직 값을 상기 기준 값에 비교하고; 그리고
    상기 비교에 기초하여 상기 MTJ 스토리지 엘리먼트에의 상기 기준 값의 제 2 기록을 선택적으로 인에이블하도록 추가로 구성되는, 장치.
  19. 장치로서,
    제 1 MTJ(magnetic tunnel junction) 스토리지 엘리먼트를 포함하는 MTJ 스토리지 엘리먼트들의 어레이;
    단일 메모리 클럭 사이클 동안,
    메모리 기록 동작 동안 로직 값을 출력하고, 그리고
    메모리 판독 동작 동안 기준 값을 출력하도록 구성되는 멀티플렉서(MUX);
    상기 MTJ 스토리지 엘리먼트들의 어레이에 그리고 상기 MUX에 커플링된 회로를 포함하고,
    상기 회로는, 상기 메모리 기록 동작 동안,
    상기 제 1 MTJ 스토리지 엘리먼트들에 저장된 제 1 값을 수신하고,
    상기 MUX로부터 상기 로직 값을 수신하고,
    상기 제 1 값을 상기 로직 값에 비교하고,
    상기 비교에 기초하여 기록 인에이블 신호를 기록 펄스 생성기에 선택적으로 송신하도록 구성되고, 그리고
    상기 회로는, 상기 메모리 판독 동작 동안, 상기 MUX로부터 상기 기준 값을 수신하도록 구성되는, 장치.
  20. 제 19 항에 있어서,
    상기 기록 펄스 생성기는 상기 기록 인에이블 신호에 응답하여 상기 MTJ 스토리지 엘리먼트에의 상기 로직 값의 기록을 인에이블하도록 구성되는, 장치.
  21. 제 19 항에 있어서,
    상기 MUX는 상기 메모리 판독 동작 또는 상기 메모리 기록 동작을 표시하는 값을 가지는 제어 신호를 수신하도록 구성되는, 장치.
  22. 제 21 항에 있어서,
    상기 MUX는 상기 제어 신호에 의해 표시되는 상기 메모리 기록 동작에 기초하여 상기 회로에 상기 로직 값을 출력하도록 구성되고, 그리고 상기 MUX는 상기 제어 신호에 의해 표시되는 상기 메모리 판독 동작에 기초하여 기준 값을 출력하도록 구성되는, 장치.
  23. 제 19 항에 있어서,
    상기 회로는 상기 제 1 값이 상기 로직 값과 상이하다는 결정에 응답하여 상기 기록 인에이블 신호를 상기 기록 펄스 생성기에 송신하도록 추가로 구성되는, 장치.
  24. 제 19 항에 있어서,
    상기 회로는 상기 제 1 값이 상기 로직 값과 매칭한다는 결정에 응답하여 상기 기록 인에이블 신호를 상기 기록 펄스 생성기에 송신하는 것을 억제하도록 추가로 구성되는, 장치.
  25. 제 19 항에 있어서,
    상기 회로는, 단일 메모리 클럭 사이클 동안, 상기 제 1 값을 수신하고, 상기 로직 값을 수신하고, 그리고 상기 기록 인에이블 신호를 선택적으로 송신하도록 추가로 구성되는, 장치.
  26. 제 19 항에 있어서,
    상기 회로는,
    상기 MTJ 스토리지 엘리먼트들의 어레이에 저장된 제 1 복수의 값들을 수신하고 ― 상기 제 1 복수의 값들은 상기 제 1 값을 포함함 ―;
    상기 MTJ 스토리지 엘리먼트들의 어레이에 기록될 제 2 복수의 값들을 상기 MUX로부터 수신하고 ― 상기 제 2 복수의 값들은 상기 로직 값을 포함함 ―;
    상기 제 1 복수의 값들을 상기 제 2 복수의 값들에 비교하고; 그리고
    상기 제 1 복수의 값들을 상기 제 2 복수의 값들에 비교하는 것에 기초하여 기록 인에이블 신호들을 복수의 기록 펄스 생성기들에 선택적으로 송신하도록 추가로 구성되는, 장치.
  27. 제 19 항에 있어서,
    상기 MTJ 스토리지 엘리먼트들의 어레이, 상기 MUX, 상기 회로 및 상기 기록 펄스 생성기는 적어도 하나의 반도체 다이로 통합되고, 그리고
    상기 회로는 감지 증폭기 및 비교기를 포함하는, 장치.
  28. 제 19 항에 있어서,
    상기 MTJ 스토리지 엘리먼트들의 어레이, 상기 MUX, 상기 회로 및 상기 기록 펄스 생성기가 통합되는, 모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스를 더 포함하는, 장치.
  29. 장치로서,
    제 1 데이터 엘리먼트를 포함하는 복수의 데이터 엘리먼트들을 저장하기 위한 수단;
    상기 제 1 데이터 엘리먼트에 저장된 제 1 값을 수신하기 위한 수단;
    메모리 기록 동작 동안 멀티플렉서(MUX)로부터 로직 값을 수신하고 그리고 메모리 판독 동작 동안 상기 MUX로부터 기준 값을 수신하기 위한 수단;
    상기 제 1 값을 제 2 값에 비교하기 위한 수단; 및
    상기 비교하기 위한 수단으로부터의 결과에 기초하여 기록 인에이블 신호를 기록 펄스를 생성하기 위한 수단에 선택적으로 송신하기 위한 수단을 포함하고,
    상기 기록 펄스는 상기 제 1 데이터 엘리먼트에의 상기 제 2 값의 기록을 인에이블하는, 장치.
  30. 제 29 항에 있어서,
    상기 저장하기 위한 수단, 상기 제 1 값을 수신하기 위한 수단, 상기 로직 값을 수신하기 위한 수단, 상기 비교하기 위한 수단, 상기 선택적으로 송신하기 위한 수단 및 상기 기록 펄스를 생성하기 위한 수단이 통합되는, 모바일 폰, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛 및 컴퓨터로 구성되는 그룹으로부터 선택되는 디바이스를 더 포함하는, 장치.
KR1020167018311A 2013-12-14 2014-11-26 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법 KR101810097B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/106,730 US9613675B2 (en) 2013-12-14 2013-12-14 System and method to perform low power memory operations
US14/106,730 2013-12-14
PCT/US2014/067756 WO2015088790A1 (en) 2013-12-14 2014-11-26 System and method to perform low power memory operations

Publications (2)

Publication Number Publication Date
KR20160098319A KR20160098319A (ko) 2016-08-18
KR101810097B1 true KR101810097B1 (ko) 2017-12-18

Family

ID=52023700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167018311A KR101810097B1 (ko) 2013-12-14 2014-11-26 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법

Country Status (6)

Country Link
US (1) US9613675B2 (ko)
EP (1) EP3080814B1 (ko)
JP (1) JP6162902B2 (ko)
KR (1) KR101810097B1 (ko)
CN (1) CN105814638B (ko)
WO (1) WO2015088790A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652070B2 (en) * 2013-09-25 2017-05-16 Lenovo (Singapore) Pte. Ltd. Integrating multiple different touch based inputs
KR20150082911A (ko) * 2014-01-08 2015-07-16 삼성전자주식회사 반도체 장치 및 그 제어 방법
JP6765331B2 (ja) * 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
US10043570B1 (en) * 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073756A1 (en) 2007-04-24 2009-03-19 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US8159864B2 (en) 2008-12-08 2012-04-17 Qualcomm Incorporated Data integrity preservation in spin transfer torque magnetoresistive random access memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311893A (en) 1963-08-29 1967-03-28 Sperry Rand Corp Memory organization wherein only new data bits which are different from the old are recorded
US5557572A (en) * 1992-04-24 1996-09-17 Nippon Steel Corporation Non-volatile semiconductor memory device
US5777923A (en) 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5784320A (en) * 1996-09-27 1998-07-21 Intel Corporation Method and apparatus for reducing power consumption in a memory by employing a conditional write controller
US6052305A (en) 1997-08-30 2000-04-18 Hyundai Electronics Industries Co., Ltd. Erasing circuit for a flash memory device having a triple well structure
US5886930A (en) * 1997-09-24 1999-03-23 Emc Corporation Bit interleaving in a memory which uses multi-bit DRAMs
US6052302A (en) 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM
JP3701886B2 (ja) * 2001-04-27 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶回路ブロック及びアクセス方法
US6606262B2 (en) 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
JP2003281899A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体記憶装置とその試験方法
US6693824B2 (en) 2002-06-28 2004-02-17 Motorola, Inc. Circuit and method of writing a toggle memory
US6798688B2 (en) * 2002-11-29 2004-09-28 International Business Machines Corp. Storage array such as a SRAM with reduced power requirements
US6909631B2 (en) 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
JP2006065986A (ja) 2004-08-27 2006-03-09 Fujitsu Ltd 磁気抵抗メモリおよび磁気抵抗メモリ書き込み方法
US7853837B2 (en) * 2004-09-10 2010-12-14 Rambus Inc. Memory controller and method for operating a memory controller having an integrated bit error rate circuit
WO2006104002A1 (ja) 2005-03-29 2006-10-05 Nec Corporation 磁気ランダムアクセスメモリ
US7577017B2 (en) * 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
JP2010033620A (ja) * 2006-10-30 2010-02-12 Renesas Technology Corp 磁性体メモリ
KR100895387B1 (ko) * 2007-10-16 2009-04-30 주식회사 하이닉스반도체 상 변화 메모리 장치
JP5057254B2 (ja) 2008-02-08 2012-10-24 富士電機株式会社 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
KR101411499B1 (ko) * 2008-05-19 2014-07-01 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 관리 방법
KR20090123244A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US20090303776A1 (en) * 2008-06-05 2009-12-10 Texas Instruments Incorporated Static random access memory cell
US7826255B2 (en) 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US7830726B2 (en) 2008-09-30 2010-11-09 Seagate Technology Llc Data storage using read-mask-write operation
US7835175B2 (en) * 2008-10-13 2010-11-16 Mediatek Inc. Static random access memories and access methods thereof
US8111544B2 (en) 2009-02-23 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Programming MRAM cells using probability write
US7916515B2 (en) 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
US8437204B2 (en) * 2009-06-12 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with corresponding row and column control signals
US7936585B2 (en) 2009-07-13 2011-05-03 Seagate Technology Llc Non-volatile memory cell with non-ohmic selection layer
US8432729B2 (en) * 2010-04-13 2013-04-30 Mosaid Technologies Incorporated Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
JP5839048B2 (ja) * 2012-01-12 2016-01-06 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US9202562B2 (en) 2012-04-18 2015-12-01 Advanced Integrated Memory Inc. Method to reduce read error rate for semiconductor resistive memory
US8953388B2 (en) * 2012-08-15 2015-02-10 GlobalFoundries, Inc. Memory cell assembly including an avoid disturb cell
KR20150120557A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090073756A1 (en) 2007-04-24 2009-03-19 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US8159864B2 (en) 2008-12-08 2012-04-17 Qualcomm Incorporated Data integrity preservation in spin transfer torque magnetoresistive random access memory

Also Published As

Publication number Publication date
CN105814638A (zh) 2016-07-27
WO2015088790A1 (en) 2015-06-18
CN105814638B (zh) 2019-07-09
JP2016540336A (ja) 2016-12-22
EP3080814A1 (en) 2016-10-19
KR20160098319A (ko) 2016-08-18
JP6162902B2 (ja) 2017-07-12
US9613675B2 (en) 2017-04-04
EP3080814B1 (en) 2020-11-18
US20150170727A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
US9455013B2 (en) System and method to trim reference levels in a resistive memory
CN105393308B (zh) 使用在锁存器中存储的测试码的感测放大器偏移电压减小
US8446753B2 (en) Reference cell write operations at a memory
US9153307B2 (en) System and method to provide a reference cell
KR101425121B1 (ko) 자기 터널 접합에 인가될 전류의 방향을 제어하기 위한 시스템 및 방법
JP5728604B2 (ja) ローカル電流シンクを有するメモリデバイス
US8693272B2 (en) Sensing circuit
KR101810097B1 (ko) 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법
US9196341B2 (en) Memory device having a local current sink

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant