CN105393308B - 使用在锁存器中存储的测试码的感测放大器偏移电压减小 - Google Patents

使用在锁存器中存储的测试码的感测放大器偏移电压减小 Download PDF

Info

Publication number
CN105393308B
CN105393308B CN201480041239.1A CN201480041239A CN105393308B CN 105393308 B CN105393308 B CN 105393308B CN 201480041239 A CN201480041239 A CN 201480041239A CN 105393308 B CN105393308 B CN 105393308B
Authority
CN
China
Prior art keywords
test
sense amplifier
code
bit line
latches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480041239.1A
Other languages
English (en)
Other versions
CN105393308A (zh
Inventor
J·P·金
T·金
S·金
D·D·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105393308A publication Critical patent/CN105393308A/zh
Application granted granted Critical
Publication of CN105393308B publication Critical patent/CN105393308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Engineering (AREA)

Abstract

一种电路包括响应于存储测试码的多个锁存器的多个晶体管。该电路进一步包括耦合至数据单元并且耦合至感测放大器的第一位线。该电路还包括耦合至参考单元并且耦合至感测放大器的第二位线。来自该多个晶体管的集合的电流经由第一位线被施加于数据单元。该多个晶体管的集合是基于测试码来确定的。该电路还包括耦合至第一位线和第二位线的测试模式参考电路。

Description

使用在锁存器中存储的测试码的感测放大器偏移电压减小
相关申请的交叉引用
本申请要求共同拥有的于2013年7月22日提交的美国非临时专利申请号13/947,144的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及感测放大器电压偏移的表征和补偿。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。这些无线电话也可包括存储器设备，诸如用于存储器存储的自旋转移矩磁阻随机存取存储器(STT-MRAM)。
STT-MRAM内的每一数据单元可由流经磁性隧道结(MTJ)器件的自旋极化电流来编程。例如，当切换电流流经MTJ器件时，MTJ器件的自由层的磁矩方向可相对于MTJ器件的钉扎层的磁矩方向而改变(例如，从平行状态到反平行状态)。如与自由层的方向与钉扎层的方向平行时的较低电阻相比，当自由层的方向与钉扎层的方向反平行时，MTJ器件可具有较高电阻。自由层的方向的改变可对应于数据单元的逻辑值从逻辑“0”改变为逻辑“1”。
在读操作期间读取(即，感测)数据的逻辑值时，感测放大器中各器件的工艺变动可能导致关联于数据单元的数据分支与关联于参考单元的参考分支之间的偏移电压。该偏移电压可能减小数据单元与参考单元之间的感测余裕并且可能由此在将对应于数据单元的输出电压与对应于参考单元的输出电压进行比较时造成误差。
概述
公开了用于减小感测放大器中的电压偏移的方法和装置。存储器系统可以扫描遍历多个代码并且监视感测放大器针对每一代码的输出以确定补偿感测放大器中的电压偏移的特定代码(例如，偏移补偿码)。例如，在测试模式期间，与数据单元相关联的第一位线可以耦合至第一电阻器并且与参考单元相关联的第二位线可以耦合至具有与第一电阻器基本相等的电阻的第二电阻器。每一代码可以改变(例如，增大或减小)传播通过这些位线之一的电流量，而同时基本恒定的电流传播通过另一位线。比较器可以将测试数据电压与测试参考电压进行比较以确定特定代码，该特定代码导致测试数据电压从小于测试参考电压增大至大于测试参考电压，从而产生跨测试数据电压和测试参考电压基本相等的状态的转变。测试数据电压可以与第一电阻器的电阻乘以传播通过第一位线的电流成比例，并且测试参考电压可以与第二电阻器的电阻乘以传播通过第二位线的电流成比例。响应于确定特定代码，存储器系统可以通过将第一位线耦合至数据单元并且通过将第二位线耦合至参考单元而进入感测模式。该特定代码可被用于在第一位线处生成补偿(例如，减小)感测操作期间感测放大器中的电压偏移的电流。
在一特定实施例中，一种电路包括响应于存储测试码的多个锁存器的多个晶体管。该电路进一步包括耦合至数据单元并且耦合至感测放大器的第一位线。该电路还包括耦合至参考单元并且耦合至感测放大器的第二位线。来自多个晶体管的集合电流经由第一位线被施加于数据单元。该多个晶体管的集合是基于测试码来确定的。该电路还包括耦合至第一位线和第二位线的测试模式参考电路。
在另一特定实施例中，一种方法包括向耦合至多个晶体管的多个锁存器提供测试码。该方法还包括经由第一位线将来自该多个晶体管的集合的电流施加于位单元。该多个晶体管的集合是基于测试码来确定的。该测试码是基于在测试模式中在感测放大器的操作期间提供的感测放大器的输出来确定的。
在另一特定实施例中，一种设备包括用于锁存测试码的装置。该设备还包括用于基于锁存着的测试码来向第一位线提供电流以读取位单元的装置。该测试码是基于在测试模式中在感测放大器的操作期间提供的感测放大器的输出来确定的。
由所公开的实施例中的至少一个实施例提供的一个特定优点为，减少在将对应于数据单元的输出电压与对应于参考单元的输出电压进行比较时出现的误差。例如，感测放大器的电压偏移(例如，由于制造期间的工艺变动)可被移除或减小。减小电压偏移可以在感测放大器将对应于数据单元的输出电压与对应于参考单元的输出电压进行比较时导致较少误差。
本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是能操作用于减小或消除感测操作期间的电压偏移的存储器系统的特定解说性实施例的框图；
图2是能操作用于减小或消除感测操作期间的电压偏移的存储器系统的特定解说性实施例的电路图；
图3是测试模式期间的存储器系统的特定解说性实施例的时序图；
图4是能操作用于向多个锁存器提供偏移补偿码的存储器系统的特定解说性实施例的框图；
图5是用于减小或消除感测操作期间的电压偏移的方法的特定解说性实施例的流程图；
图6是包括具有偏移补偿电路的存储器的无线设备的框图；以及
图7是用于制造包括具有偏移补偿电路的存储器的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
参照图1，示出了能操作用于减小或消除感测操作期间的电压偏移的存储器系统100的特定解说性实施例。存储器系统100包括感测放大器101、测试模式控制电路102、多个锁存器104、测试模式参考电路108、数据单元112、以及参考单元122。感测放大器101包括修整电路106、参考电流源107、以及比较器140。
作为解说性、非限定性示例，数据单元112可以是磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、自旋转移矩磁阻随机存取存储器(STT-MRAM)、铁电式随机存取存储器(FRAM)、或电阻式随机存取存储器(ReRAM)内的存储器单元。例如，数据单元112可以是非易失性存储器内的存储器单元。数据单元112包括基于可编程电阻的存储器元件。在一特定实施例中，基于可编程电阻的存储器元件包括磁性隧道结(MTJ)器件。基于可编程电阻的存储器元件的电阻可以基于经由提供给基于可编程电阻的存储器元件的电流(例如，写电流)而被写入到基于可编程电阻的存储器元件的数据值。参考单元122包括基于参考电阻的存储器元件。
测试模式控制电路102可被配置成响应于接收到使能信号而将测试码103提供给多个锁存器104。例如，可以通过将测试码103串行地移位到多个锁存器104中来将测试码103提供给多个锁存器104。为了解说，测试码103可以经由扫描输入被提供给多个锁存器104。在一特定实施例中，测试模式控制电路102可以向多个锁存器104提供一系列测试码以确定感测放大器101的特性。例如，如以下解说的，测试模式控制电路102可以向多个锁存器104提供一系列测试码以确定感测放大器101中的组件的制造工艺变动的程度。测试码103可以包括逻辑1值和逻辑0值。例如，如参照图2解释的，多个锁存器104可以对应于多个D型触发器(DFF)。测试码103的每一位可以被移位至对应的DFF。例如，逻辑0位(例如，低电压信号)或逻辑1位(例如，高电压信号)可被移位至多个锁存器104中的DFF中。
修整电路106可被配置成基于测试码103来调整(例如，减小或增大)提供给第一位线110的电流量。修整电路106可以包括基于测试码103来选择性地调整提供给第一位线110的电流量的多个晶体管，如参照图2更详细地描述的。例如，修整电路106可以包括基于来自多个锁存器104的输出来选择性地激活的负反馈晶体管和负载晶体管。(测试码103中的)具有低逻辑值的每一位可被提供给对应的锁存器，并且对应的锁存器可以激活修整电路106中对应的晶体管以增大提供给第一位线110的电流量。另外，具有高逻辑电平值的每一位可被提供给对应的锁存器，并且对应的锁存器可以停用修整电路106中对应的晶体管以减小提供给第一位线110的电流量。因此，提供给第一位线110的电流量基于测试码103的值。
参考电流源107可以包括被配置成向第二位线120提供电流的至少一个负反馈晶体管和至少一个负载晶体管。在一特定实施例中，参考电流源107可以向第二位线120提供基本恒定的电流。
比较器140可被配置成基于数据电压和参考电压来确定数据单元112的逻辑值。例如，数据电压可以对应于经由第一位线110施加于比较器140的第一输入端的电压，并且参考电压可以对应于经由第二位线120施加于比较器140的第二输入端的电压。当数据电压小于参考电压时，数据单元112的逻辑值可对应于第一值(即，逻辑“0”值)。当数据电压大于参考电压时，数据单元112的逻辑值可对应于第二值(即，逻辑“1”值)。
测试模式参考电路108包括第一测试模式电阻器134和第二测试模式电阻器138。在一特定实施例中，第一测试模式电阻器134可以具有基本等于第二测试模式电阻器138的电阻的电阻。存储器系统100还包括第一开关115和第二开关125。在存储器系统100在感测模式中的操作期间，第一开关115可被配置成经由第一位线110将感测放大器101耦合至数据单元112，从而将第一测试模式电阻器134与感测放大器101隔离。在存储器系统100在测试模式中的操作期间，第一开关115可被配置成经由第一位线110将感测放大器101耦合至第一测试模式电阻器134，从而将数据单元112与感测放大器101隔离。以类似的方式，在存储器系统100在感测模式中的操作期间，第二开关125可被配置成经由第二位线120将感测放大器101耦合至参考单元122，从而将第二测试模式电阻器138与感测放大器101隔离。在存储器系统100在测试模式中的操作期间，第二开关125可被配置成经由第二位线120将感测放大器101耦合至第二测试模式电阻器138，从而将参考单元122与感测放大器101隔离。
在测试模式中的操作期间，存储器系统100可以调整由修整电路106生成的电流以补偿可能存在于感测放大器101中的电压偏移。例如，在测试模式中，第一开关115可以将第一位线110耦合至第一测试模式电阻器134，并且第二开关125可以将第二位线120耦合至第二测试模式电阻器138，从而将第一和第二测试模式电阻器134、138分别耦合至感测放大器101的输入端。结果，数据单元112和参考单元122可以与感测放大器101电隔离。
不同的测试码103可被提供给多个锁存器104。结果，可以针对每个测试码103激活修整电路106中不同的晶体管集合，从而导致不同的电流经由第一位线110被提供给第一测试模式电阻器134。对于提供给第一测试模式电阻器134的每个电流，对应的测试数据电压可被生成并且经由第一位线110被提供给比较器140的第一输入端。在测试模式中，基本恒定的电流可以经由参考电流源107被提供给第二测试模式电阻器138。结果，基本恒定的测试参考电压可被生成并且经由第二位线120被提供给比较器140的第二输入端。比较器140的输出(例如，感测放大器输出信号)可被提供给测试模式控制电路102。测试模式控制电路102可以存储使比较器140的输出翻转的测试码103(例如，偏移补偿码)。例如，比较器140的输出可以在测试数据电压从小于测试参考电压增大至大于测试参考电压从而发生跨测试数据电压和测试参考电压基本相等的状态的转变时翻转。在另一特定实施例中，偏移补偿码可以对应于在生成基本上等于测试参考电压的测试数据电压时不使比较器140的输出翻转的测试代码103。例如，偏移补偿码可以对应于导致测试数据电压小于测试参考电压的第一测试码，其中第二测试码(例如，一系列被扫描的测试码中的下一测试码)将导致测试数据电压从小于测试参考电压增大至大于测试参考电压。因此，偏移补偿码可以对应于在被提供给多个锁存器104时使修整电路106生成基本上补偿感测放大器101中的电压偏移的偏移电流的代码。例如，偏移电流可以对应于被提供给第一测试模式电阻器134的电流，该电流使测试数据电压基本上等于测试参考电压。在一特定实施例中，偏移补偿码可以存储在多个锁存器104中。
在确定偏移补偿码之后，存储器系统100可以进入感测模式。在存储器系统100在感测模式中的操作期间，第一开关115可以将第一位线110耦合至数据单元112，并且第二开关125可以将第二位线120耦合至参考单元122，从而将数据单元112和参考单元122分别耦合至感测放大器101的输入端。结果，第一和第二测试模式电阻器134、138可以与感测放大器101电隔离。
在测试模式中确定的偏移补偿码可以被提供给(例如，串行地移位到)多个锁存器104。多个锁存器104可以向修整电路106中的晶体管集合提供对应的电压信号以产生与使测试数据电压基本上等于测试参考电压的电流基本类似的电流(例如，偏移电流)。该偏移电流可经由第一位线110被提供给数据单元112。数据电压可以基于该偏移电流以及数据单元112中基于可编程电阻的存储器元件的电阻来生成。参考电压可以基于参考单元122中基于参考电阻的存储器元件的电阻以及经由第二位线120提供的电流来生成。比较器140可以将数据电压与参考电压进行比较以确定数据单元112的逻辑值。
将领会，存储器系统100可以移除或减小由于感测放大器101中的组件的制造工艺变动而引起的电压偏移。例如，使用测试码103来改变(例如，增大或减小)提供给数据单元112的电流可以消除或减小可能原本存在的电压偏移。在存储器系统100在感测模式中的操作期间，可以使用测试模式期间确定的偏移补偿码来减小或消除由于感测放大器101中的组件的制造工艺变动而引起的任何电压偏移。例如，测试模式控制电路102可以扫描遍历不同的测试码103，直至偏移补偿码被确定。存储器系统100可以随后切换至感测模式，并且测试模式控制电路102可以将偏移补偿码应用于多个锁存器104以减小感测放大器101中的电压偏移。
尽管修整电路106被描绘为改变提供给数据单元112的电流以消除或减小电压偏移，但是将领会，在另一实施例中，修整电路可以改变提供给参考单元122的电流并且数据电流源可以实质上向数据单元112提供电流以消除或减小电压偏移。
参照图2，示出了能操作用于减小或消除感测操作期间的电压偏移的存储器系统200的特定解说性实施例。存储器系统200包括感测放大器201、测试模式控制电路202、多个锁存器204、测试模式参考电路208、数据单元212、以及参考单元222。感测放大器201、测试模式控制电路202、多个锁存器204、测试模式参考电路208、数据单元212、以及参考单元222可以分别对应于图1的感测放大器101、图1的测试模式控制电路102、图1的多个锁存器104、图1的测试模式参考电路108、图1的数据单元112、以及图1的参考单元122并且可以按基本相似的方式操作。
数据单元212包括基于可编程电阻的存储器元件213和存取晶体管215。基于可编程电阻的存储器元件213可以耦合到存取晶体管215的漏极，且存取晶体管215的源极可以耦合到接地。在一特定实施例中，基于可编程电阻的存储器元件213包括磁性隧道结(MTJ)器件。基于可编程电阻的存储器元件213的电阻可以基于经由提供给基于可编程电阻的存储器元件213的电流(例如，写电流)而被写入到基于可编程电阻的存储器元件213的数据值。作为解说性的非限定性示例，数据单元212可以是磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)或自旋转移矩磁阻随机存取存储器(STT-MRAM)内的存储器单元。
参考单元222包括基于参考电阻的存储器元件223和存取晶体管225。基于参考电阻的存储器元件223可以耦合到存取晶体管225的漏极，且存取晶体管225的源极可以耦合到接地。在一特定实施例中，存取晶体管215、225是n型金属氧化物半导体(NMOS)晶体管，并且存取晶体管215、225的栅极耦合至公共的使能线。
测试模式控制电路202可被配置成响应于接收到使能信号而将测试码提供给多个锁存器204。例如，可以通过将测试码串行地移位到多个锁存器204中来将测试码提供给多个锁存器204。为了解说，测试码可以经由扫描输入被提供给多个锁存器204。测试码可以包括逻辑1值和逻辑0值。在一特定实施例中，包括在多个锁存器204中的每个锁存器可以对应于D型触发器(DFF)。例如，多个锁存器204可以包括第一DFF 242、第二DFF 244、第三DFF246、以及第四DFF 248。每个DFF 242-248可以响应于测试码的相应位。例如，逻辑0位(例如，低电压信号)或逻辑1位(例如，高电压信号)可被移位至每个DFF 242-248中。
感测放大器201包括修整电路206和比较器240。修整电路206可以包括多个晶体管。例如，修整电路206可以包括第一负反馈晶体管252、第二负反馈晶体管254、第三负反馈晶体管256、以及第四负反馈晶体管258。每个负反馈晶体管252-258可以是p型金属氧化物半导体(PMOS)晶体管并且可以响应于相应DFF 242-248的输出信号P[0]-P[3]。例如，第一负反馈晶体管252可以响应于第一DFF 242输出低电压信号(例如，逻辑0值)而导通，并且可以响应于第一DFF 242输出高电压信号(例如，逻辑1值)而停用。其余的负反馈晶体管254-258可以响应于其余DFF 244-248的输出按基本上相似的方式操作。在一特定实施例中，每个负反馈晶体管252-258可以具有不同的特性(例如，宽度、长度、阈值电压等)以响应于导通而生成不同的电流。例如，第一负反馈晶体管252可以传导第一电流，第二负反馈晶体管254可以传导大于第一电流的第二电流，第三负反馈晶体管256可以传导大于第二电流的第三电流，等等。
修整电路206还可以包括第一负载晶体管262、第二负载晶体管264、第三负载晶体管266、以及第四负载晶体管268。每个负载晶体管262-268可以是PMOS晶体管并且可以响应于经由耦合至每个负载晶体管262-268的栅极的第一使能线290被施加于每个负载晶体管262-268的栅极的负载使能信号。例如，响应于负载使能信号具有低电压电平，可以为每个负载晶体管262-268启用导通。在所解说的实施例中，修整电路206与数据分支210(例如，耦合至数据单元212的第一位线)相关联。在另一实施例中，修整电路206可以与参考分支220(例如，耦合至参考单元222的第二位线)相关联。
感测放大器201还可以包括第一钳位晶体管214、第二钳位晶体管224、第五负反馈晶体管260、以及第五负载晶体管270。在一特定实施例中，第五负反馈晶体管260和第五负载晶体管270是PMOS晶体管并且与参考分支220相关联。在一特定实施例中，第一钳位晶体管214和第二钳位晶体管224是NMOS晶体管。第二使能线292可以耦合至第一钳位晶体管214的栅极和第二钳位晶体管224的栅极。第一钳位晶体管214可以耦合至修整电路206并且第二钳位晶体管224可以耦合至第五负载晶体管270。第一使能线290还可以耦合至第五负载晶体管270的栅极。数据电压可以在第一钳位电阻器214的漏极处生成。在感测模式中的操作期间，数据电压与从修整电路206生成的总电流和基于可编程电阻的存储器元件213的电阻成比例。此外，在感测模式中的操作期间，参考电压可以在第二钳位电阻器224的漏极处生成，该参考电压与在参考分支220处生成的电流成比例。比较器240可被配置成基于数据电压和参考电压来确定数据单元212的逻辑值。例如，响应于感测放大器使能信号(SAE)，比较器240可将数据电压与参考电压进行比较。当数据电压小于参考电压时，数据单元212的逻辑值可对应于第一值(即，逻辑“0”值)。当数据电压大于参考电压时，数据单元212的逻辑值可对应于第二值(即，逻辑“1”值)。
测试模式参考电路208包括第一选择晶体管232、第一测试模式电阻器234、第二选择晶体管236、以及第二测试模式电阻器238。在一特定实施例中，第一和第二选择晶体管232、236是NMOS晶体管。第一测试模式电阻器234的第一端子可以耦合至接地，并且第一测试模式电阻器234的第二端子可以耦合至第一选择晶体管232的源极。第一选择晶体管232的漏极可以耦合到第一钳位晶体管214的源极。第二测试模式电阻器238的第一端子可以耦合至接地，并且第二测试模式电阻器238的第二端子可以耦合至第二选择晶体管236的源极。第二选择晶体管236的漏极可以耦合到第二钳位晶体管224的源极。第一测试模式电阻器234和第二测试模式电阻器238可以具有基本上相等的电阻。
在存储器系统200在测试模式中的操作期间，存储器系统200可以调整由修整电路206生成的电流以补偿可能存在于感测放大器201中的电压偏移。例如，在测试模式中，可以经由第三使能线294将低电压信号施加于第一读取选择晶体管216和第二读取选择晶体管226的栅极，从而分别将数据单元212和参考单元222与感测放大器201隔离。另外，可以将高电压信号施加于第一和第二选择晶体管232、236的栅极，该第一和第二选择晶体管232、236可以分别将第一和第二测试模式电阻器234、238电耦合至感测放大器201。
不同的测试码可被提供给多个锁存器204。可以针对每个测试码激活不同的晶体管252-258的集合，从而导致不同的电流被提供给第一测试模式电阻器234。对于提供给第一测试模式电阻器234的每个电流，对应的测试数据电压可被生成并且经由数据分支210被提供给比较器240。在测试模式中，基本恒定的电流可以经由第五负反馈晶体管260和第五负载晶体管270被提供给第二测试模式电阻器238。结果，基本恒定的测试参考电压可被生成并且经由参考分支220被提供给比较器240。
比较器240的输出(SAO)可被提供给测试模式控制电路202。测试模式控制电路202可以存储使比较器240的输出翻转的测试码(例如，偏移补偿码)。例如，比较器240的输出可以在测试数据电压从小于测试参考电压增大至大于测试参考电压从而发生跨测试数据电压和测试参考电压基本相等的状态的转变时翻转。在另一特定实施例中，偏移补偿码可以对应于在生成基本上等于测试参考电压的测试数据电压时不使比较器140的输出翻转的测试码103。例如，偏移补偿码可以对应于导致测试数据电压小于测试参考电压的第一测试码，其中第二测试码(例如，一系列被扫描的测试码中的下一测试码)将导致测试数据电压从小于测试参考电压增大至大于测试参考电压。因此，偏移补偿码可以对应于在被提供给多个锁存器204时使修整电路206生成基本上补偿感测放大器201中的电压偏移的偏移电流的代码。例如，偏移电流可以对应于被提供给第一测试模式电阻器234的电流，该电流使测试数据电压基本上等于测试参考电压。在一特定实施例中，偏移补偿码可以存储在多个锁存器204中。在另一特定实施例中，偏移补偿码可以存储在诸如参照图4描述的一次性可编程存储器中。在又一实施例中，偏移补偿码可以存储在诸如参照图4描述的第二磁阻随机存取存储器(MRAM)单元阵列中。例如，数据单元212可以被包括在第一MRAM单元阵列中，并且第二MRAM单元阵列可以是毗邻第一MRAM单元阵列的备用的MRAM单元阵列。
在确定偏移补偿码之后，存储器系统200可以进入感测模式。在存储器系统200在感测模式中的操作期间，可以经由第四使能线296将低电压信号施加于第一和第二选择晶体管232、236的栅极，从而将第一测试模式参考电路208与感测放大器201隔离。另外，可以将高电压信号施加于第一和第二读取选择晶体管216、226的栅极，该第一和第二读取选择晶体管216、226可以分别将基于可编程电阻的存储器元件213和基于参考电阻的存储器元件223电耦合至感测放大器201。
如果偏移补偿码存储在一次性可编程存储器或者第二MRAM阵列中，则偏移补偿码可以被提供给(例如，转移到)多个锁存器204。偏移补偿码可被提供给多个锁存器204以使所选择的负反馈晶体管252-258能够产生与使测试数据电压基本上等于测试参考电压的电流基本类似的电流(例如，偏移电流)。该偏移电流可经由数据分支210被提供给基于可编程电阻的存储器元件213。数据电压可以基于该偏移电流以及基于可编程电阻的存储器元件213的电阻来生成。参考电压可以根据基于参考电阻的存储器元件223的电阻以及经由参考分支220提供的电流来生成。比较器240可以将数据电压与参考电压进行比较以确定数据单元212的逻辑值。
将领会，存储器系统200可以移除或减小由于感测放大器201中的组件的制造工艺变动而引起的电压偏移。例如，使用测试码来改变(例如，增大或减小)提供给基于可编程电阻的存储器元件213的电流可以消除或减小可能原本存在的电压偏移。在存储器系统200在感测模式中的操作期间，可以使用测试模式期间确定的偏移补偿码来减小或消除由于感测放大器201中的组件的制造工艺变动而引起的任何电压偏移。例如，测试模式控制电路202可以扫描遍历不同的测试码，直至偏移补偿码被确定。存储器系统200可以随后切换至感测模式，并且测试模式控制电路202可以将偏移补偿码应用于多个锁存器204以减小感测放大器201中的电压偏移。
参照图3，测试模式期间的存储器系统的特定解说性实施例的时序图300。例如，时序图300可以对应于图1的存储器系统100、图2的存储器系统200、或其任何组合。为了便于解释，将参照图2的存储器系统200来解释时序图300。
时序图300包括第一轨迹310、第二轨迹320、第三轨迹330、第四轨迹340、第五轨迹350、第六轨迹360、以及第七轨迹370。第一轨迹310对应于第一DFF 242的第一输出信号P[0]的电压电平，第二轨迹320对应于第二DFF244的第二输出信号P[1]的电压电平，并且第三轨迹330对应于第三DFF 246的第三输出信号P[2]的电压电平。第四轨迹340对应于感测使能信号(SAE)的电压电平。第五轨迹350和第六轨迹360分别对应于测试参考电压和测试数据电压。第七轨迹370对应于感测放大器输出(SAO)。
当第一输出信号P[0]具有低电压电平并且其余输出信号P[1]、P[2]具有高电压电平时(例如，当第一负反馈晶体管252被激活并且第二和第三负反馈晶体管254、256被停用时)，测试数据电压具有低于测试参考电压的电压电平。在此情景(例如，测试码“011”)期间，当感测放大器使能信号(SAE)具有高电压电平时，感测放大器输出(SAO)保持不变(例如，不翻转)。
当第二输出信号P[1]具有低电压电平并且输出信号P[0]、P[2]具有高电压电平时(例如，当第二负反馈晶体管254被激活并且第一和第三负反馈晶体管252、256被停用时)，测试数据电压增大。然而，测试数据电压保持在低于测试参考电压的电压电平上。在此情景(例如，测试码“101”)期间，当感测放大器使能信号(SAE)具有高电压电平时，感测放大器输出(SAO)保持不变(例如，不翻转)。
当第三输出信号P[2]具有低电压电平并且输出信号P[0]、P[1]具有高电压电平时(例如，当第三负反馈晶体管256被激活并且第一和第二负反馈晶体管252、254被停用时)，测试数据电压增大至高于测试参考电压的电压电平。在此情景(例如，测试码“110”)期间，当感测使能信号(SAE)具有高电压电平时，感测放大器输出(SAO)翻转。例如，感测放大器输出(SAO)可以在测试数据电压从小于测试参考电压增大至大于测试参考电压从而发生跨测试数据电压和测试参考电压基本相等的状态的转变时翻转。因此，偏移补偿码可以对应于在被提供给多个锁存器204时使第三负反馈晶体管256激活并且使第一和第二负反馈晶体管252、254停用从而生成基本上补偿感测放大器201中的电压偏移的偏移电流的代码(例如，测试码“110”)。
在一特定实施例中，测试模式控制电路202可以执行对不同测试码的线性扫描以确定偏移补偿码。例如，测试模式控制电路202可以用低二进制码(例如，测试码“000”)来初始化并且使测试码递增单个二进制值(或多个二进制值)直至偏移补偿码被确定。替换地，测试模式控制电路202可以用高二进制码(例如，测试码“111”)来初始化并且使测试码递减单个二进制值(或多个二进制值)直至偏移补偿码被确定。用低二进制码来初始化和用高二进制码来初始化可以导致两个不同的偏移补偿码。因此，测试码“110”可以对应于在用低二进制码初始化时的偏移补偿码，并且测试码“101”可以对应于在用高二进制码初始化时的偏移补偿码。在另一特定实施例中，测试模式控制电路202可以执行对不同测试码的非线性扫描以确定偏移补偿码。作为非限定性示例，测试模式控制电路202可以用低二进制码与高二进制码之间的二进制码(例如，测试码“100”)来初始化并且选择性地递增和递减测试码直至偏移补偿码被确定。
在一特定实施例中，每个负反馈晶体管252-258可以具有在激活之际使基本上相等的电流能够传播通过每个负反馈晶体管252-258的基本上相似的特性(例如，相似的大小)。在另一实施例中，每个负反馈晶体管252-258可以具有在激活之际使不同电流能够传播通过每个负反馈晶体管252-258的不同特性，并且负反馈晶体管252-258的相对大小可以对应于测试码中的相应位的“有效性”。例如，用于第二输出信号P[1]的晶体管大小可以是用于第一输出信号P[0]的晶体管大小的两倍，并且用于第三输出信号P[2]的晶体管大小可以是用于第二输出信号P[1]的晶体管大小的两倍，等等。第一负反馈晶体管252可以实现第一电流的传播，并且第二负反馈晶体管254可以实现具有大于第一电流的幅值的第二电流的传播，等等。
参照图4，示出了能操作用于向多个锁存器提供偏移补偿码的存储器系统400的特定解说性实施例。存储器系统400包括多个锁存器204、感测放大器201、行解码器404、列解码器406、写电路系统408、以及第一数据阵列410。在一特定实施例中，存储器系统400可以包括用于存储偏移补偿码的一次性可编程(OTP)存储器412。在另一特定实施例中，存储器系统400可以包括用于存储偏移补偿码的第二数据阵列414。
行解码器404和列解码器406被配置成接收地址和命令(以下称为指令402)以从第一数据阵列410中的数据单元读取数据或者将数据写入第一数据阵列410中的数据单元。例如，行解码器404和列解码器406可以接收指令402以将数据写入第一存储器阵列410中的图2的数据单元212。行解码器404可以标识第一存储器阵列410中数据单元212所位于的特定行，并且列解码器404可以标识第一存储器阵列410中数据单元212所位于的特定列。响应于标识出特定行和列，写电路系统408可以将数据写入数据单元212。例如，写电路系统408可以向基于可编程电阻的存储器元件213提供写电流以将逻辑“1”或逻辑“0”写入数据单元112。
行解码器404和列解码器406还可以接收指令402以从数据单元212读取数据。在通电序列(例如，测试模式)期间，存储器系统400可以确定偏移补偿码以减小由于感测放大器201中的组件的制造工艺变动而引起的电压偏移。例如，以与参照图1-2的存储器系统100-200所描述的方式基本类似的方式，不同的测试码可被提供给多个锁存器204以确定使感测放大器201的输出翻转的测试码(例如，偏移补偿码)。感测放大器201的输出可以在测试数据电压从小于测试参考电压增大至大于测试参考电压从而发生跨测试数据电压和测试参考电压基本相等的状态的转变时翻转。在一特定实施例中，偏移补偿码可以存储在OTP存储器412中。在另一特定实施例中，偏移补偿码可以存储在第二数据阵列414中。
在存储器系统400在感测模式中的操作期间，偏移补偿码可以从OTP存储器412或第二数据阵列414提供给多个锁存器204以使所选择的负反馈晶体管能够产生与使测试数据电压基本上等于测试参考电压的电流基本类似的电流(例如，偏移电流)。例如，偏移补偿码可以从OTP存储器412或从第二数据阵列414串行地移位到多个锁存器204中。该偏移电流可被提供给基于可编程电阻的存储器元件213。数据电压可以基于该偏移电流以及基于可编程电阻的存储器元件213的电阻来生成。参考电压可被生成。例如，参考电压可以基于图2的基于参考电阻的存储器元件223的电阻。比较器可以将数据电压与参考电压进行比较以确定数据单元212的逻辑值。
参照图5，示出了用于减小或消除感测操作期间的电压偏移的方法500的特定解说性实施例。方法500可由图1的存储器系统100、图2的存储器系统200、图4的存储器系统400、或者其任何组合来执行。
方法500包括在502向耦合至多个晶体管的多个锁存器提供测试码。例如，在图1中，偏移补偿码可以被提供给(例如，串行地移位到)多个锁存器104。多个锁存器104可以向修整电路106中的晶体管集合提供对应的电压信号以产生与使测试数据电压基本上等于测试参考电压的电流基本类似的电流(例如，偏移电流)。
在504，来自该多个晶体管的集合的电流可经由第一位线被施加于位单元。例如，在图1中，该多个晶体管的集合可以经由第一位线110向数据单元112提供偏移电流。数据电压可以基于该偏移电流以及数据单元112中基于可编程电阻的存储器元件的电阻来生成。参考电压可以基于参考单元122中基于参考电阻的存储器元件的电阻以及经由第二位线120提供的电流来生成。比较器140可以将数据电压与参考电压进行比较以确定数据单元112的逻辑值。该多个晶体管的集合可以基于测试码来确定。例如，在图2中，特定的DFF242-248可以基于偏移补偿码来向对应的晶体管252-258提供低电压信号。偏移补偿码可以取决于感测放大器在测试模式中的操作期间所提供的感测放大器的输出。例如，在图3中，偏移补偿码可以对应于使感测放大器输出(SAO)翻转的代码，如第七轨迹370中所解说的。
在一特定实施例中，方法500可以包括在测试模式中的操作期间在一次性可编程存储器中存储偏移补偿码。例如，在图4中，偏移补偿码可以存储在OTP存储器412中。方法500还可以包括在感测模式中的操作期间将偏移补偿码转移到多个锁存器。例如，在图4中，偏移补偿码可以从OTP存储器412转移(例如，串行地移位)到多个锁存器204。
在一特定实施例中，方法500可以包括在测试模式中的操作期间在磁阻随机存取存储器(MRAM)单元阵列中存储偏移补偿码。例如，在图4中，偏移补偿码可以存储在第二数据阵列414中。方法500还可以包括在感测模式中的操作期间将偏移补偿码转移到多个锁存器。例如，在图4中，偏移补偿码可以从第二数据阵列414转移(例如，串行地移位)到多个锁存器204。
在一特定实施例中，方法500可以包括在多个锁存器中存储偏移补偿码。例如，在图2中，偏移补偿码可以存储在多个锁存器204中。
在一特定实施例中，可以在测试模式中的操作期间通过扫过多个测试码并且监视感测放大器的输出来确定偏移补偿码。例如，在图1中，测试模式控制电路102可以扫过多个测试码并且监视感测放大器101的输出以确定哪个测试码导致输出翻转。在扫掠操作期间，测试模式控制电路102可以使用具有低值的测试码来初始化并且递增该测试码直至感测放大器101的输出翻转。替换地，测试模式控制电路102可以使用具有高值的测试码来初始化并且递减该测试码直至感测放大器101的输出翻转。在又一实施例中，测试模式控制电路102可以使用具有特定值的测试码来初始化并且选择性地递增和/或递减该测试码直至感测放大器101的输出翻转。
方法500可以移除或减小由于感测放大器101中的组件的制造工艺变动而引起的电压偏移。例如，使用测试码来改变(例如，增大或减小)提供给数据单元112的电流可以消除或减小可能原本存在的电压偏移。在存储器系统100在感测模式中的操作期间，可以使用测试模式期间确定的偏移补偿码来减小或消除由于感测放大器101中的组件的制造工艺变动而引起的任何电压偏移。例如，测试模式控制电路102可以扫描遍历不同的测试码103，直至偏移补偿码被确定。存储器系统100可以随后切换至感测模式，并且测试模式控制电路102可以将偏移补偿码应用于多个锁存器104以减小感测放大器101中的电压偏移。
参照图6，描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为600。无线通信设备600包括耦合到存储器632的处理器610(诸如数字信号处理器(DSP))。无线通信设备600可以包括具有偏移补偿电路的存储器664。在一解说性实施例中，具有偏移补偿电路的存储器664可以对应于图1的存储器系统100、图2的存储器系统200、图4的存储器系统400、或其任何组合。
存储器632可以是存储计算机可执行指令656的非瞬态计算机可读介质，该计算机可执行指令656可由处理器610(例如，计算机)执行以使处理器610向耦合至多个晶体管的多个锁存器提供测试码。例如，计算机可执行指令656可以包括用于向具有偏移补偿电路的存储器664内部的多个锁存器提供测试码的指令。另外，存储器632可以包括被用作包括偏移补偿码存储的代码存储658的部分。
图6还示出了耦合至处理器610和显示器628的显示控制器626。编码器/解码器(CODEC)634也可耦合至处理器610。扬声器636和话筒638可被耦合至CODEC 634。
图6指示无线控制器640可被耦合至处理器610和无线天线642。在一特定实施例中，处理器610、具有偏移补偿电路的存储器664、显示控制器626、存储器632、CODEC 634、以及无线控制器640被包括在系统级封装或片上系统设备622中。在一特定实施例中，输入设备630和电源644被耦合至片上系统设备622。此外，在一特定实施例中，如图6中所解说的，显示器628、输入设备630、扬声器636、话筒638、无线天线642和电源644在片上系统设备622的外部。然而，显示器628、输入设备630、扬声器636、话筒638、无线天线642和电源644中的每一者可耦合至片上系统设备622的组件，诸如接口或控制器。
尽管图6解说了无线设备600的特定实施例，但是一个或多个存储器(例如，具有偏移补偿电路的存储器664)可被集成在其它电子设备中，包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
结合所述实施例，公开了一种可包括用于锁存测试码的装置的装备。例如，该用于锁存测试码的装置可以包括图1的多个锁存器104、图2的多个锁存器204、图6的被编程以执行指令656的处理器610、图6的具有偏移补偿电路的存储器664、用于锁存测试码的一个或多个其他设备、电路、模块或指令。
该装备还包括用于基于锁存着的测试码来向第一位线提供电流以读取位单元的装置。例如，该用于提供电流的装置可以包括图1的修整电路106、图2的修整电路206、图6的被编程以执行指令656的处理器610、图6的具有偏移补偿电路的存储器664、用于提供电流的一个或多个其他设备、电路、模块或指令。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图7描绘了电子设备制造过程700的特定解说性实施例。
物理器件信息702在制造过程700处(诸如在研究计算机706处)被接收。物理器件信息702可包括表示半导体器件的至少一个物理性质的设计信息，该半导体器件诸如是包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的半导体器件。例如，物理器件信息702可包括经由耦合至研究计算机706的用户接口704输入的物理参数、材料特性、以及结构信息。研究计算机706包括耦合至计算机可读介质(诸如存储器710)的处理器708，诸如一个或多个处理核。存储器710可存储计算机可读指令，其可被执行以使处理器708将物理器件信息702转换成遵循某一文件格式并生成库文件712。
在一特定实施例中，库文件712包括至少一个包括经转换的设计信息的数据文件。例如，库文件712可包括被提供与电子设计自动化(EDA)工具720联用的半导体器件的库，该半导体器件包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合。
库文件712可在设计计算机714处与EDA工具720协同使用，设计计算机714包括耦合至存储器718的处理器716，诸如一个或多个处理核。EDA工具720可作为处理器可执行指令被存储在存储器718处以使得设计计算机714的用户能够设计库文件712的电路，该电路包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合。例如，设计计算机714的用户可经由耦合至设计计算机714的用户接口724来输入电路设计信息722。电路设计信息722可包括表示半导体器件的至少一个物理性质的设计信息，该半导体器件诸如是包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的器件。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体设备的物理性质的其他信息。
设计计算机714可被配置成转换设计信息(包括电路设计信息722)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。除了其他电路或者信息之外，设计计算机714还可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的信息的GDSII文件726。为了解说，数据文件可包括与片上系统(SOC)相对应的信息，该SOC包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合，并且在该SOC内还包括附加电子电路和组件。
GDSII文件726可以在根据GDSII文件726中的经转换信息来制造图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的制造过程728处接收。例如，设备制造过程可包括将GDSII文件726提供给掩模制造商730以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模732。掩模732可在制造过程期间被用于生成一个或多个晶片734，晶片734可被测试并被分成管芯，诸如代表性管芯736。管芯736包括包含图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的电路。
管芯736可被提供给封装过程738，其中管芯736被纳入到代表性封装740中。例如，封装740可包括单个管芯736或多个管芯，诸如系统级封装(SiP)安排。封装740可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装740的信息可诸如经由存储在计算机746处的组件库被分发给各产品设计者。计算机746可包括耦合至存储器750的处理器748，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器750处以处理经由用户接口744从计算机746的用户接收的PCB设计信息742。PCB设计信息742可包括经封装半导体器件在电路板上的物理定位信息，与封装740相对应的经封装半导体器件包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合。
计算机746可被配置成转换PCB设计信息742以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件752，其中经封装的半导体器件对应于封装740，封装740包括图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合。在其他实施例中，由经变换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件752可在板组装过程754处被接收并且被用于创建根据GERBER文件752内存储的设计信息来制造的PCB，诸如代表性PCB 756。例如，GERBER文件752可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 756可填充有电子组件(包括封装740)以形成代表性印刷电路组装件(PCA)758。
PCA 758可在产品制造过程760处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备762和第二代表性电子设备764。作为解说性的非限定性示例，第一代表性电子设备762、第二代表性电子设备764、或者这两者可选自下组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机，其中集成了图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合。作为另一解说的非限定性示例，电子设备762和764中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图7解说了根据本公开的教导的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括包含存储器和片上电路系统的有源集成电路系统的任何设备中。
如解说性过程700中描述的，包括图1的电路100、图1的存储器系统100的组件、图2的存储器系统200的组件、图4的存储器系统400的组件、或其任何组合的器件可以被制造、处理以及集成到电子设备中。关于图1-6公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件712、GDSII文件726、以及GERBER文件752内，以及被存储在研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各个阶段(诸如在板组装工艺754处)使用的一个或多个其他计算机或处理器的存储器(未示出)处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模732、管芯736、封装740、PCA 758、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程700可由单个实体或由执行过程700的各个阶段的一个或多个实体来执行。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质耦合至处理器以使该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (24)

1.一种用于减小感测放大器中的电压偏移的电路，包括：
包括在感测放大器中的响应于存储测试码的多个锁存器的多个晶体管，其中所述多个晶体管是基于所述测试码来控制的；
耦合至数据单元并且耦合至所述感测放大器的第一位线，其中由所述多个晶体管确定的电流经由所述第一位线被施加于所述数据单元；
耦合至参考单元并且耦合至所述感测放大器的第二位线；
耦合至所述第一位线和所述第二位线的测试模式参考电路，所述测试模式参考电路被配置成向所述感测放大器提供至少一个测试电压；以及
测试模式控制电路，所述测试模式控制电路被配置成向所述多个锁存器提供一系列测试码以确定所述感测放大器的特性；
其中所述测试模式控制电路确定偏移补偿码，其中所述偏移补偿码对应于所述一系列测试码中的特定测试码，并且其中所述特定测试码使所述感测放大器的输出改变状态，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流。
2.如权利要求1所述的电路，其特征在于，所述测试码包括逻辑1值和逻辑0值，并且其中所述逻辑0值中的每一个逻辑0值触发所述多个晶体管中仅耦合至所述第一位线的一晶体管的导通。
3.如权利要求1所述的电路，其特征在于，所述测试模式参考电路包括：
经由第一选择晶体管耦合至所述第一位线的第一测试模式电阻器；以及
经由第二选择晶体管耦合至所述第二位线的第二测试模式电阻器，其中所述第一测试模式电阻器和所述第二测试模式电阻器具有基本上相等的电阻；
其中在测试模式中的操作期间，所述一系列测试码中的每个测试码对应于提供给所述第一测试模式电阻器的不同电流。
4.如权利要求3所述的电路，其特征在于，所述数据单元和所述参考单元在所述测试模式中的操作期间与所述感测放大器隔离。
5.如权利要求3所述的电路，其特征在于，所述测试码是基于所述测试模式中的操作期间所述感测放大器的输出来确定的。
6.如权利要求1所述的电路，其特征在于，所述电路集成在至少一个半导体管芯中。
7.如权利要求1所述的电路，其特征在于，进一步包括选自下组的设备：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，在所选设备中集成了所述感测放大器。
8.如权利要求1所述的电路，其特征在于，所述数据单元是磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、自旋转移矩磁阻随机存取存储器(STT-MRAM)、铁电式随机存取存储器(FRAM)、或电阻式随机存取存储器(ReRAM)中一者内的存储器单元。
9.一种用于减小感测放大器中的电压偏移的方法，包括：
向耦合至包括在感测放大器中的多个晶体管的多个锁存器提供测试码，其中所述多个晶体管是基于所述测试码来控制的；以及
经由第一位线将由所述多个晶体管确定的电流施加于位单元，
其中在测试模式中的操作期间通过扫过多个测试码并且监视所述感测放大器的输出来确定偏移补偿码，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流。
10.如权利要求9所述的方法，其特征在于，所述测试码是通过将所述测试码串行地移位到所述多个锁存器中来提供给所述多个锁存器的。
11.如权利要求9所述的方法，其特征在于，进一步包括在所述多个锁存器中存储所述偏移补偿码。
12.如权利要求9所述的方法，其特征在于，进一步包括：
在所述测试模式中的操作期间在一次性可编程存储器中存储所述偏移补偿码；以及
在感测模式中的操作期间将所述偏移补偿码转移到所述多个锁存器。
13.如权利要求9所述的方法，其特征在于，进一步包括：
在所述测试模式中的操作期间在磁阻随机存取存储器(MRAM)单元阵列中存储所述偏移补偿码；以及
在感测模式中的操作期间将所述偏移补偿码转移到所述多个锁存器。
14.如权利要求9所述的方法，其特征在于，向所述多个锁存器提供所述测试码是由集成到电子设备中的处理器来执行的。
15.一种用于减小感测放大器中的电压偏移的装备，包括：
用于锁存测试码的装置；以及
用于基于所述测试码来向第一位线提供电流以读取位单元的装置，其中所述用于向第一位线提供电流的装置包括在所述感测放大器中，
其中在测试模式中的操作期间通过扫过多个测试码并且监视所述感测放大器的输出来确定偏移补偿码，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流。
16.如权利要求15所述的装备，其特征在于，进一步包括用于向所述用于锁存的装置提供所述测试码的装置，其中所述测试码是通过将所述测试码串行地移位到所述用于锁存的装置中来提供给所述用于锁存的装置的。
17.如权利要求15所述的装备，其特征在于，进一步包括选自下组的设备：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，所选设备中集成有所述用于锁存测试码的装置和所述用于提供电流的装置。
18.一种计算机可读存储介质，其包括在由处理器执行时使得所述处理器执行以下动作的指令：
向耦合至包括在感测放大器中的多个晶体管的多个锁存器提供测试码，其中所述多个晶体管是基于所述测试码来控制的；
其中所述多个晶体管基于所述测试码响应于从所述多个锁存器接收到信号而经由第一位线将电流施加于位单元，
其中在测试模式中的操作期间通过扫过多个测试码并且监视所述感测放大器的输出来确定偏移补偿码，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流。
19.如权利要求18所述的计算机可读存储介质，其特征在于，所述测试码是通过将所述测试码串行地移位到所述多个锁存器中来提供给所述多个锁存器的。
20.如权利要求18所述的计算机可读存储介质，其中，所述处理器被集成到选自下组的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
21.一种用于减小感测放大器中的电压偏移的方法，包括：
接收表示半导体器件的至少一个物理性质的设计信息，所述半导体器件包括：
包括在感测放大器中的响应于存储测试码的多个锁存器的多个晶体管，其中所述多个晶体管是基于所述测试码来控制的；
耦合至数据单元并且耦合至所述感测放大器的第一位线，其中由所述多个晶体管确定的电流经由所述第一位线被施加于所述数据单元；
耦合至参考单元并且耦合至所述感测放大器的第二位线；
耦合至所述第一位线和所述第二位线的测试模式参考电路，所述测试模式参考电路被配置成向所述感测放大器提供至少一个测试电压；以及
测试模式控制电路，所述测试模式控制电路被配置成向所述多个锁存器提供一系列测试码以确定所述感测放大器的特性；
其中所述测试模式控制电路确定偏移补偿码，其中所述偏移补偿码对应于所述一系列测试码中的特定测试码，并且其中所述特定测试码使所述感测放大器的输出改变状态，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流；
转换所述设计信息以遵循文件格式；以及
生成包括经转换的设计信息的数据文件。
22.如权利要求21所述的方法，其特征在于，所述数据文件包括GDSII格式。
23.如权利要求21所述的方法，其特征在于，所述数据文件包括GERBER格式。
24.一种用于减小感测放大器中的电压偏移的方法，包括：
用于向耦合至包括在感测放大器中的多个晶体管的多个锁存器提供测试码的步骤，其中所述多个晶体管是基于所述测试码来控制的；以及
用于经由第一位线将由包括在所述感测放大器中的所述多个晶体管确定的电流施加于位单元的步骤，
其中在测试模式中的操作期间通过扫过多个测试码并且监视所述感测放大器的输出来确定偏移补偿码，并且
其中所述偏移补偿码用于在所述第一位线处生成补偿感测操作期间所述感测放大器中的电压偏移的电流。
CN201480041239.1A 2013-07-22 2014-07-08 使用在锁存器中存储的测试码的感测放大器偏移电压减小 Active CN105393308B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/947,144 US9140747B2 (en) 2013-07-22 2013-07-22 Sense amplifier offset voltage reduction
US13/947,144 2013-07-22
PCT/US2014/045689 WO2015013023A2 (en) 2013-07-22 2014-07-08 Sense amplifier offset voltage reduction

Publications (2)

Publication Number Publication Date
CN105393308A CN105393308A (zh) 2016-03-09
CN105393308B true CN105393308B (zh) 2020-04-17

Family

ID=51293135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480041239.1A Active CN105393308B (zh) 2013-07-22 2014-07-08 使用在锁存器中存储的测试码的感测放大器偏移电压减小

Country Status (4)

Country Link
US (1) US9140747B2 (zh)
EP (1) EP3025350B1 (zh)
CN (1) CN105393308B (zh)
WO (1) WO2015013023A2 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543041B2 (en) 2014-08-29 2017-01-10 Everspin Technologies, Inc. Configuration and testing for magnetoresistive memory to ensure long term continuous operation
US9576636B1 (en) 2015-04-03 2017-02-21 Everspin Technologies, Inc. Magnetic memory having ROM-like storage and method therefore
US11115022B2 (en) * 2015-05-07 2021-09-07 Northwestern University System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
US9502091B1 (en) 2015-09-02 2016-11-22 Qualcomm Incorporated Sensing circuit for resistive memory cells
US9747965B2 (en) * 2015-12-28 2017-08-29 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
KR102423289B1 (ko) * 2016-03-23 2022-07-20 삼성전자주식회사 동작 속도를 향상시키는 반도체 메모리 장치
CN107769766B (zh) * 2016-08-17 2023-05-16 恩智浦美国有限公司 差分接收器
US10361969B2 (en) * 2016-08-30 2019-07-23 Cisco Technology, Inc. System and method for managing chained services in a network environment
US9852783B1 (en) * 2016-09-23 2017-12-26 Qualcomm Technologies, Inc. Metal-oxide semiconductor (MOS) transistor offset-cancelling (OC), zero-sensing (ZS) dead zone, current-latched sense amplifiers (SAs) (CLSAs) (OCZS-SAs) for sensing differential voltages
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
CN110235201A (zh) 2016-12-27 2019-09-13 艾沃思宾技术公司 包括在磁隧道结中的合成反铁磁体中的数据存储
US10116268B2 (en) 2017-01-09 2018-10-30 Analog Devices Global Operational amplifier
WO2018132219A1 (en) 2017-01-13 2018-07-19 Everspin Technologies, Inc. Preprogrammed data recovery
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
US10038005B1 (en) * 2017-06-12 2018-07-31 Sandisk Technologies Llc Sense circuit having bit line clamp transistors with different threshold voltages for selectively boosting current in NAND strings
US10163481B1 (en) * 2017-07-20 2018-12-25 Micron Technology, Inc. Offset cancellation for latching in a memory device
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) * 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
JP2020009514A (ja) * 2018-07-11 2020-01-16 キオクシア株式会社 メモリデバイス
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN111354414B (zh) * 2020-03-27 2022-05-03 中国科学院微电子研究所 一种存储器感应电压测试电路及测试方法
CN113687125A (zh) * 2020-05-18 2021-11-23 广州汽车集团股份有限公司 一种电流检测电路中运算放大器失调电压校正方法及系统
US11251760B2 (en) 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation
CN116324998A (zh) * 2020-10-26 2023-06-23 华为技术有限公司 一种数据读取电路及数据读取电路的控制方法
US11380371B2 (en) 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305389A (en) * 1991-08-30 1994-04-19 Digital Equipment Corporation Predictive cache system
CN102044286A (zh) * 2009-10-09 2011-05-04 旺宏电子股份有限公司 源极端感测的渗入电流系统
US7975108B1 (en) * 2004-03-25 2011-07-05 Brian Holscher Request tracking data prefetcher apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627784A (en) * 1995-07-28 1997-05-06 Micron Quantum Devices, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US5801985A (en) * 1995-07-28 1998-09-01 Micron Technology, Inc. Memory system having programmable control parameters
US5615159A (en) * 1995-11-28 1997-03-25 Micron Quantum Devices, Inc. Memory system with non-volatile data storage unit and method of initializing same
US5675540A (en) * 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
JP2003173700A (ja) 2001-12-03 2003-06-20 Mitsubishi Electric Corp 半導体記憶装置
WO2004095464A1 (ja) 2003-04-21 2004-11-04 Nec Corporation データの読み出し方法が改善された磁気ランダムアクセスメモリ
US6990030B2 (en) 2003-10-21 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetic memory having a calibration system
US7239537B2 (en) 2005-01-12 2007-07-03 International Business Machines Corporation Method and apparatus for current sense amplifier calibration in MRAM devices
US8243542B2 (en) 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
US7657729B2 (en) * 2006-07-13 2010-02-02 International Business Machines Corporation Efficient multiple-table reference prediction mechanism
US7518934B2 (en) 2007-03-23 2009-04-14 Intel Corporation Phase change memory with program/verify function
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
JP5452348B2 (ja) 2009-07-27 2014-03-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN102420012B (zh) * 2010-09-27 2015-04-15 旺宏电子股份有限公司 检测半导体存储装置中的干扰存储单元的装置及方法
US8498169B2 (en) 2011-09-02 2013-07-30 Qualcomm Incorporated Code-based differential charging of bit lines of a sense amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305389A (en) * 1991-08-30 1994-04-19 Digital Equipment Corporation Predictive cache system
US7975108B1 (en) * 2004-03-25 2011-07-05 Brian Holscher Request tracking data prefetcher apparatus
CN102044286A (zh) * 2009-10-09 2011-05-04 旺宏电子股份有限公司 源极端感测的渗入电流系统

Also Published As

Publication number Publication date
US9140747B2 (en) 2015-09-22
US20150022264A1 (en) 2015-01-22
CN105393308A (zh) 2016-03-09
WO2015013023A2 (en) 2015-01-29
EP3025350A2 (en) 2016-06-01
WO2015013023A3 (en) 2015-04-23
EP3025350B1 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
CN105393308B (zh) 使用在锁存器中存储的测试码的感测放大器偏移电压减小
EP2973575B1 (en) Reading a memory cell using a reference cell and a common sensing path
US9455013B2 (en) System and method to trim reference levels in a resistive memory
US8446753B2 (en) Reference cell write operations at a memory
EP3311426B1 (en) Bit cell with shared bit line
EP3044791B1 (en) System and method to provide a reference cell
US8264895B2 (en) Resistance based memory circuit with digital sensing
WO2011153159A1 (en) High-speed sensing for resistive memories
US8693272B2 (en) Sensing circuit
US20110280057A1 (en) Memory Device Having A Local Current Sink
WO2013003833A1 (en) Sensing circuit
EP3080814B1 (en) System and method to perform low power memory operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant