CN110235201A - 包括在磁隧道结中的合成反铁磁体中的数据存储 - Google Patents

包括在磁隧道结中的合成反铁磁体中的数据存储 Download PDF

Info

Publication number
CN110235201A
CN110235201A CN201780085037.0A CN201780085037A CN110235201A CN 110235201 A CN110235201 A CN 110235201A CN 201780085037 A CN201780085037 A CN 201780085037A CN 110235201 A CN110235201 A CN 110235201A
Authority
CN
China
Prior art keywords
magnetic
saf
layer
ferromagnetic layer
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780085037.0A
Other languages
English (en)
Inventor
H-J·查
S·埃奇加瓦
M·特瑞恩
J·斯劳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN110235201A publication Critical patent/CN110235201A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种在包括在每个自旋转矩存储器单元中的合成反铁磁体(SAF)中存储数据的磁阻存储器器件，提供更稳健的数据存储。在正常操作中，存储器单元使用存储器单元的自由部分用于数据存储。呈现了用于在存储器单元的参考部分中存储数据的技术，其中包括具有不同磁矩的铁磁层的非平衡SAF用于降低对于SAF的切换势垒，并且允许使用比对于平衡SAF将需要的更低的电流和磁场将数据值写至SAF。

Description

包括在磁隧道结中的合成反铁磁体中的数据存储
相关申请
本申请要求于2016年12月27日提交的申请号为62/439,183的美国临时专利申请的优先权，其整体通过引用并入本文。
技术领域
本文的公开一般地涉及自旋转矩磁阻存储器器件，并且更特别地，涉及在包括在磁隧道结中的合成反铁磁体中这样的存储器器件中存储数据。
背景技术
磁阻存储器器件用稳定的磁状态存储信息，该稳定的磁状态导致不同的器件电阻。例如，在某些磁阻存储器器件中，跨磁隧道结(MTJ)的电阻以及因此对于具体电流的电压降，依赖于存储器单元内磁层的相对磁状态。在这样的存储器器件中，典型地存在具有“参考”磁状态的存储器单元的一部分和具有“自由”磁状态的另一部分，该“自由”磁状态被控制为是平行或是反平行于参考磁状态的。因为通过存储器单元的电阻基于自由部分的磁矢量是平行还是反平行于参考部分的磁矢量而改变，所以可以通过设置自由部分的磁取向来存储信息。之后信息通过感测自由部分的取向被找回。这种磁存储器器件在本领域中是众所周知的。如本文所描述的，虽然自由部分和参考部分中的每个都可以由铁磁材料和非铁磁材料两者的许多层构成，但是自由部分可以被称为“自由层”，并且参考部分可以被称为“参考层”。
虽然磁阻存储器器件提供了在许多操作条件下的非易失性存储，但是在这样的器件中存在对于更稳健的数据存储的需要，使得即使在存储器被暴露于不利条件之后，数据也被维持，该不利条件包括与焊接操作和/或封装关联的热。
附图说明
图1是根据示例性实施例示出了用于面内磁阻存储器器件的使用参考层的数据存储的框图；
图2是根据另一示例性实施例示出了用于垂直磁阻存储器器件的使用参考层的数据存储的框图；
图3是根据示例性实施例图示了磁隧道结中的多个磁层的磁矩转变图；
图4和图5是根据示例性实施例示出了施加于磁阻存储器单元以在存储器单元的参考层中存储数据的电流和磁场的框图；
图6-图9是根据示例性实施例示出了不同的非平衡合成反铁磁体几何结构的框图；
图10是根据示例性实施例图示了其中数据被存储在参考层中的存储器器件的操作方法的流程图；
图11是根据另一示例性实施例的集成电路的一部分的示意图，该集成电路包括在参考层中存储数据的存储器单元。
具体实施方式
以下具体实施方式本质上仅仅是说明性的，并且不旨在限制申请或主题的实施例和这些实施例的使用。任何本文作为示例所描述的实施方式不必然被解释为相对于其他实施方式是有利或优选的。
为了简单和清楚的说明，图描绘了各种实施例的构成方式和/或一般结构。众所周知的特征和技术的描述和细节可以被省略，以避免不必要地模糊了其他特征。图中的元件不必要按比例绘制：相对其他元件，一些特征的尺寸可能被放大，以帮助改善示例实施例的理解。
术语“包括”、“包含”、“具有”及其任何变体同义地用于表示非排他的包含。术语“示例性”从“示例”的意义上而不是“理想”的意义上被使用。
为了简明起见，本文中可能不描述本领域技术人员所已知的常规技术、结构和原理，包括例如标准磁随机存取存储器(MRAM)处理技术、偏置电压的产生、磁的基本原理和存储器器件的基础操作原理。
在这描述的过程期间，根据说明各种示例性实施例的不同的图，可以使用相同的数字标识相同的元件。
为了简洁起见，本文中可能不详细描述涉及读和写存储器以及某些系统和子系统(和其单独的操作部件)的其他功能方面的常规技术。此外，本文所包含的各种图中所示的连接线旨在表示各种元件之间的示例性功能关系和/或物理耦合。应当注意的是，在主题的实施例中可能呈现许多替代的或附加的功能关系或物理连接。
磁阻存储器是非易失性的，在这个意义上，一旦数据比特被存储在磁阻存储器单元中，移除存储器的电源将不会导致数据丢失。在一些情况下，为了之后在系统中的使用，期望在存储器的生产期间在磁阻存储器内存储数据。例如，在制造期间可以预编程磁阻存储器，其中在磁阻存储器被置于系统内后，之后使用存储在磁阻存储器上的信息。在制造期间执行的预编程可以在当存储器已经被运用时的测试(例如，晶片探测或老化)期间发生，并且因此系统中单独的编程操作是不必要的。
虽然有时期望在制造期间预编程磁阻存储器器件，但是这样的预编程数据有时可能由于暴露于磁场、高的温度或其他可能破坏存储器单元自由部分的磁状态的条件而丢失。例如，与当器件被安装于印刷电路板时的焊接操作关联的高的温度可能导致这样的预编程数据的丢失。更具体地，焊料回流操作将器件暴露于260摄氏度量级的温度下大约五分钟，其可能引起预编程数据的丢失。因为在正常读/写操作期间自由层的磁矩旨在被改变，所以自由层更易受到其磁状态的非故意改变的影响。相反，存储器单元的参考层被设计有强健得多的磁结构，在与对存储器单元的读和写关联的操作期间，该磁结构旨在保持在相同的磁状态中。
如本文所描述的，在磁随机存取存储器的参考层中存储数据提供了更稳健的数据存储，该更稳健的数据存储更不易受到被磁场、热等破坏的影响。在具体实施例中，数据被存储在合成反铁磁体(SAF)中，该合成反铁磁体(SAF)构成参考层，或被包括在参考层中。在本文所呈现的示例中，SAF是包括至少两个反铁磁层的非钉扎SAF，其中铁磁层由反铁磁耦合层来反铁磁地耦合。因而，当在非饱和状态中时，两个铁磁层的磁状态是相反取向的。类似于自由层，SAF可以在两个不同的磁状态中取向。在常规的磁阻随机存取存储器中，与存储器单元的SAF对应的所有磁状态典型地是相同排列的。例如，最接近于介电层的铁磁层典型地在相同的方向中取向，该介电层构成用于所有存储器单元的隧道结。这可以在制造期间通过对存储器施加强定向磁场来完成，该强定向磁场迫使所有参考层进入所期望的磁状态。如本文所描述的，将一些参考层置于一个磁状态中并且将其他参考层置于另一个磁状态中使能使用参考层的类ROM数据存储，同时仍然允许利用每个存储器单元中的自由层的正常读/写能力。
被转让给与本申请相同的受让人的、标题为“MAGNETIC MEMORY HAVING ROM-LIKESTORAGE AND METHOD THEREFORE”的相关美国专利申请15/087,469提供了关于使用磁隧道结参考层的数据的存储和取回的附加细节。申请15/087,469通过引用整体地并入本文。
如本文所呈现的，提供用于降低能量势垒的技术，该能量势垒与对于每个存储器单元将SAF从一个状态切换到另一个状态关联。一种技术改变了磁隧道结堆叠的蚀刻轮廓，以便在包括在SAF中的铁磁层之间建立大的磁矩不平衡，从而使得旋转铁磁层的磁矩和反转SAF的磁状态更容易。像这样地，可以在更低的磁场并且以更小的写电流反转SAF。例如，在一些实施例中，SAF中铁磁材料下层的宽度或直径显著大于隧道结附近铁磁层的宽度或直径，从而给予下层比上铁磁层大得多的磁矩。产生的磁矩不平衡允许SAF更容易地旋转，并且使能用比对于平衡SAF将要求的更小的磁场和/或更小的自旋转矩电流的SAF磁状态反转，该平衡SAF中，SAF中铁磁层的磁矩大约相等。选择SAF中层的尺寸，以便从磁隧道结内自由层的角度来看引起由SAF中铁磁层产生的磁场大多或完全地抵消，从而防止在正常操作期间对自由层切换的不希望的干扰，在该正常操作中，数据被存储在磁存储器单元的自由层中。
除了提供非平衡SAF用于以更少的能量更容易地切换之外，通过将器件暴露于磁场进一步帮助将数据写入SAF内，该磁场将器件置于切换尖点上的状态中，使得仅需要小的自旋转矩电流来将器件推过阈值并且引起SAF反转。用于器件的与易轴对应的相对更大的磁场可以用垂直于更大磁场的更小磁场来补充，其中更小磁场用来倾斜磁化远离易轴，其进一步降低了用于切换的所需要的能量。因此，在与易轴对应的方向中的更大磁场伴随有有助于激励磁矩切换的垂直场的“微调”。
图1图示了两个具有两个不同参考层取向的示例磁阻器件100和150。图1中图示的示例是面内器件，其中包括在器件中的每个磁层的易轴取向于铁磁层的薄膜面。磁阻器件100包括SAF 130、隧道阻挡物120以及自由层110。自由层110中的双端箭头表明可以在正常操作期间操纵其在两个状态之间以便存储数据。SAF 130包括由耦合层134分隔的磁层136和132。如表示铁磁层磁矩的箭头所示，磁层136和132由耦合层134反铁磁地耦合。如图1中所示，SAF 130是非平衡SAF，其中磁层136的磁矩大于磁层132的磁矩。如上面所提到的，虽然磁矩是非平衡的，但是选择层132和136的尺寸以便引起由这些层产生的磁场在自由层110处抵消。
磁阻器件150包括SAF 180、隧道阻挡物170以及自由层160。SAF 180包括由耦合层184分隔的磁层186和182。如所示，器件100的SAF 130具有与器件150的SAF 180相反的磁取向。
图2图示了具有有着不同磁取向的非平衡SAF的两个附加的示例磁阻器件200和250。图2中图示的示例是垂直器件，在该垂直器件中，包括在器件中的磁层的易轴垂直于层的薄膜面取向。磁阻器件200包括SAF 230、隧道阻挡物220以及自由层210。SAF 230包括由耦合层234分隔的磁层236和232，在一个示例中该耦合层234为钌。如由箭头所示，磁层236和232是反铁磁地耦合的。相似地，磁阻器件250包括SAF 280、隧道阻挡物270以及自由层260。SAF 280包括由耦合层284分隔的磁层286和282。如所示，器件200的SAF 230具有与器件250的SAF 280相反的取向。
因而，图1和图2图示了两种类型的具有非平衡SAF的器件，其中每个类型的器件具有两种不同的用于SAF的潜在磁状态。本公开使用SAF的磁状态来存储数据，并且呈现了降低与对SAF写数据关联的能量势垒的技术。在制造期间，可以选择性地迫使每个SAF的状态至两个潜在状态之一。例如，在晶片探测期间，外部磁场、热和其他非典型条件是可用的，以迫使用于磁隧道结的SAF进入与要存储的数据对应的期望的状态。这种非典型条件一般不会在完成部分的正常操作中遇到。然而，因为非平衡SAF，所以在存在磁场的情况下引起SAF切换状态所需要的电流可以被降低至等于或者几乎等于在正常操作期间切换磁隧道结的自由层典型地需要的电流。像这样地，在一些实施例中，不需要过大的选择晶体管或写驱动器以便帮助SAF中的数据存储。因为此，只要可以施加外部磁场，就可以在测试环境之外完成写数据至SAF。
在典型实施例中，每个存储器单元包括与磁隧道结串联耦合的选择晶体管。选择晶体管通过允许写电流被发送通过磁隧道结来允许选择性地写单独的存储器单元。写电流可以通过施加跨存储器单元的偏置电压来产生。当写至SAF时，写电流中的自旋极化电子在SAF的磁状态上展示出转矩，并且在自由层的磁状态上展示出相反的转矩。在其中自由层用于存储信息的正常操作期间，类似的写电流用来切换自由层的磁化状态，而SAF的磁化不改变。然而，当在SAF中存储数据时，写电流与一个或多个施加的外部磁场结合，迫使SAF磁化至特定状态。外部磁场将附加转矩增加至被写电流施加到SAF的转矩，使得迫使SAF的磁化到期望状态。注意外部磁场将自由层保持在特定状态中，从而允许自由层被用于自旋极化写电流中的电子，以在SAF上展示出期望的转矩。虽然由写电流所展示的转矩自身不足以引起SAF进入期望的磁状态，但是由与写电流同时施加的外部磁场提供附加转矩。这些外部磁场通常在磁阻存储器的制造期间被使用。这些场的应用连同写电流一起可以用于获得存储器内的个体SAF的期望取向，因为电流提供了在存储器上的器件之间的选择性，使得仅某些SAF受到自旋转矩电流和所施加的磁场的结合力。
如上面所提到的，提供非平衡SAF降低了引起SAF反转其磁状态所需要的能量。图3示出了与用于磁隧道结的不同磁状态对应的图，该磁隧道结包括非平衡SAF，诸如图2中所描绘的那些。水平轴与沿着易轴施加的外部磁场对应，该外部磁场以奥斯特(Oersted)为单位测量。开始于曲线的左手边，状态310对应于饱和状态，该饱和状态中施加了高幅度的负(例如向下)磁场。在饱和状态310中，负磁场如此强以至于用于磁隧道结的堆叠中的所有磁层都在向下方向中取向。因而自由层(顶箭头)、SAF中的上铁磁层(中间箭头)以及SAF的下铁磁层(底箭头)都示出为具有向下的磁矢量。
在曲线上向右移动，状态311达到约-15,000Oe。在状态311中，在SAF中磁层之间的反铁磁耦合压倒了相对于SAF中上磁层的外部施加磁场，使得SAF中的上磁层具有与下磁层相反并且因而向上指向的磁矢量。沿着曲线继续，一旦磁场变为正并且能够影响自由层，自由层切换至如状态312中所示的向上方向。注意在曲线上这点处的正场不足以引起SAF改变状态。
因为SAF中的磁矩不平衡，所以图3中所示的曲线包括转变，与SAF中的上铁磁层在平衡SAF中切换相比，该转变中SAF的磁状态在相对低的磁场下反转。这与转变330对应，其中SAF反转其磁状态，使得下磁层从向下方向旋转到向上方向，并且SAF中的上磁层从向上方向旋转到向下方向。这与状态313对应。通过调整SAF中磁层的磁矩，可以控制转变330的位置来提供用更低能量在状态之间切换SAF，同时仍然保证了相对于使用自由层来基于稳定的参考层存储数据的稳健的正常操作(即SAF在正常操作期间不会无意地切换)。
随着磁场从图3中的状态313增加，磁隧道结最终到达饱和点，该饱和点与状态314对应，在该状态314中所有磁层的磁矢量都在向上方向中。这与图3中所示的转变320对应。在曲线上从右到左往回移动，一旦场到达大约15,000Oe，SAF的反铁磁耦合引起SAF中的上磁层切换至在状态313处的向下方向。在负方向中继续，在场变为负之后，自由层切换至在状态315处的向下方向，并且然后切换至另一个与SAF反转至状态311对应的转变340，使得下磁层从上旋转到下并且SAF中的上磁层从下移动到上。如上面所提到的，对于SAF的此反转点处于比对于平衡SAF的情况相对更低水平的负磁场。像这样地，非平衡SAF使得引起SAF反转磁状态更容易，从而使得在SAF中存储数据更容易。在负方向中沿着曲线继续，最终到达负饱和状态310。
虽然图3图示了当暴露于外部磁场时磁隧道结的堆叠内磁层的行为，但是仅将器件暴露于磁场不允许选择性地将一些SAF写至一个状态并且将其他SAF写至相反的状态。像这样地，自旋转矩电流与一个或更多个磁场的结合用于将数据写入存储器单元的SAF内。
在一些实施例中，施加第一电流和(一个或多个)磁场来将一些SAF置入第一状态，并且施加另一电流和(一个或多个)磁场来将其他SAF置入第二、相反状态。在其他实施例中，存储器中存储器单元的整个阵列初始地可以使它们的状态设置为第一“重置状态”，使得仅需要写具有与第二“设置状态”对应的数据值的那些单元。通过将整个晶片置于足够幅度的大磁场中来迫使所有参考层进入重置状态，可以实现对于所有单元的重置状态。之后，可以使用写电流和一个或多个外场的结合，迫使一些单元从重置状态至设置状态，其中写电流和(一个或多个)磁场两者都不足以通过其自身迫使状态改变。
转到图4，磁隧道结450的SAF 230包括磁层236和232。假设磁隧道结450为初始状态(与图4底部的图中的状态311对应)并且期望反转SAF 230来达到磁隧道结400(与图中的状态313对应)，磁隧道结450暴露于外部磁场406，该外部磁场406沿着SAF 230中磁层的易轴取向。如图4底部附近的图中所示，施加的外部磁场406优选地与具有由虚线所示的幅度的场对应。这样的场将SAF 230置于状态312和状态313之间的切换尖点上。假设磁隧道结是垂直磁隧道结，与外部磁场对应的磁矢量平行于或沿着Z-轴。
除了沿着Z-轴施加外部磁场406之外，可以施加更小的外部磁场407来“微调”SAF的磁矩至不与Z-轴对准，以帮助降低切换势垒，该外部磁场407垂直于外部磁场406。如果外部磁场406沿着Z轴，外部磁场407可以沿着X轴、Y轴或沿着X-Y面中的一些其他取向。
为了将SAF 230推过阈值，使得它从状态312反转至状态313，施加写电流405通过磁隧道结450。由写电流405产生的自旋转矩与磁场力结合并且引起SAF 230反转，使得磁隧道结450中SAF 230的磁矩414和416旋转180度，以在磁隧道结400中产生磁矩424和426。写电流405和外部磁场406和407不足以由其自身引起SAF 230反转，并且仅这些激励的结合力引起SAF反转。尤其在一些实施例中，由外部磁场407提供的“微调”不是必要的，因为可以采用更大的写电流405来迫使SAF 230反转。在又其他实施例中，可以将器件暴露于升高的温度下以便降低对于SAF的切换势垒，使得需要更小的磁场或电流来切换SAF。
在与图4对应的一个示例实施例中，首先将半导体晶片置于强磁场中，该半导体晶片包含多个存储器或具有嵌入式磁存储器的集成电路，该强磁场迫使所有SAF 230的初始磁矩至与磁隧道结450对应的初始“重置”状态。为了迫使一些存储器单元转变至第二状态，并且从而允许基于为每个磁隧道结而存在的两个状态之一的数据存储，在写电流405被指向通过所选择的存储器单元的同时，施加外部磁场406和407来将存储器单元写至第二状态。
图5图示了其中迫使在状态313中的磁隧道结400的SAF 230反转至达到状态311中的磁隧道结450的逆转变。在图5中，外部磁场506向下指向并且在SAF 230上施加转矩。然而，仅外部磁场不足够迫使SAF进入状态311，并且代替地与SAF 230在如图中按虚线的切换尖点上的点对应。也可以施加垂直外部磁场407来“微调”SAF 230的磁矩至不与易轴对准。像这样地，当施加写电流405时，其中向下的写电流405补充由磁场506和407引起的转矩，SAF 230被推过阈值并且从状态315转变到状态311。如上面所提到的，非平衡SAF允许SAF以更少的所需要的能量反转。
在与图5对应的实施例中，晶片初始地可以在向上方向中受到强的外部场，使得用于存储器单元的“重置状态”或“第一状态”与在状态313中的SAF对应。通过施加向下的外部磁场506和面内场407，同时选择性地将写电流405施加至旨在被切换的那些单元，来完成初始状态至“设置状态”或“第二状态”的改变。也如上面所提到的，不是仅使用外部磁场来降低切换势垒以允许参考层的自旋转矩切换，而是可以一起使用外部磁场和升高的温度的结合来降低切换势垒。在其他实施例中，使用其他技术来降低切换势垒，使得参考层的自旋转矩切换成为可能。
虽然使用存储器单元中的磁隧道结的SAF存储数据提供了比使用自由层更稳健的存储，但是通过将相同的数据写至存储器阵列中的多个位置可以实现对错误的甚至更多的抗干扰。在一个示例实施例中，将相同的数据比特写至三个单独的存储器单元，其中多数决定可以用于确定存储的数据比特的值。在其他实施例中，每个数据比特被存储在高-低存储器单元对中，其中一个单元以另一个单元为参考。在又其他实施例中，可以在存储器阵列内的多个位置中重复整个数据块。在不同的应用中不同水平的冗余可能是适当的。
为了实现非平衡SAF，该非平衡SAF提供对于SAF的更低的切换势垒，同时当自由层用于存储数据时仍然保持适当的正常操作，当由SAF中磁层产生的磁场被自由层感知时，期望匹配该磁场，使得那些磁场一般抵消并且被自由层看到零耦合场。大的耦合场导致自由层能量势垒的严重不平衡，并且可能降低在一个特定切换方向中的数据保留。虽然理想情况是使来自SAF中的磁层的场完美地抵消，使得被自由层看到没有耦合场，但是本领域的普通技术人员认识到，在磁隧道结的操作不被任何剩余场不利地影响的情况下，或者在这样的剩余场的效果是忽略的或者可以在操作期间被补偿的情况下，一些公差是允许的。
在图5中的磁隧道结400中，SAF 230中的上磁层232和自由层210具有相同的直径(假设堆叠中层的圆形几何结构)或宽度，而SAF230中的下磁层236具有更大的直径或宽度以及在面积上更大。假设磁层具有相似的成分，可以改变层的厚度和宽度来调整它们的磁矩，从而使得能够实现非平衡SAF，其中层之一的磁矩大于其它层的磁矩。因为上磁层232的侧壁更接近于自由层210，所以由上磁层产生的磁场将具有对自由层210的更大的影响。像这样地，即使下磁层236的磁矩更大并且将导致产生更大量的磁场，在自由层210与下磁层236的侧壁之间增加的距离降低了在自由层处所感知的场的幅度。像这样地，由具有较小磁矩的上磁层232产生的场可以被由下磁层236产生的场补偿和抵消。
在具体示例中，其中上磁层232和自由层210的直径大约为70nm，下磁层的直径可以在90nm的量级，以便实现期望的磁矩不平衡。因而，在一些实施例中，下磁层的宽度比上磁层的宽度大约大25-30％(例如，在90nm/70nm的示例中为28.6％)。在其他实施例中，下磁层的宽度比上磁层的宽度大10％和30％之间。优选地保持上磁层232的厚度非常小，例如在1.7nm量级上。自由层210和上磁层232的宽度可以由用于堆叠的最小特征尺寸指定，并且下磁层236的宽度可以基于封装材料的宽度加上自由层210和下磁层232的宽度确定(如下面更详细讨论的)。像这样地，可以确定下层磁材料236的期望的厚度，以便最小化被自由层210看到的耦合场。在其中上磁层为70nm宽和1.7nm厚的示例中，下磁层可以为90nm宽和2.3nm厚，以便在自由层处实现最小的耦合场，同时提供显著的SAF磁矩不平衡。尤其对于下磁层的不同宽度，可以使用不同厚度来调整磁矩不平衡，以在自由层210处导致很少或没有耦合场。
在图5的实施例中，可以使用第一蚀刻形成堆叠的顶部分，该堆叠的顶部分包括自由层210和上磁层232，而使用第二蚀刻形成堆叠的下部分，该堆叠的下部分包括下磁层236。在其他实施例中，可以修改图5中所示的磁隧道结堆叠的蚀刻轮廓，同时仍然实现具有在自由层处近似为零的耦合场的期望的磁矩不平衡。例如，在图6中，磁隧道结600具有略微不同于图5中所描绘的磁隧道结的几何结构。在磁隧道结600中，第一蚀刻沿着堆叠进一步向下继续，使得反铁磁耦合层634的宽度与SAF 630的上磁层632、形成隧道阻挡物层的介电层620以及自由层610的宽度匹配。尤其，虽然对于所示磁隧道结图示了简化的磁堆叠，但是每个磁隧道结可以包含许多附加层，包括间隔层、铁磁层以及耦合层。
如图7中所示，磁隧道结700具有其中SAF 730的下层磁材料的一部分735更窄、并且具有与层710、720、732和734对应的宽度，而下层磁材料的另一部分736具有更大的宽度，以便帮助实现期望的磁矩不平衡的几何结构。在这样的示例中，第一蚀刻可以用于蚀刻层710、720、732、734和735，其中第二蚀刻用于层736。
如图8中所示，SAF 830中的上层磁材料具有两个部分832和833，其中部分833具有与层834和836相同的宽度，以及其中部分832具有与层810和820相同的宽度。在这样的示例中，使用单个掩模的两步蚀刻可以用于实现期望的几何结构。在建立掩模之后，第一蚀刻形成层810、820和832。接着第一蚀刻之后，封装材料840沉积或另外形成在部分蚀刻堆叠的侧壁上。接着封装之后的第二蚀刻使用封装作为附加掩模，使得以比在第一蚀刻期间形成的层更大的直径或宽度形成层833、834和836。因而，对于上面所讨论的示例，其中堆叠的上部分的宽度为70nm，在堆叠上部分的每个侧壁上的封装材料可以为10nm宽，以产生为90nm宽的堆叠的下部分。
图9图示了磁隧道结900，在该磁隧道结900中SAF 930中的上层磁材料被示出为包括三层。第一层931由非磁间隔层932与第二层933分隔。在一个实施例中，这些层为70nm宽，并且第一层931为CoFeB，第二层为933为(Co/Pt)，以及那些层之间的间隔层为Ta。在这样的实施例中，对于1.7nm的总厚度，第一层的厚度为0.9nm，间隔层932的厚度为0.3nm，并且第二层的厚度为0.5nm。假设下磁材料也是CoPt并且为90nm宽，可以使用2.3nm的厚度来实现期望的具有在自由层处的接近零或零耦合场的磁矩不平衡。
磁矩不平衡严重地影响了施加场“H(SAF旋转)”，在该施加场“H(SAF旋转)”下SAF旋转，其与图3中的转变330对应。为了实现SAF反转处理的低失败率，期望优化磁矩不平衡，以具有在自由层的切换场“H(FL切换)”和H(SAF旋转)之间的足够间隔，并且也具有在H(SAF旋转)和施加场“H(SAF饱和)”之间的足够间隔，在该施加场“H(SAF饱和)”下，SAF中的上磁层切换，并且磁隧道结是饱和的，其与图3中的转变320对应。在阵列中，每个场值H(FL切换)、H(SAF旋转)以及H(SAF饱和)具有比特对比特分布。换句话说，阵列中的不同存储器单元将具有对于这些参数的不同值。H(SAF饱和)的低端尾部应大于H(SAF旋转)的高端尾部；H(SAF旋转)的低端尾部应大于H(FL切换)的高端尾部。此外，饱和场和SAF切换场的六西格玛(six-sigma)分布不应交叉。
一旦将数据存储在集成电路上存储器单元的SAF中，之后可以取回该数据用于使用。例如，可以在测试时编程存储在SAF中的数据，并且然后在部件被焊接到板上或者系统内后取回数据，并且用作初始化或者一些其他形式的启动代码。在共同未决的美国专利申请15/087,469中公开了用于读存储在SAF中的数据的技术，该专利申请通过引用并入本文。
虽然图2-图9中的示例与垂直存储器器件对应，也可以使用诸如图1中所描绘的面内存储器器件，其中数据被存储在参考层中。编程这样的面内存储器器件包括外部施加磁场以及同时的自旋转矩电流。外部磁场被选择为在没有由自旋转矩电流提供补充力的情况下不足以改变参考层。磁场和自旋转矩电流的结合迫使参考层至假设的之后可以使用自由层为参考检测的所选择的取向。
上面的讨论集中于在制造期间编程参考层的状态，因为在制造期间(例如，在晶片探测处)，磁场、更高的温度和对存储器单元的电存取是容易可得的。然而，给出适当的编程条件，可以在完成制造之后执行这样的编程。
图10是图示了磁阻存储器器件的操作方法的示例性实施例的流程图，在磁阻存储器器件中数据被存储在存储器器件中参考层的磁矩取向中。流程图中包括的操作可能仅代表使用在操作存储器中的全部处理的一部分。出于说明性目的，以下图10中方法的描述可能涉及上面提到的与图1-图9有关的元件。应当理解的是，方法可以包括任何数量的附加或替代任务，除非另外详细说明，不需要以图示的顺序执行图10中所示的任务，并且方法可以被并入到具有本文未详细描述的附加功能的更全面的程序或处理中。此外，只要预期的整体功能保持完整，就可以从实施例中省略图10中所示的一个或更多个任务。
图10图示了用于操作磁阻存储器的方法的流程图，在磁阻存储器中基于包括在存储器中的至少一部分存储器单元的SAF取向来存储数据。存储器可以是独立的MRAM存储器或者集成电路的一部分，该集成电路包括附加逻辑电路系统。图11图示了包括在一些实施例中的一些电路系统以及这种集成电路的一部分的框图。
在图10中，数据被存储在存储器中一个或更多个存储器单元的SAF中，从而提供更稳健的存储，该更稳健的存储可以承受暴露于更高的温度和磁场而不丢失数据。在1010处，迫使存储器中每个存储器单元的SAF进入第一、已知状态。在面内存储器器件示例中，迫使所有存储器单元的SAF的磁矩取向至指向右，如图1中所描绘的存储器单元100中所示。在一些实施例中，这在1011处通过施加足够大的定向外部磁场以重置所有SAF的取向来完成。在其他实施例中，使用定向外部磁场和升高的温度的结合来迫使所有SAF的取向至预定状态。这被认为是用于每个存储器单元的“重置”状态。
在1020处，降低了对于每个存储器单元的参考部分的切换势垒。换句话说，存储器遭遇使SAF的磁状态更易于修改的条件。这样的条件可以包括在1021处的沿着易轴施加第一外部磁场(例如，类似于图4中的磁场406)，在1022处的施加垂直于第一磁场的第二磁场(例如，图4中磁场407的“微调”)，以及在1023处的将存储器器件暴露于升高的温度。虽然可以在任何时间点施加更高的温度和磁场至器件，但是在诸如晶片探测或老化的测试操作期间，这样的条件是容易可得的。如上面所提到的，施加的条件优选地将SAF置于从重置状态切换至设置状态的边缘上。换句话说，施加的磁场和热优选地使得将SAF推过阈值并且引起其反转所需的全部为小量的自旋转矩电流。
一旦切换势垒已降低，在1030处通过所选择的存储器单元施加电流以迫使所选择的存储器单元的SAF从第一状态(重置)切换至第二状态(设置)。因而，如上面所讨论的，虽然在1020处施加的磁场和/或热降低了SAF的切换势垒，但是没有由在1030处施加的自旋转矩电流提供的附加转矩，那些条件不足以改变SAF的磁矩。在1030处施加至所选择的单元的自旋转矩电流允许一些存储器单元留在第一“重置”状态，而迫使其他至第二“设置”状态。这提供了更稳健的数据存储，其中第一状态与一个二进制值对应，而第二状态与另一个二进制值对应。
注意，虽然图10的示例实施例初始地将所有存储器器件置于“重置”状态中，但是在其他实施例中，可以省略那步骤。在这样的实施例中，可以连同第一电流一起施加第一组磁场来将一些存储器单元置于第一状态中，而第二组磁场和第二电流用于将其他存储器单元置于第二状态中。
根据诸如图10中所示方法的存储器单元参考层中存储的数据可以使用诸如共同未决的美国专利申请15/087,469中详细描述的那些方法来恢复。简略地，迫使所选择的存储器单元的自由部分至与自由部分的磁部分的已知取向对应的已知状态。在一些实施例中，这通过将存储器器件暴露于外部磁场来完成。一旦自由部分已定向至已知状态，采样通过所选择的存储器单元的初始电阻。采样电阻可以包括跨存储器单元施加偏置电压并且检测通过存储器单元的产生的电流幅度。在采样初始电阻之后，施加写电流通过所选择的存储器单元，其中写电流可以是垂直地流动通过存储器单元的磁隧道结的上电流或下电流。依赖于存储器器件参考部分的取向，所施加的电流可能或可能不引起存储器单元的自由部分改变状态。在施加写电流之后，采样通过存储器单元的产生电阻，并且基于初始电阻与在施加电流之后确定的产生电阻之间的比较来确定所选择的存储器单元的SAF的状态。
图11是集成电路1100的一部分的框图，该集成电路1100包括多个非易失性存储器单元1111-1116，该非易失性存储器单元1111-1116包括在阵列1110中。每个存储器单元1111-1116包括如上面所讨论的自由部分和非平衡SAF。在图示的示例中，第一组存储器单元1111、1113和1115包括具有有第一磁状态的SAF的存储器单元(例如，如图1的存储器单元100或图2的存储器单元200中所描绘的)。第二组存储器单元1112、1114和1116包括具有有第二磁状态的参考部分的存储器单元(例如，如图1的存储器单元150或图2的存储器单元250中所描绘的)。
控制电路系统1120耦合至阵列1110并且断言到阵列的多个部分和存储器器件上的其他电路系统的控制信号，其用于确定存储器单元的SAF的取向，使得存储在其中的数据可以被恢复。控制电路系统可以包括写驱动器1140、感测放大器、行和列选择电路系统等。因为读存储在存储器单元的SAF中的数据包括也与基于存储器器件自由部分的磁状态读和写数据关联的操作，在一些实施例中，控制电路系统1120也控制在自由层中存储和取回数据这样的操作。例如，在一些实施例中，控制电路系统1120被配置为通过施加通过存储器单元的写电流(例如，上电流或下电流)来将数据写入所选择的存储器单元，以迫使存储器单元的自由部分具有与存储器单元的参考部分平行或是反平行的磁矩。在一些实施例中，如上面所讨论的，当集成电路1100被暴露于磁场和/或热来降低SAF的切换阈值时，与用于在存储器单元的自由部分中存储数据的相同的写驱动器1140被用于在SAF中存储数据。因而，施加以切换SAF的电流可以大约等于在正常操作期间施加以在自由层中存储数据的电流。
读存储在自由部分中的数据可以由自参考读操作来完成，该自参考读操作确定自由部分的磁矩是否与SAF中上磁层的磁矩平行或是反平行。可以响应于由控制电路系统接收的命令1122执行这种读和写操作。
如上面所提到的，在其他实施例中，可以通过在存储器器件1100上包括数据确定电路系统1130来进一步增强数据稳健性。数据确定电路系统1130被配置为从多个存储器单元参考部分的状态确定单独的数据比特。例如，比特1111-1113中的每个可以与对应的高-低存储器单元对的一半对应，其中另一半与存储器单元1114-1116之一对应。因而每对存储器单元1111和1114、1112和1115以及1113和1116存储信息的单个比特，其中每对中的第一存储器单元以第二存储器单元为参考。因而，对1111和1114存储与对1113和1116相同的数据比特(例如“0”)，而对1112和1115存储不同的数据比特(例如“1”)。对1111和1114具有在第一状态中的第一存储器单元1111和在第二状态中的第二存储器单元1114，而对1112和1115相反，其中第一存储器单元1112在第二状态中，以及第二存储器单元1115在第一状态中。
在其他实施例中，数据确定电路系统1130充当多数检测器以确定来自多个存储器单元的单个数据比特。虽然将数据存储在参考部分中，存储器单元在热和磁场耐受方面比使用自由部分的存储更稳健，但是在一些实施例中，即使存储在一些存储器单元的参考部分中的数据也可能被危害。例如，所有存储器单元1111-1113可能已旨在存储相同的状态，但是存储器单元1112在诸如老化或波峰焊接的操作期间被危害。如果每个存储器单元1111-1113自身存储单个数据比特，存储在存储器单元1112中的数据比特将被危害。然而，如果通过迫使所有三个存储器单元1111-1113的SAF进入相同的状态来存储单个数据比特，可以使用多数确定来确定存储的数据比特，使得少于一半的存储器单元中的错误将仍然导致有效的数据被恢复。例如，因为存储器单元1111和1113两者均保持期望的状态，所以多数检测器将覆写存储器单元1112中的错误并且恢复为由存储器单元1111-1113存储的正确的数据比特。其他冗余数据存储技术可以与存储器单元的SAF中的数据存储关联地使用，以便提供不易受损坏影响的稳健的类ROM数据存储。
集成电路1100也被示出为包括其他存储器1150和逻辑电路系统1160。在一些实施例中，集成电路不包括这些块并且具有用作磁存储器的初级功能。在一些实施例中，逻辑电路系统1160包括处理器、微控制器或者利用存储在阵列1110中存储器单元的SAF中的数据的其他逻辑电路。例如，逻辑电路系统1160可以引起数据从存储器单元的SAF被恢复，并且然后存储在阵列1110中的存储器单元的自由层中或是其他存储器1150中的存储器单元中用于在正常操作期间存取，该其他存储器1150可以是FLASH、SRAM、DRAM等。存储在SAF中的数据可以用于启动操作或者其他操作，其将受益于在与诸如波峰焊接关联的高温操作中生存的类ROM存储。
通过将数据存储在磁存储器单元的SAF中，更稳健的数据保持成为可能，从而允许在存储器的制造期间编程的数据在封装和焊接到系统印刷电路板上之后被保留。存储在SAF中的底层数据不干扰自由层被用于如常规MRAM中的读/写操作的能力。像这样地，每个存储器单元可以用于在磁隧道结的SAF中存储第一数据比特，以及在磁隧道结的自由层中存储第二数据比特。调整SAF的几何结构以提供非平衡SAF，该非平衡SAF具有很小或没有被自由层所感知的耦合场，允许更容易地写至SAF而不干扰其中自由层被用于存储数据的存储器单元的正常操作。
尽管所描述的本文公开的示例实施例涉及各种基于磁阻的器件，但是本公开不必限于示例性实施例。因而，上面所公开的特定实施例仅是说明性的，并且不应被作为限制，因为实施例可以以对受益于本文教导的本领域技术人员明显的不相同但是等同的方式被修改和实践。相应地，前面的描述并非旨在将本公开限制于所阐述的特定形式，而是相反，旨在覆盖包括在可以由如所附权利要求限定的发明的精神和范围内的这样的替代、修改和等同，使得本领域技术人员应理解，在不脱离发明的它们最广泛形式的精神和范围下，他们可以做各种改变、置换和变更。

Claims (20)

1.一种磁阻器件，包括：
自由层；
合成反铁磁体SAF，所述合成反铁磁体SAF包括：
第一铁磁层，所述第一铁磁层具有第一磁矩；
第二铁磁层，所述第二铁磁层具有不同于所述第一铁磁层的所述第一磁矩的第二磁矩；以及
反铁磁耦合层，所述反铁磁耦合层在所述第一铁磁层和第二铁磁层之间，其中所述反铁磁耦合层提供在所述第一铁磁层和第二铁磁层之间的反铁磁耦合；以及
介电层，所述介电层在SAF和所述自由层之间，其中由所述第一铁磁层和第二铁磁层产生的磁场被所述自由层感知为近似为零，并且其中所述第一铁磁层在所述自由层和所述第二铁磁层之间。
2.根据权利要求1所述的磁阻器件，其中所述第二铁磁层的至少一部分的宽度大于所述第一铁磁层的至少一部分的宽度。
3.根据权利要求2所述的磁阻器件，其中所述第一铁磁层具有第一宽度，并且所述第二铁磁层具有第二宽度，其中所述第二宽度大于所述第一宽度。
4.根据权利要求3所述的磁阻器件，其中所述自由层和所述介电层各自具有等于所述第一宽度的宽度。
5.根据权利要求4所述的磁阻器件，还包括封装材料，所述封装材料在所述介电层和所述自由层的至少一部分的侧壁上，其中所述第二宽度与所述第一宽度加上所述封装材料的宽度对应。
6.根据权利要求3所述的磁阻器件，其中所述第二宽度比所述第一宽度大10％和30％之间。
7.根据权利要求1所述的磁阻器件，其中所述磁阻器件被包括在磁存储器单元中。
8.根据权利要求7所述的磁阻器件，其中所述磁阻器件被包括在垂直自旋转矩存储器单元中。
9.根据权利要求1所述的磁阻器件，其中所述第二铁磁层包括由非磁间隔层分隔的第一层和第二层。
10.一种用于在包括在磁阻器件中的非平衡合成反铁磁体SAF中存储数据的方法，包括：
沿着与所述磁阻器件的易轴对应的轴施加非饱和的第一磁场，其中所述易轴与松弛状态中的非平衡SAF的磁矢量方向对应，其中所述非平衡SAF包括：
第一铁磁层，所述第一铁磁层具有第一磁矩和第一磁矢量；
第二铁磁层，所述第二铁磁层具有第二磁矩和第二磁矢量，其中所述第二磁矩不同于所述第一铁磁层的所述第一磁矩；以及
反铁磁耦合层，所述反铁磁耦合层在所述第一铁磁层和第二铁磁层之间，其中所述反铁磁耦合层提供在所述第一铁磁层和第二铁磁层之间的反铁磁耦合，使得在非饱和状态中所述第一磁矢量与所述第二磁矢量相反；
在施加所述第一磁场时，施加垂直于所述第一磁场的第二磁场，其中所述第一磁场强于所述第二磁场；以及
在施加所述第一磁场和第二磁场时，通过所述磁阻器件施加电流，其中产生于电流的自旋转矩迫使所述非平衡SAF中的所述磁矢量反转，这样所述第一磁矢量和第二磁矢量中的每一个旋转180度。
11.根据权利要求10所述的方法，还包括在施加所述第一磁场和第二磁场和所述电流时施加热，其中所述热降低对于所述非平衡SAF的切换势垒。
12.根据权利要求10所述的方法，其中所述电流大约等于切换电流，所述切换电流被施加以在正常操作期间在所述磁阻器件中的自由层中存储数据，并且其中所述第一磁场小于切换场，所述切换场在不存在被施加以切换所述非平衡SAF的电流下引起所述非平衡SAF反转。
13.根据权利要求10所述的方法，还包括：
在施加非饱和的所述第一磁场之前，施加定向磁场，其中所述定向磁场迫使所述非平衡SAF进入已知状态。
14.根据权利要求10所述的方法，其中在晶片探测期间施加所述电流和所述第一磁场和第二磁场，所述晶片探测与测试所述磁阻器件被包括在内的集成电路对应。
15.根据权利要求10所述的方法，其中在老化操作期间施加所述电流和所述第一磁场和第二磁场，所述老化操作与所述磁阻器件被包括在内的封装集成电路对应。
16.一种集成电路，包括：
磁存储器单元，所述磁存储器单元包括磁隧道结，其中所述磁隧道结包括：
自由层；
合成反铁磁体SAF，所述合成反铁磁体SAF包括：
第一铁磁层，所述第一铁磁层具有第一磁矩；
第二铁磁层，所述第二铁磁层具有不同于所述第一铁磁层的所述第一磁矩的第二磁矩；以及
反铁磁耦合层，所述反铁磁耦合层在所述第一铁磁层和第二铁磁层之间，其中所述反铁磁耦合层提供在所述第一铁磁层和第二铁磁层之间的反铁磁耦合；以及
介电层，所述介电层在SAF和所述自由层之间，其中由所述第一铁磁层和第二铁磁层产生的磁场被所述自由层感知为近似为零，并且其中所述第一铁磁层在所述自由层和所述第二铁磁层之间；
写驱动器，所述写驱动器选择性地耦合至所述磁存储器单元，其中所述写驱动器提供写电流，其中在正常操作期间使用所述写电流将数据存储在所述磁存储器单元的所述自由层中，并且其中与至少一个外部磁场结合，所述写电流也用于在SAF中存储数据。
17.根据权利要求16所述的集成电路，还包括读电路系统，所述读电路系统耦合至所述磁存储器单元，其中所述读电路系统从所述SAF取回数据。
18.根据权利要求16所述的集成电路，其中所述磁存储器单元被包括在磁存储器器件中，所述磁存储器器件包括阵列中的多个磁存储器单元。
19.根据权利要求16所述的集成电路，其中所述磁存储器单元被包括在包括在所述集成电路上的多个磁存储器单元中，并且其中所述集成电路还包括逻辑电路系统。
20.根据权利要求16所述的集成电路，所述磁存储器单元在所述磁隧道结的所述SAF中存储第一数据比特，并且其中所述磁存储器单元在所述磁隧道结的所述自由层中存储第二数据比特。
CN201780085037.0A 2016-12-27 2017-12-18 包括在磁隧道结中的合成反铁磁体中的数据存储 Pending CN110235201A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662439183P 2016-12-27 2016-12-27
US62/439,183 2016-12-27
PCT/US2017/066989 WO2018125634A1 (en) 2016-12-27 2017-12-18 Data storage in synthetic antiferromagnets included in magnetic tunnel junctions

Publications (1)

Publication Number Publication Date
CN110235201A true CN110235201A (zh) 2019-09-13

Family

ID=60972399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780085037.0A Pending CN110235201A (zh) 2016-12-27 2017-12-18 包括在磁隧道结中的合成反铁磁体中的数据存储

Country Status (4)

Country Link
US (2) US10255961B2 (zh)
EP (1) EP3563377A1 (zh)
CN (1) CN110235201A (zh)
WO (1) WO2018125634A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法
US11908784B2 (en) * 2020-09-23 2024-02-20 Nxp Usa, Inc. Packaged semiconductor device assembly

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589478A (zh) * 2001-10-16 2005-03-02 自由度半导体公司 提高可伸缩性的磁电阻随机存取存储器
CN1894801A (zh) * 2003-12-18 2007-01-10 飞思卡尔半导体公司 Mram技术中用于mtj中的合成反铁磁结构
US20070097731A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
CN101048825A (zh) * 2004-11-24 2007-10-03 飞思卡尔半导体公司 功率减小的磁阻随机存取存储器元件
US20100109110A1 (en) * 2008-10-30 2010-05-06 Seagate Technology Llc ST-RAM Cells with Perpendicular Anisotropy
CN102388454A (zh) * 2009-04-14 2012-03-21 高通股份有限公司 磁性隧道结(mtj)和方法,以及使用其的磁性随机存取存储器(mram)
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
JP4460965B2 (ja) * 2004-07-22 2010-05-12 株式会社東芝 磁気ランダムアクセスメモリ
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7633694B2 (en) * 2006-03-31 2009-12-15 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for quantifying stress and damage in magnetic heads
US7696551B2 (en) * 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7978505B2 (en) * 2009-01-29 2011-07-12 Headway Technologies, Inc. Heat assisted switching and separated read-write MRAM
US8779538B2 (en) * 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5502627B2 (ja) * 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US9087633B2 (en) * 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
TW201327956A (zh) * 2011-12-28 2013-07-01 Ind Tech Res Inst 磁感應器
US9195586B2 (en) 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
US9136464B1 (en) * 2012-09-25 2015-09-15 Everspin Technologies, Inc. Apparatus and process for manufacturing ST-MRAM having a metal oxide tunnel barrier
SG2013077656A (en) * 2012-10-18 2014-05-29 Agency Science Tech & Res Magnetoresistive device and method for forming the same
US8865008B2 (en) * 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9460768B2 (en) * 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices
US9140747B2 (en) 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
TW201508848A (zh) * 2013-08-23 2015-03-01 Chipmos Technologies Inc 一種植球裝置及其植球方法
US20150069555A1 (en) * 2013-09-09 2015-03-12 Shintaro SAKAI Magnetic memory
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9379314B2 (en) * 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
US9263667B1 (en) * 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9543041B2 (en) 2014-08-29 2017-01-10 Everspin Technologies, Inc. Configuration and testing for magnetoresistive memory to ensure long term continuous operation
US9929339B2 (en) * 2015-01-01 2018-03-27 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including self-initializing reference layers
US9576636B1 (en) * 2015-04-03 2017-02-21 Everspin Technologies, Inc. Magnetic memory having ROM-like storage and method therefore
US9793003B2 (en) 2015-09-15 2017-10-17 Avalanche Technology, Inc. Programming of non-volatile memory subjected to high temperature exposure
US10333058B2 (en) * 2016-03-17 2019-06-25 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589478A (zh) * 2001-10-16 2005-03-02 自由度半导体公司 提高可伸缩性的磁电阻随机存取存储器
CN1894801A (zh) * 2003-12-18 2007-01-10 飞思卡尔半导体公司 Mram技术中用于mtj中的合成反铁磁结构
CN101048825A (zh) * 2004-11-24 2007-10-03 飞思卡尔半导体公司 功率减小的磁阻随机存取存储器元件
US20070097731A1 (en) * 2005-10-28 2007-05-03 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
US20100109110A1 (en) * 2008-10-30 2010-05-06 Seagate Technology Llc ST-RAM Cells with Perpendicular Anisotropy
CN102388454A (zh) * 2009-04-14 2012-03-21 高通股份有限公司 磁性隧道结(mtj)和方法,以及使用其的磁性随机存取存储器(mram)
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications

Also Published As

Publication number Publication date
US20190189176A1 (en) 2019-06-20
US10255961B2 (en) 2019-04-09
WO2018125634A1 (en) 2018-07-05
US20180182443A1 (en) 2018-06-28
US10825500B2 (en) 2020-11-03
EP3563377A1 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
US10868079B2 (en) Magnetic detection circuit, MRAM and operation method thereof
US9147500B2 (en) Semiconductor memory device having resistive memory cells and method of testing the same
US9721632B2 (en) Redundant magnetic tunnel junctions in magnetoresistive memory
US7961509B2 (en) Spin-transfer torque memory self-reference read and write assist methods
KR101997079B1 (ko) 가변 저항 메모리를 포함하는 저장 장치 및 그것의 동작 방법
US8411495B2 (en) Spin-transfer torque memory self-reference read method
CN110235201A (zh) 包括在磁隧道结中的合成反铁磁体中的数据存储
US7876604B2 (en) Stram with self-reference read scheme
US10593375B2 (en) Semiconductor memory device with correcting resistances in series with memory array signal lines
JP2009283938A (ja) 楕円接合部を有する磁気ランダムアクセスメモリ
US9990976B1 (en) Method and apparatus for storing data in a reference layer in magnetoresistive memory cells
US9311981B2 (en) Semiconductor memory device having variable resistance memory and operating method
US7800937B2 (en) Method for switching magnetic moment in magnetoresistive random access memory with low current
JP2004327996A (ja) 二重接合磁気メモリデバイスおよび読出し方法
US10079337B2 (en) Double magnetic tunnel junction with dynamic reference layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190913

WD01 Invention patent application deemed withdrawn after publication