CN102388454A - 磁性隧道结(mtj)和方法,以及使用其的磁性随机存取存储器(mram) - Google Patents

磁性隧道结(mtj)和方法,以及使用其的磁性随机存取存储器(mram) Download PDF

Info

Publication number
CN102388454A
CN102388454A CN2010800163189A CN201080016318A CN102388454A CN 102388454 A CN102388454 A CN 102388454A CN 2010800163189 A CN2010800163189 A CN 2010800163189A CN 201080016318 A CN201080016318 A CN 201080016318A CN 102388454 A CN102388454 A CN 102388454A
Authority
CN
China
Prior art keywords
layer
mtj
electrode
pinning layer
pinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800163189A
Other languages
English (en)
Other versions
CN102388454B (zh
Inventor
朱晓春
马修·诺瓦克
李霞
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201610957985.6A priority Critical patent/CN107093449B/zh
Publication of CN102388454A publication Critical patent/CN102388454A/zh
Application granted granted Critical
Publication of CN102388454B publication Critical patent/CN102388454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示磁性隧道结MTJ及其形成方法。钉扎层安置于所述MTJ中，使得所述MTJ的自由层可在存取晶体管提供于磁性随机存取存储器MRAM位单元中时耦合到所述存取晶体管的漏极。此结构更改写入电流流动方向以对准所述MTJ的写入电流特性与使用所述MTJ的MRAM位单元的写入电流供应能力。结果，可提供更多写入电流以将所述MTJ从平行P状态切换到反平行AP状态。反铁磁性材料AFM层提供于所述钉扎层上以固定钉扎层磁化。为了提供足够用于沉积所述AFM层以保证钉扎层磁化的区域，提供具有大于所述自由层的自由层表面区域的钉扎层表面区域的钉扎层。

Description

磁性隧道结(MTJ)和方法,以及使用其的磁性随机存取存储器(MRAM)
技术领域
本申请案的技术大体上涉及磁性隧道结(MTJ)、相关方法，和MTJ在磁性随机存取存储器(MRAM)中的使用。
背景技术
磁性随机存取存储器(MRAM)为非易失性存储器，其中通过编程磁性隧道结(MTJ)来存储数据。MRAM是有利的，因为即使当切断电力时MTJ也可用以存储信息。数据是作为小磁性元素而非电荷或电流而存储于MTJ中。图1中说明示范性MTJ 10。数据是根据两个层之间的磁性定向而存储于MTJ 10中：自由层12安置于固定或钉扎层14上方。自由层12和钉扎层14是由铁磁性材料形成。MTJ 10是以常规的“底部自旋阀”的配置而加以配置，其中钉扎层14安置于自由层12下方。自由层12与钉扎层14是通过由薄的非磁性电介质层形成的隧道结或势垒16分离。即使当磁性H场归因于MTJ 10的磁滞环路18而为“0”时，自由层12和钉扎层14也可存储信息。如果将偏置电压施加于耦合于MTJ 10的末端上的两个电极20、22之间，则电子可穿隧通过隧道势垒16。穿隧电流取决于自由层12与钉扎层14的相对定向。当使用自旋力矩转移(STT)MTJ时，在自由层和钉扎层的自旋对准在P与AP之间切换时的穿隧电流的差被称为隧道磁阻比(TMR)。
当自由层12的磁性定向与钉扎层14的磁性定向彼此反平行(AP)(在图1中展示为MTJ 10′)时，存在第一存储器状态(例如，逻辑“1”)。当自由层12的磁性定向与钉扎层14的磁性定向彼此平行(P)(在图1中展示为MTJ 10″)时，存在第二存储器状态(例如，逻辑“0”)。通过在电流流动通过MTJ 10时感测电阻，可感测自由层12和钉扎层14的磁性定向以读取存储于MTJ 10中的数据。通过施加磁场以相对于钉扎层14将自由铁磁性层12的定向改变到P或AP磁性定向，还可将数据写入和存储于MTJ 10中。自由层12的磁性定向可改变，但钉扎层14的磁性定向是固定的。
图2说明类似于图1中的MTJ 10的设计的STT MTJ 23(被称为“MTJ 23”)。MTJ23被提供作为MRAM位单元24的部分以存储非易失性数据。MRAM位单元24可以存储器阵列形式而提供且用作需要电子存储器的任何类型的系统(例如(作为实例)计算机处理单元(CPU)或基于处理器的系统)的存储器存储装置。提供金属氧化物半导体(通常为n型MOS，即，NMOS)存取晶体管26以控制对MTJ 23的读取和写入。存取晶体管26的漏极(D)耦合到MTJ 23的底部电极22，底部电极22耦合到钉扎层14。写入线(VWL)耦合到存取晶体管26的栅极(G)。存取晶体管26的源极(S)耦合到电压源(VS)。位线(VBL)耦合到MTJ 23的顶部电极20，顶部电极20耦合到自由层12。
当读取存储于MTJ 23中的数据时，针对存取晶体管26激活位线(VBL)以允许电流在电极20、22之间流过MTJ 23。如通过施加于位线(VBL)上的电压除以测得的电流所测量的低电阻是与在自由层12与钉扎层14之间的P定向相关联。较高电阻是与在自由层12与钉扎层14之间的AP定向相关联。当将数据写入到MTJ 23时，通过激活写入线(VWL)来激活存取晶体管26的栅极(G)。施加位线(VBL)与源线(VS)之间的电压差。结果，在漏极(D)与源极(S)之间产生写入电流(I)。如果磁性定向待从AP改变到P，则产生从顶部电极20流动到底部电极22的写入电流(IAP-P)，其在自由层12处诱发自旋转移力矩(STT)以相对于钉扎层14将自由层12的磁性定向改变到P。如果磁性定向待从P改变到AP，则产生从底部电极22流动到顶部电极20的电流(IP-AP)，其在自由层12处诱发STT以相对于钉扎层14将自由层12的磁性定向改变到AP。
如图2所说明，由电路供应以将MRAM位单元24中的MTJ 23从AP状态切换到P状态的写入电流(I)(IAP-P)可多于将MRAM位单元24中的MTJ 23从P状态切换到AP状态的写入电流(I)(IP-AP)。此归因于在MRAM位单元24中存取晶体管26的源极负载。存取晶体管26的源极负载具有如下效应：为将MTJ 23从AP状态切换到P状态所提供的写入电流(I)多于为将MTJ 23从P状态切换到AP状态所提供的写入电流(I)。然而，MTJ 23的固有磁特性需要相反情况。即，当MTJ 23用于MRAM位单元24中(如图2所说明)时，将MTJ 23从P状态切换到AP状态所需要的写入电流(I)多于将MTJ 23从AP状态切换到P状态所需要的写入电流(I)。此通过图3中的曲线图30展示，曲线图30说明作为写入电流(IC)的函数的MTJ 23的固有磁特性。如其中所展示，将MTJ 23从P状态切换到AP状态所需要的写入电流(I)的量(IC P-AP)远大于将MTJ23从AP状态切换到P状态所需要的写入电流(I)的量(IC AP-P)。此呈现设计冲突。一方面，MTJ 23的固有磁特性将MTJ 23从P状态切换到AP状态所需要的写入电流(I)多于将MTJ 23从AP状态切换到P状态所需要的写入电流(I)。然而，当MTJ 23用于MRAM位单元24中时，由电路供应以将MTJ 23从AP状态切换到P状态的写入电流(I)可多于将MTJ 23从P状态切换到AP状态的写入电流(I)。
总之，由于此设计冲突，MTJ 23的固有写入电流特性未对准于当用于MRAM位单元24中时MTJ 23的写入供应电流能力。当MTJ 23用于MRAM位单元24中时，需要更多写入电流以将MTJ 23从P状态切换到AP状态。然而，MRAM位单元24可提供更多写入电流以将MTJ 23从AP状态切换到P状态。因此，需要提供一种解决此设计冲突的MTJ设计。结果，可实现在使用MRAM的电路和/或应用中存储器状态的更有效的切换。
发明内容
“具体实施方式”中所揭示的实施例包括一种磁性隧道结(MTJ)及其形成方法。MTJ可用于磁性随机存取存储器(MRAM)位单元中以提供数据的磁性存储。所述MRAM位单元包含MTJ和存取晶体管。所述MTJ包含MTJ层结构，所述MTJ层结构将隧道势垒提供于第一电极与第二电极之间。自由层安置于所述第一电极与所述隧道势垒之间。参考或钉扎层安置于所述第一电极与所述隧道势垒之间。提供此MRAM位单元结构会耦合所述存取晶体管的漏极与所述MTJ的所述自由层。结果，MRAM位单元写入电路可供应或提供更多写入电流以将所述MTJ从平行(P)状态切换到反平行(AP)状态。此与将所述自由层安置于所述钉扎层上方且将所述存取晶体管的所述漏极耦合到所述钉扎层的常规MTJ设计相反，在所述常规MTJ设计中，所述MRAM位单元可供应较少写入电流以将所述MTJ从P状态切换到AP状态。通过将所述钉扎层安置于所述MTJ中以使得所述存取晶体管的所述漏极耦合到所述自由层(如本文中所提供)，所述MTJ的固有写入电流特性对准于当用于MRAM位单元中时所述MTJ的写入供应电流能力。在两种情况下，将所述MTJ从P状态切换到AP状态所需要的写入电流将多于将所述MTJ从AP状态切换到P状态所需要的写入电流。结果，与用于MRAM位单元中的常规MTJ设计相比较，可供应更多电流以在所述MRAM位单元中将所述MTJ从P状态切换到AP状态。
即使当将所述钉扎层和所述自由层安置于MTJ设计中以使得所述存取晶体管的所述漏极耦合到所述自由层时，所述钉扎层的磁化也在给定方向上固定。如果所述钉扎层的所述磁化损失，则所述MTJ不能用以保持或存储信息。在此方面，可使用反铁磁性材料(AFM)来提供AFM层。所述AFM层将在给定方向上钉扎或固定所述钉扎层的所述磁化。所述AFM层直接或间接耦合到所述钉扎层，其通常不是纹理化层。因此，所述AFM层还可能不生长，且可能不会坚固地钉扎所述钉扎层的边缘。此与常规MTJ结构相反，在所述常规MTJ结构中，AFM层在底部处沉积于所述钉扎层下方的纹理化层上。在此方面，本文中所揭示的MTJ实施例提供一种具有大于所述自由层的自由层表面区域的钉扎层表面区域的钉扎层。此允许所述AFM层的更大表面区域耦合到所述钉扎层。因此，即使所述AFM层未坚固地钉扎所述钉扎层的所述边缘，所述AFM层也可充分地钉扎所述钉扎层的足够内部区域，以保持磁化且充当足够用于MTJ中的给定自由层大小的参考层。如果钉扎层未经提供成具有大于所述自由层的自由层表面区域的钉扎层表面区域，则由所述AFM层坚固地钉扎的所述钉扎层的所述表面区域可能不足够大而不能使所述钉扎层保持磁化和/或不能提供足够用于所述MTJ的参考层以恰当地起作用。
附图说明
图1为以平行(P)状态和反平行(AP)状态两者所展示的现有技术中的磁性隧道结(MTJ)的说明；
图2为使用现有技术中的常规MTJ设计的示范性MRAM位单元的图；
图3为说明用以将图2的MTJ的状态从P切换到AP和从AP切换到P的写入电流的示范性曲线图；
图4a为使用提供安置于自由层上方的钉扎层的示范性MTJ设计的示范性MRAM位单元的图；
图4b为使用提供安置于钉扎层上方的自由层的示范性MTJ设计的示范性MRAM位单元的图；
图5a为可用于图4a的MRAM位单元中的MTJ的一部分的示范性横截面的图；
图5b为可用于图4b的MRAM位单元中的MTJ的一部分的示范性横截面的图；
图6a为MTJ的一部分的示范性横截面的图，所述MTJ具有安置于上方的钉扎层且具有大于自由层的长度的长度，且可用于图4a的MRAM位单元中；
图6b为MTJ的一部分的示范性横截面的图，所述MTJ具有安置于下方的钉扎层且具有大于自由层的长度的长度，且可用于图4b的MRAM位单元中；
图7为双自旋结构MTJ的一部分的示范性横截面的图，所述双自旋结构MTJ具有安置于上方的钉扎层且具有大于自由层的长度的长度，且可用于图4a或图4b的MRAM位单元中；以及
图8为双自旋结构MTJ的一部分的另一示范性横截面的图，所述双自旋结构MTJ安置于上方且具有大于自由层的长度的长度，且可用于图4a或图4b的MRAM位单元中。
具体实施方式
现参看各图，描述本发明的若干示范性实施例。词语“示范性”在本文中用以指“充当实例、例子或说明”。没有必要将本文中描述为“示范性”的任何实施例均解释为比其它实施例优选或有利。
“具体实施方式”中所揭示的实施例包括一种磁性隧道结(MTJ)及其形成方法。MTJ可用于磁性随机存取存储器(MRAM)位单元中以提供数据的磁性存储。所述MRAM位单元包含MTJ和存取晶体管。所述MTJ包含MTJ层结构，所述MTJ层结构将隧道势垒提供于第一电极与第二电极之间。自由层安置于所述第二电极与所述隧道势垒之间。参考或钉扎层安置于所述第一电极与所述隧道势垒之间。提供此MRAM位单元结构会耦合所述存取晶体管的漏极与所述MTJ的所述自由层。结果，MRAM位单元写入电路可供应或提供更多写入电流以将所述MTJ从平行(P)状态切换到反平行(AP)状态。此与将所述自由层安置于所述钉扎层上方且将所述存取晶体管的漏极耦合到所述钉扎层的常规MTJ设计相反，在所述常规MTJ设计中，所述MRAM位单元可供应较少写入电流以将所述MTJ从P状态切换到AP状态。通过将所述钉扎层安置于所述MTJ中以使得所述存取晶体管的所述漏极耦合到所述自由层(如本文中所提供)，所述MTJ的固有写入电流特性对准于当用于MRAM位单元中时所述MTJ的写入供应电流能力。在两种情况下，将所述MTJ从P状态切换到AP状态所需要的写入电流将多于将所述MTJ从AP状态切换到P状态所需要的写入电流。结果，与用于MRAM位单元中的常规MTJ设计相比较，可供应更多电流以在所述MRAM位单元中将所述MTJ从P状态切换到AP状态。
在此方面，图4a说明含有示范性MTJ 42的示范性MRAM位单元40。为了将数据存储于MTJ 42中，MTJ 42的定向使得存取晶体管的漏极耦合到MTJ 42的自由层44(与钉扎层46相反)。图4a中的MTJ 42经配置以提供安置于自由铁磁性层44上方的钉扎层46。此与常规MTJ设计相反，在所述常规MTJ设计中，自由层安置于钉扎层上方(例如在图2所说明的MTJ 23中)。此切换型定向解决在MTJ的写入电流特性与使用MTJ的MRAM位单元的写入电流供应能力之间的上文所提及的设计冲突。所属领域的技术人员应理解，钉扎层46还可安置于自由铁磁性层44下方。图4b展示此示范性实施例。
图4b说明含有示范性MTJ 43的示范性MRAM位单元49。图4b中的MTJ 43经配置以提供安置于钉扎层46上方的自由铁磁性层44。钉扎层46耦合到第一电极48。自由层44耦合到第二电极50。位线(VBL)耦合到第一电极48。存取晶体管54的漏极(D)耦合到第二电极50。自由层44相对于存取晶体管54的漏极的此切换型定向解决在MTJ的写入电流特性与使用MTJ的MRAM位单元的写入电流供应能力之间的上文所提及的设计冲突。出于论述的目的，将参看图4a，但所属领域的技术人员应理解，可使用示范性MRAM位单元49。
在图4a中，在此布置中将自由层44安置于钉扎层46下方允许存取晶体管的漏极耦合到MTJ 42的自由层44(与图2中所说明的MRAM位单元24中的钉扎层相反)。结果，将MTJ 42从P状态切换到AP状态所提供的写入电流可多于将MTJ 42从AP状态切换到P状态所提供的写入电流。因此，当MTJ 42用于MRAM位单元40中时，MTJ42的固有写入电流特性与当用于MRAM位单元40中时MTJ 42的写入电流供应能力兼容或对准。此兼容性或对准意味着：MTJ 42的固有写入电流特性将MTJ 42从P状态切换到AP状态所需要的电流多于将MTJ 42从AP状态切换到P状态所需要的电流，而当用于MRAM位单元40中时MTJ 42的写入电流供应能力将MTJ 42从P状态切换到AP状态所提供的电流还可多于将MTJ 42从AP状态切换到P状态所提供的电流。
如图4a的示范性MRAM位单元40中所说明，钉扎层46耦合到第一电极48。自由层44耦合到第二电极50。位线(VBL)耦合到第一电极48。存取晶体管54的漏极(D)耦合到第二电极50。存取晶体管44展示为NMOS晶体管；然而，可按需要而使用任何类型的晶体管。写入线(VWL)耦合到存取晶体管54的栅极(G)。存取晶体管54的源极(S)耦合到电压源(VS)。位线(VBL)耦合到MTJ 42的第一电极48。当读取存储于MTJ 42中的数据时，激活写入线(VWL)以激活存取晶体管54来允许电流在第一电极48与第二电极50之间流过MTJ 42。如通过施加于位线(VBL)上的电压除以测得的电流所测得的低电阻是与在自由层44与钉扎层46之间的P定向相关联。较高电阻是与在自由层44与钉扎层46之间的AP定向相关联。
当将数据写入到MTJ 42时，首先确定自由层44和钉扎层46的现有磁性定向。如果需要改变磁性定向以将新数据存储于MTJ 42中，则通过将电压施加于写入线(VWL)上而激活存取晶体管54的栅极(G)。在漏极(D)与源极(S)之间产生写入电流。如果MTJ 42的磁性定向待从P状态改变到AP状态，则产生从第一电极48流动到第二电极50的电流(IP-AP)，以在自由层44处诱发自旋转移力矩(STT)来相对于钉扎层46将自由层44的磁性定向改变到AP。如果MTJ 42的磁性定向待从AP状态改变到P状态，则产生从第二电极50流动到第一电极48的电流(IAP-P)，以在自由层44处诱发STT来相对于钉扎层46将自由层44的磁性定向改变到P。
图5a说明用于图4a的MRAM位单元40中的MTJ 42的示范性横截面。MTJ 42中的各层各自具有展示为“L1”的大致相同长度，所述长度可在(作为一实例)1.0纳米(nm)与1.0微米(μm)之间。其中，钉扎层60安置于自由层44上方以改变图4a的MRAM位单元40中的切换电流流动方向。钉扎层60可被提供作为合成反铁磁性(SAF)钉扎层结构58的部分。此在下文中进一步论述。通过在第二电极50上沉积层堆叠来形成MTJ 42。可通过溅镀或离子束沉积来形成MTJ 42中的各层。在此实施例中，首先将自由层44放置或沉积于第二电极50的顶部上。自由层44具有对于钉扎层60或58的磁矩为P或AP的磁矩。自由层44的磁矩可响应于外部磁场而改变，且在自由层44与钉扎层60或58之间的磁矩的相对定向确定穿隧电流且因此确定隧道势垒52的电阻。自由层44可形成为具有合适厚度，所述厚度可在(作为一实例)大约1nm与1μm之间。自由层44可由所要的任何合适铁磁性材料形成。实例包括钴(Co)-铁(Fe)-硼(B)(CoFeB)、CoFe和镍(Ni)-铁(NiFe)。自由层44还可包含复合铁磁性层。
接下来将薄的介电材料放置或沉积于自由层44上以形成隧道势垒52，随后形成钉扎层60或58。隧道势垒52可形成为具有合适厚度，所述厚度可在(作为一实例)大约1埃与20埃之间。隧道势垒52可由所要的任何合适介电材料形成。实例包括氧化镁(MgO)、氧化铝(AlOx)和氧化钛(TiOx)。钉扎层60可被提供作为合成反铁磁性(SAF)钉扎层结构58的部分，合成反铁磁性(SAF)钉扎层结构58包含通过耦合层64分离的两个铁磁性层60、62。耦合层64可由非磁性或大体上非磁性的基底材料形成以形成非磁性间隔层，其一实例包括钌(Ru)。铁磁性层60、62可包含包括铁的合金。钉扎层60还可包含单一钉扎铁磁性层。钉扎层60可由任何合适铁磁性材料形成且可具有任何合适厚度，所述厚度可在(作为一实例)大约1埃与100埃之间。
反铁磁性材料(AFM)层66在固定方向上直接或间接耦合到钉扎层60。可将AFM层66放置或沉积于钉扎层60的顶部上，以在固定方向上固持或“钉扎”钉扎层60的磁矩。AFM层66钉扎SAF钉扎层结构58的磁化。通过与在给定方向上磁化的邻近AFM层66的交换耦合而在所述给定方向上钉扎钉扎层60或58。AFM层66可形成为具有合适厚度，所述厚度可在(作为一实例)大约10埃与10000埃之间。AFM层66可由所要的任何合适反铁磁性材料形成。实例包括铂-锰(PtMn)和铱-锰(IrMn)。
图5b说明用于图4b的MRAM位单元49中的MTJ 43的示范性横截面。MTJ 42中的各层各自具有展示为“L1”的大致相同长度，所述长度可在(作为一实例)1.0纳米(nm)与1.0微米(μm)之间。其中，钉扎层60安置于自由层44下方以改变图4b的MRAM位单元49中的切换电流流动方向。通过在第一电极48上沉积层堆叠来形成MTJ43。可通过溅镀或离子束沉积来形成MTJ 43中的各层。
在图5b中，通过将反铁磁性材料(AFM)66放置或沉积于第一电极48的顶部上，AFM层66耦合到第一电极48，以在固定方向上固持或“钉扎”钉扎层60的磁矩。耦合可为直接或间接的。AFM层66可形成为具有合适厚度，所述厚度可在(作为一实例)大约10埃与10000埃之间。AFM层66可由所要的任何合适反铁磁性材料形成。实例包括铂-锰(PtMn)和铱-锰(IrMn)。可将钉扎层60放置或沉积于AFM 66的顶部上以作为合成反铁磁性(SAF)钉扎层结构58的部分。AFM层66钉扎SAF钉扎层结构58的磁化。接下来将薄的介电材料放置或沉积于钉扎层60上以形成隧道势垒52，随后形成自由层44。隧道势垒52可形成为具有合适厚度，所述厚度可在(作为一实例)大约1埃与20埃之间。隧道势垒52可由所要的任何合适介电材料形成。实例包括氧化镁(MgO)、氧化铝(AlOx)和氧化钛(TiOx)。铁磁性层60、62可包含包括铁的合金。钉扎层60还可包含单一钉扎铁磁性层。钉扎层60可由任何合适铁磁性材料形成且可具有任何合适厚度，所述厚度可在(作为一实例)大约1埃与100埃之间。
在此实施例中，将自由层44放置或沉积于隧道势垒52上方和第二电极50下方。自由层44具有对于钉扎层60或58的磁矩为P或AP的磁矩。自由层44的磁矩可响应于外部磁场而改变，且在自由层44与钉扎层60或58之间的磁矩的相对定向确定穿隧电流且因此确定隧道势垒52的电阻。自由层44可形成为具有合适厚度，所述厚度可在(作为一实例)大约1nm与1μm之间。自由层44可由所要的任何合适铁磁性材料形成。实例包括钴(Co)-铁(Fe)-硼(B)(CoFeB)、CoFe和镍(Ni)-铁(NiFe)。自由层44还可包含复合铁磁性层。
如图4a和图4b所说明的示范性实施例中先前所论述，自由层44耦合到存取晶体管54的漏极。此改变图4a和图4b的MRAM位单元40和49中的切换电流流动方向。因此，MRAM位单元40和49可供应更多写入电流以分别将MTJ 42和43从P状态切换到AP状态，此还需要更多写入电流。然而，在图4a中，AFM层66可能不会充分地钉扎SAF钉扎层结构58的磁化，使得SAF钉扎层结构58可能损失其磁化(尤其在MTJ边缘处)。这是因为AFM层66放置或沉积于SAF钉扎层结构58的顶部上，其通常不是纹理化层。因此，AFM层66无法生长，而在常规MTJ结构中可实现所述生长，在所述常规MTJ结构中，归因于钉扎层安置于自由层下方，AFM层在底部处沉积于钉扎层下方的纹理化种子层上。因此，在(例如)图5a的MTJ 42中，AFM层66可能不会坚固地钉扎SAF钉扎层结构58的边缘。如果未坚固地钉扎SAF钉扎层结构58，则结果，此可导致操作裕度的损失且甚至导致磁化的损失和存储于MTJ 42中的数据的崩溃。
为了解决此问题，图6a说明MTJ设计及其形成方法的替代示范性实施例。如所展示，MTJ 70被提供作为半导体裸片的部分。为了在固定方向上固定或钉扎钉扎层72的磁化，类似于图5a的MTJ 42，使用反铁磁性材料(AFM)来提供AFM层78。然而，MTJ 70提供具有大于自由层76的自由层表面区域的钉扎层表面区域的钉扎层72。在此实施例中，作为一实例，钉扎层72具有大于自由层76的长度的钉扎层长度，使得钉扎层72的横截面的表面区域大于自由层76的横截面的表面区域。通过提供具有大于自由层76的自由层表面区域的钉扎层表面区域的钉扎层72，此允许AFM层78的更大表面区域放置、沉积或生长于钉扎层72的顶部上。因此，即使AFM层78未坚固地钉扎钉扎层72的边缘，AFM层78也可充分地钉扎钉扎层72的足够内部区域，以保持磁化和/或足够充当用于MTJ 70中的给定自由层76大小的参考层。如果钉扎层72不具有大于自由层76的自由层表面区域的钉扎层表面区域，则由AFM层78坚固地钉扎的钉扎层72的表面区域可能不足够大而不能保持其磁化或不能提供足够用于MTJ 70的参考层。
大于自由层表面区域的钉扎层表面区域不限于任何特定几何形状或物理设计。举例来说，钉扎层的长度和/或宽度尺寸可大于自由层的长度和/或宽度尺寸，以提供具有大于自由层的表面区域的表面区域的钉扎层。作为另一实例，如果钉扎层和/或自由层的横截面的结构为圆形或椭圆形，则这些尺寸可包括直径或半径、圆周或以上两者。椭圆具有两个半径尺寸，且在钉扎层中所述两个半径尺寸中的任一者或两者可大于在自由层中所述两个半径尺寸中的任一者或两者。如果钉扎层和/或自由层的横截面的结构为多边形，则尺寸可包括边的长度、边之间的角度、高度和/或宽度，或其任何组合。另外，如果钉扎层和/或自由层的横截面的结构不同，则只要钉扎层的表面区域大于自由层的表面区域，就可以任何方式来提供尺寸。此情况的一实例将为如下情况：钉扎层的横截面为椭圆形且自由层的横截面为多边形，或钉扎层的横截面为多边形且自由层的横截面为椭圆形。作为实例，对应的尺寸可包括直径对长度、半径对长度、直径对宽度和半径对宽度。
如图6a的MTJ 70中所说明，钉扎层72和自由层76的横截面为矩形。钉扎层72经提供成具有展示为“L2”的第一长度(在下文中为“钉扎层长度”)。自由层76经提供成具有展示为“L3”的第二长度(在下文中为“自由层长度”)。钉扎层长度L2大于自由层长度L3的长度。在此实施例中，此实现钉扎层72的表面区域大于自由层76的表面区域。钉扎层长度可为所要的任何长度。举例来说，钉扎层长度可比自由层长度长至少百分之十(10％)。一个示范性实施例将钉扎层长度提供成比自由层长度大大约百分之一百一十(110％)与百分之三百(300％)之间。
可提供变化。举例来说，在图6a的MTJ 70中，第二电极82和/或隧道势垒74的长度和/或宽度可以与自由层的长度和/或宽度相同或大体上相同的长度和/或宽度放置或沉积于MTJ 70中，或其可以不同长度和/或宽度放置或沉积于MTJ 70中。还作为一实例，只要钉扎层72具有大于自由层76的自由层表面区域的钉扎层表面区域，放置于AFM层78上方的第一电极83的长度就可为与AFM层78、钉扎层72或自由层76的长度和/或宽度相同的、长于或短于AFM层78、钉扎层72或自由层76的长度和/或宽度的长度和/或宽度。举例来说，钉扎层72的在图6a中展示为“W2”的宽度(在下文中为“钉扎层宽度”)可大于自由层76的在图6a中展示为“W3”的宽度(在下文中为“自由层宽度”)。作为一实例，钉扎层宽度W2可为120nm，且自由层宽度W3可为100nm。或者，钉扎层宽度与自由层宽度可相同或大体上相同的。钉扎层宽度还可小于自由层，但归因于放置或沉积技术的约束，大多数设计将提供具有与自由层宽度相同或大体上相同的钉扎层宽度或大于自由层宽度的钉扎层宽度的钉扎层。
所属领域的技术人员应理解，还可通过上文所论述的类似方法来增强图4b中的SAF钉扎层58的钉扎。图6b说明MTJ结构79的一实施例，其中钉扎层72具有大于自由层76的表面区域的表面区域。通过提供具有大于自由层76的自由层表面区域的钉扎层表面区域的钉扎层72，出于上文所论述的原因，此允许钉扎SAF层72的增强的钉扎。大于自由层表面区域的钉扎层表面区域不限于任何特定几何形状或物理设计。
图7和图8说明也可使用的MTJ结构的替代实施例，其包括在图4a的MRAM位单元40和图4b的MRAM位单元49中。这些MTJ结构使用双自旋结构，借此使用两个钉扎层。双自旋MTJ结构提供自由层，所述自由层的切换受来自两个钉扎层的两个自旋力矩影响。上文所提供的MTJ的先前实例为单自旋结构，借此仅使用一个钉扎层。双自旋MTJ结构通常允许以小于单自旋MTJ结构通常所需要的写入电流的写入电流来切换自由层磁化。在图7和图8中所说明的双自旋MTJ结构中的每一者中，其各自含有具有大于自由层的表面区域的钉扎层表面区域的至少一个钉扎层，以提供AFM层的表面区域来牢固地钉扎所述钉扎层。针对图6a和图6b的单自旋MTJ 70所提供的和上文所描述的所有可能性对于图7和图8的双自旋MTJ结构也是可能的。然而，出于此论述的目的，图4a和图6a的配置将用作图7和图8中所描述的实施例的实例配置。所属领域的技术人员应理解，图4b和图6b还可用作图7和图8中所描述的实施例的实例配置。
转到图7，说明第一双自旋MTJ 84。自由层86和隧道势垒88被顶部钉扎层90和底部钉扎层92包围。底部钉扎层92放置或沉积于AFM层94(作为一实例，PtMn)上。AFM层94放置或沉积于第二电极98的顶部上。自由层86放置或沉积于非磁性间隔层99(作为一实例，Ru)上，非磁性间隔层99放置或沉积于底部钉扎层92的顶部上。可以SAF钉扎层结构的形式来提供底部钉扎层92。以SAF钉扎层结构的形式来提供顶部钉扎层90。AFM层100放置或沉积于SAF钉扎层结构90的顶部上以在给定方向上钉扎SAF钉扎层结构90的磁化。SAF钉扎层结构90的钉扎层长度(标记为“L4”)大于自由层86的自由层长度(标记为“L5”)。在此实施例中，此实现SAF钉扎层结构90的表面区域大于自由层86的表面区域。SAF钉扎层结构90的钉扎层长度可为所要的任何尺寸，且可具有大于自由层86的表面区域的表面区域。一个示范性实施例将SAF钉扎层结构90的钉扎层长度提供成比自由层长度大大约百分之一百一十(110％)与百分之三百(300％)之间。还可以单一钉扎层结构的形式来提供顶部钉扎层90。
再次，可提供变化。举例来说，第二电极98、AFM层94、底部钉扎层92、非磁性间隔层99和/或隧道势垒88中的任一者的长度和/或宽度可以与自由层长度相同或大体上相同的长度和/或宽度放置或沉积于MTJ 84中，或其可以不同长度和/或宽度放置或沉积于MTJ 84中。还作为一实例，放置于AFM层100的顶部上的第一电极101的长度可为与AFM层100、SAF钉扎层结构90或自由层86的长度和/或宽度相同的、长于或短于AFM层100、SAF钉扎层结构90或自由层86的长度和/或宽度的长度和/或宽度。举例来说，SAF钉扎层结构90的在图7中展示为“W4”的钉扎层宽度可大于自由层86的在图7中展示为“W5”的自由层宽度。作为一实例，钉扎层宽度W4可为120nm，且自由层宽度W5可为100nm。或者，钉扎层宽度与自由层宽度可为相同或大体上相同的宽度。SAF钉扎层结构90的钉扎层宽度还可小于自由层宽度，但归因于放置或沉积技术的约束，大多数设计将为SAF钉扎层结构90和自由层86提供相同或大体上相同的钉扎层宽度，或以大于自由层宽度的钉扎层宽度来提供SAF钉扎层结构90。所需要的是具有大于自由层的自由层表面区域的钉扎层表面区域的钉扎层。
图8说明替代性双自旋MTJ 102。在此MTJ 102中，提供第一隧道势垒104和第二隧道势垒106。自由层108直接被第一隧道势垒104和第二隧道势垒106包围。第一隧道势垒104和第二隧道势垒106分别直接被顶部钉扎层110和底部钉扎层112包围。类似于图7中的MTJ设计，底部钉扎层112放置或沉积于AFM层114上。AFM层114放置或沉积于第二电极118的顶部上。可以SAF钉扎层结构或单一钉扎层结构的形式来提供顶部钉扎层110和底部钉扎层112。AFM层120放置或沉积于SAF钉扎层结构110的顶部上以在给定方向上钉扎SAF钉扎层结构110的磁化。SAF钉扎层结构110的钉扎层长度(标记为“L6”)在长度上大于自由层108的长度(标记为“L7”)。在此实施例中，此实现SAF钉扎层结构110的表面区域大于自由层108的表面区域。SAF钉扎层结构110的钉扎层长度可为所要的任何长度，且可无限制地大于自由层长度。然而，一个示范性实施例将SAF钉扎层结构110的钉扎层长度提供成比自由层长度大大约百分之一百一十(110％)与百分之三百(300％)之间。
再次，可提供变化。举例来说，第二电极118、AFM层114、底部钉扎层112以及第一隧道势垒104和第二隧道势垒106中的任一者的长度和/或宽度可以与自由层的长度和/或宽度相同或大体上相同的长度和/或宽度放置或沉积于MTJ 102中，或其可以不同长度和/或宽度放置或沉积于MTJ 102中。还作为一实例，放置于AFM层120的顶部上的第一电极121的长度可为与AFM层120、SAF钉扎层结构110或自由层108的长度和/或宽度相同的、长于或短于AFM层120、SAF钉扎层结构110或自由层108的长度和/或宽度的长度和/或宽度。另外，SAF钉扎层结构110的在图8中展示为“W6”的钉扎层宽度可大于自由层108的在图8中展示为“W7”的自由层宽度。作为一实例，宽度W6可为120nm，且宽度W7可为100nm。或者，其宽度可相同或大体上相同。SAF钉扎层结构110的宽度还可小于自由层108的宽度，但归因于沉积技术的约束，大多数设计将在SAF钉扎层结构110与自由层108之间提供相同宽度，或提供具有大于自由层108的宽度的宽度的SAF钉扎层结构110。所需要的是具有大于自由层的自由层表面区域的钉扎层表面区域的钉扎层。
可对以上MTJ结构进行各种修改。可在任何定向或轴线上提供MTJ结构，所述定向或轴线包括垂直(如所说明)、水平或成角度。另外，MTJ层的横截面可提供为具有所要的任何形状，包括矩形、其它多边形或椭圆形。包括钉扎层和自由层的MTJ层可具有不同形状或结构，所述形状或结构具有相同或不同尺寸。视各个层的组成和所使用的蚀刻而定，放置或沉积某些层的次序可变化。对于具有长度和/或宽度尺寸的MTJ结构，只要钉扎层具有大于自由层的自由层表面区域的钉扎层表面区域，在MTJ结构中所提供的层的长度和/或宽度尺寸就可为所要的任何长度和/或宽度且可以相对于其它层的任何长度和/或宽度比。还应认识到，在以上实施例中，层和形成所述层的材料的次序仅为示范性的。另外，尽管在所说明的实施例中支撑结构通常被描绘为圆形或具有圆角，但在替代实施例中，支撑结构可具有不同形状。此外，在一些实施例中，可放置或沉积和处理其它层(未图示)以形成MTJ装置的部分或在衬底上形成其它结构。在其它实施例中，这些层可使用替代性沉积、图案化和蚀刻材料与工艺形成、可以不同次序放置或沉积，或由不同材料构成，这将为所属领域的技术人员所知晓。
另外，MTJ可提供于任何电子装置中用于存储数据。MTJ装置可提供于MRAM位单元和/或MRAM位单元电路中以存储数据，其中可将此数据存储到MTJ中、从MTJ读取此数据和/或将此数据写入到MTJ中。根据本文中所揭示的实施例的MTJ可包括于或集成于半导体裸片中和/或任何其它装置中，包括电子装置。此些装置的实例包括(但不限于)机顶盒、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器和便携式数字视频播放器。
还应注意，描述在本文中的示范性实施例中的任一者中所描述的操作步骤以提供实例和论述。可以不同于所说明的序列的众多不同序列来执行所描述的操作。此外，实际上可在许多不同步骤中执行在单一操作步骤中所描述的操作。另外，可组合在示范性实施例中所论述的一个或一个以上操作步骤。应理解，所属领域的技术人员将容易明白，在流程图中所说明的操作步骤可经受众多不同修改。所属领域的技术人员还应理解，可使用多种不同技术和技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可在整个以上描述中所参考的数据、指令、命令、信息、信号、位、符号和码片。
提供对本发明的先前描述以使所属领域的技术人员能够制造或使用本发明。在不脱离本发明的精神或范围的情况下，所属领域的技术人员将容易明白对本发明的各种修改，且本文中所界定的一般原理可适用于其它变化。因此，本发明无意限于本文中所描述的实例和设计，而是将赋予本发明与本文中所揭示的原理和新颖特征一致的最广范围。

Claims (31)

1.一种磁性隧道结MTJ，其包含：
第一电极和第二电极；
隧道势垒，其位于所述第一电极与所述第二电极之间；
自由层，其位于所述第二电极与所述隧道势垒之间；以及
钉扎层，其位于所述第一电极与所述隧道势垒之间；
其中所述钉扎层具有大于所述自由层的自由层表面区域的钉扎层表面。
2.根据权利要求1所述的MTJ，其进一步包含位于所述第一电极与所述钉扎层之间的具有一反铁磁性材料AFM层长度的AFM层。
3.根据权利要求2所述的MTJ，其中所述AFM层的表面区域与所述钉扎层表面区域相同或大于所述钉扎层表面区域。
4.根据权利要求1所述的MTJ，其中所述钉扎层包含合成反铁磁性SAF钉扎层结构。
5.根据权利要求4所述的MTJ，其中所述SAF钉扎层结构包含通过耦合层分离的至少两个铁磁性层。
6.根据权利要求1所述的MTJ，其中所述钉扎层和所述自由层中的至少一者是由铁磁性材料形成。
7.根据权利要求1所述的MTJ，其中所述钉扎层表面区域和所述自由层表面区域由来自由以下各者组成的群组的尺寸构成：长度、宽度、直径、半径和圆周。
8.根据权利要求1所述的MTJ，其中所述钉扎层具有一钉扎层长度且所述自由层具有一自由层长度，其中所述钉扎层长度不同于所述自由层长度。
9.根据权利要求1所述的MTJ，其中所述自由层具有一自由层宽度且所述钉扎层具有一钉扎层宽度，其中所述钉扎层宽度不同于所述自由层宽度。
10.根据权利要求1所述的MTJ，其进一步包含位于所述第二电极与所述自由层之间的第二钉扎层。
11.根据权利要求10所述的MTJ，其进一步包含位于所述自由层与所述第二钉扎层之间的非磁性间隔层或大体上非磁性间隔层。
12.根据权利要求10所述的MTJ，其进一步包含位于所述第二电极与所述第二钉扎层之间的AFM层。
13.根据权利要求1所述的MTJ，其进一步包含位于所述自由层与所述第二电极之间的第二隧道势垒。
14.根据权利要求13所述的MTJ，其进一步包含位于所述第二隧道势垒与所述第二电极之间的第二钉扎层。
15.根据权利要求1所述的MTJ，其集成于至少一个半导体裸片中。
16.根据权利要求1所述的MTJ，其进一步包含选自由以下各者组成的群组的装置：机顶盒、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘DVD播放器和便携式数字视频播放器，所述MTJ集成到所述装置中。
17.一种磁性随机存取存储器MRAM位单元，其包含：
存取晶体管，其具有栅极、源极和漏极；
磁性隧道结MTJ，其包含：
第一电极和第二电极；
隧道势垒，其位于所述第一电极与所述第二电极之间；
自由层，其位于所述第二电极与所述隧道势垒之间；以及
钉扎层，其位于所述第一电极与所述隧道势垒之间；
其中所述钉扎层具有大于所述自由层的自由层表面区域的钉扎层表面区域；且
其中写入线耦合到所述栅极，所述第二电极耦合到所述漏极，且位线耦合到所述第一电极。
18.根据权利要求17所述的MRAM位单元，其进一步包含位于所述第一电极与所述钉扎层之间的具有一反铁磁性材料AFM层长度的AFM层。
19.根据权利要求18所述的MRAM位单元，其中所述AFM层的至少一个尺寸与所述钉扎层的至少一个尺寸相同或大于所述钉扎层的至少一个尺寸。
20.根据权利要求17所述的MRAM位单元，其包含多个所述MRAM位单元以形成MRAM阵列。
21.根据权利要求17所述的MRAM位单元，其集成于至少一个半导体裸片中。
22.根据权利要求17所述的MRAM位单元，其进一步包含选自由以下各者组成的群组的装置：机顶盒、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘DVD播放器和便携式数字视频播放器，所述MRAM位单元集成到所述装置中。
23.一种形成磁性隧道结MTJ的方法，其包含：
提供第一电极和第二电极；
将隧道势垒放置于所述第一电极与所述第二电极之间；
将自由层放置于所述第二电极与所述隧道势垒之间；
将钉扎层放置于所述第一电极与所述隧道势垒之间；
其中所述钉扎层具有大于所述自由层的自由层表面区域的钉扎层表面。
24.根据权利要求23所述的方法，其进一步包含放置耦合到所述钉扎层的具有一反铁磁性材料AFM层长度的AFM层。
25.根据权利要求23所述的方法，其中将所述钉扎层放置于所述第一电极与所述隧道势垒之间包含：
放置耦合到反铁磁性材料AFM层的第一铁磁性层，其中所述耦合可为直接或间接的；
放置经由耦合层而耦合到所述第一铁磁性层的第二铁磁性层，其中所述耦合可为直接或间接的。
26.根据权利要求23所述的方法，其进一步包含将第二钉扎层放置于所述第一电极与所述自由层之间。
27.根据权利要求23所述的方法，其进一步包含将第二隧道势垒放置于所述自由层与所述第一电极之间。
28.根据权利要求23所述的方法，其进一步包含将第二钉扎层放置于所述第二隧道势垒与所述第一电极之间。
29.根据权利要求23所述的方法，其进一步包含将所述MTJ集成到至少一个半导体裸片中。
30.一种磁性隧道结MTJ，其包含：
用于将隧道势垒提供于钉扎层与自由层之间的装置；
其中所述钉扎层具有大于所述自由层的自由层表面区域的钉扎层表面区域。
31.一种形成磁性隧道结MTJ的方法，其包含：
用于将隧道势垒放置于钉扎层与自由层之间的步骤；
其中所述钉扎层具有大于所述自由层的自由层表面区域的钉扎层表面区域。
CN201080016318.9A 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram) Active CN102388454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610957985.6A CN107093449B (zh) 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/423,298 2009-04-14
US12/423,298 US8344433B2 (en) 2009-04-14 2009-04-14 Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
PCT/US2010/031080 WO2010120918A2 (en) 2009-04-14 2010-04-14 Magnetic tunnel junction (mtj) and methods, and magnetic random access memory (mram) employing same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610957985.6A Division CN107093449B (zh) 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram)

Publications (2)

Publication Number Publication Date
CN102388454A true CN102388454A (zh) 2012-03-21
CN102388454B CN102388454B (zh) 2016-11-02

Family

ID=42933702

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080016318.9A Active CN102388454B (zh) 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram)
CN201610957985.6A Active CN107093449B (zh) 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram)

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610957985.6A Active CN107093449B (zh) 2009-04-14 2010-04-14 磁性隧道结(mtj)和方法，以及使用其的磁性随机存取存储器(mram)

Country Status (9)

Country Link
US (2) US8344433B2 (zh)
EP (1) EP2419933B1 (zh)
JP (3) JP5584754B2 (zh)
KR (1) KR101390940B1 (zh)
CN (2) CN102388454B (zh)
BR (1) BRPI1013772B1 (zh)
ES (1) ES2487627T3 (zh)
TW (1) TWI474472B (zh)
WO (1) WO2010120918A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229004A (zh) * 2016-07-11 2016-12-14 北京航空航天大学 一种光写入的非易失性磁存储器
CN110235201A (zh) * 2016-12-27 2019-09-13 艾沃思宾技术公司 包括在磁隧道结中的合成反铁磁体中的数据存储

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
KR101617113B1 (ko) * 2011-12-20 2016-04-29 인텔 코포레이션 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법
US10192217B1 (en) 2012-04-25 2019-01-29 Wells Fargo Bank, N.A. System and method for receipt tracking in a mobile wallet
US10235668B1 (en) 2012-04-25 2019-03-19 Wells Fargo Bank, N.A. System and method for a mobile wallet
US9047964B2 (en) 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
DE112013007035T5 (de) * 2013-06-29 2016-01-21 Intel Corporation Magnetelement für Speicher und Logik
US9203017B2 (en) 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US9042060B2 (en) 2013-09-25 2015-05-26 HGST Netherlands B.V. Magnetic head having a long throat height pinned layer with a short height hard bias layer
KR20150095187A (ko) * 2014-02-11 2015-08-20 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조
WO2016007126A1 (en) * 2014-07-07 2016-01-14 Intel Corporation Spin-transfer torque memory (sttm) devices having magnetic contacts
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
KR102276541B1 (ko) * 2014-11-27 2021-07-13 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
KR101705962B1 (ko) * 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
US9583170B2 (en) 2015-02-12 2017-02-28 Qualcomm Incorporated Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
US9813049B2 (en) * 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
US9666792B2 (en) 2015-08-12 2017-05-30 Qualcomm Incorporated Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements
US9853205B1 (en) * 2016-10-01 2017-12-26 International Business Machines Corporation Spin transfer torque magnetic tunnel junction with off-centered current flow
CN109952662B (zh) * 2016-10-25 2023-04-18 三星电子株式会社 自旋器件及其操作方法和制造方法
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
US10790016B2 (en) 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits
US10200058B1 (en) 2018-04-24 2019-02-05 Sandisk Technologies Llc Analog-to-digital conversion with magnetic tunnel junctions
US10732933B2 (en) 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061986A1 (en) * 2002-09-27 2004-04-01 Tdk Corporation Thin-film magnetic head
US20050207216A1 (en) * 2004-03-18 2005-09-22 Yoshiaki Fukuzumi Semiconductor integrated circuit device
US20070063236A1 (en) * 2005-09-20 2007-03-22 Yiming Huai Magnetic device having stabilized free ferromagnetic layer
US20080180859A1 (en) * 2007-01-26 2008-07-31 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
JP2008218829A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 磁気抵抗素子及びその製造方法
US20090091863A1 (en) * 2007-10-03 2009-04-09 Keiji Hosotani Magnetoresistive element

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
WO2004088753A1 (ja) 2003-03-31 2004-10-14 Japan Science And Technology Agency スピン依存伝達特性を有するトンネルトランジスタ及びそれを用いた不揮発性メモリ
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
JP2007531177A (ja) * 2004-04-02 2007-11-01 Ｔｄｋ株式会社 磁気抵抗ヘッドを安定化させる合成フリー層
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP2006049436A (ja) * 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP2006156685A (ja) * 2004-11-29 2006-06-15 Sony Corp 記憶素子及びメモリ
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US8089803B2 (en) 2005-10-03 2012-01-03 Nec Corporation Magnetic random access memory and operating method of the same
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2008192916A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP2008198311A (ja) * 2007-02-15 2008-08-28 Renesas Technology Corp 磁気記憶集積回路装置
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP2010225783A (ja) 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061986A1 (en) * 2002-09-27 2004-04-01 Tdk Corporation Thin-film magnetic head
US20050207216A1 (en) * 2004-03-18 2005-09-22 Yoshiaki Fukuzumi Semiconductor integrated circuit device
US20070063236A1 (en) * 2005-09-20 2007-03-22 Yiming Huai Magnetic device having stabilized free ferromagnetic layer
US20080180859A1 (en) * 2007-01-26 2008-07-31 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
JP2008218829A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 磁気抵抗素子及びその製造方法
US20090091863A1 (en) * 2007-10-03 2009-04-09 Keiji Hosotani Magnetoresistive element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229004A (zh) * 2016-07-11 2016-12-14 北京航空航天大学 一种光写入的非易失性磁存储器
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
CN110235201A (zh) * 2016-12-27 2019-09-13 艾沃思宾技术公司 包括在磁隧道结中的合成反铁磁体中的数据存储

Also Published As

Publication number Publication date
US8889431B2 (en) 2014-11-18
BRPI1013772B1 (pt) 2019-10-29
EP2419933A4 (en) 2013-04-03
EP2419933B1 (en) 2014-06-18
WO2010120918A2 (en) 2010-10-21
JP5710821B2 (ja) 2015-04-30
EP2419933A2 (en) 2012-02-22
CN102388454B (zh) 2016-11-02
TWI474472B (zh) 2015-02-21
US8344433B2 (en) 2013-01-01
CN107093449B (zh) 2021-04-09
US20130134533A1 (en) 2013-05-30
ES2487627T3 (es) 2014-08-22
BRPI1013772A2 (pt) 2016-04-05
CN107093449A (zh) 2017-08-25
KR20120006056A (ko) 2012-01-17
JP5584754B2 (ja) 2014-09-03
JP6196250B2 (ja) 2017-09-13
KR101390940B1 (ko) 2014-05-02
JP2012524415A (ja) 2012-10-11
US20100258887A1 (en) 2010-10-14
JP2015109480A (ja) 2015-06-11
JP2014146840A (ja) 2014-08-14
WO2010120918A3 (en) 2011-01-20
TW201106468A (en) 2011-02-16

Similar Documents

Publication Publication Date Title
EP2419933B1 (en) Magnetic tunnel junction (mtj) and method for forming the same
CN108376736B (zh) 磁装置和用于设置磁装置的方法
US7502248B2 (en) Multi-bit magnetic random access memory device
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
KR101318035B1 (ko) 필드 유도 반강자성 또는 강자성 커플링을 이용한 스핀 토오크 전달 셀 구조체
KR101405854B1 (ko) 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
US7622784B2 (en) MRAM device with improved stack structure and offset field for low-power toggle mode writing
US8686524B2 (en) Magnetic stack with oxide to reduce switching current
JP2005210126A (ja) 磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
US20080106933A1 (en) Advanced multi-bit magnetic random access memory device
CN102986047A (zh) 包括位于钉扎层中的功能层的磁性存储元件及其制造方法
US8649214B2 (en) Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof
WO2005048262A2 (en) Mram architecture with a flux closed data storage layer
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
CN106876581A (zh) 具有细长自由层的磁结及其提供方法和包括其的磁存储器
US20100091564A1 (en) Magnetic stack having reduced switching current
US20090251956A1 (en) Magnetic random access memory devices, methods of driving the same and data writing and reading methods for the same
JP2004104083A (ja) 磁気メモリデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant