JP2014146840A - 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) - Google Patents
磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) Download PDFInfo
- Publication number
- JP2014146840A JP2014146840A JP2014085714A JP2014085714A JP2014146840A JP 2014146840 A JP2014146840 A JP 2014146840A JP 2014085714 A JP2014085714 A JP 2014085714A JP 2014085714 A JP2014085714 A JP 2014085714A JP 2014146840 A JP2014146840 A JP 2014146840A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mtj
- electrode
- pinned layer
- bit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】MTJのフリー層が、磁気ランダムアクセスメモリ(MRAM)ビットセル中に設けられたとき、アクセストランジスタのドレインと結合できるように、ピン層がMTJ中に配列される。この構造は、MTJを使用するMRAMビットセルの書込み電流供給能力にMTJの書込み電流特性を合わせるように、書込み電流の流れ方向を変える。その結果として、MTJを平行(P)状態から反平行(AP)状態へ切り換えるために、より多くの書込み電流が供給されるようになる。ピン層の磁化を固定するために、反強磁性材料(AFM)層がピン層の上に設けられる。ピン層磁化を確保するようにAFM層を堆積するための十分な面積を設けるために、フリー層のフリー層表面積よりも大きなピン層表面積を有するピン層が設けられる。
【選択図】図4a
Description
42、43 磁気トンネル接合(MTJ)
44、76、86、108 フリー層(フリー強磁性層)
46、72 ピン層
48、83、101、121 第1の電極
50、82、98、118 第2の電極
52、74、88、104、106 トンネル障壁
54 アクセストランジスタ
58 合成反強磁性ピン層構造(SAFピン層構造)
60 ピン層(強磁性層)
62 強磁性層
64 結合層
66、78、94、100、114、120 反強磁性層(AFM層)
70 単一スピンMTJ構造
79 MTJ構造
84、102 デュアルスピンMTJ構造
90、110 上部ピン層(SAFピン層構造)
92、112 下部ピン層
99 非磁性スペーサ層
VBL ビット線
VWL 書込み線
VS 電圧源
IP‐AP 第1の電極から第2の電極に流れる電流
IAP‐P 第2の電極から第1の電極に流れる電流
L2、L4、L6 ピン層長さ
L3、L5、L7 フリー層長さ
W2、W4、W6 ピン層幅
W3、W5、W7 フリー層幅
Claims (24)
- ゲート、ソース、およびドレインを有するアクセストランジスタと、
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極の間のトンネル障壁と、
前記第2の電極と前記トンネル障壁の間のフリー層と、
前記第1の電極と前記トンネル障壁の間のピン層と、を備える磁気トンネル接合(MTJ)と、
を備える磁気ランダムアクセスメモリ(MRAM)ビットセルであって、書込み線が前記ゲートに結合され、前記第2の電極が前記ドレインに結合され、ビット線が前記第1の電極に直接結合される、磁気ランダムアクセスメモリ(MRAM)ビットセル。 - 前記アクセストランジスタは1つのみのアクセストランジスタを備える、請求項1に記載のMRAMビットセル。
- アクセストランジスタは何れも前記ビット線に直接結合されない、請求項1に記載のMRAMビットセル。
- 前記アクセストランジスタは1つのみのアクセストランジスタを備え、アクセストランジスタは何れも前記ビット線に接続されない、請求項1に記載のMRAMビットセル。
- 前記ビット線は、別のトランジスタなしに前記第1の電極に直接結合される、請求項1に記載のMRAMビットセル。
- ある反強磁性材料(AFM)層長さのAFM層を前記第1の電極と前記ピン層の間にさらに備える、請求項1に記載のMRAMビットセル。
- 前記AFM層の表面積は、前記ピン層表面積に比べて大きい、請求項6に記載のMRAMビットセル。
- 前記ピン層が、合成反強磁性(SAF)ピン層構造を備える、請求項1に記載のMRAMビットセル。
- 前記SAFピン層構造が、結合層で隔てられた少なくとも2つの強磁性層を備えている、請求項8に記載のMRAMビットセル。
- 前記ピン層および前記フリー層のうちの少なくとも1つが、強磁性材料から形成されている、請求項1に記載のMRAMビットセル。
- 前記第2の電極と前記フリー層の間に第2のピン層をさらに備えている、請求項1に記載のMRAMビットセル。
- 前記フリー層と前記第2のピン層の間に非磁性スペーサ層をさらに備えている、請求項11に記載のMRAMビットセル。
- 前記第2の電極と前記第2のピン層の間に反強磁性材料(AFM)層をさらに備えている、請求項11に記載のMRAMビットセル。
- 前記フリー層と前記第2の電極の間に第2のトンネル障壁をさらに備えている、請求項1に記載のMRAMビットセル。
- 前記第2のトンネル障壁と前記第2の電極の間に第2のピン層をさらに備えている、請求項14に記載のMRAMビットセル。
- 少なくとも1つの半導体ダイ中に集積された請求項1に記載のMRAMビットセル。
- セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、携帯型情報端末(PDA)、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ディジタルビデオプレーヤ、ビデオプレーヤ、ディジタルビデオディスク(DVD)プレーヤ、および携帯用ディジタルビデオプレーヤから成るグループから選ばれ、その中にMRAMが集積されているデバイスをさらに構成している、請求項1に記載のMRAMビットセル。
- ゲート、ソース、およびドレインを有するアクセストランジスタと、
電気的接続を確立するための第1の手段および電気的接続を確立するための第2の手段と、
前記電気的接続を確立するための第1の手段と前記電気的接続を確立するための第2の手段との間のトンネル障壁手段と、
前記電気的接続を確立するための第2の手段と前記トンネル障壁手段との間のフリー層手段と、
前記電気的接続を確立するための第1の手段と前記トンネル障壁手段との間のピン層手段と、を備える磁気トンネル接合(MTJ)と、
を備える磁気ランダムアクセスメモリ(MRAM)ビットセルであって、書込み線が前記ゲートに結合され、前記電気的接続を確立するための第2の手段が前記ドレインに結合され、ビット線が前記電気的接続を確立するための第1の手段に直接結合される、磁気ランダムアクセスメモリ(MRAM)ビットセル。 - 第1の電極および第2の電極を提供する段階と、
前記第1の電極と前記第2の電極との間にトンネル障壁を配置する段階と、
前記第2の電極と前記トンネル障壁との間にフリー層を配置する段階と、
前記第1の電極と前記トンネル障壁との間にピン層を配置する段階と、
ゲート、ソース、およびドレインを有するアクセストランジスタを、前記ドレインを介して前記第2の電極に結合する段階と、
書込み線を前記アクセストランジスタの前記ゲートに結合する段階と、
ビット線を前記第1の電極に直接結合する段階と、
を含む、磁気ランダムアクセスメモリ(MRAM)ビットセルの形成方法。 - 前記アクセストランジスタを結合する段階は、唯一のアクセストランジスタを結合する段階を含み、前記ビット線を前記第1の電極に直接結合する段階は、前記ビット線を前記ビット線に結合されたアクセストランジスタに結合する段階を含まない、請求項19に記載の方法。
- 前記アクセストランジスタを結合する段階は、1つのみのアクセストランジスタを結合する段階を含む、請求項19に記載の方法。
- さらに前記ビット線にアクセストランジスタを直接結合する段階を含まない、請求項19に記載の方法。
- 前記ビット線を直接結合する段階は、別のトランジスタなしに前記ビット線を前記第1の電極に直接結合する段階をさらに含む、請求項19に記載の方法。
- ある反強磁性材料(AFM)層長さのAFM層を前記第1の電極と前記ピン層との間に配置する段階をさらに含む、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/423,298 US8344433B2 (en) | 2009-04-14 | 2009-04-14 | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
US12/423,298 | 2009-04-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506175A Division JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015042183A Division JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014146840A true JP2014146840A (ja) | 2014-08-14 |
JP2014146840A5 JP2014146840A5 (ja) | 2014-09-25 |
JP5710821B2 JP5710821B2 (ja) | 2015-04-30 |
Family
ID=42933702
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506175A Active JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
JP2014085714A Expired - Fee Related JP5710821B2 (ja) | 2009-04-14 | 2014-04-17 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
JP2015042183A Expired - Fee Related JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506175A Active JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015042183A Expired - Fee Related JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
Country Status (9)
Country | Link |
---|---|
US (2) | US8344433B2 (ja) |
EP (1) | EP2419933B1 (ja) |
JP (3) | JP5584754B2 (ja) |
KR (1) | KR101390940B1 (ja) |
CN (2) | CN107093449B (ja) |
BR (1) | BRPI1013772B1 (ja) |
ES (1) | ES2487627T3 (ja) |
TW (1) | TWI474472B (ja) |
WO (1) | WO2010120918A2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
US8344433B2 (en) | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
US8450818B2 (en) * | 2009-06-18 | 2013-05-28 | Dmitri E. Nikonov | Methods of forming spin torque devices and structures formed thereby |
US8796794B2 (en) * | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
US9793467B2 (en) * | 2011-12-20 | 2017-10-17 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
US10192217B1 (en) | 2012-04-25 | 2019-01-29 | Wells Fargo Bank, N.A. | System and method for receipt tracking in a mobile wallet |
US10235668B1 (en) | 2012-04-25 | 2019-03-19 | Wells Fargo Bank, N.A. | System and method for a mobile wallet |
US9047964B2 (en) | 2012-08-20 | 2015-06-02 | Qualcomm Incorporated | Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness |
US8982613B2 (en) * | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
DE112013007035T5 (de) | 2013-06-29 | 2016-01-21 | Intel Corporation | Magnetelement für Speicher und Logik |
US9203017B2 (en) | 2013-08-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories |
US9042060B2 (en) | 2013-09-25 | 2015-05-26 | HGST Netherlands B.V. | Magnetic head having a long throat height pinned layer with a short height hard bias layer |
KR20150095187A (ko) * | 2014-02-11 | 2015-08-20 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 |
US10158065B2 (en) | 2014-07-07 | 2018-12-18 | Intel Corporation | Spin-transfer torque memory (STTM) devices having magnetic contacts |
US10026888B2 (en) * | 2014-08-06 | 2018-07-17 | Toshiba Memory Corporation | Magnetoresistive effect element and magnetic memory |
KR102276541B1 (ko) * | 2014-11-27 | 2021-07-13 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
KR101705962B1 (ko) * | 2015-01-19 | 2017-02-14 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자 |
US9583170B2 (en) | 2015-02-12 | 2017-02-28 | Qualcomm Incorporated | Adjusting resistive memory write driver strength based on a mimic resistive memory write operation |
US9666792B2 (en) | 2015-08-12 | 2017-05-30 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements |
US9813049B2 (en) | 2015-08-12 | 2017-11-07 | Qualcomm Incorporated | Comparator including a magnetic tunnel junction (MTJ) device and a transistor |
CN106229004B (zh) * | 2016-07-11 | 2018-08-28 | 北京航空航天大学 | 一种光写入的非易失性磁存储器 |
US9853205B1 (en) * | 2016-10-01 | 2017-12-26 | International Business Machines Corporation | Spin transfer torque magnetic tunnel junction with off-centered current flow |
EP3534421B1 (en) * | 2016-10-25 | 2021-08-11 | Samsung Electronics Co., Ltd. | Spin device |
WO2018125634A1 (en) * | 2016-12-27 | 2018-07-05 | Everspin Technologies, Inc. | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions |
US9985199B1 (en) * | 2017-03-15 | 2018-05-29 | International Business Machines Corporation | Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield |
JP7023637B2 (ja) * | 2017-08-08 | 2022-02-22 | 株式会社日立ハイテク | 磁気トンネル接合素子の製造方法 |
US10790016B2 (en) | 2018-03-02 | 2020-09-29 | Western Digital Technologies, Inc. | Probabilistic neuron circuits |
US10200058B1 (en) | 2018-04-24 | 2019-02-05 | Sandisk Technologies Llc | Analog-to-digital conversion with magnetic tunnel junctions |
US10732933B2 (en) | 2018-05-10 | 2020-08-04 | Sandisk Technologies Llc | Generating random bitstreams with magnetic tunnel junctions |
CN113809117B (zh) * | 2020-06-16 | 2023-12-22 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007040189A1 (ja) * | 2005-10-03 | 2007-04-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2009253303A (ja) * | 2008-04-09 | 2009-10-29 | Magic Technologies Inc | Mtj素子およびその形成方法、stt−ramの製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
JP3813914B2 (ja) * | 2002-09-27 | 2006-08-23 | Tdk株式会社 | 薄膜磁気ヘッド |
JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
EP1610386A4 (en) | 2003-03-31 | 2009-04-01 | Japan Science & Tech Agency | TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF |
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
JP4031451B2 (ja) * | 2004-03-18 | 2008-01-09 | 株式会社東芝 | 半導体集積回路装置 |
WO2005101378A1 (en) * | 2004-04-02 | 2005-10-27 | Tdk Corporation | Composite free layer for stabilizing magnetoresistive head |
US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
JP2006049436A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 記憶素子及びメモリ |
JP2006156685A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | 記憶素子及びメモリ |
US7241631B2 (en) * | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
US7170775B2 (en) * | 2005-01-06 | 2007-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell with reduced write current |
US7173848B2 (en) * | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
JP2007273493A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその製造方法 |
JP5076361B2 (ja) | 2006-05-18 | 2012-11-21 | 株式会社日立製作所 | 半導体装置 |
JP2008098523A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2008192916A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
JP2008198311A (ja) * | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 磁気記憶集積回路装置 |
JP2008218829A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 磁気抵抗素子及びその製造方法 |
US7573736B2 (en) * | 2007-05-22 | 2009-08-11 | Taiwan Semiconductor Manufacturing Company | Spin torque transfer MRAM device |
JP2009081315A (ja) | 2007-09-26 | 2009-04-16 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2009094104A (ja) * | 2007-10-03 | 2009-04-30 | Toshiba Corp | 磁気抵抗素子 |
US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
JP2010225783A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体記憶装置 |
US8344433B2 (en) | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
-
2009
- 2009-04-14 US US12/423,298 patent/US8344433B2/en active Active
-
2010
- 2010-04-14 CN CN201610957985.6A patent/CN107093449B/zh active Active
- 2010-04-14 KR KR1020117027104A patent/KR101390940B1/ko active IP Right Grant
- 2010-04-14 ES ES10765114.3T patent/ES2487627T3/es active Active
- 2010-04-14 CN CN201080016318.9A patent/CN102388454B/zh active Active
- 2010-04-14 WO PCT/US2010/031080 patent/WO2010120918A2/en active Application Filing
- 2010-04-14 JP JP2012506175A patent/JP5584754B2/ja active Active
- 2010-04-14 EP EP10765114.3A patent/EP2419933B1/en active Active
- 2010-04-14 BR BRPI1013772-6A patent/BRPI1013772B1/pt active IP Right Grant
- 2010-04-14 TW TW99111863A patent/TWI474472B/zh active
-
2012
- 2012-11-21 US US13/683,783 patent/US8889431B2/en active Active
-
2014
- 2014-04-17 JP JP2014085714A patent/JP5710821B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-04 JP JP2015042183A patent/JP6196250B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007040189A1 (ja) * | 2005-10-03 | 2007-04-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2009253303A (ja) * | 2008-04-09 | 2009-10-29 | Magic Technologies Inc | Mtj素子およびその形成方法、stt−ramの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102388454B (zh) | 2016-11-02 |
US8889431B2 (en) | 2014-11-18 |
CN107093449B (zh) | 2021-04-09 |
JP6196250B2 (ja) | 2017-09-13 |
JP2015109480A (ja) | 2015-06-11 |
JP5584754B2 (ja) | 2014-09-03 |
JP2012524415A (ja) | 2012-10-11 |
US20130134533A1 (en) | 2013-05-30 |
KR101390940B1 (ko) | 2014-05-02 |
CN102388454A (zh) | 2012-03-21 |
TW201106468A (en) | 2011-02-16 |
BRPI1013772B1 (pt) | 2019-10-29 |
CN107093449A (zh) | 2017-08-25 |
WO2010120918A2 (en) | 2010-10-21 |
US20100258887A1 (en) | 2010-10-14 |
EP2419933A4 (en) | 2013-04-03 |
EP2419933B1 (en) | 2014-06-18 |
EP2419933A2 (en) | 2012-02-22 |
BRPI1013772A2 (pt) | 2016-04-05 |
US8344433B2 (en) | 2013-01-01 |
JP5710821B2 (ja) | 2015-04-30 |
TWI474472B (zh) | 2015-02-21 |
WO2010120918A3 (en) | 2011-01-20 |
ES2487627T3 (es) | 2014-08-22 |
KR20120006056A (ko) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6196250B2 (ja) | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) | |
US9793468B2 (en) | Magnetoresistive MTJ stack having an unpinned, fixed synthetic anti-ferromagnetic structure | |
JP5961785B2 (ja) | スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム | |
US9203017B2 (en) | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories | |
JP5486731B2 (ja) | 磁気メモリ | |
KR20170057106A (ko) | 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 | |
JP2008522415A (ja) | 電力低減型磁気抵抗ランダム・アクセス・メモリ素子 | |
TW201913656A (zh) | 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置 | |
WO2012173279A1 (ja) | 不揮発磁性素子及び不揮発磁気装置 | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
US20140084399A1 (en) | Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same | |
US20130228882A1 (en) | Magnetic Tunnel Junction (MTJ) Structure in Magnetic Random Access Memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140716 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5710821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |