JP2006156685A - 記憶素子及びメモリ - Google Patents
記憶素子及びメモリ Download PDFInfo
- Publication number
- JP2006156685A JP2006156685A JP2004344758A JP2004344758A JP2006156685A JP 2006156685 A JP2006156685 A JP 2006156685A JP 2004344758 A JP2004344758 A JP 2004344758A JP 2004344758 A JP2004344758 A JP 2004344758A JP 2006156685 A JP2006156685 A JP 2006156685A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- memory
- storage layer
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 情報を磁性体の磁化状態により保持する記憶層13の上下に、それぞれスペーサ層12,14を介して磁化固定層11,15が設けられ、記憶層13の上下の磁化固定層11,15において、それぞれ記憶層13に最も近い強磁性層11,15の磁化M1,M3の向きが互いに反対向きであり、積層方向に電流を流すことにより記憶層13の磁化M2の向きが変化して、記憶層13に対して情報の記録が行われ、記憶層13の上下の2つのスペーサ層12,14の面積が異なっている記憶素子10を構成する。
【選択図】 図1
Description
電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、システムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、使用していない回路ブロックをスタンバイ状態にして、できるだけ消費電力を抑えるよう設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
その他、高速で大容量の不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる「インスタント・オン」機能も可能になってくる。
これに対して、トグル方式は、素子選択に使える磁界範囲が広いので、素子毎の特性のばらつきが多少あっても、大規模なメモリを実現しやすい利点がある。
このスピントランスファー方式においては、アステロイド方式及びトグル方式と比較して、書き込み電流を減少させることができる点、書き込み時にいわゆる半選択状態が生じないために誤書き込みが起こらない点、デバイス構造を単純化することができる点、等の利点により、新たな書き込み方式として注目を集めている。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネルバリア層にすることが効果的である。
この場合、トンネルバリア層の耐電圧の制限が生じるため、この点からも、書き込み時の電流を抑制する必要がある。
この構造においては、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピントランスファーの効率を倍増させることが可能であることが示されている。
この記憶素子100は、下層から、磁化固定層101、スペーサ層(非磁性層)102、記憶層103の各層が積層されて構成されている。なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層103は、一軸磁気異方性を有する強磁性体から成り、この記憶層103の磁化状態、即ち記憶層103の磁化M112の向きによって、記憶素子100に情報を記憶させることができる。
また、記憶層103に対して、スペーサ層(非磁性層)102を介して、強磁性体から成り磁化M111の向きが固定されている磁化固定層101が設けられている。
また、スペーサ層102には、Cu等の非磁性金属層を用いても、酸化アルミニウム等のトンネル絶縁層を用いてもよい。前者の場合は、記憶素子100がGMR素子(巨大磁気抵抗効果素子)となり、後者の場合は、記憶素子100がTMR素子(トンネル磁気抵抗効果素子)となる。
一方、情報「1」から情報「0」に変化させる、情報「0」の書き込みは、電流を磁化固定層101側から記憶層103側に注入する、即ち電子を記憶層103側から磁化固定層101側に注入する、即ち電子を磁化固定層101側から記憶層103側に注入することによって行われる。
このように、情報「0」の書き込みと情報「1」の書き込みにおいて、注入する電流の向きが反対になる。
このように磁気抵抗効果素子の電気抵抗が変化する、いわゆる磁気抵抗効果を利用して、スペーサ層102を介した電気抵抗の大小により、記憶層103の磁化状態即ち記録された情報の内容を知ることができる。
また、高抵抗状態の抵抗値と低抵抗状態の抵抗値との差を、低抵抗状態の抵抗値で割った値は、磁気抵抗比(MR比)と呼ばれ、磁気抵抗効果素子の能力を測るひとつの指標として使われる。
この記憶素子120は、記憶層103に対して、下層及び上層にそれぞれスペーサ層(非磁性層)102,104を介して磁化固定層101,105が設けられている。
これにより、記憶層103の下層側及び上層側に、それぞれ磁気抵抗効果素子(例えば、TMR素子やGMR素子)が構成され、これら2つの磁気抵抗効果素子が直列に接続された構造を有している。
このように2つの磁化固定層101,105の磁化M111,M113の向きが互いに逆向きになっていることにより、スピントランスファーの効率を倍増させることが可能である。
その結果、記憶層103の磁化M112の向きを変化させる書き込み電流の量を低減することができるため、書き込み時の消費電力を低減することができる。
従って、上下の磁気抵抗素子の構造を対称にすると、抵抗値と磁気抵抗比(MR比)も同じになることから、記憶素子120全体の電気抵抗は記憶層103の磁化M112の向きによらず同一の値になるため、抵抗変化が相殺して、記憶素子120全体ではMR比が消失してしまうことになる。
このように、MR比が消失してしまうと、記憶層103に記録された情報を読み出す際に、充分な出力が得られなくなる。
また、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであることによって、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量(閾値電流)を低減することができる。
さらに、記憶層の上下の2つのスペーサ層の面積が異なるため、それぞれのスペーサ層を含む上下2つの磁気抵抗効果素子の抵抗値が異なる。これにより、2つの磁気抵抗効果素子の抵抗変化が互いに打ち消しあっても、記憶素子全体の抵抗変化が消失しないため、記憶素子の磁気抵抗比(MR比)を充分な大きさで確保することが可能になる。
これにより、メモリ全体の消費電力を低減することが可能になる。
これにより、記憶素子を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
この記憶素子10は、スピン注入により磁化M2の向きが反転する記憶層13に対して、下層に第1のスペーサ層(非磁性層)12を介して第1の磁化固定層11を設け、上層に第2のスペーサ層(非磁性層)14を介して第2の磁化固定層15を設けている。即ち、前述した、ダブルスピンフィルター構造を有している。
なお、図示した各層以外にも、必要に応じて下地層や反強磁性層、キャップ層等が設けられる。
記憶層13は、一軸磁気異方性を有する強磁性体から成り、この記憶層13の磁化状態、即ち記憶層13の磁化M2の向きによって、記憶素子10に情報を記憶させることができる。
図1の記憶素子10では、第1の磁化固定層11の磁化M1の向きが右向きに固定され、第2の磁化固定層15の磁化M3の向きが左向きに固定され、これら2つの磁化固定層11,15の磁化M1,M3が互いに逆向きに固定されている。
これにより、前述したように、1つの磁気抵抗効果素子のみで記憶素子を構成した場合と比較して、スピン注入の効率を2倍に高めることができる。
即ち、ダブルスピンフィルター構造の記憶素子10を構成する2つの磁気抵抗効果素子のうち、下側の磁気抵抗効果素子が幅の大きいパターンに形成され、上側の磁気抵抗効果素子が幅の小さいパターンに形成されている。
これにより、記憶層13の下層の第1のスペーサ層12の面積が、記憶層13の上層の第2のスペーサ層14の面積よりも大きくなっており、これら2層のスペーサ層12,14の面積が異なっている。
特に、磁化固定層11,15は、反強磁性体との交換結合や非磁性層を介した反強磁性結合により、磁化の固定特性を向上させてもよい。
非磁性金属層の材料としては、Cu,Au,Ag,Ru,Ir,Rh,Taから選ばれる1つ以上の非磁性金属元素やこれらの元素の合金等が挙げられる。
トンネル絶縁層の材料としては、例えば、酸化アルミニウム、窒化アルミニウム、酸化マグネシウム等が挙げられる。
なお、トンネル絶縁層の方が、非磁性金属層よりも大きい磁気抵抗効果が得られる。
なお、スペーサ層12,14を酸化物等の絶縁体で構成する場合には、非酸化物を成膜した後に、プラズマ酸化や自然酸化等の工程を行うことによって、目的とする酸化物を形成することができる。
このとき、イオンミリングのシャドー効果等により、記憶素子10の断面形状を、図1に示すように、下部の各層11,12,13の側面にテーパー状の斜面16を有する形状とすることが可能である。
これにより、第1のスペーサ層12を含む上側の磁気抵抗効果素子が、第2のスペーサ層14を含む下側の磁気抵抗効果素子よりも小さい幅になるため、第1のスペーサ層12と比較して、第2のスペーサ層14の面積を小さくすることができる。
このとき、テーパー状の斜面16の傾斜角度は、イオンミリングの角度により決まるものである。
即ち、記憶素子10に情報の記録を行うために必要な電流量を低減することができ、記憶素子10を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
従って、記録された情報を読み出す際に、高い出力を得て、容易に情報の読み出しを行うことが可能になる。このため、出力を検出するための回路等の構成を簡略化したりすることも可能になる。
そして、複数本の縦横の配線(例えばワード線やビット線)33,34の各交点付近に、記憶素子10から成るメモリセルを配置して、多数のメモリセルから成るメモリを構成することができる。
なお、必要に応じて、例えば、図示しない選択トランジスタ等の能動素子を設けて、メモリセルを構成してもよい。
また、小さい電流で記憶素子10に情報の記録を行うことができるため、メモリの消費電力を低減することができる。
本実施の形態の記憶素子20では、特に、ダブルスピンフィルター構造の記憶素子20を構成する2つの磁気抵抗効果素子のうち、下側の磁気抵抗効果素子(記憶層13の下部と、第1のスペーサ層12と、第1の磁化固定層11)を、大きい幅に形成し、かつ各層11,12,13を同じ幅に形成している。
そして、記憶層13は、下側の大きい幅の部分と、上側の小さい幅の部分とを有し、これらの境界で段差17が形成されている。
その他の構成は、図1に示した先の実施の形態の記憶素子10と同様であるので、同一符号を付して重複説明を省略する。
また、記憶素子10の記憶層13を挟む磁化固定層11,12の磁化M1,M3が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、情報の記録を行うために必要な電流量を低減することができ、記憶素子20を備えたメモリにおいて、消費電力を低減することができる。
一方、本実施の形態の記憶素子20は、2回のパターニング工程を要するが、パターン幅の制御が容易になるため、2つの磁気抵抗効果素子の磁気抵抗比(MR比)の比率を比較的正確に制御しやすい利点を有する。
例えば、一方向(例えばX方向)だけが異なる構成であっても、二方向(例えばX方向及びY方向)が異なる構成であってもよい。
本発明では、その他の構成として、記憶素子の記憶層を挟む2つの磁化固定層のうち少なくとも一方を、非磁性層を介して複数の強磁性層を積層して、いわゆる積層フェリ構造とすることも可能である。この構造とした場合には、磁化固定層を構成する複数の強磁性層のそれぞれの磁化の向きが上下で逆向きになり、全体として互い違いの向きになる。
従って、2つの磁化固定層のうち少なくとも一方を積層フェリ構造とした場合でも、それぞれの磁化固定層において、記憶層に最も近い強磁性層の磁化の向きが互いに反対向きになるように構成すれば、スピン注入の効率を良くすることができる。これは、2つの磁化固定層がいずれも磁気的に単層構造になっている場合にも当てはまる構成である。
Claims (6)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれスペーサ層を介して、磁化固定層が設けられ、
前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層の上下の2つの前記スペーサ層の面積が異なっている
ことを特徴とする記憶素子。 - 前記スペーサ層が、非磁性金属もしくは絶縁体から成ることを特徴とする請求項1に記載の記憶素子。
- 前記記憶層の上下に設けられた2つの前記磁化固定層のうち、少なくとも一方は、前記スペーサ層とは反対の側で反強磁性層に隣接することによって、その磁化の向きが固定されていることを特徴とする請求項1に記載の記憶素子。
- 前記記憶層の下部と、前記記憶層の下層の前記スペーサ層及び前記磁化固定層とが、前記記憶層の上層の前記スペーサ層及び前記磁化固定層よりも大きい幅に形成され、かつ側面にテーパー状の斜面を有していることを特徴とする請求項1に記載の記憶素子。
- 前記記憶層の下部と、前記記憶層の下層の前記スペーサ層及び前記磁化固定層とが、前記記憶層の上層の前記スペーサ層及び前記磁化固定層よりも大きい幅に形成され、かつ前記記憶層が側面に段差を有していることを特徴とする請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれスペーサ層を介して、磁化固定層が設けられ、
前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層の上下のスペーサ層の面積が異なっている記憶素子と、
前記記憶素子に対して電流を流す電流供給手段とを備え、
前記記憶素子によりメモリセルが構成され、
複数の前記メモリセルが配置されて成る
ことを特徴とするメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344758A JP2006156685A (ja) | 2004-11-29 | 2004-11-29 | 記憶素子及びメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344758A JP2006156685A (ja) | 2004-11-29 | 2004-11-29 | 記憶素子及びメモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156685A true JP2006156685A (ja) | 2006-06-15 |
Family
ID=36634585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344758A Pending JP2006156685A (ja) | 2004-11-29 | 2004-11-29 | 記憶素子及びメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156685A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094244A (ja) * | 2007-10-05 | 2009-04-30 | Toshiba Corp | 磁気記録素子とその製造方法及び磁気メモリ |
US7919826B2 (en) | 2007-04-24 | 2011-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
JP2012524415A (ja) * | 2009-04-14 | 2012-10-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
WO2017027221A1 (en) * | 2015-08-12 | 2017-02-16 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (mtj) elements |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237628A (ja) * | 2000-11-09 | 2002-08-23 | Tdk Corp | トンネル磁気抵抗効果素子およびその製造方法ならびにトンネル磁気抵抗効果型ヘッドおよびその製造方法 |
JP2002299724A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 磁気抵抗効果素子およびその製造方法 |
JP2003078185A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
JP2003110162A (ja) * | 2001-10-02 | 2003-04-11 | Canon Inc | 磁気抵抗素子および該素子を用いた不揮発固体メモリおよびそれらの記録再生方法 |
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
JP2005294376A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 磁気記録素子及び磁気メモリ |
-
2004
- 2004-11-29 JP JP2004344758A patent/JP2006156685A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237628A (ja) * | 2000-11-09 | 2002-08-23 | Tdk Corp | トンネル磁気抵抗効果素子およびその製造方法ならびにトンネル磁気抵抗効果型ヘッドおよびその製造方法 |
JP2002299724A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 磁気抵抗効果素子およびその製造方法 |
JP2003078185A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
JP2003110162A (ja) * | 2001-10-02 | 2003-04-11 | Canon Inc | 磁気抵抗素子および該素子を用いた不揮発固体メモリおよびそれらの記録再生方法 |
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
JP2005294376A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 磁気記録素子及び磁気メモリ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7919826B2 (en) | 2007-04-24 | 2011-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
JP2009094244A (ja) * | 2007-10-05 | 2009-04-30 | Toshiba Corp | 磁気記録素子とその製造方法及び磁気メモリ |
JP2012524415A (ja) * | 2009-04-14 | 2012-10-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
US8889431B2 (en) | 2009-04-14 | 2014-11-18 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
WO2017027221A1 (en) * | 2015-08-12 | 2017-02-16 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (mtj) elements |
US9666792B2 (en) | 2015-08-12 | 2017-05-30 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP5360599B2 (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
JP5447596B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
US10783943B2 (en) | MRAM having novel self-referenced read method | |
KR20190104865A (ko) | 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법 | |
JP2013232497A (ja) | 磁性体装置及びその製造方法 | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
JP2012014787A (ja) | 記憶装置 | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
US8848435B2 (en) | Magnetic resistance memory apparatus having multi levels and method of driving the same | |
CN102800804A (zh) | 存储元件和存储装置 | |
JP5472832B2 (ja) | 磁気メモリ | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2008187048A (ja) | 磁気抵抗効果素子 | |
JP2005310829A (ja) | 磁気メモリ及びその記録方法 | |
JP5379675B2 (ja) | 磁気メモリセル及び磁気メモリ | |
JP4670326B2 (ja) | メモリ | |
JP2006156685A (ja) | 記憶素子及びメモリ | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
KR102466880B1 (ko) | 자기 메모리 장치 | |
JP2008294056A (ja) | 磁気記録装置 | |
JP4581394B2 (ja) | 磁気メモリ | |
JP3813920B2 (ja) | 磁気デバイス及び磁気メモリ | |
JP2007123512A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |