KR101390940B1 - 자기 터널 접합（ｍｔｊ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ｍｒａｍ） - Google Patents

자기 터널 접합（ｍｔｊ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ｍｒａｍ） Download PDF

Info

Publication number
KR101390940B1
KR101390940B1 KR1020117027104A KR20117027104A KR101390940B1 KR 101390940 B1 KR101390940 B1 KR 101390940B1 KR 1020117027104 A KR1020117027104 A KR 1020117027104A KR 20117027104 A KR20117027104 A KR 20117027104A KR 101390940 B1 KR101390940 B1 KR 101390940B1
Authority
KR
South Korea
Prior art keywords
layer
mtj
electrode
free layer
free
Prior art date
Application number
KR1020117027104A
Other languages
English (en)
Other versions
KR20120006056A (ko
Inventor
샤오춘 주
매튜 노와크
시아 리
승 에이치. 강
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120006056A publication Critical patent/KR20120006056A/ko
Application granted granted Critical
Publication of KR101390940B1 publication Critical patent/KR101390940B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 터널 접합들(MTJ) 및 이를 형성하는 방법이 개시된다. 고정층은, 자기 랜덤 액세스 메모리(MRAM) 비트셀에 제공될 때 MTJ의 자유층이 액세스 트랜지스터의 드레인에 연결될 수 있도록 배치된다. 이러한 구조는 MTJ의 기록 전류 특성들과 MTJ를 이용하는 MRAM의 기록 전류 공급 용량을 맞추기 위해 기록 전류 흐름 방향을 변경한다. 결과적으로, MTJ를 평행(P)으로부터 반평행(AP) 상태로 스위칭하기 위해 더 많은 기록 전류가 제공될 수 있다. 반강자성 재료(AFM) 층은 고정층 자화를 고정시키기 위해 고정층 상에 제공된다. 고정층 자화를 고정시키도록 AFM 층을 증착시키기 위한 충분한 영역을 제공하기 위해, 자유층의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 고정층이 제공되다.

Description

자기 터널 접합（ＭＴＪ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ＭＲＡＭ）{MAGNETIC TUNNEL JUNCTION（ＭＴＪ） AND METHODS, AND MAGNETIC RANDOM ACCESS MEMORY（ＭＲＡＭ） EMPLOYING SAME}
본 출원의 기술은 일반적으로 자기 터널 접합들(magnetic tunnel junction; MTJ), 관련 방법들, 및 자기 랜덤 액세스 메모리(MRAM)에서의 MTJ의 사용에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는, 자기 터널 접합(MTJ)을 프로그래밍함으로써 데이터가 저장되는 비휘발성 메모리이다. 전력이 턴 오프될 때조차 MTJ가 정보를 저장하는데 사용될 수 있기 때문에, MRAM는 이점이 있다. 데이터는 전하 또는 전류보다 작은 자기 엘리먼트로서 MTJ에 저장된다. 예시적인 MTJ(10)가 도 1에 예시된다. 데이터는 2 개의 층들(고착 또는 고정층(14) 위에 배치된 자유층(12)) 사이의 자기 배향(magnetic orientation)에 따라 MTJ(10)에 저장된다. 자유층(12) 및 고정층(14)은 강자성 재료로 형성된다. MTJ(10)는 종래의 "하부-스핀 밸브(bottom-spin valve)" 구조로 구성되고, 여기서 고정층(14)은 자유층(12) 아래에 배치된다. 자유층(12) 및 고정층(14)은 얇은 비자기 유전층에 의해 형성된 배리어(barrier)(16) 또는 터널 접합에 의해 분리된다. 자유층(12) 및 고정층(14)은, MTJ(10)의 히스테리시스 루프(18)로 인해 자기 H-필드가 '0'일 때조차 정보를 저장할 수 있다. 전자들은 바이어스 전압이 MTJ(10)의 단부들 상에 연결된 2 개의 전극들(20, 22) 사이에 인가되면 터널 배리어(16)를 통해 터널링할 수 있다. 터널링 전류는 자유층(12) 및 고정층(14)의 상대적인 배향에 의존한다. 스핀-토크-변환(spin-torque-tranfer; STT) MTJ를 사용할 때, 고정층 및 자유층의 스핀 맞춤(spin alignment)이 P 및 AP 사이에서 스위칭됨에 따른 터널링 전류에서의 차이는 터널 자기 저항 비율(tunnel magnetoresistance ratio; TMR)로서 알려져 있다.
자유층(12) 및 고정층(14)의 자기 배향이 서로 반평행(AP)할 때(MTJ(10')로서 도 1에 도시됨), 제 1 메모리 상태가 존재한다(예를 들면, 논리 '1'). 자유층(12) 및 고정층(14)의 자기 배향이 서로 평행(P)할 때(MTJ(10'')로서 도 1에 도시됨), 제 2 메모리 상태가 존재한다(예를 들면, 논리 '0'). 자유층(12) 및 고정층(14)의 자기 배향은, 전류가 MTJ(10)를 통해 흐를 때 저항을 감지함으로써 MTJ(10) 내에 저장된 데이터를 판독하도록 감지될 수 있다. 데이터는 또한 고정층(14)에 관하여 자유 강자성층(12)의 배향을 P 또는 AP 자기 배향 중 어느 하나로 변경하기 위해 자기장을 인가함으로써 MTJ(10) 내에 기록 및 저장될 수 있다. 자유층(12)의 자기 배향은 변경될 수 있지만, 고정층(14)의 자기 배향은 고정된다.
도 2는 도 1의 MTJ(10)와 유사한 설계의 STT MTJ(23)("MTJ 23"으로서 지칭됨)를 예시한다. MTJ(23)는 비휘발성 데이터를 저장하기 위해 MRAM 비트셀(24)의 일부분으로서 제공된다. MRAM 비트셀(24)은 메모리 어레이로 제공되고, 예로서 컴퓨터 프로세싱 유닛(CPU) 또는 프로세서-기반 시스템과 같은 전자 메모리를 요구하는 임의의 형태의 시스템에 대한 메모리 저장소로서 사용될 수 있다. 금속-산화물 반도체(통상적으로 n-형 MOS, 즉, NMOS) 액세스 트랜지스터(26)는 MTJ(23)에 대한 판독 및 기록을 제어하도록 제공된다. 액세스 트랜지스터(26)의 드레인(D)은 MTJ(23)의 하부 전극(22)에 연결되어, 고정층(14)에 연결된다. 기록 라인(VWL)은 액세스 트랜지스터(26)의 게이트(G)에 연결된다. 액세스 트랜지스터(26)의 소스(S)는 전압원(VS)에 연결된다. 비트 라인(VBL)은 MTJ(23)의 상부 전극(20)에 연결되어, 자유층(12)에 연결된다.
MTJ(23)에 저장된 데이터를 판독할 때, 비트 라인(VBL)이 활성화되어, 액세스 트랜지스터(26)는 전류가 전극들(20, 22) 사이에 MTJ(23)를 통해 흐르도록 허용한다. 측정된 전류에 의해 분할된 비트 라인(VBL) 상에 인가된 전압에 의해 측정된 바와 같은 낮은 저항은 자유층(12) 및 고정층(14) 사이의 P 배향과 연관된다. 더 높은 저항은 자유층(12) 및 고정층(14) 상의 AP 배향과 연관된다. 데이터를 MTJ(23)에 기록할 때, 액세스 트랜지스터(26)의 게이트(G)는 기록 라인(VWL)을 활성화함으로써 활성화된다. 비트 라인(VBL) 및 소스 라인(VS) 사이의 전압 차이가 인가된다. 결과적으로, 기록 전류(I)는 드레인(D) 및 소스(S) 사이에서 생성된다. 자기 배향이 AP로부터 P로 변경되기 위해, 상부 전극(20)으로부터 하부 전극(22)으로 흐르는 기록 전류(IAP-P)가 생성되고, 기록 전류는 자유층(12)에서 스핀 변환 토크(STT)를 유도하여 고정층(14)에 대해 P로 자유층(12)의 자기 배향을 변경한다. 자기 배향이 P로부터 AP로 변경되기 위해, 하부 전극(22)으로부터 상부 전극(20)으로 흐르는 기록 전류(IP-AP)가 생성되고, 기록 전류는 자유층(12)에서 STT를 유도하여 고정층(14)에 대해 AP로 자유층(12)의 자기 배향을 변경한다.
도 2에 예시된 바와 같이, MRAM 비트셀(24) 내의 MTJ(23)를 P로부터 AP 상태(IP - AP)로 스위칭하는 것보다 AP로부터 P 상태(IAP -P)로 스위칭하기 위해 더 많은 기록 전류(I)가 회로에 의해 공급될 수 있다. 이것은 MRAM 비트셀(24) 내의 액세스 트랜지스터(26)의 소스 로딩으로 인한 것이다. 액세스 트랜지스터(26)의 소스 로딩은 P로부터 AP 상태로 스위칭하는 것보다 AP로부터 P 상태로 MTJ(23)를 스위칭하기 위해 더 많은 기록 전류(I)를 제공하는 효과를 갖는다. 그러나, MTJ(23)의 고유 자기 특성은 그 반대를 요구한다. 즉, MTJ(23)가 MRAM 비트셀(24)에서 이용될 때, 도 2에 예시된 바와 같이, MTJ(23)를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류(I)가 요구된다. 이것은 도 3의 그래프(30)에 도시되고, 도 3은 기록 전류(IC)의 함수로서 MTJ(23)의 고유 자기 특성을 예시한다. 도 3에 도시된 바와 같이, MTJ(23)를 P로부터 AP 상태(IC P- AP)로 스위칭하는데 요구되는 기록 전류(I)의 양은 MTJ(23)를 AP로부터 P 상태(IC AP -P)로 스위칭하는데 요구되는 기록 전류(I)의 양보다 훨씬 크다. 이것은 설계 충돌을 제공한다. 한편, MTJ(23)의 고유 자기 특성은 MTJ(23)를 AP로부터 P 상태로 스위칭할 때보다 P로부터 AP 상태로 스위칭하는데 더 많은 기록 전류(I)를 요구한다. 그러나, MTJ(23)가 MRAM 비트셀(24)에서 이용될 때, MTJ(23)를 P로부터 AP 상태로 스위칭할 때보다 AP로부터 P 상태로 스위칭하기 위해 더 많은 기록 전류(I)가 회로에 의해 공급될 수 있다.
요약하면, 이러한 설계 충돌의 결과로서, MTJ(23)의 고유 기록 전류 특성은 MRAM 비트셀(24)에서 이용될 때 MTJ(23)의 기록 공급 전류 용량에 맞추어지지 않는다. MRAM 비트셀(24)에서 이용될 때, MTJ(23)를 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류가 요구된다. 그러나, MRAM 비트셀(24)은 AP로부터 P 상태로 MTJ(23)을 스위칭하기 위해 더 많은 기록 전류를 제공할 수 있다. 따라서, 이러한 설계 충돌을 해결하는 MTJ 설계를 제공할 필요성이 있다. 결과로서, MRAM을 이용하는 회로들 및/또는 애플리케이션들에서의 메모리 상태들의 더욱 효율적인 스위칭이 실현될 수 있다.
상세한 설명에 개시된 실시예들은 자기 터널 접합(MTJ) 및 이를 형성하는 방법들을 포함한다. MTJ는 데이터의 자기 저장을 제공하기 위해 자기 랜덤 액세스 메모리(MRAM) 비트셀에서 이용될 수 있다. MRMA 비트셀은 MTJ 및 액세스 트랜지스터로 구성된다. MTJ는 제 1 전극 및 제 2 전극 사이에 터널 배리어를 제공하는 MTJ 층 구조로 구성된다. 자유층은 제 1 전극 및 터널 배리어 사이에 배치된다. 기준 또는 고정층은 제 1 전극 및 터널 배리어 사이에 배치된다. 이러한 MRAM 비트셀 구조를 제공하는 것은 액세스 트랜지스터의 드레인과 MTJ의 자유층을 연결한다. 결과적으로, MTJ를 평행(P)으로부터 반평행(AP) 상태로 스위칭하기 위해 더 많은 기록 전류가 MRAM 비트셀 기록 회로에 의해 공급 또는 제공될 수 있다. 이것은 고정층 위에 자유층을 배치하고 액세스 트랜지스터의 드레인이 고정층에 연결되는 종래의 MTJ 설계들과 반대이고, 여기서, MRAM 비트셀은 MTJ를 P로부터 AP 상태로 스위칭하기 위해 더 적은 기록 전류를 공급할 수 있다. 상술된 바와 같이, 액세스 트랜지스터의 드레인이 자유층에 연결되도록 MTJ에 고정층을 배치함으로써, MTJ의 고유 기록 전류 특성은 MRAM 비트셀에서 이용될 때 MTJ의 기록 공급 전류 용량에 맞추어진다. 양자의 경우들에서 MTJ를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류가 요구될 것이다. 결과적으로, MRAM 비트셀에서 이용되는 종래의 MTJ 설계들에 비해, MRAM 비트셀에서 MTJ를 P로부터 AP 상태로 스위칭하기 위해 더 많은 전류가 공급될 수 있다.
액세스 트랜지스터의 드레인이 자유층에 연결되도록 MTJ 설계에서 고정층 및 자유층을 배치할 때조차, 고정층의 자화는 주어진 방향으로 고정된다. 고정층의 자화가 손실되면, MTJ는 정보를 보유 또는 저장하는데 사용될 수 없다. 이와 관하여, 반강자성 재료(AFM)는 AFM 층을 제공하기 위해 이용될 수 있다. AFM 층은 주어진 방향으로 고정층의 자화를 고정 또는 고착시킨다. AFM 층은 고정층에 직접 또는 간접적으로 연결되고, 이는 통상적으로 텍스처 층(textured layer)이 아니다. 따라서, AFM 층은 물론 성장할 수 없고, 고정층의 에지를 강하게 고정할 수 없다. 이것은 AFM 층이 고정층 아래의 텍스처 층 상의 하부에 배치되는 종래의 MTJ 구조에 반대이다. 이와 관하여, 본원에 개시된 MTJ 실시예들은 자유층의 자유층 표면 영역보다 더 큰 고정층 표면 영역을 갖는 고정층을 제공한다. 이것은 AFM 층에 대한 더 큰 표면 영역이 고정층에 연결되게 한다. 따라서, 고정층의 에지들이 AFM 층에 의해 강하게 고정되지 않을지라도, 고정층의 충분한 내부 영역은 MTJ에서 자화를 유지하고 주어진 자유층 크기에 대해 충분한 기준층으로서 기능하기 위해 AFM 층에 의해 잘 고정될 수 있다. 자유층의 자유층 표면 영역보다 더 큰 고정층 표면 영역을 갖는 고정층이 제공되지 않는다면, AFM 층에 의해 강하게 고정되는 고정층의 표면 영역은 고정층이 자화를 유지하거나, 적절히 기능하기 위해 MTJ에 충분한 기준층을 제공하기 위해 충분히 넓지 않을 수 있다.
도 1은 평행(P) 및 반평행(AP) 상태들 양자로 도시된 종래 기술의 자기 터널 접합(MTJ)의 도면.
도 2는 종래 기술의 통상적인 MTJ 설계를 이용하는 예시적인 MRAM 비트셀의 도면.
도 3은 도 2의 MTJ의 상태를 P로부터 AP로 및 AP로부터 P로 스위칭하기 위한 기록 전류를 예시하는 예시적인 그래프.
도 4a는 자유층 위에 배치된 고정층을 제공하는 예시적인 MTJ 설계를 이용하는 예시적인 MRAM 비트셀의 도면.
도 4b는 고정층 위에 배치된 자유층을 제공하는 예시적인 MTJ 설계를 이용하는 예시적인 MRAM 비트셀의 도면.
도 5a는 도 4a의 MRAM 비트셀에서 이용될 수 있는 MTJ의 부분의 예시적인 단면도.
도 5b는 도 4b의 MRMA 비트셀에서 이용될 수 있는 MTJ의 부분의 예시적인 단면도.
도 6a는 자유층 위에 배치되고 자유층의 길이보다 더 긴 길이를 갖는 고정층을 갖는, 도 4a의 MRAM 비트셀에서 이용될 수 있는 MTJ의 부분의 예시적인 단면도.
도 6b는 자유층 아래에 배치되고 자유층의 길이보다 더 긴 길이를 갖는 고정층을 갖는, 도 4b의 MRAM 비트셀에서 이용될 수 있는 MTJ의 부분의 예시적인 단면도.
도 7은 자유층 위에 배치된 자유층의 길이보다 더 긴 길이를 갖는 고정층을 갖는, 도 4a 또는 도 4b의 MRAM 비트셀에서 이용될 수 있는 듀얼-스핀 구조 MTJ의 부분의 예시적인 단면도.
도 8은 자유층 위에 배치되고 자유층의 길이보다 더 긴 길이를 갖고, 도 4a 또는 도 4b의 MRAM 비트셀에서 이용될 수 있는 듀얼-스핀 구조 MTJ의 부분의 또 다른 예시적인 단면도.
이제 도면들을 참조하여, 본 발명의 몇몇의 예시적인 실시예들이 설명된다. 단어, "예시"는 "예, 사례, 또는 실례로서 기능하는 것"을 의미하도록 본원에 사용된다. "예시"로서 본원에 기재된 임의의 실시예는 다른 실시예들에 비해 바람직하거나 이로운 것으로서 반드시 구성되지는 않는다.
상세한 설명에 개시된 실시예들은 자기 터널 접합(MTJ) 및 이를 형성하는 방법들을 포함한다. MTJ는 데이터의 자기 저장을 제공하기 위해 자기 랜덤 액세스 메모리(MRAM) 비트셀에서 이용될 수 있다. MRAM 비트셀은 MTJ 및 액세스 트랜지스터로 구성된다. MTJ는 제 1 전극 및 제 2 전극 사이에 터널 배리어를 제공하는 MTJ 층 구조로 구성된다. 자유층은 제 2 전극 및 터널 배리어 사이에 배치된다. 기준 또는 고정층은 제 1 전극 및 터널 배리어 사이에 배치된다. 이러한 MRAM 비트셀 구조를 제공하는 것은 액세스 트랜지스터의 드레인과 MTJ의 자유층을 연결한다. 결과적으로, MTJ를 평행(P)으로부터 반평행(AP) 상태로 스위칭하기 위해 더 많은 기록 전류가 MRAM 비트셀 기록 회로에 의해 공급 또는 제공될 수 있다. 이것은 고정층 위에 자유층을 배치하고 액세스 트랜지스터의 드레인이 고정층에 연결되는 종래의 MTJ 설계들과 반대이고, 여기서, MRAM 비트셀은 MTJ를 P로부터 AP 상태로 스위칭하기 위해 더 적은 기록 전류를 공급할 수 있다. 상술된 바와 같이, 액세스 트랜지스터의 드레인이 자유층에 연결되도록 MTJ에 고정층을 배치함으로써, MTJ의 고유 기록 전류 특성은 MRAM 비트셀에서 이용될 때 MTJ의 기록 공급 전류 용량에 맞추어진다. 양자의 경우들에서 MTJ를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류가 요구될 것이다. 결과적으로, MRAM 비트셀에서 이용되는 종래의 MTJ 설계들에 비해, MRAM 비트셀에서 MTJ를 P로부터 AP 상태로 스위칭하기 위해 더 많은 전류가 공급될 수 있다.
이와 관하여, 도 4a는 예시적인 MTJ(42)를 포함하는 예시적인 MRAM 비트셀(40)을 예시한다. 데이터를 MTJ(42)에 저장하기 위해, MTJ(42)의 배향은 고정층(46)과 반대로 액세스 트랜지스터의 드레인이 MTJ(42)의 자유층(44)에 연결되도록 한다. 도 4a의 MTJ(42)는 자유 강자상층(44) 위에 배치되는 고정층(46)을 제공하도록 구성된다. 이것은 도 2에 예시된 MTJ(23)와 같이, 자유층이 고정층 위에 배치되는 종래의 MTJ 설계와 반대이다. 이러한 스위칭된 배향은 MTJ의 기록 전류 특성 및 MTJ를 이용하는 MRAM 비트셀의 기록 전류 공급 용량 사이의 상기 언급된 설계 충돌을 해결한다. 고정층(46)이 또한 자유 강자성층(44) 아래에 배치될 수 있다는 것을 당업자는 이해할 것이다. 도 4b는 그러한 예시적인 실시예를 도시한다.
도 4b는 예시적인 MTJ(43)를 포함하는 예시적인 MRAM 비트셀(49)을 예시한다. 도 4b의 MTJ(43)는 고정층(46) 위에 배치된 자유 강자성층(44)을 제공하도록 구성된다. 고정층(46)은 제 1 전극(48)에 연결된다. 자유층(44)은 제 2 전극(50)에 연결된다. 비트 라인(VBL)은 제 1 전극(48)에 연결된다. 액세스 트랜지스터(54)의 드레인(D)은 제 2 전극(50)에 연결된다. 액세스 트랜지스터(54)의 드레인에 관하여 자유층(44)의 이러한 스위칭된 배향은 MTJ의 기록 전류 특성 및 MTJ를 이용하는 MRAM 비트셀의 기록 전류 공급 용량 사이의 상기 언급된 설계 충돌을 해결한다. 논의를 위해 도 4a가 참조되지만, 당업자는 예시적인 MRAM 비트셀(49)이 사용될 수 있다는 것을 이해할 것이다.
도 4a에서, 이러한 배열에서 고정층(46) 아래에 자유층(44)을 배치하는 것은, 도 2에 예시된 MRAM 비트셀(24)에서의 고정층과 반대로, 액세스 트랜지스터의 드레인이 MTJ(42)의 자유층(44)에 연결되도록 허용한다. 결과적으로, MTJ(42)를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류가 제공될 수 있다. 따라서, MTJ(42)가 MRAM 비트셀(40)에서 이용될 때, MTJ(42)의 고유 기록 전류 특성은 MRAM 비트셀(40)에서 이용될 때 MTJ(42)의 기록 전류 공급 용량과 호환 가능하거나 이와 맞추어진다. 이러한 호환 가능성 또는 맞춤은, MTJ(42)의 고유 기록 전류 특성들이 MTJ(42)를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 전류를 요구하고, 한편 MRAM 비트셀(40)에서 이용될 때 MTJ(42)의 기록 전류 공급 용량이 MTJ(42)를 AP로부터 P 상태로 스위칭하는 것보다 P로부터 AP 상태로 스위칭하기 위해 더 많은 전류를 제공할 수 있다는 것을 의미한다.
도 4a의 예시적인 MRAM 비트셀(40)에 예시된 바와 같이, 고정층(46)은 제 1 전극(48)에 연결된다. 자유층(44)은 제 2 전극(50)에 연결된다. 비트 라인(VBL)은 제 1 전극(48)에 연결된다. 액세스 트랜지스터(54)의 드레인(D)은 제 2 전극(50)에 연결된다. 액세스 트랜지스터(44)는 NMOS 트랜지스터로서 도시되지만, 원한다면 임의의 형태의 트랜지스터가 이용될 수 있다. 기록 라인(VWL)은 액세스 트랜지스터(54)의 게이트(G)에 연결된다. 액세스 트랜지스터(54)의 소스(S)는 전압원(VS)에 연결된다. 비트 라인(VBL)은 MTJ(42)의 제 1 전극(48)에 연결된다. MTJ(42)에 저장된 데이터를 판독할 때, 기록 라인(VWL)은 전류가 제 1 및 제 2 전극들(48, 50) 사이에서 MTJ(42)를 통해 흐르도록 허용하기 위해 액세스 트랜지스터(54)를 활성화하도록 활성화된다. 측정된 전류에 의해 분할되는 비트 라인(VBL) 상에 인가된 전압에 의해 측정된 바와 같은 저저항은 자유층(44) 및 고정층(46) 사이의 P 배향과 연관된다. 더 높은 저항은 자유층(44) 및 고정층(46) 사이의 AP 배향과 연관된다.
데이터를 MTJ(42)에 기록할 때, 자유층(44) 및 고정층(46)의 기존 자기 배향이 먼저 결정된다. 자기 배향이 새로운 데이터를 MTJ(42)에 저장하기 위해 변경되도록 요구되면, 액세스 트랜지스터(54)의 게이트(G)는 전압을 기록 라인(VWL)에 인가함으로써 활성화된다. 기록 전류는 드레인(D) 및 소스(S) 사이에서 생성된다. MTJ(42)의 자기 배향이 P로부터 AP 상태로 변경되면, 고정층(46)에 관하여 자유층(44)의 자기 배향을 AP로 변경하기 위해 자유층(44)에서 스핀 변환 토크(STT)를 유도하도록 제 1 전극(48)으로부터 제 2 전극(50)으로 흐르는 전류(IP - AP)가 생성된다. MTJ(42)의 자기 배향이 AP로부터 P 상태로 변경되면, 고정층(46)에 관하여 자유층(44)의 자기 배향을 P로 변경하기 위해 자유층(44)에서 STT를 유도하도록 제 2 전극(50)으로부터 제 1 전극(48)으로 흐르는 전류(IAP -P)가 생성된다.
도 5a는 도 4a의 MRAM 비트셀(40)에서 이용되는 MTJ(42)의 예시적인 단면을 예시한다. MTJ(42) 내의 층들 각각은 "L1"로서 도시된 대략 동일한 길이를 갖고, 이는 예로서 1.0 나노미터(nm) 및 1.0 마이크로미터(㎛) 사이일 수 있다. 여기서, 고정층(60)은 도 4a의 MRAM 비트셀(40)에서 스위칭 전류 흐름 방향을 변경하기 위해 자유층(44) 위에 배치된다. 고정층(60)은 합성 반강자성(SAF) 고정층 구조(58)의 일부분으로서 제공될 수 있다. 이것은 아래에 부가적으로 논의된다. MTJ(42)는 제 2 전극(50) 상에 층들의 스택을 증착시킴으로써 형성된다. MTJ(42) 내의 층들은 스퍼터링 또는 이온 빔 증착에 의해 형성될 수 있다. 이러한 실시예에서, 자유층(44)은 제 2 전극(50)의 상부 상에 먼저 배치되거나 증착된다. 자유층(44)은 고정층(60 또는 58)의 자기 모멘트에 대해 P 또는 AP 중 어느 하나인 자기 모멘트를 갖는다. 자유층(44)의 자기 모멘트는 외부 자기장에 응답하여 변할 수 있고, 이는 터널링 전류 및 따라서 터널 배리어(52)의 저항을 결정하는 자유 및 고정층들(44, 60 또는 58) 사이의 자기 모멘트들의 상대적인 배향이다. 자유층(44)은 적절한 두께로 형성될 수 있고, 이는 예로서 대략 1 nm 및 1 ㎛ 사이일 수 있다. 자유층(44)은 원하는 임의의 적절한 강자성 재료로 형성될 수 있다. 예들은 코발트(Co)-철(Fe)-보론(B)(CoFeB), CoFe, 및 니켈(Ni)-철(NiFe)을 포함한다. 자유층(44)은 또한 합성 강자성 층들로 구성될 수 있다.
얇은 유전체 재료는 터널 배리어(52)를 형성하고 다음에 고정층(60 또는 58)을 형성하기 위해 자유층(44) 다음에 배치되거나 상기 자유층(44) 상에 증착된다. 터널 배리어(52)는 적절한 두께로 형성될 수 있고, 이는 예로서 대략 1 및 20 옹스트롬 사이일 수 있다. 터널 배리어(52)는 원하는 임의의 적절한 유전체 재료로부터 형성될 수 있다. 예들은 마그네슘 산화물(MgO), 알루미늄 산화물들(AlOx), 및 티타늄 산화물(TiOx)을 포함한다. 고정층(60)은 연결층(64)에 의해 분리되는 2 개의 강자성층들(60, 62)로 구성된 합성 반강자성(SAF) 고정층 구조(58)의 일부분으로서 제공될 수 있다. 연결층(64)은 비자기 스페이싱 층을 형성하기 위한 비자기성 또는 실질적으로 비자기성인 기저 재료로 형성될 수 있고, 이것의 예는 루테늄(Ru)을 포함한다. 강자성층들(60, 62)은 철을 포함하는 합금들로 구성될 수 있다. 고정층(60)은 또한 단일의 고정 강자성층으로 구성될 수 있다. 고정층(60)은 임의의 적절한 강자성 재료로 형성될 수 있고, 임의의 적절한 두께일 수 있고, 이는 예로서 대략 1 및 100 옹스트롬 사이일 수 있다.
반강자성 재료(AFM) 층(66)은 고정 방향으로 고정층(60)에 직접적으로 또는 간접적으로 연결된다. AFM 층(66)은 고정 방향으로 고정층(60)의 자기 모멘트를 유지 또는 "고정"하기 위해 고정층(60)의 상부 상에 배치되거나 증착될 수 있다. AFM 층(66)은 SAF 고정 층 구조(58)의 자화를 고정시킨다. 고정층(60 또는 58)은 정해진 방향으로 자화된 인접 AFM 층(66)과 연결을 상호 교환함으로써 정해진 방향으로 고정된다. AFM 층(66)은 적절한 두께로 형성될 수 있고, 이는 예로서 대략 10 및 10000 옹스트롬 사이일 수 있다. AFM 층(66)은 원하는 임의의 적절한 반강자성 재료로 형성될 수 있다. 예들은 백금-망간(PtMn), 및 이리듐-망간(IrMn)을 포함한다.
도 5b는 도 4b의 MRAM 비트셀(49)에서 이용되는 MTJ(43)의 예시적인 단면을 예시한다. MTJ(42) 내의 층들 각각은 "L1"로서 도시된 대략 동일한 길이를 갖고, 이는 예로서 1.0 나노미터(nm) 및 1.0 마이크로미터(㎛) 사이일 수 있다. 여기서, 고정층(60)은 도 4b의 MRAM 비트셀(49)에서 스위칭 전류 흐름 방향을 변경하기 위해 자유층(44) 아래에 배치된다. MTJ(43)는 제 1 전극(48) 상에 층들의 스택을 증착시킴으로써 형성된다. MTJ(43) 내의 층들은 스퍼터링 또는 이온 빔 증착에 의해 형성될 수 있다.
도 5b에서, 반강자성 재료(AFM) 층(66)은 고정 방향으로 고정층(60)의 자기 모멘트를 유지 또는 "고정"하기 위해 제 1 전극(48)의 상부 상에 배치되거나 증착됨으로써 제 1 전극(48)에 연결된다. 연결은 직접 또는 간접적일 수 있다. AFM 층(66)은 적절한 두께로 형성될 수 있고, 이는 예로서 대략 10 및 10000 옹스트롬 사이일 수 있다. AFM 층(66)은 원하는 임의의 적절한 반강자성 재료로 형성될 수 있다. 예들은 백금-망간(PtMn), 및 이리듐-망간(IrMn)을 포함한다. 고정층(60)은 합성 반강자성(SAF) 고정 층 구조(58)의 일부로서 AFM(66)의 상부 상에 배치되거나 증착될 수 있다. AFM 층(66)은 SAF 고정층 구조(58)의 자화를 고정시킨다. 얇은 유전체 재료는 터널 배리어(52)를 형성하고 다음에 자유층(44)을 형성하기 위해 고정층(60) 상에 다음에 배치되거나 증착된다. 터널 배리어(52)는 적절한 두께로 형성될 수 있고, 이는 예로서 대략 1 및 20 옹스트롬 사이일 수 있다. 터널 배리어(52)는 원하는 임의의 적절한 유전체 재료로 형성될 수 있다. 예들은 마그네슘 산화물(MgO), 알루미늄 산화물(AlOx), 및 티타늄 산화물(TiOx)을 포함한다. 강자성층들(60, 62)은 철을 포함하는 합금들로 구성될 수 있다. 고정층(60)은 또한 단일의 고정 강자성층으로 구성될 수 있다. 고정층(60)은 임의의 적절한 강자성 재료로 형성될 수 있고, 임의의 적절한 두께일 수 있고, 이는 예로서 대략 1 및 100 옹스트롬 사이일 수 있다.
이러한 실시예에서, 자유층(44)은 터널 배리어(52) 위에 및 제 2 전극(50) 아래에 배치되거나 증착된다. 자유층(44)은 고정층(60 또는 58)의 자기 모멘트에 대해 P 또는 AP 중 어느 하나인 자기 모멘트를 갖는다. 자유층(44)의 자기 모멘트는 외부 자기장에 응답하여 변할 수 있고, 이는 터널링 전류 및 따라서 터널 배리어(52)의 저항을 결정하는 자유 및 고정층들(44, 60 또는 58) 사이의 자기 모멘트들의 상대적인 배향이다. 자유층(44)은 적절한 두께로 형성될 수 있고, 이는 예로서 대략 1 nm 및 1 ㎛ 사이일 수 있다. 자유층(44)은 원하는 임의의 적절한 강자성 재료로 형성될 수 있다. 예들은 코발트(Co)-철(Fe)-보론(B)(CoFeB), CoFe, 및 니켈(Ni)-철(NiFe)을 포함한다. 자유층(44)은 또한 합성 강자성층들로 구성될 수 있다.
도 4a 및 도 4b에 예시된 예시적인 실시예들에서 상술된 바와 같이, 자유층(44)은 액세스 트랜지스터(54)의 드레인에 연결된다. 이것은 도 4a 및 도 4b의 MRAM 비트셀들(40 및 49)에서 스위칭 전류 흐름 방향을 변경한다. 따라서, MRAM 비트셀(40 및 49)은 MTJ(42 및 43)를 각각 P로부터 AP 상태로 스위칭하기 위해 더 많은 기록 전류를 제공할 수 있고, 이는 또한 더 많은 기록 전류를 요구한다. 그러나, 도 5a에서, AFM 층(66)은 SAF 고정층 구조(58)의 자화를 잘 고정시킬 수 없어, SAF 고정층 구조(58)가 특히 MTJ 에지들에서 그의 자화를 손실할 수 있다. 이것은 AFM 층(66)이 통상적으로 텍스처 층이 아닌 SAF 고정층 구조(58)의 상부 상에 배치되거나 증착되기 때문이다. 따라서, AFM 층(66)은, 자유층 아래에 배치된 고정층으로 인해 고정층 아래의 텍스처 시드층(seed layer) 상의 하부에 AFM 층이 증착된 종래의 MTJ 구조로부터 얻어지는 AFM 층만큼 성장할 수 없다. 따라서, 예를 들면, 도 5a의 MTJ(42)에서, AFM 층(66)은 SAF 고정층 구조(58)의 에지들을 강하게 고정할 수 없다. SAF 고정층 구조(58)가 강하게 고정되지 않는다면, 이것은 동작 마진의 손실 및 심지어 자화의 손실 및 결과적으로 MTJ(42)에 저장된 데이터의 변형을 초래할 수 있다.
이러한 이슈를 해결하기 위해, 도 6a는 MTJ 설계 및 이를 형성하는 방법의 대안적인 예시 실시예를 예시한다. MTJ(70)은 도시된 바와 같이 반도체 다이의 일부분으로서 제공된다. 고정층(72)의 자화를 고정 방향으로 고착 또는 고정하기 위해, 반강자성 재료(AFM)는 도 5a의 MTJ(42)와 유사한 AFM 층(78)을 제공하도록 이용된다. 그러나, MTJ(70)는 자유층(76)의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 고정층(72)을 제공한다. 이러한 실시예에서, 예로서, 고정층(72)은 고정층(72)의 단면의 표면 영역이 자유층(76)의 단면의 표면 영역보다 더 크도록 자유층(76)의 길이보다 더 긴 고정층 길이를 갖는다. 자유층(76)의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 고정층(72)을 제공함으로써, 이것은 AFM 층(78)에 대한 더 큰 표면 영역이 고정층(72)의 상부 상에 배치, 증착, 또는 성장되도록 허용한다. 따라서, 고정층(72)의 에지들이 AFM 층(78)에 의해 강하게 고정되지 않을지라도, 고정층(72)의 충분한 내부 영역은 MTJ(70) 내의 정해진 자유층(76) 크기에 대해 기준 영역으로서 충분히 기능하거나 자화를 유지하기 위해 AFM 층(78)에 의해 잘 고정될 수 있다. 고정층(72)이 자유층(76)의 자유층 표면 영역보다 큰 고정 표면 영역을 갖지 않는다면, AFM 층(78)에 의해 강하게 고정된 고정층(72)의 표면 영역은 MTJ(70)에 대한 충분한 기준층을 제공하거나 그의 자화를 유지하기에 충분히 크지 않을 수 있다.
자유층 표면 영역보다 큰 고정층 표면 영역은 임의의 특정 기하 구조 또는 물리적 설계로 한정되지 않는다. 예를 들면, 고정층의 길이 및/또는 폭 치수들은 자유층보다 큰 표면 영역을 갖는 고정층을 제공하기 위해 자유층의 길이 및/또는 폭 치수들보다 클 수 있다. 또 다른 예로서, 고정층 및/또는 자유층의 단면들의 구조들이 원형 또는 타원형이면, 이들 치수들은 지름 또는 반지름, 원주 또는 양자를 포함할 수 있다. 타원형들은 2 개의 반지름 치수들을 갖고, 이들 중 어느 하나 또는 양자는 자유층에서보다 고정층에서 더 클 수 있다. 고정층 및/또는 자유층의 단면들의 구조들이 다각형들이면, 치수들은 측면들의 길이, 측면들 사이의 각도, 높이, 및/또는 폭, 또는 그의 임의의 조합을 포함할 수 있다. 또한, 고정층 및/또는 자유층의 단면들의 구조들이 상이한 경우, 고정층의 표면 영역이 자유층의 표면 영역보다 크기만 하면, 치수들은 임의의 방식으로 제공될 수 있다. 그러한 예는 고정층의 단면이 타원형이고 자유층의 단면이 다각형이거나 그 역인 경우일 것이다. 대응하는 치수들은 예로서 지름 대 길이, 반지름 대 길이, 지름 대 폭, 및 반지름 대 폭을 포함할 수 있다.
도 6a의 MTJ(70)에 예시된 바와 같이, 고정층(72) 및 자유층(76)의 단면들이 직사각형이다. "L2"로서 도시된 제 1 길이(이후에, "고정층 길이")를 갖는 고정층(72)이 제공된다. "L3"로서 도시된 제 2 길이(이후에, "자유층 길이")를 갖는 자유층(76)이 제공된다. 고정층 길이 L2은 자유층 길이 L3의 길이보다 길다. 이것은 본 실시예에서 자유층(76)의 표면 영역보다 큰 고정층(72)의 표면 영역을 제공한다. 고정층 길이는 원하는 임의의 길이일 수 있다. 예를 들면, 고정층 길이는 자유층보다 적어도 10 % 더 길 수 있다. 하나의 예시적인 실시예는 자유층 길이보다 대략 일백십 퍼센트(110 %) 내지 삼백 퍼센트(300 %) 더 큰 고정층 길이를 제공한다.
변동들이 제공될 수 있다. 예를 들면, 도 6a의 MTJ(70)에서, 제 2 전극(82) 및/또는 터널 배리어(74)의 길이들 및/또는 폭은 자유층과 동일하거나 실질적으로 동일한 길이 및/또는 폭으로 배치되거나 증착될 수 있거나, 이들은 상이한 길이들 및/또는 폭들로 MTJ(70)에 배치되거나 증착될 수 있다. 또한, 예로서, AFM 층(78) 위에 배치된 제 1 전극(83)의 길이는, 고정층(72)이 자유층(76)의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 한 AFM 층(78), 고정층(72), 또는 자유층(76)의 길이 및/또는 폭과 동일하거나 더 길거나, 더 짧은 길이 및/또는 폭일 수 있다. 예를 들면, 도 6a에서 "W2"로서 도시된 고정층(72)의 폭(이후에, "고정층 폭")은 도 6a에서 "W3"로서 도시된 자유층(76)의 폭(이후에 "자유층 폭")보다 더 클 수 있다. 예로서, 고정층 폭(W2)이 120 nm일 수 있고, 자유층 폭(W3)은 100 nm일 수 있다. 대안으로, 고정층 폭 및 자유층 폭은 동일하거나 실질적으로 동일할 수 있다. 배치 또는 증착 기술들의 제약들로 인해, 대부분의 설계들이 자유층 폭과 동일하거나 실질적으로 동일한 고정층 폭, 또는 자유층 폭보다 더 큰 고정층 폭을 갖는 고정층을 제공하지만, 고정층 폭은 또한 자유층보다 더 작을 수 있다.
도 5b의 SAF 고정층(58)의 고정이 또한 상술된 유사한 방법들에 의해 개선될 수 있다는 것을 당업자는 이해할 것이다. 도 6b는 고정층(72)이 자유층(76)의 표면 영역보다 큰 표면 영역을 갖는 MTJ 구조(79)의 실시예를 예시한다. 자유층(76)의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 고정층(72)을 제공함으로써, 이것은 상술된 원인에 대한 고정된 SAF 층(72)의 개선된 고정을 허용한다. 자유층 표면 영역보다 큰 고정층 표면 영역은 임의의 특정 기하 구조 또는 물리적 설계로 제한되지 않는다.
도 7 및 도 8은 도 4a의 MRAM 비트셀(40) 및 도 4b의 MRAM 비트셀(49)에서 또한 이용될 수 있는 MTJ 구조들의 대안적인 실시예들을 예시한다. 이들 MTJ 구조들은 듀얼-스핀 구조들을 이용하고, 이로써 2 개의 고정층들이 이용된다. 듀얼-스핀 MTJ 구조들은 스위칭이 2 개의 고정층들로부터의 2 개의 스핀 토크들에 의해 영향을 받는 자유층을 제공한다. 상기에 제공된 MTJ들의 이전 예들은 단일-스핀 구조들이고, 이로써 단지 하나의 고정층이 이용된다. 듀얼-스핀 MTJ 구조들은 통상적으로 단일-스핀 MTJ 구조들의 통상적으로 요구되는 것보다 더 적은 기록 전류를 사용하여 자유층 자화의 스위칭을 통상적으로 허용한다. 도 7 및 도 8에 예시된 듀얼-스핀 MTJ 구조들 각각에서, 각각은 AFM 층이 고정층을 단단히 고정하기 위한 표면 영역을 제공하기 위해 자유층의 표면 영역보다 더 큰 고정층 표면 영역을 갖는 적어도 하나의 고정층을 포함한다. 도 6a 및 도 6b의 단일-스핀 MTJ(70)에서 제공되고, 상술되는 가능성들 모두는 도 7 및 도 8의 듀얼-스핀 MTJ 구조들에서 또한 가능하다. 그러나, 이러한 논의를 위해, 도 4a 및 도 6a의 구성들은 도 7 및 도 8에 설명된 실시예들에 대한 예시적인 구성들로서 사용될 것이다. 당업자는 도 4b 및 도 6b가 또한 도 7 및 도 8에 설명된 실시예들에 대해 예시적인 구성들로서 사용될 수 있다는 것을 이해할 것이다.
도 7로 돌아가서, 제 1 듀얼-스핀 MTJ(84)가 예시된다. 자유층(86) 및 터널 배리어(88)는 상부 및 하부 고정층들(90, 92)에 의해 둘러싸인다. 하부 고정층(92)은 예로서 AFM 층(94), 즉 PtMn 상에 배치 또는 증착된다. AFM 층(94)은 제 2 전극(98)의 상부 상에 배치 또는 증착된다. 자유층(86)은 예로서 비자기성 스페이싱 층(99), 즉 Ru 상에 배치 또는 증착되고, 비자기성 스페이싱 층은 하부 고정층(92)의 상부 상에 배치 또는 증착된다. 하부 고정층(92)은 SAF 고정층 구조의 형태로 제공될 수 있다. 상부 고정층(90)은 SAF 고정층 구조의 형태로 제공된다. AFM 층(100)은 정해진 방향으로 SAF 고정층 구조(90)의 자화를 고정시키기 위해 SAF 고정층 구조(90)의 상부 상에 배치 또는 증착된다. SAF 고정층 구조(90)의 고정층 길이("L4"로서 라벨링됨)는 자유층(86)의 자유층 길이("L5"로서 라벨링됨)보다 길다. 이것은 본 실시예에서 자유층(86)의 표면 영역보다 큰 SAF 고정층 구조(90)의 표면 영역을 제공한다. SAF 고정층 구조(90)의 고정층 길이는 원하는 임의의 치수들일 수 있고, 자유층(86)의 표면 영역보다 큰 표면 영역을 가질 수 있다. 하나의 예시적인 실시예는 자유층 길이보다 대략 일백십 퍼센트(110 %) 내지 삼백 퍼센트(300 %) 더 큰 SAF 고정층 구조(90)의 고정층 길이를 제공한다. 상부 고정층(90)은 또한 단일 고정층 구조의 형태로 제공될 수 있다.
다시, 변동들이 제공될 수 있다. 예를 들면, 제 2 전극(98), AFM 층(94), 하부 고정층(92), 비자기성 스페이싱 층(99), 및/또는 터널 배리어(88) 중 임의의 길이들 및/또는 폭들은 자유층 길이와 동일하거나 실질적으로 동일한 길이 및/또는 폭으로 MTJ(84)에 배치 또는 증착될 수 있거나, 이들은 상이한 길이들 및/또는 폭들로 MTJ(84)에 배치 또는 증착될 수 있다. 또한, 예로서, AFM 층(100)의 상부 상에 배치된 제 1 전극(101)의 길이는 AFM 층(100), SAF 고정층 구조(90), 또는 자유층(86)의 길이 및/또는 폭과 동일하거나, 더 길거나, 더 짧은 길이 및/또는 폭일 수 있다. 예를 들면, 도 7에 "W4"로서 도시된 SAF 고정층 구조(90)의 고정층 폭은 도 7에 "W5"로서 도시된 자유층(86)의 자유층 폭보다 더 클 수 있다. 예로서, 고정층 폭(W4)은 12 nm일 수 있고, 자유층 폭(W5)은 100 nm일 수 있다. 대안으로, 고정층 폭 및 자유층 폭은 동일하거나 실질적으로 동일한 폭일 수 있다. 배치 또는 증착 기술들의 제약들로 인해, 대부분의 설계들이 SAF 고정층 구조(90) 및 자유층(86)에 대해 동일하거나 실질적으로 동일한 고정층 폭, 또는 자유층보다 더 큰 고정층 폭에서의 SAF 고정층 구조(90)를 제공하지만, SAF 고정층 구조(90)의 고정층 폭은 또한 자유층 폭보다 더 작을 수 있다. 요구되는 전부는 고정층이 자유층의 자유층 표면 영역보다 더 큰 고정층 표면 영역을 갖는 것이다.
도 8은 대안적인 듀얼-스핀 MTJ(102)를 예시한다. 이러한 MTJ(102)에서, 제 1 및 제 2 터널 배리어들(104, 106)이 제공된다. 자유층(108)은 제 1 및 제 2 터널 배리어들(104, 106)에 의해 직접적으로 둘러싸인다. 제 1 및 제 2 터널 배리어들(104, 106)은 각각 상부 및 하부 고정층들(110, 112)에 의해 직접적으로 둘러싸인다. 하부 고정층(112)은 도 7의 MTJ 설계와 유사하게 AFM 층(114) 상에 배치 또는 증착된다. AFM 층(114)은 제 2 전극(118)의 상부 상에 배치 또는 증착된다. 상부 및 하부 고정층(110, 112)은 SAF 고정층 구조 또는 단일 고정 층 구조 중 어느 한 형태로 제공될 수 있다. AFM 층(120)은 정해진 방향으로 SAF 고정층 구조(110)의 자화를 고정시키기 위해 SAF 고정층 구조(110)의 상부 상에 배치 또는 증착된다. SAF 고정층 구조(110)의 고정층 길이("L6"로서 라벨링됨)는 자유층(108)의 길이("L7"로서 라벨링됨)보다 길이가 더 길다. 이것은 본 실시예에서 자유층(108)의 표면 영역보다 더 큰 SAF 고정층 구조(110)의 표면 영역을 제공한다. SAF 고정층 구조(110)의 고정층 길이는 제한 없이 원하는 임의의 길이일 수 있고, 자유층 길이보다 더 길 수 있다. 그러나, 하나의 예시적인 실시예는 자유층 길이보다 대략 일백십 퍼센트(110 %) 내지 삼백 퍼센트(300 %) 더 긴 SAF 고정층 구조(110)의 고정층 길이를 제공한다.
다시, 변동들이 제공될 수 있다. 예를 들면, 제 2 전극(118), AFM 층(114), 하부 고정층(112), 및 제 1 및 제 2 터널 배리어들(104, 106) 중 임의의 길이들 및/또는 폭들은 자유층 길이와 동일하거나 실질적으로 동일한 길이 및/또는 폭으로 MTJ(102)에 배치 또는 증착될 수 있거나, 이들은 상이한 길이들 및/또는 폭들로 MTJ(102)에 배치 또는 증착될 수 있다. 또한, 예로서, AFM 층(120)의 상부 상에 배치된 제 1 전극(121)의 길이는 AFM 층(120), SAF 고정층 구조(110), 또는 자유층(108)의 길이 및/또는 폭과 동일하거나, 더 길거나, 더 짧은 길이 및/또는 폭일 수 있다. 또한, 도 8에 "W6"로서 도시된 SAF 고정층 구조(110)의 고정층 폭은 도 8에 "W7"로서 도시된 자유층(108)의 자유층 폭보다 더 클 수 있다. 예로서, 폭(W6)은 120 nm일 수 있고, 폭(W7)은 100 nm일 수 있다. 대안으로, 그들의 폭들은 동일하거나 실질적으로 동일할 수 있다. 증착 기술들의 제약들로 인해, 대부분의 설계들이 SAF 고정층 구조(110) 및 자유층(108) 사이에 동일한 폭, 또는 자유층(108)의 폭보다 더 큰 폭을 갖는 SAF 고정층 구조(110) 중 어느 하나를 제공할 것이다. 요구되는 전부는 고정층이 자유층의 자유층 표면 영역보다 더 큰 고정층 표면 영역을 갖는 것이다.
다양한 수정들이 상기 MTJ 구조들에 대해 이루어질 수 있다. MTJ 구조는 수직(예시된 바와 같이), 수평, 또는 경사진 것을 포함하는 임의의 배향 또는 축으로 제공될 수 있다. 또한, MTJ 층들의 단면은 직사각형, 다른 다각형, 또는 타원형을 포함하여 원하는 임의의 형태로 제공될 수 있다. 고정층 및 자유층을 포함하는 MTJ 층들은 동일하거나 상이한 치수(들)를 갖는 상이한 형상들 또는 구조들일 수 있다. 다양한 층들의 구성 및 사용된 에칭들에 의존하여, 특정층들이 배치 또는 증착되는 순서가 변동될 수 있다. 길이 및/또는 폭 치수들을 갖는 MTJ 구조들에서, MTJ 구조 내의 제공된 층들의 길이 및/또는 폭 치수들은, 고정층이 자유층의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖는 한 원하는 임의의 길이들 및/또는 폭들 및 다른 층들에 대해 임의의 비율의 길이들 및/또는 폭들일 수 있다. 상기 실시예들에서 층들의 순서 및 이들 층들을 형성하는 재료들이 단지 예시적인 것이라는 것을 또한 인지할 것이다. 또한, 예시된 실시예에서 지지 구조들이 일반적으로 둥글거나 둥근 코너들을 갖는 것으로 도시되지만, 대안적인 실시예들에서, 지지 구조들은 상이한 형상들을 가질 수 있다. 또한, 일부 실시예들에서, MTJ 장치의 일부분들을 형성하거나 기판 상에 다른 구조들을 형성하기 위해 다른 층들(미도시)이 배치 또는 증착 및 처리될 수 있다. 다른 실시예들에서, 당업자에게 알려진 바와 같이, 이들 층들은 대안적인 증착, 패터닝, 및 에칭 재료들 및 처리들을 사용하여 형성될 수 있고, 상이한 순서로 배치 또는 증착되거나, 상이한 재료들로 구성될 수 있다.
또한, MTJ는 데이터를 저장하기 위한 임의의 전자 장치에 제공될 수 있다. MTJ 장치는 데이터를 저장하기 위해 MRAM 비트셀 및/또는 MRAM 비트셀 회로에 제공될 수 있고, 그러한 데이터는 MTJ에 저장 및 기록되거나 MTJ로부터 판독될 수 있다. 본원에 개시된 실시예들에 따른 MTJ는 전자 장치를 포함하여 반도체 다이 및/또는 임의의 다른 장치에 포함 또는 집적될 수 있다. 그러한 장치의 예들은, 제한 없이, 셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 모니터, 컴퓨터 모니터, 텔레비전, 동조기, 라디오, 위성 라디오, 음악 플레이어, 디지털 음악 플레이어, 휴대용 음악 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 및 휴대용 디지털 비디오 플레이어를 포함한다.
임의의 실시예들에 기재된 동작 단계들이 예들 및 논의를 제공하기 위해 기재된다는 것을 또한 유의해야 한다. 기재된 동작들은 예시된 시퀀스들과 다른 다수의 상이한 시퀀스들로 수행될 수 있다. 또한, 단일 동작 단계로 기재된 동작들은 실제로 다수의 상이한 단계들로 수행될 수 있다. 또한, 예시적인 실시예들에서 논의된 하나 이상의 동작 단계들은 조합될 수 있다. 흐름도들에 예시된 동작 단계들이 당업자에게 용이하게 명백한 바와 같이 다수의 상이한 수정들이 실시될 수 있다는 것이 이해되어야 한다. 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수 있다는 것을 당업자는 또한 이해할 것이다. 예를 들면, 상기 상세한 설명 전체에 걸쳐 언급될 수 있는 데이터, 명령들, 지시들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기 파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 그의 임의의 조합으로 표현될 수 있다.
본 발명의 이전 상세한 설명은 당업자가 본 발명을 제조 또는 사용하게 하기 위해 제공된다. 본 발명에 대한 다양한 수정들은 당업자에게 용이하게 명백해질 것이고, 본원에 규정된 포괄적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고 다른 변동들에 적용될 수 있다. 따라서, 본 발명은 본원에 기재된 예들 및 설계들로 제한되도록 의도되지 않고, 그러나 본원에 개시된 원리들 및 신규한 특징들과 일치하는 최광 범위에 따른다.

Claims (33)

  1. 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM)의 자기 터널 접합(magnetic tunnel junction; MTJ)으로서,
    제 1 전극 및 제 2 전극;
    상기 제 1 전극 및 상기 제 2 전극 사이의 터널 배리어(tunnel barrier);
    상기 제 2 전극 및 상기 터널 배리어 사이의 자유층(free layer); 및
    상기 제 1 전극 및 상기 터널 배리어 사이의 고정층(pinned layer)을 포함하고,
    상기 고정층은 상기 자유층에 평행한 모든 방향들로 상기 자유층을 넘어서 연장되고, 그리고 상기 자유층의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖으며,
    상기 제 2 전극은 액세스 트랜지스터의 드레인(drain)에 연결되는,
    자기 터널 접합(MTJ).
  2. 제 1 항에 있어서,
    상기 제 1 전극 및 상기 고정층 사이에 반강자성 재료(anti-ferromagnetic material; AFM) 층 길이의 AFM 층을 더 포함하는,
    자기 터널 접합(MTJ).
  3. 제 2 항에 있어서,
    상기 AFM 층의 표면 영역은 상기 고정층 표면 영역과 동일하거나 더 큰,
    자기 터널 접합(MTJ).
  4. 제 1 항에 있어서,
    상기 고정층은 합성 반강자성(SAF) 고정층 구조로 구성되는,
    자기 터널 접합(MTJ).
  5. 제 4 항에 있어서,
    상기 SAF 고정층 구조는 연결층(coupling layer)에 의해 분리된 적어도 2 개의 강자성 층들을 포함하는,
    자기 터널 접합(MTJ).
  6. 제 1 항에 있어서,
    상기 고정층 및 상기 자유층 중 적어도 하나는 강자성 재료로 형성되는,
    자기 터널 접합(MTJ).
  7. 제 1 항에 있어서,
    상기 고정층 표면 영역 및 상기 자유층 표면 영역은 길이, 폭, 지름, 반지름, 및 원주로 구성된 그룹으로부터의 치수들(dimensions)로 이루어지는,
    자기 터널 접합(MTJ).
  8. 제 1 항에 있어서,
    상기 고정층은 고정층 길이를 갖고, 상기 자유층은 자유층 길이를 갖고,
    상기 고정층 길이는 상기 자유층 길이와 상이한,
    자기 터널 접합(MTJ).
  9. 제 1 항에 있어서,
    상기 자유층은 자유층 폭을 갖고, 상기 고정층은 고정층 폭을 갖고,
    상기 고정층 폭은 상기 자유층 폭과 상이한,
    자기 터널 접합(MTJ).
  10. 제 1 항에 있어서,
    상기 제 2 전극 및 상기 자유층 사이의 제 2 고정층을 더 포함하는,
    자기 터널 접합(MTJ).
  11. 제 10 항에 있어서,
    상기 자유층 및 상기 제 2 고정층 사이의 비자기성 스페이싱 층(non-magnetic spacing layer) 또는 실질적으로 비자기성 스페이싱 층을 더 포함하는,
    자기 터널 접합(MTJ).
  12. 제 10 항에 있어서,
    상기 제 2 전극 및 상기 제 2 고정층 사이의 AFM 층을 더 포함하는,
    자기 터널 접합(MTJ).
  13. 제 1 항에 있어서,
    상기 자유층 및 상기 제 2 전극 사이의 제 2 터널 배리어를 더 포함하는,
    자기 터널 접합(MTJ).
  14. 제 13 항에 있어서,
    상기 제 2 터널 배리어 및 상기 제 2 전극 사이의 제 2 고정층을 더 포함하는,
    자기 터널 접합(MTJ).
  15. 제 1 항에 있어서,
    상기 자기 터널 접합(MTJ)은 적어도 하나의 반도체 다이(die)에 통합되는,
    자기 터널 접합(MTJ).
  16. 제 1 항에 있어서,
    셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 모니터, 컴퓨터 모니터, 텔레비전, 동조기, 라디오, 위성 라디오, 음악 플레이어, 디지털 음악 플레이어, 휴대용 음악 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 및 휴대용 디지털 비디오 플레이어로 구성된 그룹으로부터 선택된 장치를 더 포함하고, 상기 선택된 장치에 상기 MTJ가 통합되는,
    자기 터널 접합(MTJ).
  17. 자기 랜덤 액세스 메모리(MRAM) 비트셀(bitcell)로서,
    게이트(gate), 소스(source), 및 드레인(drain)을 갖는 액세스 트랜지스터;
    자기 터널 접합(MTJ)을 포함하고, 상기 자기 터널 접합(MTJ)은,
    제 1 전극 및 제 2 전극;
    상기 제 1 전극 및 상기 제 2 전극 사이의 터널 배리어;
    상기 제 2 전극 및 상기 터널 배리어 사이의 자유층; 및
    상기 제 1 전극 및 상기 터널 배리어 사이의 고정층을 포함하고,
    상기 고정층은 상기 자유층에 평행한 모든 방향들로 상기 자유층을 넘어서 연장되고, 상기 자유층의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖고,
    기록 라인은 상기 게이트에 연결되고, 상기 제 2 전극은 상기 드레인에 연결되고, 비트 라인은 상기 제 1 전극에 연결되는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  18. 제 17 항에 있어서,
    상기 제 1 전극 및 상기 고정층 사이에 반강자성 재료(AFM) 층 길이의 AFM 층을 더 포함하는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  19. 제 18 항에 있어서,
    상기 AFM 층의 적어도 하나의 치수는 상기 고정 층의 적어도 하나의 치수와 동일하거나 더 큰,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  20. 제 17 항에 있어서,
    MRAM 어레이를 형성하기 위한 다수의 상기 MRAM 비트셀들을 포함하는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  21. 제 17 항에 있어서,
    상기 자기 랜덤 액세스 메모리(MRAM) 비트셀은 적어도 하나의 반도체 다이에 통합되는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  22. 제 17 항에 있어서,
    셋 톱 박스, 엔터테인먼트 유닛, 내비게이션 장치, 통신 장치, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 휴대용 컴퓨터, 데스크톱 컴퓨터, 모니터, 컴퓨터 모니터, 텔레비전, 동조기, 라디오, 위성 라디오, 음악 플레이어, 디지털 음악 플레이어, 휴대용 음악 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 및 휴대용 디지털 비디오 플레이어로 구성된 그룹으로부터 선택된 장치를 더 포함하고, 상기 선택된 장치에 상기 MRAM 비트셀이 통합되는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
  23. 자기 랜덤 액세스 메모리(magnetic random access memory; MRAM)의 자기 터널 접합(MTJ)을 형성하는 방법으로서,
    제 1 전극 및 제 2 전극을 제공하는 단계;
    상기 제 1 전극 및 제 2 전극 사이에 터널 배리어를 배치하는 단계;
    상기 제 2 전극 및 상기 터널 배리어 사이에 자유층을 배치하는 단계; 및
    상기 제 1 전극 및 상기 터널 배리어 사이에 고정층을 배치하는 단계를 포함하고,
    상기 고정층은 상기 자유층에 평행한 모든 방향들로 상기 자유층을 넘어서 연장되고, 상기 자유층의 자유층 표면 영역보다 큰 고정층 표면 영역을 갖으며,
    상기 제 2 전극은 액세스 트랜지스터의 드레인에 연결되는,
    자기 터널 접합(MTJ) 형성 방법.
  24. 제 23 항에 있어서,
    상기 고정층 상부에 반강자성 재료(AFM) 층 길이의 AFM 층을 배치하는 단계를 더 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  25. 제 23 항에 있어서,
    상기 제 1 전극 및 상기 터널 배리어 사이에 상기 고정층을 배치하는 단계는,
    반강자성 재료(AFM) 층에 연결된 제 1 강자성 층을 배치하는 단계 ― 상기 연결은 직접적이거나 또는 간접적일 수 있음 ― ; 및
    연결층을 통해 상기 제 1 강자성 층에 연결된 제 2 강자성 층을 배치하는 단계 ― 상기 연결은 직접적이거나 또는 간접적일 수 있음 ― 를 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  26. 제 23 항에 있어서,
    상기 제 1 전극 및 상기 자유층 사이에 제 2 고정층을 배치하는 단계를 더 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  27. 제 23 항에 있어서,
    상기 자유층 및 상기 제 1 전극 사이에 제 2 터널 배리어를 배치하는 단계를 더 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  28. 제 27 항에 있어서,
    상기 제 2 터널 배리어 및 상기 제 1 전극 사이에 제 2 고정층을 배치하는 단계를 더 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  29. 제 23 항에 있어서,
    상기 MTJ를 적어도 하나의 반도체 다이에 통합하는 단계를 더 포함하는,
    자기 터널 접합(MTJ) 형성 방법.
  30. 삭제
  31. 삭제
  32. 제 1 항에 있어서,
    상기 자유층은 상기 터널 배리어에 근접한 자유 터널측(free tunnel side)을 포함하고, 상기 고정층은 상기 터널 배리어에 근접한 고정 터널측(pinned tunnel side)을 포함하며,
    상기 고정층 표면 영역은 상기 고정 터널측과 연관된 고정 표면 영역을 포함하고, 상기 자유층 표면 영역은 상기 자유 터널측과 연관된 자유 표면 영역을 포함하는,
    자기 터널 접합(MTJ).
  33. 제 17 항에 있어서,
    상기 자유층은 상기 터널 배리어에 근접한 자유 터널측을 포함하고, 상기 고정층은 상기 터널 배리어에 근접한 고정 터널측을 포함하며,
    상기 고정층 표면 영역은 상기 고정 터널측과 연관된 고정 표면 영역을 포함하고, 상기 자유층 표면 영역은 상기 자유 터널측과 연관된 자유 표면 영역을 포함하는,
    자기 랜덤 액세스 메모리(MRAM) 비트셀.
KR1020117027104A 2009-04-14 2010-04-14 자기 터널 접합（ｍｔｊ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ｍｒａｍ） KR101390940B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/423,298 US8344433B2 (en) 2009-04-14 2009-04-14 Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US12/423,298 2009-04-14
PCT/US2010/031080 WO2010120918A2 (en) 2009-04-14 2010-04-14 Magnetic tunnel junction (mtj) and methods, and magnetic random access memory (mram) employing same

Publications (2)

Publication Number Publication Date
KR20120006056A KR20120006056A (ko) 2012-01-17
KR101390940B1 true KR101390940B1 (ko) 2014-05-02

Family

ID=42933702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027104A KR101390940B1 (ko) 2009-04-14 2010-04-14 자기 터널 접합（ｍｔｊ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ｍｒａｍ）

Country Status (9)

Country Link
US (2) US8344433B2 (ko)
EP (1) EP2419933B1 (ko)
JP (3) JP5584754B2 (ko)
KR (1) KR101390940B1 (ko)
CN (2) CN107093449B (ko)
BR (1) BRPI1013772B1 (ko)
ES (1) ES2487627T3 (ko)
TW (1) TWI474472B (ko)
WO (1) WO2010120918A2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP2010212661A (ja) * 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8796794B2 (en) * 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US9793467B2 (en) * 2011-12-20 2017-10-17 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
US10192217B1 (en) 2012-04-25 2019-01-29 Wells Fargo Bank, N.A. System and method for receipt tracking in a mobile wallet
US10235668B1 (en) 2012-04-25 2019-03-19 Wells Fargo Bank, N.A. System and method for a mobile wallet
US9047964B2 (en) 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
DE112013007035T5 (de) 2013-06-29 2016-01-21 Intel Corporation Magnetelement für Speicher und Logik
US9203017B2 (en) 2013-08-02 2015-12-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US9042060B2 (en) 2013-09-25 2015-05-26 HGST Netherlands B.V. Magnetic head having a long throat height pinned layer with a short height hard bias layer
KR20150095187A (ko) * 2014-02-11 2015-08-20 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조
US10158065B2 (en) 2014-07-07 2018-12-18 Intel Corporation Spin-transfer torque memory (STTM) devices having magnetic contacts
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
KR102276541B1 (ko) * 2014-11-27 2021-07-13 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
KR101705962B1 (ko) * 2015-01-19 2017-02-14 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
US9583170B2 (en) 2015-02-12 2017-02-28 Qualcomm Incorporated Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
US9666792B2 (en) 2015-08-12 2017-05-30 Qualcomm Incorporated Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements
US9813049B2 (en) 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
US9853205B1 (en) * 2016-10-01 2017-12-26 International Business Machines Corporation Spin transfer torque magnetic tunnel junction with off-centered current flow
EP3534421B1 (en) * 2016-10-25 2021-08-11 Samsung Electronics Co., Ltd. Spin device
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
US10790016B2 (en) 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits
US10200058B1 (en) 2018-04-24 2019-02-05 Sandisk Technologies Llc Analog-to-digital conversion with magnetic tunnel junctions
US10732933B2 (en) 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP3813914B2 (ja) * 2002-09-27 2006-08-23 Ｔｄｋ株式会社 薄膜磁気ヘッド
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
EP1610386A4 (en) 2003-03-31 2009-04-01 Japan Science & Tech Agency TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
JP4031451B2 (ja) * 2004-03-18 2008-01-09 株式会社東芝 半導体集積回路装置
WO2005101378A1 (en) * 2004-04-02 2005-10-27 Tdk Corporation Composite free layer for stabilizing magnetoresistive head
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP2006049436A (ja) * 2004-08-02 2006-02-16 Sony Corp 記憶素子及びメモリ
JP2006156685A (ja) * 2004-11-29 2006-06-15 Sony Corp 記憶素子及びメモリ
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
WO2007040189A1 (ja) * 2005-10-03 2007-04-12 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP5076361B2 (ja) 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2008192916A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP2008198311A (ja) * 2007-02-15 2008-08-28 Renesas Technology Corp 磁気記憶集積回路装置
JP2008218829A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 磁気抵抗素子及びその製造方法
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US8004881B2 (en) * 2007-12-19 2011-08-23 Qualcomm Incorporated Magnetic tunnel junction device with separate read and write paths
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
US8344433B2 (en) 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same

Also Published As

Publication number Publication date
CN102388454B (zh) 2016-11-02
US8889431B2 (en) 2014-11-18
CN107093449B (zh) 2021-04-09
JP2014146840A (ja) 2014-08-14
JP6196250B2 (ja) 2017-09-13
JP2015109480A (ja) 2015-06-11
JP5584754B2 (ja) 2014-09-03
JP2012524415A (ja) 2012-10-11
US20130134533A1 (en) 2013-05-30
CN102388454A (zh) 2012-03-21
TW201106468A (en) 2011-02-16
BRPI1013772B1 (pt) 2019-10-29
CN107093449A (zh) 2017-08-25
WO2010120918A2 (en) 2010-10-21
US20100258887A1 (en) 2010-10-14
EP2419933A4 (en) 2013-04-03
EP2419933B1 (en) 2014-06-18
EP2419933A2 (en) 2012-02-22
BRPI1013772A2 (pt) 2016-04-05
US8344433B2 (en) 2013-01-01
JP5710821B2 (ja) 2015-04-30
TWI474472B (zh) 2015-02-21
WO2010120918A3 (en) 2011-01-20
ES2487627T3 (es) 2014-08-22
KR20120006056A (ko) 2012-01-17

Similar Documents

Publication Publication Date Title
KR101390940B1 (ko) 자기 터널 접합（ｍｔｊ） 및 방법들, 및 이를 이용하는 자기 랜덤 액세스 메모리（ｍｒａｍ）
US9203017B2 (en) Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories
US7502248B2 (en) Multi-bit magnetic random access memory device
US8754460B2 (en) MRAM synthetic anitferomagnet structure
US7289356B2 (en) Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
US9490421B2 (en) Method and system for providing vertical spin transfer switched magnetic junctions and memories using such junctions
US7622784B2 (en) MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7330371B2 (en) Method and structure for generating offset fields for use in MRAM devices
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
JP2008522415A (ja) 電力低減型磁気抵抗ランダム・アクセス・メモリ素子
WO2005048262A2 (en) Mram architecture with a flux closed data storage layer
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
US20190206464A1 (en) Multi-Layer Magnetic Memory Devices
US20230114539A1 (en) Variable resistance memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6