JP5710821B2 - 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） - Google Patents
磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） Download PDFInfo
- Publication number
- JP5710821B2 JP5710821B2 JP2014085714A JP2014085714A JP5710821B2 JP 5710821 B2 JP5710821 B2 JP 5710821B2 JP 2014085714 A JP2014085714 A JP 2014085714A JP 2014085714 A JP2014085714 A JP 2014085714A JP 5710821 B2 JP5710821 B2 JP 5710821B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mtj
- pinned layer
- electrode
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 7
- 239000002885 antiferromagnetic material Substances 0.000 claims description 61
- 230000004888 barrier function Effects 0.000 claims description 35
- 230000005294 ferromagnetic effect Effects 0.000 claims description 15
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 6
- 239000003302 ferromagnetic material Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000001413 cellular effect Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 24
- 230000005415 magnetization Effects 0.000 description 16
- 230000009977 dual effect Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007737 ion beam deposition Methods 0.000 description 2
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本願の技術は、一般的に、磁気トンネル接合（ＭＴＪ）、関連した方法、および磁気ランダムアクセスメモリ（ＭＲＡＭ）でのＭＴＪの使用に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、不揮発性メモリであり、磁気トンネル接合（ＭＴＪ）をプログラミングすることによってデータが格納される。電力がオフになったときでもＭＴＪを使用して情報を格納することができるので、ＭＲＡＭは有利である。データは、電荷または電流としてではなく小さな磁気素子としてＭＴＪ中に格納される。例示のＭＴＪ１０が図１に図示されている。固定層またはピン層１４の上に配列されたフリー層１２の２つの層の間の磁場配向に従って、データはＭＴＪ１０中に格納される。フリー層１２およびピン層１４は、強磁性材料から形成される。ＭＴＪ１０は、従来の「ボトムスピンバルブ」構成で構成され、この構成では、ピン層１４は、フリー層１２の下に配列されている。フリー層１２とピン層１４は、トンネル接合または薄い非磁性誘電体層によって形成された障壁１６によって隔てられている。ＭＴＪ１０のヒステリシス・ループ１８のために磁界Ｈが「０」のときでも、フリー層１２およびピン層１４は情報を格納することができる。ＭＴＪ１０の端部に結合された２つの電極２０、２２の間にバイアス電圧が加えられると、電子はトンネル障壁１６をトンネルすることができる。トンネル電流は、フリー層１２とピン層１４の相対的な配向に依存している。スピントルクトランスファー（ＳＴＴ）ＭＴＪを使用するとき、フリー層とピン層のスピン配列がＰとＡＰの間で切り換えられるときのトンネル電流の差は、トンネル磁気抵抗比（ＴＭＲ）として知られている。
フリー層１２とピン層１４の磁場配向が互いに反平行（ＡＰ）であるとき（図１にＭＴＪ１０’として示されている）、第１の記憶状態が存在する（例えば、論理「１」）。フリー層１２とピン層１４の磁場配向が互いに平行（Ｐ）であるとき（図１にＭＴＪ１０’’として示されている）、第２の記憶状態が存在する（例えば、論理「０」）。電流がＭＴＪ１０を流れるときの抵抗を感知することによって、フリー層１２およびピン層１４の磁場配向を感知して、ＭＴＪ１０に格納されたデータを読み出すことができる。また、フリー強磁性層１２の配向をピン層１４に対してＰかＡＰかのどちらかの磁場配向に変えるように磁界を加えることによって、ＭＴＪ１０にデータを書き込みおよび格納することができる。フリー層１２の磁場配向は変えることができるが、ピン層１４の磁場配向は固定されている。
図２は、図１のＭＴＪ１０と同様な設計のＳＴＴＭＴＪ２３（「ＭＴＪ２３」と呼ばれる）を図示する。ＭＴＪ２３は、ＭＲＡＭビットセル２４の一部として設けられて不揮発性データを格納する。ＭＲＡＭビットセル２４は、メモリアレイ中に設けられて、電子メモリを必要とする任意の型のシステム、例としてコンピュータ処理装置（ＣＰＵ）またはプロセッサ・ベースのシステムなどの記憶貯蔵として使用されることがある。金属酸化物半導体（一般に、ｎ型ＭＯＳ、すなわちＮＭＯＳ）のアクセストランジスタ２６が、ＭＴＪ２３の読出しおよび書込みを制御するために設けられる。アクセストランジスタ２６のドレイン（Ｄ）は、ピン層１４に結合されたＭＴＪ２３の下部電極２２に結合されている。書込み線（ＶＷＬ）が、アクセストランジスタ２６のゲート（Ｇ）に結合されている。アクセストランジスタ２６のソース（Ｓ）が電圧源（ＶＳ）に結合されている。ビット線（ＶＢＬ）が、フリー層１２に結合されたＭＴＪ２３の上部電極２０に結合されている。
ＭＴＪ２３に格納されたデータを読み出すとき、ビット線（ＶＢＬ）が活性化されて、アクセストランジスタ２６に電流が電極２０、２２の間でＭＴＪ２３を通って流れることができるようにする。ビット線（ＶＢＬ）に加えられた電圧を測定電流で割ることによって測定されるような低抵抗は、フリー層１２とピン層１４の間のＰ配向に関連している。より高い抵抗は、フリー層１２とピン層１４の間のＡＰ配向に関連している。ＭＴＪ２３にデータを書き込むとき、書込み線（ＶＷＬ）を活性化することによってアクセストランジスタ２６のゲート（Ｇ）が活性化される。ビット線（ＶＢＬ）とソース線（ＶＳ）の間の電圧差が、加えられる。その結果として、ドレイン（Ｄ）とソース（Ｓ）の間に書込み電流（Ｉ）が発生する。磁場配向がＡＰからＰに変えられるべき場合には、上部電極２０から下部電極２２に流れる書込み電流（ＩＡＰ−Ｐ）が発生し、この電流（ＩＡＰ−Ｐ）が、フリー層１２の磁場配向をピン層１４に対してＰに変えるようにフリー層１２にスピントランスファートルク（ＳＴＴ）を誘起する。磁場配向がＰからＡＰに変えられるべき場合には、下部電極２２から上部電極２０に流れる電流（ＩＰ−ＡＰ）が生成され、この電流（ＩＰ−ＡＰ）が、フリー層１２の磁場配向をピン層１４に対してＡＰに変えるようにフリー層１２にＳＴＴを誘起する。
図２に図示されているように、ＭＲＡＭビットセル２４中のＭＴＪ２３をＰ状態からＡＰ状態（ＩＰ‐ＡＰ）へ切り換える回路よりもＡＰ状態からＰ状態（ＩＡＰ‐Ｐ）へ切り換える回路が、より多くの書込み電流（Ｉ）を供給することができる。これは、ＭＲＡＭビットセル２４中のアクセストランジスタ２６のソース負荷によっている。アクセストランジスタ２６のソース負荷には、ＭＴＪ２３をＰ状態からＡＰ状態へ切り換えるよりもＡＰ状態からＰ状態へ切り換えるためにより多くの書込み電流（Ｉ）を供給する効果がある。しかし、ＭＴＪ２３の固有磁気特性は、その反対を要求する。すなわち、図２に図示されるように、ＭＴＪ２３がＭＲＡＭビットセル２４で使用されるとき、ＭＴＪ２３をＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるためにより多くの書込み電流（Ｉ）が必要とされる。このことは、図３にグラフ３０で示されており、このグラフは、ＭＴＪ２３の固有磁気特性を書込み電流（ＩＣ）の関数として図示している。そこに示されているように、ＭＴＪ２３をＰ状態からＡＰ状態へ切り換える（ＩＣ Ｐ−ＡＰ）ために必要とされる書込み電流（Ｉ）の量は、ＭＴＪ２３をＡＰ状態からＰ状態へ切り換える（ＩＣ ＡＰ−Ｐ）ために必要とされる書込み電流（Ｉ）の量よりも遥かに多い。これは、設計上の衝突である。一方で、ＭＴＪ２３の固有磁気特性は、ＭＴＪ２３をＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるためにより多くの書込み電流（Ｉ）を必要とする。しかし、ＭＴＪ２３がＭＲＡＭビットセル２４で使用されるとき、ＭＴＪ２３をＰ状態からＡＰ状態へ切り換える回路よりもＡＰ状態からＰ状態へ切り換える回路が、より多くの書込み電流（Ｉ）を供給することができる。
以上のことをまとめると、この設計上の衝突の結果として、ＭＴＪ２３の固有書込み電流特性は、ＭＲＡＭビットセル２４に使用されるときのＭＴＪ２３の書込み供給電流能力に合っていない。ＭＲＡＭビットセル２４で使用されるとき、ＭＴＪ２３をＰ状態からＡＰ状態へ切り換えるためにより多くの書込み電流が必要とされる。しかし、ＭＲＡＭビットセル２４は、ＭＴＪ２３をＡＰ状態からＰ状態へ切り換えるためにより多くの書込み電流を供給することができる。したがって、この設計上の衝突を解決するＭＴＪ設計を提供する必要がある。ＭＲＡＭを使用する回路および／または用途で、メモリ状態のより効率的な切換えが、結果として実現される可能性がある。
詳細な説明に開示される実施形態は、磁気トンネル接合（ＭＴＪ）およびこれを形成する方法を含む。ＭＴＪは、磁気ランダムアクセスメモリ（ＭＲＡＭ）ビットセルで使用されてデータの磁気記憶を行うことができる。ＭＲＡＭビットセルは、ＭＴＪとアクセストランジスタで構成される。ＭＴＪは、第１の電極と第２の電極の間にトンネル障壁を備えるＭＴＪ層構造で構成されている。フリー層が、第２の電極とトンネル障壁の間に配列されている。基準またはピン層が、第１の電極とトンネル障壁の間に配列されている。このＭＲＡＭビットセル構造の実現は、アクセストランジスタのドレインをＭＴＪのフリー層に結合する。その結果として、ＭＴＪを平行（Ｐ）状態から反平行（ＡＰ）状態へ切り換えるＭＲＡＭビットセル書込み回路によって、より多くの書込み電流を供給または提供することができるようになる。このことは、ピン層の上にフリー層を配列しアクセストランジスタのドレインがピン層に結合されている従来のＭＴＪ設計と反対であり、この従来設計では、ＭＲＡＭビットセルは、ＭＴＪをＰ状態からＡＰ状態へ切り換えるためにより少ない書込み電流を供給することができる。本明細書で提案されるように、アクセストランジスタのドレインがフリー層に結合されるようにＭＴＪ中にピン層を配列することによって、ＭＴＪの固有書込み電流特性は、ＭＲＡＭビットセル中で使用されるときのＭＴＪの書込み供給電流能力に合わせられる。両方の場合に、ＭＴＪをＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるために、より多くの書込み電流が必要とされる。その結果として、ＭＲＡＭビットセル中でＭＴＪをＰ状態からＡＰ状態へ切り換えるために、ＭＲＡＭビットセルで使用される従来のＭＴＪ設計よりも多くの電流が供給される可能性がある。
アクセストランジスタのドレインがフリー層に結合されるようにＭＴＪ設計中でピン層およびフリー層を配列するときでも、ピン層の磁化は、定められた方向に固定されている。ピン層の磁化が失われると、ＭＴＪは、情報を保持または格納するために使用することができない。この点に関して、反強磁性材料（ＡＦＭ）がＡＦＭ層を実現するために使用されることがある。ＡＦＭ層は、ピン層の磁化を定められた方向にピン止めまたは固定する。ＡＦＭ層は、一般にテクスチャ層でないピン層に直接または間接的に結合されている。したがって、ＡＦＭ層は成長しないこともあり、またピン層の縁部を強くピン止めしないことがある。このことは、ＡＦＭ層が、ピン層の下のテクスチャ層の最下部に堆積されている従来のＭＴＪ構造と反対である。この点に関して、本明細書で開示されたＭＴＪ実施形態は、フリー層のフリー層表面積よりも大きなピン層表面積を有するピン層を実現する。このことで、ＡＦＭ層のより大きな表面積をピン層に結合することができるようになる。したがって、たとえピン層の縁部がＡＦＭ層によって強くピン止めされなくても、ピン層の十分な内部面積が、ＡＦＭ層によって十分にピン止めされて、ＭＴＪ中の定められたフリー層サイズに対して磁化を保持し、十分な基準層としての役割を果たすことができる。フリー層のフリー層表面積よりも大きなピン層表面積を有するピン層が設けられなければ、ＡＦＭ層によって強くピン止めされたピン層の表面積は、ＭＴＪが適切に機能するようにピン層が磁化を保持しおよび／または十分な基準層を実現するのに足りるほど、十分に大きくない可能性がある。
さて図面に関連して、本開示のいくつかの例示の実施形態が説明される。「例示」という用語は、本明細書では、「例、実例、または例証として役立つこと」を意味するように使用される。本明細書で「例示」として説明されるどの実施形態も、必ずしも他の実施形態よりも好ましいと、または有利であると解釈されるべきでない。
詳細な説明で開示される実施形態は、磁気トンネル接合（ＭＴＪ）およびこれを形成する方法を含む。ＭＴＪは、磁気ランダムアクセスメモリ（ＭＲＡＭ）ビットセルで使用されて、データの磁気記憶を実現することができる。ＭＲＡＭビットセルは、ＭＴＪとアクセストランジスタで構成されている。ＭＴＪは、第１の電極と第２の電極の間にトンネル障壁を備えているＭＴＪ層構造で構成されている。第２の電極とトンネル障壁の間にフリー層が配列されている。第１の電極とトンネル障壁の間に基準層またはピン層が配列されている。このＭＲＡＭビットセル構造の実現は、アクセストランジスタのドレインをＭＴＪのフリー層と結合する。その結果として、ＭＴＪを平行（Ｐ）状態から反平行（ＡＰ）状態へ切り換えるために、ＭＲＡＭビットセル書込み回路が、より多くの書込み電流を供給または提供することができる。このことは、ピン層の上にフリー層を配列しアクセストランジスタのドレインがピン層に結合されている従来のＭＴＪ設計と反対であり、この従来設計では、ＭＲＡＭビットセルがＭＴＪをＰ状態からＡＰ状態へ切り換えるためにより少ない書込み電流を供給することができる。本明細書で実現されるように、アクセストランジスタのドレインがフリー層に結合されるようにＭＴＪ中でピン層を配列することによって、ＭＴＪの固有書込み電流特性は、ＭＲＡＭビットセルで使用されるときのＭＴＪの書込み供給電流能力に合わせられる。両方の場合に、ＭＴＪをＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるために、より多くの書込み電流が必要とされる。その結果として、ＭＲＡＭビットセルで使用される従来のＭＴＪ設計よりも多くの電流が、ＭＲＡＭビットセルでＭＴＪをＰ状態からＡＰ状態へ切り換えるために供給される可能性がある。
この点に関して、図４ａは、例示のＭＴＪ４２を含む例示のＭＲＡＭビットセル４０を図示している。データをＭＴＪ４２に格納するために、ＭＴＪ４２の向きは、アクセストランジスタのドレインが、ピン層４６にではなく、ＭＴＪ４２のフリー層４４に結合されるようになっている。図４ａのＭＴＪ４２は、フリー強磁性層４４の上に配列されたピン層４６を実現するように構成されている。これは、図２に図示されたＭＴＪ２３などの、フリー層がピン層の上に配列されている従来のＭＴＪ設計と反対である。この向きの切換えは、ＭＴＪの書込み電流特性とこのＭＴＪを使用するＭＲＡＭビットセルの書込み電流供給能力との間の上記の設計上の衝突に対処している。当業者は理解するであろうが、ピン層４６は、また、フリー強磁性層４４の下に配列されることがある。図４ｂは、そのような例示の実施形態を示している。
図４ｂは、例示のＭＴＪ４３を含む例示のＭＲＡＭビットセル４９を図示している。図４ｂのＭＴＪ４３は、ピン層４６の上に配列されたフリー強磁性層４４を実現するように構成されている。ピン層４６は、第１の電極４８に結合されている。フリー層４４は、第２の電極５０に結合されている。ビット線（ＶＢＬ）が第１の電極４８に結合されている。アクセストランジスタ５４のドレイン（Ｄ）は、第２の電極５０に結合されている。アクセストランジスタ５４のドレインに対するフリー層４４のこの向きの切り替えは、ＭＴＪの書込み電流特性とこのＭＴＪを使用するＭＲＡＭビットセルの書込み電流供給能力との間の上記の設計上の衝突に対処している。議論の目的のために図４ａを参照するが、例示のＭＲＡＭビットセル４９が使用可能であることを当業者は理解するであろう。
図２に図示されたＭＲＡＭビットセル２４のようなピン層とは対照的に、図４ａでは、この配列でピン層４６の下にフリー層４４を配列することによって、アクセストランジスタのドレインをＭＴＪ４２のフリー層４４に結合することができるようにしている。その結果として、ＭＴＪ４２をＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるためにより多くの書込み電流を供給することができる。したがって、ＭＲＡＭビットセル４０でＭＴＪ４２が使用されるとき、ＭＴＪ４２の固有書込み電流特性は、ＭＲＡＭビットセル４０で使用されるときのＭＴＪ４２の書込み電流供給能力に適合し、または合わせられる。この適合性または整合が意味していることは、ＭＴＪ４２の固有書込み電流特性が、ＭＴＪ４２をＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるためにより多くの電流を必要とし、一方で、ＭＲＡＭビットセル４０で使用されるときのＭＴＪ４２の書込み電流供給能力がまた、ＭＴＪ４２をＡＰ状態からＰ状態へ切り換えるよりもＰ状態からＡＰ状態へ切り換えるためにより多くの電流を供給することができることである。
図４ａの例示のＭＲＡＭビットセル４０に図示されるように、ピン層４６は第１の電極４８に結合されている。フリー層４４は、第２の電極５０に結合されている。ビット線（ＶＢＬ）は、第１の電極４８に結合されている。アクセストランジスタ５４のドレイン（Ｄ）は、第２の電極５０に結合されている。アクセストランジスタ４４は、ＮＭＯＳトランジスタとして示されている。しかし、任意の型のトランジスタが望み通りに使用可能である。書込み線（ＶＷＬ）は、アクセストランジスタ５４のゲート（Ｇ）に結合されている。アクセストランジスタ５４のソース（Ｓ）は、電圧源（ＶＳ）に結合されている。ビット線（ＶＢＬ）は、ＭＴＪ４２の第１の電極４８に結合されている。ＭＴＪ４２に格納されたデータを読み出すとき、書込み線（ＶＷＬ）が活性化されて、電流が第１と第２の電極４８、５０の間のＭＴＪ４２を通って流れることができるようにアクセストランジスタ５４を活性化する。ビット線（ＶＢＬ）に加えられた電圧を測定電流で割ることによって測定されるような低抵抗は、フリー層４４とピン層４６の間のＰ配向に関連している。より高い抵抗は、フリー層４４とピン層４６の間のＡＰ配向に関連している。
ＭＴＪ４２にデータを書き込むとき、最初に、フリー層４４およびピン層４６の現在の磁場配向が決定される。ＭＴＪ４２に新しいデータを格納するために磁場配向を変える必要がある場合には、書込み線（ＶＷＬ）に電圧を加えることによってアクセストランジスタ５４のゲート（Ｇ）が活性化される。書込み電流がドレイン（Ｄ）とソース（Ｓ）の間に発生する。ＭＴＪ４２の磁場配向をＰ状態からＡＰ状態へ変えるべき場合には、フリー層４４の磁場配向をピン層４６に対してＡＰに変えるようにフリー層４４にスピントランスファートルク（ＳＴＴ）を誘起するために、第１の電極４８から第２の電極５０に流れる電流（ＩＰ−ＡＰ）が生成される。ＭＴＪ４２の磁場配向をＡＰ状態からＰ状態へ変えるべき場合には、フリー層４４の磁場配向をピン層４６に対してＰに変えるようにフリー層４４にＳＴＴを誘起するために、第２の電極５０から第１の電極４８に流れる電流（ＩＡＰ−Ｐ）が生成される。
図５ａは、図４ａのＭＲＡＭビットセル４０で使用されたＭＴＪ４２の例示の断面を図示している。ＭＴＪ４２中の層は各々、「Ｌ１」として示された略同じ長さを有し、この長さＬ１は、例として、１．０ナノメートル（ｎｍ）から１．０マイクロメートル（μｍ）であることがある。そこでは、ピン層６０は、図４ａのＭＲＡＭビットセル４０中の切換え電流の流れ方向を変えるために、フリー層４４の上に配列されている。ピン層６０は、合成反強磁性（ＳＡＦ）ピン層構造５８の一部として設けられることがある。このことは、以下でさらに述べられる。ＭＴＪ４２は、多数の層を第２の電極５０の上に堆積することによって形成される。ＭＴＪ４２中の層は、スパッタリングまたはイオンビーム堆積によって形成されることがある。この実施形態では、最初に、フリー層４４が第２の電極５０の上に配置または堆積される。フリー層４４は、ピン層６０または５８の磁気モーメントに対してＰかＡＰかのどちらかの磁気モーメントを有している。フリー層４４の磁気モーメントは、外部磁界に応答して変化することができ、トンネル電流したがってトンネル障壁５２の抵抗を決定するのは、フリー層４４とピン層６０または５８の間の、磁気モーメントの相対的な向きである。フリー層４４は、適切な厚さで形成することができ、その厚さは、例として、略１ｎｍから１μｍであることがある。フリー層４４は、望ましい任意の適切な強磁性材料から形成することができる。例には、コバルト（Ｃｏ）‐鉄（Ｆｅ）‐ホウ素（Ｂ）（ＣｏＦｅＢ）、ＣｏＦｅ、およびニッケル（Ｎｉ）‐鉄（Ｆｅ）（ＮｉＦｅ）がある。フリー層４４はまた、複合強磁性層で構成されることもある。
次に、薄い誘電材料がフリー層４４の上に配置または堆積されて、トンネル障壁５２を形成し、これにピン層６０または５８が続いている。トンネル障壁５２は、適切な厚さで形成することができ、その厚さは、例として、略１から２０オングストロームであることがある。トンネル障壁５２は、望ましい任意の適切な誘電材料から形成することができる。例には、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（ＡｌＯｘ）、および酸化チタン（ＴｉＯｘ）がある。ピン層６０は、結合層６４によって隔てられた２つの強磁性層６０、６２で構成された合成反強磁性（ＳＡＦ）ピン層構造５８の一部として実現されることがある。結合層６４は、非磁性または実質的に非磁性のベース材料から形成されて非磁性スペーサ層を形成することがあり、その例にはルテニウム（Ｒｕ）がある。強磁性層６０、６２は、鉄を含む合金で構成されることがある。ピン層６０はまた、単一のピン強磁性層で構成されることもある。ピン層６０は、任意の適切な強磁性材料から形成されることがあり、さらに任意の適切な厚さであることがあり、その厚さは、例として、略１から１００オングストロームであることがある。
反強磁性材料（ＡＦＭ）層６６は、固定方向でピン層６０に直接または間接的に結合されている。ＡＦＭ層６６は、ピン層６０の上に配置または堆積されて、ピン層６０の磁気モーメントを固定方向に保持または「ピン止め」することができる。ＡＦＭ層６６は、ＳＡＦピン層構造５８の磁化をピン止めする。ピン層６０または５８は、定められた方向に磁化された隣接するＡＦＭ層６６と交換結合することによって、その定められた方向にピン止めされる。ＡＦＭ層６６は、適切な厚さで形成することができ、その厚さは、例として、略１０から１００００オングストロームであることがある。ＡＦＭ層６６は、望ましい任意の適切な反強磁性材料から形成することができる。例には、白金‐マンガン（ＰｔＭｎ）、およびイリジウム‐マンガン（ＩｒＭｎ）がある。
図５ｂは、図４ｂのＭＲＡＭビットセル４９で使用されたＭＴＪ４３の例示の断面を図示している。ＭＴＪ４３中の層は各々、「Ｌ１」として示された略同じ長さを有し、この長さＬ１は、例として、１．０ナノメートル（ｎｍ）から１．０マイクロメートル（μｍ）であることがある。そこでは、ピン層６０は、図４ｂのＭＲＡＭビットセル４９中の切換え電流の流れ方向を変えるために、フリー層４４の下に配列されている。ＭＴＪ４３は、第１の電極４８の上に多数の層を堆積することによって形成される。ＭＴＪ４３中の層は、スパッタリングまたはイオンビーム堆積によって形成されることがある。
図５ｂにおいて、反強磁性材料（ＡＦＭ）層６６は、第１の電極４８の上に配置または堆積されることによって第１の電極４８に結合されて、ピン層６０の磁気モーメントを固定方向に保持または「ピン止め」している。結合は、直接または間接的であることがある。ＡＦＭ層６６は、適切な厚さで形成することができ、その厚さは、例として、略１０から１００００オングストロームであることがある。ＡＦＭ層６６は、望ましい任意の適切な反強磁性材料から形成することができる。例には、白金‐マンガン（ＰｔＭｎ）、およびイリジウム‐マンガン（ＩｒＭｎ）がある。ピン層６０は、合成反強磁性（ＳＡＦ）ピン層構造５８の一部としてＡＦＭ６６の上に配置または堆積されることがある。ＡＦＭ層６６は、ＳＡＦピン層構造５８の磁化をピン止めする。次に、薄い誘電材料がピン層６０の上に配置または堆積されて、トンネル障壁５２を形成し、これにフリー層４４が続いている。トンネル障壁５２は、適切な厚さで形成することができ、その厚さは、例として、略１から２０オングストロームであることがある。トンネル障壁５２は、望ましい任意の適切な誘電材料から形成することができる。例には、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（ＡｌＯｘ）、および酸化チタン（ＴｉＯｘ）がある。強磁性層６０、６２は、鉄を含む合金で構成されることがある。ピン層６０はまた、単一のピン強磁性層で構成されることがある。ピン層６０は、任意の適切な強磁性材料から形成されることがあり、さらに任意の適切な厚さであることがあり、その厚さは、例として、略１から１００オングストロームであることがある。
この実施形態では、フリー層４４は、トンネル障壁５２の上に、且つ第２の電極５０の下に配置または堆積されている。フリー層４４は、ピン層６０または５８の磁気モーメントに対してＰかＡＰかのどちらかの磁気モーメントを有している。フリー層４４の磁気モーメントは、外部磁界に応答して変化することができ、トンネル電流したがってトンネル障壁５２の抵抗を決定するのは、フリー層４４とピン層６０または５８の間の磁気モーメントの相対的な向きである。フリー層４４は、適切な厚さで形成することができ、その厚さは、例として、略１ｎｍから１μｍであることがある。フリー層４４は、望ましい任意の適切な強磁性材料から形成することができる。例には、コバルト（Ｃｏ）‐鉄（Ｆｅ）‐ホウ素（Ｂ）（ＣｏＦｅＢ）、ＣｏＦｅ、およびニッケル（Ｎｉ）‐鉄（ＮｉＦｅ）がある。フリー層４４はまた、複合強磁性層で構成されることもある。
図４ａおよび４ｂに図示された例示の実施形態で前に述べられたように、フリー層４４は、アクセストランジスタ５４のドレインに結合されている。これが、図４ａおよび４ｂのＭＲＡＭビットセル４０および４９の中の切換え電流の流れ方向を変える。したがって、ＭＲＡＭビットセル４０および４９は、ＭＴＪ４２および４３をＰ状態からＡＰ状態へそれぞれ切り換えるためにより多くの書込み電流を供給することができ、このＰからＡＰへの切換えはまた、より多くの書込み電流を必要とする。しかし、図５ａにおいて、ＡＦＭ層６６はＳＡＦピン層構造５８の磁化を十分にピン止めしないことがあり、ＳＡＦピン層構造５８が、特にＭＴＪ縁部で、磁化を失い得る。その理由は、ＡＦＭ層６６が、一般にテクスチャ層でないＳＡＦピン層構造５８の上に配置または堆積されているからである。したがって、ＡＦＭ層６６は、従来のＭＴＪ構造中に実現できるほど十分に成長させることができない。従来のＭＴＪ構造では、ピン層がフリー層の下に配列されているために、ＡＦＭ層は、ピン層の下のテクスチャシード層の下部に堆積される。したがって、例えば、図５ａのＭＴＪ４２では、ＡＦＭ層６６は、ＳＡＦピン層構造５８の縁部を強くピン止めしないことがある。ＳＡＦピン層構造５８が強くピン止めされていない場合、これは、動作マージン喪失さらには磁化喪失、また結果として、ＭＴＪ４２に格納されたデータの破損をもたらすことがあり得る。
この問題に対処するために、図６ａは、ＭＴＪ設計の例示の代替え実施形態およびこれを形成する方法を図示している。ＭＴＪ７０は、示されるように、半導体ダイの一部として実現される。ピン層７２の磁化を固定方向に固定またはピン止めするために、反強磁性材料（ＡＦＭ）が使用されて、図５ａのＭＴＪ４２と同様なＡＦＭ層７８を実現する。しかし、ＭＴＪ７０は、フリー層７６のフリー層表面積よりも大きなピン層表面積を有するピン層７２を備えている。この実施形態では、例として、ピン層７２は、ピン層７２の断面の表面積がフリー層７６の断面の表面積よりも大きいように、フリー層７６の長さよりも長いピン層長さを有している。フリー層７６のフリー層表面積よりも大きなピン層表面積を有するピン層７２を設けることによって、ＡＦＭ層７８のより大きな表面積をピン層７２の上に配置し、堆積し、または成長することができるようになる。したがって、ピン層７２の縁部がたとえＡＦＭ層７８によって強くピン止めされなくても、ピン層７２の十分な内部面積は、ＡＦＭ層７８によって十分にピン止めされて、ＭＴＪ７０中の定められたフリー層７６のサイズに対して磁化を保持し、および／または基準層として十分に役割を果たすことができる。ピン層７２がフリー層７６のフリー層表面積よりも大きなピン層表面積を有しない場合には、ＡＦＭ層７８によって強くピン止めされたピン層７２の表面積は、それの磁化を保持するのに足りるほど、またはＭＴＪ７０のために十分な基準層を実現するのに足りるほど、十分に大きくないことがある。
ピン層表面積がフリー層表面積よりも大きいことは、どんな特定の形状または物理的設計にも限定されない。例えば、ピン層の長さおよび／または幅寸法は、フリー層よりも大きな表面積を有するピン層を実現するように、フリー層の長さおよび／または幅寸法よりも大きいことがある。他の例として、ピン層および／またはフリー層の断面の構造が円形または楕円形である場合には、これらの寸法は直径または半径、外周、あるいは両方を含むことができる。楕円は、２つの半径を有し、どちらか一方または両方が、フリー層よりもピン層で大きくてもよい。ピン層および／またはフリー層の断面の構造が多角形である場合には、寸法は、辺の長さ、辺間の角度、高さ、および／または幅、あるいはこれらの任意の組合せを含むことができる。さらに、ピン層および／またはフリー層の断面の構造が違っている場合には、ピン層の表面積がフリー層の表面積よりも大きい限り、寸法はどんなやり方で与えられてもよい。ピン層の断面が楕円形でフリー層の断面が多角形である場合や、その逆である場合は、そのようなものの例である。対応する寸法には、例として、長さに対して直径、長さに対して半径、幅に対して直径、および幅に対して半径があるかもしれない。
図６ａのＭＴＪ７０に図示されるように、ピン層７２およびフリー層７６の断面は長方形である。ピン層７２は、「Ｌ２」と示された第１の長さ（以下、「ピン層長さ」）で実現されている。フリー層７６は、「Ｌ３」と示された第２の長さ（以下、「フリー層長さ」）で実現されている。ピン層長さＬ２は、フリー層長さＬ３の長さよりも大きい。このことが、この実施形態で、ピン層７２の表面積がフリー層７６の表面積よりも大きいことを実現している。ピン層長さは、望ましい任意の長さであってもよい。例えば、ピン層長さは、フリー層長さよりも少なくとも１０パーセント（１０％）長いことがある。１つの例示の実施形態は、フリー層長さよりも略１１０パーセント（１１０％）から３００パーセント（３００％）長いピン層長さを実現する。
変形物が実現可能である。例えば、図６ａのＭＴＪ７０では、第２の電極８２および／またはトンネル障壁７４の長さおよび／または幅は、フリー層と同じまたは実質的に同じ長さおよび／または幅でＭＴＪ７０中に配置または堆積されることがあり、あるいは、それらは、異なる長さおよび／または幅でＭＴＪ７０中に配置または堆積されることがある。また、例として、ＡＦＭ層７８の上に配置された第１の電極８３の長さは、ピン層７２がフリー層７６のフリー層表面積よりも大きなピン層表面積を有している限り、ＡＦＭ層７８、ピン層７２、またはフリー層７６の長さおよび／または幅に比べて同じ、より長い、またはより短い長さおよび／または幅であってもよい。例えば、図６ａに「Ｗ２」と示されたピン層７２の幅（以下で、「ピン層幅」）は、図６ａに「Ｗ３」と示されたフリー層７６の幅（以下で、「フリー層幅」）よりも大きいことがある。例として、ピン層幅Ｗ２は１２０ｎｍであることがあり、フリー層幅Ｗ３は１００ｎｍであることがある。代わりに、ピン層幅とフリー層幅は同じまたは実質的に同じであることがある。大抵の設計は、配置または堆積技術の制限のために、フリー層幅と同じまたは実質的に同じであるピン層幅かフリー層幅よりも大きなピン層幅かのどちらかを有するピン層を設けるだろうが、ピン層幅はまた、フリー層幅よりも小さくてもよい。
当業者は理解することであろうが、図５ｂのＳＡＦピン層５８のピン止めはまた、上で述べられた同様な方法で強められることがある。図６ｂは、ＭＴＪ構造７９の実施形態を図示し、ピン層７２はフリー層７６の表面積よりも大きな表面積を有している。フリー層７６のフリー層表面積よりも大きなピン層表面積を有するピン層７２を設けることによって、上で述べられた理由のためにピンＳＡＦ層７２のピン止めの強化が可能になる。ピン層表面積がフリー層表面積よりも大きいことは、どんな特定の形状または物理的設計にも限定されない。
図７および８は、図４ａのＭＲＡＭビットセル４０および図４ｂのＭＲＡＭビットセル４９などでも使用可能なＭＴＪ構造の代替え実施形態を図示している。これらのＭＴＪ構造は、２つのピン層が使用されるデュアルスピン構造を使用している。デュアルスピンＭＴＪ構造は、切換えが２つのピン層の２つのスピントルクの影響を受ける１つのフリー層を備えている。上で提供されたＭＴＪの前の例は、ただ１つのピン層が使用される単一スピン構造であった。デュアルスピンＭＴＪ構造は、一般に、単一スピンＭＴＪ構造に一般に要求される書込み電流よりも少ない書込み電流でフリー層磁化を切換えることを可能にする。図７および８に図示されたデュアルスピンＭＴＪ構造の各々では、各構造は、フリー層の表面積よりも大きなピン層表面積を有する少なくとも１つのピン層を含んでおり、ＡＦＭ層が確実にピン層をピン止めするための表面積を実現している。図６ａおよび６ｂの単一スピンＭＴＪ７０に実現され、上で述べられた全ての実現可能なことはまた、図７および８のデュアルスピンＭＴＪ構造でも可能である。しかし、この議論の目的にために、図４ａおよび６ａの構成が図７および８で述べられる実施形態の構成例として使用される。当業者は理解することであるが、図４ｂおよび６ｂもまた、図７および８で説明された実施形態の構成例として使用可能である。
図７に注意を向けると、第１のデュアルスピンＭＴＪ８４が図示されている。フリー層８６およびトンネル障壁８８は、上部および下部ピン層９０、９２に囲まれている。下部ピン層９２は、ＡＦＭ層９４、例としてＰｔＭｎ、の上に配置または堆積されている。ＡＦＭ層９４は、第２の電極９８の上に配置または堆積されている。フリー層８６は、下部ピン層９２の上に配置または堆積された非磁性スペーサ層９９、例としてＲｕ、の上に配置または堆積されている。下部ピン層９２は、ＳＡＦピン層構造の形で設けることができる。上部ピン層９０は、ＳＡＦピン層構造の形で設けられている。ＡＦＭ層１００は、ＳＡＦピン層構造９０の上に配置または堆積されて、ＳＡＦピン層構造９０の磁化を定められた方向にピン止めする。ＳＡＦピン層構造９０のピン層長さ（「Ｌ４」とラベル表示される）は、フリー層８６のフリー層長さ（「Ｌ５」とラベル表示される）よりも長い。このことが、この実施形態で、フリー層８６の表面積よりも大きなＳＡＦピン層構造９０の表面積を実現している。ＳＡＦピン層構造９０のピン層長さは、望ましい任意の寸法であってもよく、フリー層８６の表面積よりも大きな表面積を持つことができる。１つの例示の実施形態は、フリー層長さよりも略１１０パーセント（１１０％）から３００パーセント（３００％）長いＳＡＦピン層構造９０のピン層長さを実現する。上部ピン層９０はまた、単一ピン層構造の形で実現されてもよい。
再び、変形物が実現可能である。例えば、第２の電極９８、ＡＦＭ層９４、下部ピン層９２、非磁性スペーサ層９９、および／またはトンネル障壁８８のどれの長さおよび／または幅でも、フリー層長さと同じまたは実質的に同じ長さおよび／または幅でＭＴＪ８４中に配置または堆積されることがあり、またはそれらは、異なる長さおよび／または幅でＭＴＪ８４中に配置または堆積されることがある。また、例として、ＡＦＭ層１００の上に配置された第１の電極１０１の長さは、ＡＦＭ層１００、ＳＡＦピン層構造９０、またはフリー層８６の長さおよび／または幅に比べて同じ、より長い、またはより短い長さおよび／または幅であることがある。例えば、図７に「Ｗ４」と示されたＳＡＦピン層構造９０のピン層幅は、図７に「Ｗ５」と示されたフリー層８６のフリー層幅よりも大きいことがある。例として、ピン層幅Ｗ４は１２０ｎｍであることがあり、フリー層幅Ｗ５は１００ｎｍであることがある。代わりに、ピン層幅とフリー層幅が同じまたは実質的に同じ幅であることがある。大抵の設計は、配置または堆積技術の制限のために、ＳＡＦピン層構造９０およびフリー層８６に同じまたは実質的に同じピン層幅を設けるか、フリー層幅よりも大きなピン層幅でＳＡＦピン層構造９０を設けるかのどちらかであろうが、ＳＡＦピン層構造９０のピン層幅はまた、フリー層幅よりも小さくてもよい。必要とされることは、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有することだけである。
図８は、代替えのデュアルスピンＭＴＪ１０２を図示する。このＭＴＪ１０２では、第１および第２のトンネル障壁１０４、１０６が設けられている。フリー層１０８は、第１および第２のトンネル障壁１０４、１０６に直接囲まれている。第１および第２のトンネル障壁１０４、１０６は、上部および下部ピン層１１０、１１２にそれぞれ直接囲まれている。下部ピン層１１２は、図７のＭＴＪ設計と同様にＡＦＭ層１１４の上に配置または堆積されている。ＡＦＭ層１１４は、第２の電極１１８の上に配置または堆積されている。上部および下部ピン層１１０、１１２は、ＳＡＦピン層構造か単一ピン層構造かのどちらかの形で実現することができる。ＡＦＭ層１２０は、ＳＡＦピン層構造１１０の上に配置または堆積されて、ＳＡＦピン層構造１１０の磁化を定められた方向にピン止めする。ＳＡＦピン層構造１１０のピン層長さ（「Ｌ６」とラベル表示される）は、フリー層１０８の長さ（「Ｌ７」とラベル表示される）よりも、長さが長い。このことが、この実施形態で、ＳＡＦピン層構造１１０の表面積がフリー層１０８の表面積よりも大きいことを実現している。ＳＡＦピン層構造１１０のピン層長さは、望ましい任意の長さであってもよく、限定でなくフリー層長さよりも長くてもよい。しかし、１つの例示の実施形態は、フリー層長さよりも略１１０パーセント（１１０％）から３００パーセント（３００％）長いＳＡＦピン層構造１１０のピン層長さを実現する。
再び、変形物が実現可能である。例えば、第２の電極１１８、ＡＦＭ層１１４、下部ピン層１１２、および第１および第２のトンネル障壁１０４、１０６のうちのどれの長さおよび／または幅でも、フリー層と同じまたは実質的に同じ長さおよび／または幅でＭＴＪ１０２中に配置または堆積されることがあり、あるいはそれらは、異なる長さおよび／または幅でＭＴＪ１０２中に配置または堆積されることがある。また、例として、ＡＦＭ層１２０の上に配置された第１の電極１２１の長さは、ＡＦＭ層１２０、ＳＡＦピン層構造１１０、またはフリー層１０８の長さおよび／または幅に比べて同じ、より長い、またはより短い長さおよび／または幅であることがある。さらに、図８に「Ｗ６」と示された、ＳＡＦピン層構造１１０のピン層幅は、図８に「Ｗ７」と示された、フリー層１０８のフリー層幅よりも大きいことがある。例として、幅Ｗ６は１２０ｎｍであることがあり、幅Ｗ７は１００ｎｍであることがある。代わりに、これらの幅は、同じまたは実質的に同じであることがある。大抵の設計は、堆積技術の制限のために、ＳＡＦピン層構造１１０とフリー層１０８の間に同じ幅を設けるか、フリー層１０８の幅よりも大きな幅を有するＳＡＦピン層構造１１０を設けるかのどちららかだろうが、ＳＡＦピン層構造１１０の幅はまた、フリー層１０８の幅よりも小さくてもよい。必要とされることは、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有することだけである。
上のＭＴＪ構造に対して様々な修正物が作られる可能性がある。ＭＴＪ構造は、垂直（図示されるように）、水平、または傾斜などの任意の向きまたは軸で実現可能である。さらに、ＭＴＪ層の断面は、長方形、他の多角形、または楕円形などの望ましい任意の形で実現可能である。ピン層およびフリー層を含めてＭＴＪ層は、同じ寸法か異なる寸法を有する異なる形または構造であることがある。使用される様々な層の組成およびエッチングに依存して、ある層を配置または堆積する順序を変えることができる。長さおよび／または幅寸法を有するＭＴＪ構造では、ＭＴＪ構造中に設けられた層の長さおよび／または幅寸法は、ピン層がフリー層のフリー層表面積よりも大きなピン層表面積を有する限り、望ましい任意の長さおよび／または幅で、かつ他の層に対して任意の長さおよび／または幅の比であってもよい。また、上の実施形態において、層の順序およびそれらの層を形成する材料は単に例示に過ぎないことは、認められるであろう。その上、図示の実施形態では、支持構造は一般に丸いものまたは丸みのある角を有するものとして表わされているが、代替え実施形態では、支持構造は異なる形を有することがある。さらに、いくつかの実施形態では、ＭＴＪデバイスの部分を形成するために、または基板上に他の構造を形成するために、他の層（示されない）が配置または堆積され、処理されることがある。他の実施形態では、当業者に知られているように、これらの層は、代替えの堆積、パターニング、および材料のエッチング並びに処理を使用して形成されることがあり、異なる順序で配置または堆積されることがあり、または異なる材料で構成されることがある。
さらに、ＭＴＪは、データを格納するために任意の電子デバイス中に設けられることがある。ＭＴＪデバイスは、データを格納するようにＭＲＡＭビットセルおよび／またはＭＲＡＭビットセル回路中に設けられることがあり、そのようなデータをＭＴＪに格納し、ＭＴＪから読み出し、および／またはＭＴＪに書き込むことができる。本明細書に開示された実施形態に従ったＭＴＪは、半導体ダイ中および／または電子デバイスなどの任意の他のデバイス中に含められ、または集積されることがある。そのようなデバイスの例には、限定でなく、セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、携帯型情報端末（ＰＤＡ）、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、ディジタルビデオプレーヤ、ディジタルビデオディスク（ＤＶＤ）プレーヤ、および携帯用ディジタルビデオプレーヤがある。
本明細書の例示の実施形態のどれで説明された動作ステップも、例を提供し議論を行うために説明されていることにも注意すべきである。説明された動作は、例示されたシーケンス以外に多くの異なるシーケンスで行われることがある。さらに、単一動作ステップの中で説明された動作が、実際には、いくつかの異なるステップの中で行われることがある。その上、例示の実施形態で述べられた１つまたは複数の動作ステップが組み合わせられることがある。理解すべきことは、流れ図中に図示された動作ステップは、当業者には容易に明らかになるような数多くの異なる修正を受ける可能性があることである。また、当業者は理解するだろうが、情報および信号は、種々の異なる技術および技法の何れかを使用して表現することができる。例えば、上の説明全体を通して参照されることがあるデータ、命令、指令、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場または磁粉、光場または光学粒子、またはこれらの任意の組合せによって表わされることがある。
本開示についての前の説明は、すべての当業者が本開示を作りまたは使用することができるようにするために提供されている。本開示の様々な修正が当業者には容易に明らかになり、本明細書で定義された一般的な原理は、本開示の精神または範囲から逸脱することなく他の変形物に応用される可能性がある。したがって、本開示は、本明細書で説明された例および設計に限定される意図でなく、本明細書で開示された原理および新規な特徴に、一貫性のある最も広い範囲が与えられるべきである。
４０、４９ ＭＲＡＭビットセル
４２、４３ 磁気トンネル接合（ＭＴＪ）
４４、７６、８６、１０８ フリー層（フリー強磁性層）
４６、７２ ピン層
４８、８３、１０１、１２１ 第１の電極
５０、８２、９８、１１８ 第２の電極
５２、７４、８８、１０４、１０６ トンネル障壁
５４ アクセストランジスタ
５８ 合成反強磁性ピン層構造（ＳＡＦピン層構造）
６０ ピン層（強磁性層）
６２ 強磁性層
６４ 結合層
６６、７８、９４、１００、１１４、１２０ 反強磁性層（ＡＦＭ層）
７０ 単一スピンＭＴＪ構造
７９ ＭＴＪ構造
８４、１０２ デュアルスピンＭＴＪ構造
９０、１１０ 上部ピン層（ＳＡＦピン層構造）
９２、１１２ 下部ピン層
９９ 非磁性スペーサ層
ＶＢＬ ビット線
ＶＷＬ 書込み線
ＶＳ 電圧源
ＩＰ‐ＡＰ 第１の電極から第２の電極に流れる電流
ＩＡＰ‐Ｐ 第２の電極から第１の電極に流れる電流
Ｌ２、Ｌ４、Ｌ６ ピン層長さ
Ｌ３、Ｌ５、Ｌ７ フリー層長さ
Ｗ２、Ｗ４、Ｗ６ ピン層幅
Ｗ３、Ｗ５、Ｗ７ フリー層幅
４２、４３ 磁気トンネル接合（ＭＴＪ）
４４、７６、８６、１０８ フリー層（フリー強磁性層）
４６、７２ ピン層
４８、８３、１０１、１２１ 第１の電極
５０、８２、９８、１１８ 第２の電極
５２、７４、８８、１０４、１０６ トンネル障壁
５４ アクセストランジスタ
５８ 合成反強磁性ピン層構造（ＳＡＦピン層構造）
６０ ピン層（強磁性層）
６２ 強磁性層
６４ 結合層
６６、７８、９４、１００、１１４、１２０ 反強磁性層（ＡＦＭ層）
７０ 単一スピンＭＴＪ構造
７９ ＭＴＪ構造
８４、１０２ デュアルスピンＭＴＪ構造
９０、１１０ 上部ピン層（ＳＡＦピン層構造）
９２、１１２ 下部ピン層
９９ 非磁性スペーサ層
ＶＢＬ ビット線
ＶＷＬ 書込み線
ＶＳ 電圧源
ＩＰ‐ＡＰ 第１の電極から第２の電極に流れる電流
ＩＡＰ‐Ｐ 第２の電極から第１の電極に流れる電流
Ｌ２、Ｌ４、Ｌ６ ピン層長さ
Ｌ３、Ｌ５、Ｌ７ フリー層長さ
Ｗ２、Ｗ４、Ｗ６ ピン層幅
Ｗ３、Ｗ５、Ｗ７ フリー層幅
Claims (12)
- 第１の電極（８３）および第２の電極（８２）と、
前記第１の電極（８３）と前記第２の電極（８２）の間のトンネル障壁（７４）と、
前記第２の電極（８２）と前記トンネル障壁（７４）の間のフリー層（７６）と、
前記第１の電極（８３）と前記トンネル障壁（７４）の間のピン層（７２）と、
前記第１の電極（８３）と前記ピン層（７２）の間のある反強磁性材料（ＡＦＭ）層長さのＡＦＭ層（７８）と、
を備え、
前記ピン層（７２）は前記フリー層（７６）の上部に配置され、前記ピン層（７２）が前記フリー層（７６）と平行であるすべての方向において、前記フリー層（７６）を超えて広がり、ピン層表面積が前記フリー層（７６）のフリー層表面積よりも少なくとも１０％大きく、前記ＡＦＭ層（７８）の表面積は前記ピン層表面積に比べて同じかより大きいことを特徴とする、磁気ランダムアクセスメモリ（ＭＲＡＭ）における磁気トンネル接合（ＭＴＪ）（７０）。 - 前記ピン層が合成反強磁性（ＳＡＦ）ピン層構造で構成されており、前記ＳＡＦピン層構造が結合層で隔てられた少なくとも２つの強磁性層を備えている、請求項１に記載のデバイス。
- 前記ピン層および前記フリー層のうちの少なくとも１つが、強磁性材料から形成されている、請求項１に記載のデバイス。
- 前記第２の電極と前記フリー層の間に第２のピン層をさらに備えている、請求項１に記載のデバイス。
- 前記フリー層と前記第２のピン層の間に非磁性スペーサ層または実質的非磁性スペーサ層をさらに備えている、請求項４に記載のデバイス。
- 前記フリー層と前記第２の電極の間に第２のトンネル障壁をさらに備えている、請求項１に記載のデバイス。
- 前記第２のトンネル障壁と前記第２の電極の間に第２のピン層をさらに備えている、請求項６に記載のデバイス。
- 少なくとも１つの半導体ダイ中に集積された請求項１に記載のデバイス。
- セットトップボックス、娯楽端末、ナビゲーションデバイス、通信デバイス、携帯型情報端末（ＰＤＡ）、固定型ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラー方式携帯電話、コンピュータ、携帯用コンピュータ、デスクトップ型コンピュータ、モニタ、コンピュータ用モニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、ディジタル音楽プレーヤ、携帯用音楽プレーヤ、ビデオプレーヤ、ディジタルビデオプレーヤ、ディジタルビデオディスク（ＤＶＤ）プレーヤ、および携帯用ディジタルビデオプレーヤから成るグループから選ばれ、その中にＭＴＪが集積されているデバイスをさらに構成している、請求項１に記載のデバイス。
- 前記ピン層表面積は前記トンネル障壁に近接した前記ピン層の側の表面積で構成されており、前記フリー層表面積は前記トンネル障壁に近接した前記フリー層の側の表面積で構成されている、請求項１に記載のデバイス。
- ゲート、ソース、およびドレインを有するアクセストランジスタを備え、書込み線が前記ゲートに結合され、前記第２の電極が前記ドレインに結合され、ビット線が前記第１の電極に結合される、請求項１から１０の何れか１項に記載のデバイス。
- 第１の電極（８３）および第２の電極（８２）を設けるステップと、
前記第１の電極（８３）と前記第２の電極（８２）との間にトンネル障壁（７４）を配置するステップと、
前記第２の電極（８２）と前記トンネル障壁（７４）との間にフリー層（７６）を配置するステップと、
前記第１の電極（８３）と前記トンネル障壁（７４）との間にピン層（７２）を配置するステップと、
前記第１の電極（８３）と前記ピン層（７２）との間に、ある反強磁性材料（ＡＦＭ）層長さのＡＦＭ層（７８）を配置するステップと、
を含み、
前記ピン層（７２）は前記フリー層（７６）の上部に配置され、前記ピン層（７２）が前記フリー層（７６）と平行であるすべての方向において、前記フリー層（７６）を超えて広がり、前記フリー層（７６）のフリー層表面積よりも少なくとも１０％大きなピン層表面積を有し、前記ＡＦＭ層（７８）の表面積は前記ピン層表面積に比べて同じかより大きい、磁気ランダムアクセスメモリ（ＭＲＡＭ）における磁気トンネル接合（ＭＴＪ）（７０）の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/423,298 US8344433B2 (en) | 2009-04-14 | 2009-04-14 | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
| US12/423,298 | 2009-04-14 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012506175A Division JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015042183A Division JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014146840A JP2014146840A (ja) | 2014-08-14 |
| JP2014146840A5 JP2014146840A5 (ja) | 2014-09-25 |
| JP5710821B2 true JP5710821B2 (ja) | 2015-04-30 |
Family
ID=42933702
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012506175A Active JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
| JP2014085714A Expired - Fee Related JP5710821B2 (ja) | 2009-04-14 | 2014-04-17 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
| JP2015042183A Expired - Fee Related JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012506175A Active JP5584754B2 (ja) | 2009-04-14 | 2010-04-14 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015042183A Expired - Fee Related JP6196250B2 (ja) | 2009-04-14 | 2015-03-04 | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US8344433B2 (ja) |
| EP (1) | EP2419933B1 (ja) |
| JP (3) | JP5584754B2 (ja) |
| KR (1) | KR101390940B1 (ja) |
| CN (2) | CN102388454B (ja) |
| BR (1) | BRPI1013772B1 (ja) |
| ES (1) | ES2487627T3 (ja) |
| TW (1) | TWI474472B (ja) |
| WO (1) | WO2010120918A2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8295082B2 (en) * | 2008-08-15 | 2012-10-23 | Qualcomm Incorporated | Gate level reconfigurable magnetic logic |
| JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
| US8344433B2 (en) | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
| US8450818B2 (en) * | 2009-06-18 | 2013-05-28 | Dmitri E. Nikonov | Methods of forming spin torque devices and structures formed thereby |
| US8796794B2 (en) | 2010-12-17 | 2014-08-05 | Intel Corporation | Write current reduction in spin transfer torque memory devices |
| CN104137185B (zh) | 2011-12-20 | 2018-01-12 | 英特尔公司 | 用于减小磁存储器元件接触部的尺寸和中心定位的方法 |
| US10192217B1 (en) | 2012-04-25 | 2019-01-29 | Wells Fargo Bank, N.A. | System and method for receipt tracking in a mobile wallet |
| US10235668B1 (en) | 2012-04-25 | 2019-03-19 | Wells Fargo Bank, N.A. | System and method for a mobile wallet |
| US9047964B2 (en) | 2012-08-20 | 2015-06-02 | Qualcomm Incorporated | Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness |
| US8982613B2 (en) * | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US10483455B2 (en) | 2013-06-29 | 2019-11-19 | Intel Corporation | Magnetic element for memory and logic |
| US9203017B2 (en) | 2013-08-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories |
| US9042060B2 (en) | 2013-09-25 | 2015-05-26 | HGST Netherlands B.V. | Magnetic head having a long throat height pinned layer with a short height hard bias layer |
| KR20150095187A (ko) * | 2014-02-11 | 2015-08-20 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 |
| KR102265800B1 (ko) | 2014-07-07 | 2021-06-16 | 인텔 코포레이션 | 자성 콘택들을 갖는 스핀-전달 토크 메모리(sttm) 디바이스들 |
| US10026888B2 (en) * | 2014-08-06 | 2018-07-17 | Toshiba Memory Corporation | Magnetoresistive effect element and magnetic memory |
| KR102276541B1 (ko) * | 2014-11-27 | 2021-07-13 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
| KR101705962B1 (ko) * | 2015-01-19 | 2017-02-14 | 한양대학교 산학협력단 | 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자 |
| US9583170B2 (en) | 2015-02-12 | 2017-02-28 | Qualcomm Incorporated | Adjusting resistive memory write driver strength based on a mimic resistive memory write operation |
| US9666792B2 (en) | 2015-08-12 | 2017-05-30 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements |
| US9813049B2 (en) * | 2015-08-12 | 2017-11-07 | Qualcomm Incorporated | Comparator including a magnetic tunnel junction (MTJ) device and a transistor |
| CN106229004B (zh) * | 2016-07-11 | 2018-08-28 | 北京航空航天大学 | 一种光写入的非易失性磁存储器 |
| US9853205B1 (en) * | 2016-10-01 | 2017-12-26 | International Business Machines Corporation | Spin transfer torque magnetic tunnel junction with off-centered current flow |
| EP3534421B1 (en) * | 2016-10-25 | 2021-08-11 | Samsung Electronics Co., Ltd. | Spin device |
| WO2018125634A1 (en) * | 2016-12-27 | 2018-07-05 | Everspin Technologies, Inc. | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions |
| US9985199B1 (en) * | 2017-03-15 | 2018-05-29 | International Business Machines Corporation | Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield |
| JP7023637B2 (ja) * | 2017-08-08 | 2022-02-22 | 株式会社日立ハイテク | 磁気トンネル接合素子の製造方法 |
| US10790016B2 (en) | 2018-03-02 | 2020-09-29 | Western Digital Technologies, Inc. | Probabilistic neuron circuits |
| US10200058B1 (en) | 2018-04-24 | 2019-02-05 | Sandisk Technologies Llc | Analog-to-digital conversion with magnetic tunnel junctions |
| US10732933B2 (en) | 2018-05-10 | 2020-08-04 | Sandisk Technologies Llc | Generating random bitstreams with magnetic tunnel junctions |
| CN113809117B (zh) * | 2020-06-16 | 2023-12-22 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170377A (ja) * | 2000-09-22 | 2002-06-14 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| JP3813914B2 (ja) * | 2002-09-27 | 2006-08-23 | Ｔｄｋ株式会社 | 薄膜磁気ヘッド |
| JP3766380B2 (ja) * | 2002-12-25 | 2006-04-12 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法 |
| CN101159287B (zh) | 2003-03-31 | 2010-06-09 | 独立行政法人科学技术振兴机构 | 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器 |
| JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
| US6946697B2 (en) * | 2003-12-18 | 2005-09-20 | Freescale Semiconductor, Inc. | Synthetic antiferromagnet structures for use in MTJs in MRAM technology |
| JP4031451B2 (ja) * | 2004-03-18 | 2008-01-09 | 株式会社東芝 | 半導体集積回路装置 |
| WO2005101378A1 (en) * | 2004-04-02 | 2005-10-27 | Tdk Corporation | Composite free layer for stabilizing magnetoresistive head |
| US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| JP2006049436A (ja) * | 2004-08-02 | 2006-02-16 | Sony Corp | 記憶素子及びメモリ |
| JP2006156685A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | 記憶素子及びメモリ |
| US7241631B2 (en) | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
| US7170775B2 (en) * | 2005-01-06 | 2007-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell with reduced write current |
| US7173848B2 (en) * | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
| US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
| JP5120699B2 (ja) * | 2005-10-03 | 2013-01-16 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその動作方法 |
| JP2007273493A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその製造方法 |
| JP5076361B2 (ja) * | 2006-05-18 | 2012-11-21 | 株式会社日立製作所 | 半導体装置 |
| JP2008098523A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP4384183B2 (ja) * | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| JP2008192916A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
| JP2008198311A (ja) * | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 磁気記憶集積回路装置 |
| JP2008218829A (ja) * | 2007-03-06 | 2008-09-18 | Toshiba Corp | 磁気抵抗素子及びその製造方法 |
| US7573736B2 (en) * | 2007-05-22 | 2009-08-11 | Taiwan Semiconductor Manufacturing Company | Spin torque transfer MRAM device |
| JP2009081315A (ja) | 2007-09-26 | 2009-04-16 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
| JP2009094104A (ja) * | 2007-10-03 | 2009-04-30 | Toshiba Corp | 磁気抵抗素子 |
| US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
| US7948044B2 (en) | 2008-04-09 | 2011-05-24 | Magic Technologies, Inc. | Low switching current MTJ element for ultra-high STT-RAM and a method for making the same |
| JP2010225783A (ja) | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体記憶装置 |
| US8344433B2 (en) | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
-
2009
- 2009-04-14 US US12/423,298 patent/US8344433B2/en active Active
-
2010
- 2010-04-14 TW TW99111863A patent/TWI474472B/zh active
- 2010-04-14 BR BRPI1013772-6A patent/BRPI1013772B1/pt active IP Right Grant
- 2010-04-14 EP EP10765114.3A patent/EP2419933B1/en active Active
- 2010-04-14 CN CN201080016318.9A patent/CN102388454B/zh active Active
- 2010-04-14 ES ES10765114.3T patent/ES2487627T3/es active Active
- 2010-04-14 CN CN201610957985.6A patent/CN107093449B/zh active Active
- 2010-04-14 KR KR1020117027104A patent/KR101390940B1/ko active IP Right Grant
- 2010-04-14 WO PCT/US2010/031080 patent/WO2010120918A2/en active Application Filing
- 2010-04-14 JP JP2012506175A patent/JP5584754B2/ja active Active
-
2012
- 2012-11-21 US US13/683,783 patent/US8889431B2/en active Active
-
2014
- 2014-04-17 JP JP2014085714A patent/JP5710821B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-04 JP JP2015042183A patent/JP6196250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20130134533A1 (en) | 2013-05-30 |
| JP2014146840A (ja) | 2014-08-14 |
| US8344433B2 (en) | 2013-01-01 |
| JP6196250B2 (ja) | 2017-09-13 |
| WO2010120918A2 (en) | 2010-10-21 |
| EP2419933B1 (en) | 2014-06-18 |
| CN102388454A (zh) | 2012-03-21 |
| CN107093449B (zh) | 2021-04-09 |
| JP2015109480A (ja) | 2015-06-11 |
| US20100258887A1 (en) | 2010-10-14 |
| EP2419933A4 (en) | 2013-04-03 |
| JP5584754B2 (ja) | 2014-09-03 |
| EP2419933A2 (en) | 2012-02-22 |
| CN107093449A (zh) | 2017-08-25 |
| BRPI1013772B1 (pt) | 2019-10-29 |
| TW201106468A (en) | 2011-02-16 |
| KR101390940B1 (ko) | 2014-05-02 |
| WO2010120918A3 (en) | 2011-01-20 |
| US8889431B2 (en) | 2014-11-18 |
| ES2487627T3 (es) | 2014-08-22 |
| BRPI1013772A2 (pt) | 2016-04-05 |
| TWI474472B (zh) | 2015-02-21 |
| CN102388454B (zh) | 2016-11-02 |
| KR20120006056A (ko) | 2012-01-17 |
| JP2012524415A (ja) | 2012-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6196250B2 (ja) | 磁気トンネル接合（ｍｔｊ）および方法、およびこれらを使用する磁気ランダムアクセスメモリ（ｍｒａｍ） | |
| US10897008B2 (en) | Magnetoresistive stacks with an unpinned, fixed synthetic anti-ferromagnetic structure and methods of manufacturing thereof | |
| JP5961785B2 (ja) | スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム | |
| US9203017B2 (en) | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories | |
| US8564080B2 (en) | Magnetic storage element utilizing improved pinned layer stack | |
| KR20170057106A (ko) | 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 | |
| JP2008522415A (ja) | 電力低減型磁気抵抗ランダム・アクセス・メモリ素子 | |
| TW201913656A (zh) | 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置 | |
| JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
| US20140084399A1 (en) | Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same | |
| US20130228882A1 (en) | Magnetic Tunnel Junction (MTJ) Structure in Magnetic Random Access Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140716 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140818 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5710821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |