CN104137185B - 用于减小磁存储器元件接触部的尺寸和中心定位的方法 - Google Patents
用于减小磁存储器元件接触部的尺寸和中心定位的方法 Download PDFInfo
- Publication number
- CN104137185B CN104137185B CN201180075558.0A CN201180075558A CN104137185B CN 104137185 B CN104137185 B CN 104137185B CN 201180075558 A CN201180075558 A CN 201180075558A CN 104137185 B CN104137185 B CN 104137185B
- Authority
- CN
- China
- Prior art keywords
- contact site
- magnetic tunnel
- upper strata
- layer
- tunnel device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000015654 memory Effects 0.000 title description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract 5
- 230000000873 masking effect Effects 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 61
- 238000004891 communication Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LFOIDLOIBZFWDO-UHFFFAOYSA-N 2-methoxy-6-[6-methoxy-4-[(3-phenylmethoxyphenyl)methoxy]-1-benzofuran-2-yl]imidazo[2,1-b][1,3,4]thiadiazole Chemical compound N1=C2SC(OC)=NN2C=C1C(OC1=CC(OC)=C2)=CC1=C2OCC(C=1)=CC=CC=1OCC1=CC=CC=C1 LFOIDLOIBZFWDO-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- -1 copper nitride Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在磁存储器件的层上使接触部居中的方法。在一个实施例中，在包围上层的开口中形成间隔物，并在间隔物内形成接触部。间隔物由各向异性蚀刻的共形层形成，所述共形层沉积在上表面上并沉积到开口中。
Description
技术领域
本发明涉及特别用于磁存储器的存储器接触部领域。
背景技术
在磁存储器中有采用磁隧道结(MTJ)器件的那些磁存储器，所述磁隧道结器件具有固定层或钉扎层以及自由层，正如Zhu等人在IEEE Transactions on Magnetics，2011年1月第47卷第1期(始于第156页)的“基于MgO的磁隧道结中的电流切换(Current Switchingin MgO-Based Magnetic Tunneling Junctions)”中所述。通过使用自旋极化电流的自旋力矩转移，将自由层中的磁化方向从一个方向切换到另一个。该方向确定MTJ器件是存储1还是0。减小在自由层中重新定向磁方向所需的电流(在写周期期间)显著地用于商业目的。参见2010年12月17日提交的、序列号为12/971,977、转让给本申请受让人的“在自旋转移力矩存储器器件中的写电流降低(Write Current Reduction in Spin Transfer TorqueMemory Devices)”。
附图说明
图1A是示出在MTJ器件自由层中切换磁方向所需的电流(归一化电流)对比接触部尺寸的图。
图1B是显示接合MTJ器件中的自由层的第一接触部带的透视图。
图1C是显示比接合MTJ器件中的自由层的图1B的接触部更小的接触部的透视图。
图2A是显示具有到MTJ单元中的自由层的偏离中心的接触部的效果的图。
图2B是在MTJ器件中的自由层上居中的接触部的透视图。
图2C是在MTJ器件中的自由层上的偏离中心的接触部的透视图。
图3是放置在衬底上的硬掩模的透视图，该衬底具有在MTJ器件的形成中使用的多个层。
图4是通过图3的截线4-4获得的、显示蚀刻成与图3的硬掩模对齐之后MTJ器件中的层的截面正视图。
图5A显示形成周围氧化物层之后的图4的结构。
图5B显示平面化之后的图5A的结构。
图5C显示去除硬掩模之后的图5B的结构。
图5D显示沉积共形层之后图5C的结构。
图6示出用于定义间隔物的各向异性蚀刻步骤之后的图5的结构。
图7示出在形成MTJ器件的接触部的金属层沉积之后的图6的结构。
图8示出在平坦化之后的图7的结构。
图9是显示去除间隔物之后在图7中形成的接触部的透视图。
图10是显示布置在MTJ层上的硬掩模的透视图，其中硬掩模定义到MTJ器件的接触部。
图11是通过图10的截线11-11获得的、在图10的MTJ层上表面和硬掩模上形成共形层后的截面正视图。
图12示出在在图11的硬掩模上形成间隔物的各向异性蚀刻步骤之后的图11的结构。
图13显示在MTJ器件的蚀刻之后的图12的结构。
图14A示出在氧化物层形成和其平坦化之后的图13的结构。
图14B显示去除硬掩模后的图14A的结构。
图14C显示在接触部形成之后的图14B的结构。
图15A示出始于图14A的结构的可替换处理。
图15B示出在间隔物去除之后的图15A的结构。
图15C示出在包围硬掩模的接触部形成之后的图15B的结构。
图15D是图15C的MTJ器件和其接触部的透视图。
图16是显示由接触部线互连的MTJ器件的局部阵列的透视图。
图17是显示在MTJ层上形成氧化物构件的截面正视图。
图18是在MTJ层的蚀刻以形成MTJ阵列线并在该线上形成保护间隔物之后的图17的结构。
图19示出形成氧化物层和其平坦化后的图18的结构。
图20显示图19的结构(通过图19的截线20-20)并且在用于定义MTJ器件的第二尺寸的硬掩模形成之后。
图21A是氧化物掩蔽构件形成后的图20的结构。
图21B是大体上显示没有保护间隔物的图21A的结构的透视图。
图22示出在共形层形成之后的图21A和21B的结构。
图23示出在在氧化物构件上形成间隔物、蚀刻MTJ线和形成共形层之后的图22的结构。
图24A示出在形成保护间隔物、去除氧化物掩蔽构件和在层间电介质(ILD)中形成金属线之后的图23的结构。
图24B是图24A的结构的透视图。
图25是其中使用所述MTJ器件的计算机系统的框图。
具体实施方式
描述了一种用于制造到MTJ器件的接触部的方法。在下面的描述中，阐述了许多具体细节，例如具体的尺寸和材料，以便提供本发明的透彻理解。对本领域技术人员将显而易见的是：可以在没有这些具体的细节的情况下实施本发明。在其他实例中，没有详细描述公知的过程，以避免不必要地模糊本发明。
典型地需要大约1-3M amp/cm2的电流密度来切换MTJ器件的自由层中的磁方向。通过减小自由层的尺寸，可减小总的电流。另外，即使所需的电流密度只出现在一部分层中，也可切换自由层。图1B和1C示出到MTJ器件中的自由层的接触部。图1C的接触部比图1B的接触部窄。图1 A的图表明作为接触部宽度的函数的切换自由层的状态所需的归一化总电流。正如所示，仅通过使用较窄的接触部带就可减小切换到器件的方向所需的电流。
对减小接触部带的宽度的一个限制是带必然在层上居中。图2B具有在层上居中的接触部带，而图2C具有一个偏离中心的接触部带。图2A的图表明由没有针对椭圆形MTJ器件居中的接触部带产生的临界电流的有效增加。该图和图1A的图表明：通过使接触部偏离中心，通过缩小接触部宽度获得的电流减小可能损失。正如将在下面所述的，所述的过程保证该接触部既是较小的又是居中的。
在MTJ器件的形成中，使用诸如硬掩模的掩模来蚀刻MTJ器件材料的若干层22(图3)。所述器件典型是小的(例如40×80nm)。并且在这种尺寸的掩蔽构件(masking member)的形成中，方角经常变圆，由椭圆形的器件所代替，如图3。
在图4和在本申请的其他图中，描述在诸如衬底25的衬底上形成一个或两个MTJ器件。正如实际上将理解的，在单个衬底上同时形成许多器件。此外，存储器的其它部件，例如连接到该器件下部电极的选择晶体管，与存储器阵列电路和互连线(包括感测电路和解码电路)一起形成于衬底上。另外，MTJ层可沉积在整个衬底上，或者只沉积在衬底的选定部分上，其中器件被嵌入到较大的结构中。
在典型的设计中，MTJ器件包括底电极26(图4)，底电极26本身可具有多种不同的金属，例如钌、氮化铜、钛和钽；反铁磁层27；由层28的强度钉扎的固定磁层28；过滤层29，例如MgO层；以及自由磁层30。层的具体数目、它们的成分和厚度对于本申请不是关键的，而本申请涉及制造到层30的接触部或布置在层30上的电极层。在典型的器件中，底电极接触向下延伸到下方的互连系统的过孔。
现在参考图5A，使用硬掩模在衬底50上形成MTJ器件51。将二氧化硅(氧化物)层54或其它绝缘沉积和平坦化(图5B)到硬掩模的上表面。然后去除硬掩模材料(图5C)，并在氧化物54的上表面沉积共形层56，而且将共形层56沉积到开口53中(图5D)。通过示例的方式，层56可具有5-20nm的厚度，并且可以是氮化硅或金属。选择共形层56和下面讨论的其它共形层，使得可以蚀刻它们而不蚀刻下面的层(例如OX层54)。
接下来，各向异性蚀刻步骤用于蚀刻(图5D的)层56，例如用反应离子蚀刻步骤。这导致装衬整个开口53的间隔物60(图6)。其中开口53是椭圆形的，并具有40×80nm的标称尺寸，在其底部有5-20nm宽度的间隔物，在MTJ器件51的上表面处的暴露区域是椭圆形。暴露的上表面的标称尺寸是20×60nm，相比之下，MTJ器件的整个上表面是40×80nm，其中间隔物具有10nm的厚度。此外，开口53和MTJ器件51的暴露的上表面在器件51的上层上精确地居中。
接下来沉积共形金属填充物58，如图7所示。这之后接着是留下金属插塞(plug)59的金属抛光步骤(图8)。这里，不仅插塞尺寸是良好定义的，而且它在器件51的上层上居中。
图9示出MTJ器件，间隔物和ILD被去除，为了清楚起见，不仅显示接触部相对器件51的相对大小，而且显示在器件51的上层居中的插塞/接触部59。
在图10的可替换的处理中，和希望的接触部大小(不是MTJ器件的上层的大小)相等的硬掩模72形成于衬底70的MTJ层71上。接下来，如图11所示，共形层75沉积在MTJ层71的上表面上，并且沉积在硬掩模72上。注意：图11是通过图10的截线11-11获得的。现在使用各向异性蚀刻步骤，间隔物76形成在硬掩模72周围，如图12所示。
然后，如图13所示，将MTJ层蚀刻成与间隔物76对齐，导致MTJ器件81形成在衬底70上。
形成MTJ器件81之后，在衬底上形成氧化物77并将氧化物77平坦化以提供图14A所示的结构。这之后接着去除图14A的硬掩模72，如图14B所示。然后，如图14C所示，沉积并平坦化金属层以形成图14C的插塞或接触部78。
另一种可替代的处理始于图14A所示的结构，并在图15A中再现。此处，衬底84包括MTJ器件85、由间隔物87包围的硬掩模88。MTJ器件、硬掩模和间隔物87由平坦化的氧化层86包围。接下来，如图15B所示，去除间隔物，使硬掩模88居中布置在由开口89包围的MTJ器件85的上表面上。现在，沉积并平坦化金属层，在MTJ器件85的上表面上形成接触部90。被显示为金属环的接触部具有图15D的透视图中最佳地看到的大体上环形的形状。金属环提供到MTJ器件的接触部，从而提供例如与图14C的接触部78相同的功能。
在先前的实施例中，该方法描述了接触部的制造，该接触部具有定义的大小、在MTJ器件的上层上居中。剩余的附图描述具有线89的阵列的制造，所述线89在多个MTJ器件91上居中，例如图16中所示。再次，在其上制造MTJ器件的衬底典型地包括：允许器件中的单个器件被选择用于读或写的选择晶体管，以及附加电路，例如感测电路和地址解码器。正如将在下面的附图中所见，首先与间隔物一起定义和使用阵列线以定义MTJ器件的一个尺寸。然后，在随后的光刻步骤之后，定义MTJ器件的第二尺寸。
图17具有与MTJ器件的形成中使用的MTJ层92叠置的衬底90。ILD中使用的二氧化硅或其他材料的氧化物掩蔽构件93被光刻地定义。构件93的宽度等于MTJ器件的一个尺寸，并且构件93的间距等于图16的阵列线89的间距。
现在，如图18所示，蚀刻MTJ层92，从而定义细长的MTJ线94。然后，沉积例如氮化硅的共形层，并沿着线的边缘形成间隔物94，以在随后处理过程中保护该边缘。另外，氧化物或ILD在图18的结构上形成，并被平坦化到如图19所示的细长线94的顶部。因此，在该处理中的这一点上，形成细长线，定义MTJ器件的一个尺寸。
现在参照图20，在图19的结构的上表面上、垂直于线96光刻地定义间隔开的硬掩模线。(注意：图20的剖视图是通过图19的截线20-20获得的。)接下来，氧化物或ILD被沉积和平坦化到硬掩模的顶部，硬掩模被去除，得到图21A的氧化物掩蔽构件98。在图21B中最好地看到在这一处理点上的结构，其中清楚地看到氧化物线98和垂直的MTJ线94(没有间隔物)。
正如图22所示，在上表面上沉积例如氮化硅的共形层，并且各向异性蚀刻地该共形层，形成图23的间隔物99。现在，将MTJ线蚀刻成与间隔物99对齐，定义图23的MTJ器件100和101的第二尺寸。沉积和蚀刻另一个共形层105，得到图24A的间隔物106；这些是保护MTJ器件的第二边缘的保护间隔物。
最后，沉积和向后抛光ILD层110，并且在去除氧化物构件98后，形成金属线108，使得与MTJ器件的上部暴露区域接触，如图24A所示。在图24B的透视图中更好地看到处理中的这一点。
图25示出根据本发明一个实施方式的计算设备1000。计算设备1000容纳板1002。板1002可包括许多组件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004物理耦合并且电耦合到板1002。在一些实施方式中，至少一个通信芯片1006也物理耦合并且电耦合到板1002。在另外的实施方式中，通信芯片1006是处理器1004的一部分。
取决于其应用，计算设备1000可包括其它组件，其它组件可能会或可能不会物理耦合并且电耦合到板1002。这些其它组件包括但不限于：易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1006使能无线通信，用于向计算设备1000和来自计算设备1000的数据传送。术语“无线”及其派生词可用于描述可通过使用通过调制的电磁辐射经由非固体介质传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可能没有。通信芯片1006可以实现多个无线标准或协议中的任意，包括但不限于：Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物、以及被指定为3G、4G、5G和之后的任何其他的无线协议。计算设备1000可包括多个通信芯片1006。例如，第一通信芯片1006可专用于较短范围的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片1006可专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他。
计算设备1000的处理器1004包括在处理器1004内封装的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式形成的一个或多个存储元件。术语“处理器”可指任意设备或设备的部分，该设备处理来自寄存器和/或存储器的电子数据，以将该电子数据转换成可在寄存器和/或存储器中存储的其他电子数据。
通信芯片1006还包括在通信芯片1006内封装的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式形成的一个或多个存储元件。
在另外的实施方式中，容纳在计算设备1000内的另一个组件可包括集成电路管芯，该集成电路管芯包括根据本发明的实施方式形成的一个或多个存储器元件。
在各种实施方式中，计算设备1000可以是便携式电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式电脑、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或者数字录像机。在另外的实施方式中，计算设备1000可以是处理数据的任何其它电子设备。
因此，已经描述了用于制造良好控制尺寸的、在MTJ器件的上表面上精确居中的接触部和线的几种方法。
Claims (26)
1.一种用于在存储器器件的上表面上制造接触部的方法，包括：
(a)沉积包围掩蔽构件的电介质层，所述掩蔽构件用于至少定义所述器件的所述上表面；
(b)去除所述掩蔽构件，从而在所述电介质层中定义暴露所述上表面的开口；
(c)沉积覆盖所述器件的所述上表面和所述开口的侧面的共形层；
(d)各向异性地蚀刻所述共形层，从而形成装衬每个开口的间隔物；
(e)将接触部材料沉积到所述开口中以及所述电介质层的上方；以及
(f)抛光所述接触部材料以从所述电介质层上方去除所述接触部材料并且在所述开口中用所述接触部材料形成过孔。
2.根据权利要求1所述的方法，其中，所述共形层包括氮化硅。
3.根据权利要求1所述的方法，其中，在步骤(b)之前平坦化所述电介质层。
4.根据权利要求1所述的方法，其中，所述各向异性蚀刻是反应离子蚀刻。
5.根据权利要求1所述的方法，其中，所述共形层具有5-20nm的厚度。
6.一种至少形成磁隧道结器件的上层的方法，所述磁隧道结器件具有在所述上层上居中的接触部，所述方法包括：
(a)定义掩蔽构件，所述掩蔽构件近似等于磁隧道结器件层的堆叠体的上层上的接触部的大小；
(b)用共形层覆盖所述掩蔽构件；
(c)各向异性地蚀刻所述共形层以在所述掩蔽构件周围形成间隔物；
(d)将至少磁隧道结器件层的堆叠体的上层蚀刻成与所述间隔物的外侧对齐；以及
(e)去除所述掩蔽构件并在其位置形成接触部。
7.根据权利要求6所述的方法，其中，所述共形层包括氮化硅。
8.根据权利要求6所述的方法，其中，所述各向异性蚀刻是反应离子蚀刻。
9.根据权利要求6的方法，其中，所述共形层具有5-20nm的厚度。
10.根据权利要求6的方法，其中，将所有磁隧道结器件层蚀刻成与所述掩蔽构件的外侧对齐。
11.一种至少形成磁隧道结器件的上层的方法，所述磁隧道结器件具有在所述上层上的接触部，所述方法包括：
在磁隧道结器件层的堆叠体的上层上定义掩蔽构件；
用共形层覆盖所述掩蔽构件；
各向异性地蚀刻所述共形层以在所述掩蔽构件周围形成间隔物；
将至少磁隧道结器件层的堆叠体的所述上层蚀刻成与所述间隔物的外侧对齐；
形成被平坦化到所述掩蔽构件和所述间隔物的上表面的氧化物；
去除所述间隔物；
沉积金属；以及
用所述金属在硬掩模周围形成接触部。
12.根据权利要求11所述的方法，其中，抛光所述金属以形成所述接触部。
13.根据权利要求11所述的方法，其中，所述共形层具有5-20nm的厚度。
14.根据权利要求11所述的方法，其中，将所有磁隧道结器件层蚀刻成与所述掩蔽构件的外侧对齐。
15.一种制造磁隧道结器件的阵列的方法，包括：
(a)蚀刻磁隧道结器件层中间隔开的细长线；
(b)正交于所述细长线定义间隔开的细长的掩蔽构件；
(c)在所述掩蔽构件的侧面上形成第一间隔物；
(d)将磁隧道结器件层的所述细长线蚀刻成与正交的掩蔽构件的侧面上的所述第一间隔物对齐；以及
(e)用阵列线替代所述掩蔽构件。
16.根据权利要求15所述的方法，包括：沿着步骤(a)中蚀刻的所述细长线的边缘形成保护间隔物。
17.根据权利要求15所述的方法，包括：沿着由步骤(d)得到的磁隧道结器件的暴露边缘来形成保护间隔物。
18.根据权利要求15所述的方法，包括：在步骤(a)中蚀刻的所述细长线之上形成绝缘层，并且平坦化所述绝缘层。
19.根据权利要求15所述的方法，其中，所述第一间隔物包括氮化硅。
20.一种在磁隧道结器件的上层上的接触部，包括：
金属接触部，所述金属接触部具有直接布置在磁隧道结器件的上层上的部分，通过围绕所述金属接触部的电介质间隔物使所所述金属接触部的所述部分从所述上层的所有边缘均匀地横向移位恒定距离，所述电介质间隔物位于所述磁隧道结器件的所述上层上。
21.根据权利要求20所述的磁隧道结器件的上层上的接触部，其中，所述上层的形状是椭圆形。
22.根据权利要求20所述的磁隧道结器件的上层上的接触部，其中，所述恒定距离在5-20nm的范围内。
23.根据权利要求22所述的磁隧道结器件的上层上的接触部，其中，所述上层是所述磁隧道结器件中的自由层。
24.一种磁隧道结器件的上层上的接触部，包括：
布置在磁隧道结器件的上层上的金属接触部，所述接触部具有均匀宽度的大体上环形的形状，所述接触部与所述上层的边缘对齐。
25.根据权利要求24所述的磁隧道结器件的上层上的接触部，其中，所述上层的所述边缘定义大体上椭圆的形状。
26.根据权利要求25所述的磁隧道结器件的上层上的接触部，其中，所述接触部的宽度在5-20nm之间。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2011/066015 WO2013095357A1 (en) | 2011-12-20 | 2011-12-20 | Method for reducing size and center positioning of magnetic memory element contacts |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104137185A CN104137185A (zh) | 2014-11-05 |
| CN104137185B true CN104137185B (zh) | 2018-01-12 |
Family
ID=48669023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180075558.0A Expired - Fee Related CN104137185B (zh) | 2011-12-20 | 2011-12-20 | 用于减小磁存储器元件接触部的尺寸和中心定位的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9793467B2 (zh) |
| KR (1) | KR101617113B1 (zh) |
| CN (1) | CN104137185B (zh) |
| TW (1) | TWI568041B (zh) |
| WO (1) | WO2013095357A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347795A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 磁隧道结及其形成方法、磁性随机存储器及其形成方法 |
| KR20150075602A (ko) * | 2013-12-26 | 2015-07-06 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| CN106104827B (zh) * | 2014-03-26 | 2019-04-16 | 英特尔公司 | 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术 |
| WO2015147855A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer |
| US9362336B2 (en) | 2014-09-11 | 2016-06-07 | Qualcomm Incorporated | Sub-lithographic patterning of magnetic tunneling junction devices |
| KR102469834B1 (ko) * | 2015-06-26 | 2022-11-23 | 타호 리서치 리미티드 | 필라멘트 전도 경로를 가진 수직 자기 메모리 |
| KR102444236B1 (ko) | 2015-08-25 | 2022-09-16 | 삼성전자주식회사 | 자기 소자 및 그 제조 방법 |
| CN107785484B (zh) * | 2016-08-25 | 2021-08-06 | 中电海康集团有限公司 | 一种自对准光刻腐蚀制作存储器的方法 |
| CN110678995A (zh) * | 2017-04-21 | 2020-01-10 | 艾沃思宾技术公司 | 集成磁阻设备的方法 |
| US10312238B2 (en) * | 2017-11-06 | 2019-06-04 | United Microelectronics Corp. | Manufacturing method of magnetic random access memory cell |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254651A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 半導体集積回路装置 |
| US6114719A (en) | 1998-05-29 | 2000-09-05 | International Business Machines Corporation | Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell |
| KR100399436B1 (ko) * | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| US6985384B2 (en) | 2002-10-01 | 2006-01-10 | International Business Machines Corporation | Spacer integration scheme in MRAM technology |
| US6881351B2 (en) * | 2003-04-22 | 2005-04-19 | Freescale Semiconductor, Inc. | Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices |
| US7611912B2 (en) | 2004-06-30 | 2009-11-03 | Headway Technologies, Inc. | Underlayer for high performance magnetic tunneling junction MRAM |
| US7344896B2 (en) * | 2004-07-26 | 2008-03-18 | Infineon Technologies Ag | Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof |
| US7241632B2 (en) | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
| TWI311758B (en) | 2005-10-04 | 2009-07-01 | Headway Technologies Inc | A novel capping structure for enhancing dr/r of the mtj device |
| US7880249B2 (en) * | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
| TWI303063B (en) | 2006-03-20 | 2008-11-11 | Univ Nat Yunlin Sci & Tech | Composing structure of magnetic tunneling junction for magnetic random access memory |
| JP4682998B2 (ja) * | 2007-03-15 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| US7723128B2 (en) * | 2008-02-18 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ formed capping layer in MTJ devices |
| US7579197B1 (en) * | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
| US7829923B2 (en) | 2008-10-23 | 2010-11-09 | Qualcomm Incorporated | Magnetic tunnel junction and method of fabrication |
| US8344433B2 (en) | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
| US7989224B2 (en) | 2009-04-30 | 2011-08-02 | International Business Machines Corporation | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
| US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8227217B2 (en) * | 2009-11-17 | 2012-07-24 | Tsinghua University | Methods and genetically engineered micro-organisms for the combined production of PDO, BDO and PHP by fermentation |
| US8912012B2 (en) | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8455965B2 (en) | 2009-11-30 | 2013-06-04 | Qualcomm Incorporated | Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions |
| US8513749B2 (en) | 2010-01-14 | 2013-08-20 | Qualcomm Incorporated | Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction |
-
2011
- 2011-12-20 CN CN201180075558.0A patent/CN104137185B/zh not_active Expired - Fee Related
- 2011-12-20 US US13/996,530 patent/US9793467B2/en not_active Expired - Fee Related
- 2011-12-20 WO PCT/US2011/066015 patent/WO2013095357A1/en active Application Filing
- 2011-12-20 KR KR1020147017411A patent/KR101617113B1/ko active IP Right Grant
-
2012
- 2012-11-15 TW TW101142615A patent/TWI568041B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140167191A1 (en) | 2014-06-19 |
| TW201332172A (zh) | 2013-08-01 |
| WO2013095357A1 (en) | 2013-06-27 |
| CN104137185A (zh) | 2014-11-05 |
| KR101617113B1 (ko) | 2016-04-29 |
| KR20140103990A (ko) | 2014-08-27 |
| TWI568041B (zh) | 2017-01-21 |
| US9793467B2 (en) | 2017-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104137185B (zh) | 用于减小磁存储器元件接触部的尺寸和中心定位的方法 | |
| EP2410588B1 (en) | Magnetic Tunnel Junction Structure | |
| US9105670B2 (en) | Magnetic tunnel junction structure | |
| JP5607023B2 (ja) | 多数の垂直磁区を含む磁気トンネル接合セル | |
| CN104813470B (zh) | 电场增强型自旋转移扭矩存储器(sttm)器件 | |
| CN104425706B (zh) | 反转的mtj堆叠件 | |
| US7936596B2 (en) | Magnetic tunnel junction cell including multiple magnetic domains | |
| CN109983594B (zh) | 具有多种类型的嵌入式非易失性存储器器件的单片集成电路 | |
| US20040188732A1 (en) | Semiconductor memory device comprising magneto resistive element and its manufacturing method | |
| CN109643754A (zh) | 减少或避免来自蚀刻包括磁随机存取存储器（mram）器件的磁隧道结（mtj）器件的金属沉积 | |
| US8952434B2 (en) | Magnetic patterns and methods of forming magnetic patterns | |
| TWI578315B (zh) | ６ｆ非揮發性記憶體位元格 | |
| US20060228853A1 (en) | Memory devices including spacers on sidewalls of memory storage elements and related methods | |
| WO2003036726A1 (fr) | Dispositif de stockage d'informations et procede de fabrication associe | |
| CN106803507A (zh) | 电子器件及制造其的方法 | |
| TW201724369A (zh) | 包括開關元件及半導體記憶體之電子裝置 | |
| JP2005268480A (ja) | 半導体記憶装置 | |
| US20060039189A1 (en) | Magnetic random access memory with tape read line, fabricating method and circuit thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180112 Termination date: 20191220 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |