TWI568041B - 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 - Google Patents

用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 Download PDF

Info

Publication number
TWI568041B
TWI568041B TW101142615A TW101142615A TWI568041B TW I568041 B TWI568041 B TW I568041B TW 101142615 A TW101142615 A TW 101142615A TW 101142615 A TW101142615 A TW 101142615A TW I568041 B TWI568041 B TW I568041B
Authority
TW
Taiwan
Prior art keywords
layer
joint
mtj
upper layer
spacer
Prior art date
Application number
TW101142615A
Other languages
English (en)
Other versions
TW201332172A (zh
Inventor
布萊恩Ｓ 多伊爾
李湧洙
查理斯Ｃ 郭
大衛Ｌ 肯奇
克安 歐古茲
洛沙那Ｇ 莫賈拉德
烏達 夏哈
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201332172A publication Critical patent/TW201332172A/zh
Application granted granted Critical
Publication of TWI568041B publication Critical patent/TWI568041B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 發明領域
本發明係有關特別是用於磁性記憶體之記憶體接頭的領域。
發明背景
在磁性記憶體之中，包括有採用一具有一固定或銷固層(pinned layer)及一自由層的磁性穿隧接面(MTJ)裝置者，如同朱(Zhu)等人在“以MgO為基礎的磁性穿隧接面中之電流切換”IEEE磁學會報(IEEE Transactions on Magnetics)，Vol.14,No.1，2011年1月(156頁開始)所描述。此方向決定一MTJ裝置是儲存一個1還是0。(在一寫入週期期間)降低將自由層中的磁性方向重新定向所需要之電流係對於商業目的具有顯著意義。請見2010年12月17日提申、編號12/971,977、讓渡予本申請案受讓人之“旋移矩記憶體裝置(Spin Transfer Torque Memory Devices)中的寫入電流降低”。
發明概要
依據本發明之一實施例，係特地提出一種用於製造一記憶體裝置的一上表面上之一接頭的方法，包含：(a)沉積一圍繞一遮罩構件之介電層，該遮罩構件用來界定該裝置的至少上表面；(b)移除該遮罩構件藉此界定用於曝露 該上表面之該介電層中的一開口；(c)沉積一覆蓋該裝置上表面及該開口的側邊之正形層；(d)異向性蝕刻該正形層藉此形成一內襯於各開口之間隔件；(e)將一接觸材料沉積至該開口內；及(f)從該接觸材料形成一導孔。
22‧‧‧層
25,50,70,84,90‧‧‧基材
26‧‧‧底電極
27‧‧‧反鐵磁層
28‧‧‧固定式磁性層
29‧‧‧過濾層
30‧‧‧自由磁性層
51,81,85,91,100,101‧‧‧MTJ裝置
53‧‧‧開口
54‧‧‧二氧化矽(氧化物)層
56,75,105‧‧‧正形層
58‧‧‧正形金屬充填物
59‧‧‧金屬插塞
71,92‧‧‧MTJ層
72,88‧‧‧硬罩幕
76,87,99,106‧‧‧間隔件
77‧‧‧氧化物
78,90‧‧‧接頭
86‧‧‧氧化物層
89‧‧‧陣列線
93,98‧‧‧氧化物遮罩構件
94‧‧‧長形MTJ線
96‧‧‧線
108‧‧‧金屬線
110‧‧‧ILD層
1000‧‧‧運算裝置
1002‧‧‧板
1004‧‧‧處理器
1006‧‧‧通信晶片
圖1A是顯示切換一MTJ裝置的一自由層中的磁性方向所需要之一電流(經正規化的電流)vs.接頭尺寸之圖形；圖1B是顯示與一MTJ裝置中的一自由層接合之一第一接觸條帶的立體圖；圖1C是顯示比起與一MTJ裝置中的自由層接合之圖1B的接頭更小之一接頭的立體圖；圖2A是顯示具有對於一MTJ胞元中的一自由層之一偏離中心接頭之效應的圖形；圖2B是被定心(center)於一MTJ裝置中的自由層上之一接頭的立體圖；圖2C是一MTJ裝置中的一自由層上之一偏離中心接頭的立體圖；圖3是在一具有形成一MTJ裝置中所使用的複數個層之基材上所配置之一硬罩幕(mask)的立體圖；圖4是經過圖3的剖線4-4所取之橫剖視圖，其顯示在對準於圖3的硬罩幕蝕刻後之一MTJ裝置中的層；圖5A顯示在形成一圍繞氧化物層後之圖4的結構； 圖5B顯示平面化後之圖5A的結構；圖5C顯示硬罩幕移除後之圖5B的結構；圖5D顯示一正形層沉積後之圖5C的結構；圖6顯示一用來界定一間隔件的異向性蝕刻步驟後之圖5的結構；圖7顯示接在形成用於MTJ的一接頭之一金屬層沉積後之圖6的結構；圖8顯示接在平面化後之圖7的結構；圖9是顯示間隔件移除後之圖7中形成的接頭；圖10是顯示配置於MTJ層上的一硬罩幕之立體圖，其中硬罩幕界定對於一MTJ裝置的一接頭；圖11是一正形層形成於圖10的硬罩幕及MTJ層的上表面上方後之經過圖10的剖線11-11所取之橫剖視圖；圖12顯示接在圖11的硬罩幕上形成一間隔件之一異向性蝕刻步驟後之圖11的結構；圖13顯示接在MTJ裝置蝕刻後之圖12的結構；圖14A顯示接在一氧化物層形成及其平面化後之圖13的結構；圖14B顯示硬罩幕移除後之圖14A的結構；圖14C顯示接在一接頭形成後之圖14B的結構；圖15A顯示以圖14A的結構開始之替代性加工；圖15B顯示間隔件移除後之圖15A的結構；圖15C顯示接在圍繞硬罩幕的一接頭形成後之圖15B的結構； 圖15D是圖15C的MTJ裝置及其接頭之立體圖；圖16是顯示被接觸線互連之MTJ的一部份陣列之立體圖；圖17是顯示MTJ上的氧化物構件形成之橫剖視圖；圖18是顯示用以形成MTJ陣列之MTJ層的蝕刻以及保護間隔件形成於線上之圖17的結構；圖19顯示一氧化物層形成及其平面化後之圖18的結構；圖20顯示用以界定MTJ裝置的第二維度之硬罩幕形成後(經過圖19的剖線20-20)之圖19的結構；圖21A是氧化物遮罩構件形成後之圖20的結構；圖21B是概括顯示不具有保護間隔件之圖21A的結構之立體圖；圖22顯示一正形層形成後之圖21A及21B的結構；圖23顯示間隔件形成於氧化物構件上、MTJ線的蝕刻及一正形層的形成後之圖22的結構；圖24A顯示保護間隔件形成、氧化物遮罩構件的移除、及間層介電質(ILD)中金屬線的形成後之圖23的結構；圖24B是圖24A的結構之立體圖；圖25是一其中使用所描述的MTJ裝置之電腦系統的方塊圖。
詳細說明
描述一用於製造對於MTJ裝置的接頭之方法。在下文描述中，提出諸如特定維度及材料等許多特定細節以供徹底瞭解本發明。熟習該技術者將瞭解：本發明可以在不具有這些特定細節下實行。在其他案例中，不詳細描述熟知的製程以免不必要地模糊本發明。
典型地需要1至3 M amps/cm2級數的電流密度來切換一MTJ裝置的自由層中之磁性方向。可藉由縮減自由層尺寸來降低總電流。並且，即使所需要的電流密度只發生於自由層的一部分中，該自由層仍可被切換。圖1B及1C顯示一MTJ裝置中對於自由層之一接頭。圖1C的接頭比圖1B的接頭更窄。圖1A的圖形以接觸寬度的一函數來顯示切換自由層狀態所需要之經正規化的總電流。如圖所示，單純利用一較窄接觸條帶即可降低切換對於裝置的方向所需要之電流。
縮減接觸條帶寬度的一限制係在於需將條帶定心於層上。圖2B具有被定心於層上之一接觸條帶，而圖2C則具有偏離中心的一者。圖2A的圖形顯示導因於接觸條帶未對於一橢圓形MTJ裝置被定心所致之臨界電流的有效增加。此圖形及圖1A的圖形顯示：會由於使接頭偏離中心而失去藉由接頭寬度窄化所獲得的電流降低。如下述，所描述的製程係確保接頭較小且經定心。
在MTJ裝置的形成中，利用一諸如硬罩幕等罩幕 來蝕刻MTJ裝置的材料之數個層22(圖3)。裝置典型係為小型(譬如40×80nm)。並且在形成一具有此維度的遮罩構件中，正方形角落常是圓滑狀以讓路給橢圓形裝置，如圖3所示。
在圖4及此申請案的其他圖中，描述一或兩個MTJ裝置形成於一諸如基材25等基材上。如同在實行中將瞭解：許多裝置同時形成於單一基材上。並且，一記憶體的其他部份、諸如連接至裝置的下電極之選擇電晶體係連同記憶體陣列及互連線被形成於基材上，包括感測電路及解碼電路。此外，MTJ層係沉積於一整體基材上方或是只沉積於其中裝置嵌入一較大結構中之基材的選定部分上方。
在一典型設計中，一MTJ裝置係包括一底電極26(圖4)，其本身可具有數個不同金屬諸如釕、氮化銅、鈦及鉭；一反鐵磁層27；一固定式磁性層28，藉由層28的強度被銷固；一過濾層29，諸如一MgO層；及一自由磁性層30。層的特定數目、其組成物及厚度對於本申請案並不重要，本發明則是有關製造對於層30或一配置在層30上的電極層之一接頭。在一典型裝置中，底電極係接觸於往下延伸至位居下方的互連系統之導孔。
現在參照圖5A，一MTJ裝置51利用一硬罩幕形成於基材50上。一二氧化矽(氧化物)層54或絕緣物係被沉積及平面化(圖5B)成與硬罩幕之上表面齊平。然後，硬罩幕材料被移除(圖5C)，且一正形層56沉積在氧化物54的上表面 上且進入開口53內(圖5D)。在範例中，層56可具有5至20nm的厚度並可為氮化矽或一金屬。選擇正形層56及下文討論的其他正形層俾使其可被蝕刻而不蝕刻諸如OX層54等下屬的層。
接著，使用一異向性蝕刻步驟、例如以一反應性離子蝕刻步驟來蝕刻(圖5D的)層56。這導致內襯於整體開口53之間隔件60(圖6)。若開口53是橢圓形並具有40×80nm的標稱維度，且間隔件在其底部具有5至20nm寬度，MTJ裝置51的上表面之經曝露區域係為橢圓形。經曝露的上表面的標稱維度係為20×60nm vs.其中間隔件具有10nm厚度之MTJ裝置的整體上表面之40×80nm。並且，開口53及MTJ裝置51的經曝露上表面被精密地定心於裝置51的上層上。
接著，如圖7所示沉積一正形金屬充填物58。接著係為一留下一金屬插塞59(圖8)之金屬拋光步驟。此處不但插塞尺寸被良好地界定，其係被定心於裝置51的上層上。
圖9顯示為清楚起見移除了間隔件及ILD之MTJ裝置，不但顯示接頭對於裝置51的相對尺寸，而且插塞/接頭59被定心於裝置51的上層上。
在圖10的替代性加工中，與所欲接頭具有相等尺寸(而非一MTJ裝置的上層尺寸)之一硬罩幕72係形成於基材70的MTJ層71上。接著，如圖11所示，一正形層75沉積於MTJ層71的上表面上方及硬罩幕72上方。請注意：圖11經過圖10的橫剖線11-11所取。現在，利用一異向性蝕刻步驟，間隔件76形成於硬罩幕72周圍，如圖12所示。
然後，如圖13所示，MTJ層對準於間隔件76蝕刻而導致MTJ裝置81被形成於基材70上。
接在MTJ裝置81形成後，一氧化物77形成於基材上方並被平面化以提供圖14A所示的結構。接著是移除圖14A的硬罩幕72，如圖14B所示。然後，如圖14C所示，一金屬層被沉積及平面化以形成圖14C的插塞或接頭78。
另一替代性製程開始係為圖14A所示的結構，並在圖15A中重製。此處，基材84包括一MTJ裝置85、一被一間隔件87圍繞之硬罩幕88。MTJ裝置、硬罩幕及間隔件87係被一經平面化的氧化物層86圍繞。接著，如圖15B所示，移除間隔件而留下在被開口89圍繞的MTJ裝置85上表面上呈中央配置之硬罩幕88。現在，一金屬層係被沉積及平面化而形成一接頭90於MTJ裝置85的上表面上。顯示成一金屬環的接頭係具有最清楚顯示於圖15D的立體圖中之一概呈環狀形狀。金屬環提供對於MTJ裝置的一接頭並因此提供例如與圖14C的接頭78相同之功能。
在先前實施例中，該方法描述被定心於一MTJ裝置的一上層上之一具有經界定尺寸的接頭之製造。其餘圖式描述具有被定心於複數個MTJ裝置91上的線89之一陣列的製造，諸如圖16所示。並且，其上可供製造MTJ裝置之基材亦典型包括選擇電晶體而容許選擇出裝置中的單一者以供讀取或寫入，暨額外的電路諸如感測電路及位址解碼器。將如同下圖所見，首先陣列線係連同間隔件被界定及使用以界定MTJ裝置的一維度。然後，在一後續微影術 步驟後，界定MTJ裝置的第二維度。
圖17具有一具有用來形成MTJ裝置之鋪覆的MTJ層92之基材90。在一ILD中所使用之二氧化矽或其他材料的氧化物遮罩構件93係以光微影術方式被界定。構件93寬度等於MTJ裝置的一維度，且構件93的間距等於圖16的陣列線89之間距。
現在，如圖18所示，蝕刻MTJ層92，藉此界定長形MTJ線94。然後，沉積一譬如氮化矽的正形層，且沿著線邊緣形成間隔件94以在後續加工期間保護邊緣。此外，一氧化物或ILD係形成於圖18的結構上方並被平面化成與長形線94頂部齊平，如圖19所示。因此，在加工中的此點，形成長形線，而界定MTJ裝置的一維度。
現在參照圖20，在空間上分隔的硬罩幕線係被微影式界定於圖19的結構之上表面上，垂直於線96(請注意圖20的橫剖視圖經過圖19的剖線20-20所取)。接著，一氧化物或ILD係被沉積、平面化成與硬罩幕頂部齊平，並移除硬罩幕而導致圖21A的氧化物遮罩構件98。處於加工中的此點之結構係最清楚顯示於圖21B，其中清楚看見氧化物線98及垂直的MTJ線94(不具有間隔件)。
如圖22所示，例如氮化矽的一正形層係沉積在上表面上方且被異向性蝕刻而形成圖23的間隔件99。此時，MTJ線係對準於間隔件99被蝕刻而界定圖23的MTJ裝置100及101之第二維度。另一正形層105係被沉積及蝕刻而導致圖24A的間隔件106；這些物件係為用於保護MTJ裝置的第 二邊緣之保護間隔件。
最後，一ILD層110係被沉積及往回拋光，且在氧化物構件98移除後，金屬線108係形成為與MTJ裝置的上經曝露區產生接觸，如圖24A所示。在圖24B的立體圖中更清楚看見加工中的此點。
圖25顯示根據本發明的一實行方式之一運算裝置1000。運算裝置1000係容置一板1002。板1002可包括一數量的組件，包括但不限於一處理器1004及至少一通信晶片1006。處理器1004係物理性且電性耦合至板1002。在部分實行方式中，至少一通信晶片1006亦物理性且電性耦合至板1002。在進一步實行方式中，通信晶片1006係為處理器1004的部份。
依據其應用而定，運算裝置1000可包括可能被或可能未被物理性且電性耦合至板1002之其他組件。這些其他組件係包括但不限於依電性記憶體(譬如DRAM)、非依電性記憶體(譬如ROM)、快閃記憶體、一圖形處理器、一數位信號處理器、一加密處理器、一晶片組、一天線、一顯示器、一觸控螢幕、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一加速度計、一陀螺儀、一揚聲器、一攝影機、及一大量儲存裝置(諸如硬碟機、光碟片(CD)、數位多媒體碟片(DVD)、等等)。
通信晶片1006能夠作無線通信以供資料轉移前往及來自運算裝置1000。“無線”用語及其衍生物可用來描述可利用經過一非固體介質的經調變電磁輻射來導通資料 之電路、裝置、系統、方法、技術、通信通路等。用語並不意味相關聯裝置不含任何導線，但在部分實施例中有可能不含。通信晶片1006可實行一數量的無線標準或協定之任一者，包括但不限於：Wi-Fi(IEEE 802.11家族)，WiMAX(IEEE 802.16家族)，IEEE 802.20，長期演化(LTE)，Ev-DO，HSPA+，HSDPA+，HSUPA+，EDGE，GSM，GPRS，CDMA，TDMA，DECT，藍牙，其衍生物，暨標示成3G、4G、5G及之後的任何其他無線協定。運算裝置1000可包括複數個通信晶片1006。例如，一第一通信晶片1006可專用於較短程無線通信諸如Wi-Fi及藍牙，且一第二通信晶片1006可專用於較長程無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
運算裝置1000的處理器1004係包括被封裝在處理器1004內的一積體電路晶粒。在本發明的部分實行方式中，處理器的積體電路晶粒係包括根據本發明實行方式形成的一或多個記憶體元件。“處理器”用語可指用以處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體中的其他電子資料之任何裝置或一裝置的部分。
通信晶片1006亦包括被封裝在通信晶片1006內的一積體電路晶粒。根據本發明的另一實行方式，通信晶片的積體電路晶粒係包括根據本發明實行方式形成的一或多個記憶體元件。
在其他實行方式中，在運算裝置1000內所容置的 另一組件係可含有一包括根據本發明實行方式形成的一或多個記憶體元件之積體電路晶粒。
在不同實行方式中，運算裝置1000可為一膝上型電腦、一網路型筆電、一筆記型電腦、一超型筆電(ultrabook)、一平板電腦、一個人數位助理(PDA)、一超行動型個人電腦、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位攝影機、一可攜式音樂播放器、或一數位視訊記錄器。在其他實行方式中，運算裝置1000可為用以處理資料的任何其他電子裝置。
因此，已經描述數種用於製造具有經良好控制的尺寸、被精密定心於MTJ裝置上表面上的接頭及線之方法。
85‧‧‧MTJ裝置
86‧‧‧氧化物層
88‧‧‧硬罩幕
90‧‧‧接頭

Claims (28)

  1. 一種用於製造在記憶體裝置之上表面上之接頭的方法，其包含下列步驟：(a)沉積一介電層，該介電層圍繞用來界定該裝置之至少上表面的一遮罩構件；(b)移除該遮罩構件，藉此在該介電層中界定出曝露出該上表面的一開口；(c)沉積一正形層，該正形層覆蓋該裝置之該上表面和該開口之側邊；(d)異向性地蝕刻該正形層，藉此形成內襯於該開口的一間隔件；(e)將一接觸材料沉積至該開口內；以及(f)從該接觸材料形成一導孔。
  2. 如申請專利範圍第1項之方法，其中該接觸材料被拋光以形成該接頭。
  3. 如申請專利範圍第1項之方法，其中該正形層包含氮化矽。
  4. 如申請專利範圍第1項之方法，其中該介電層在步驟(b)前被平面化。
  5. 如申請專利範圍第1項之方法，其中異向性蝕刻行為係反應性離子蝕刻。
  6. 如申請專利範圍第1項之方法，其中該正形層具有約為5至20nm的厚度。
  7. 一種用於形成磁性穿隧接面(MTJ)裝置之至少一上層且 有一接頭被定心於此上層上之方法，其包含下列步驟：(a)界定一遮罩構件，該遮罩構件大約等於由MTJ裝置層組成的一堆積體之一上層上的一接頭之尺寸；(b)以一正形層覆蓋該遮罩構件；(c)異向性地蝕刻該正形層，以在該遮罩構件周圍形成一間隔件；(d)對準於該間隔件之外側而蝕刻由MTJ裝置層所組成之該堆積體之至少該上層；以及(e)移除該遮罩構件並在其位置形成一接頭。
  8. 如申請專利範圍第7項之方法，其中該正形層包含氮化矽。
  9. 如申請專利範圍第7項之方法，其中異向性蝕刻行為係反應性離子蝕刻。
  10. 如申請專利範圍第7項之方法，其中該正形層具有約為5至20nm的厚度。
  11. 如申請專利範圍第7項之方法，其中所有該等MTJ裝置層都對準於該遮罩構件之外側而被蝕刻。
  12. 一種用於形成磁性穿隧接面(MTJ)裝置之至少一上層且在此上層上有一接頭的方法，其包含下列步驟：在由MTJ裝置層所組成的一堆積體之一上層上界定一遮罩構件；以一正形層覆蓋該遮罩構件；異向性地蝕刻該正形層，以在該遮罩構件周圍形成一間隔件； 對準於該間隔件之外側而蝕刻由MTJ裝置層所組成的該堆積體之至少該上層；形成被平面化成與該遮罩構件和間隔件之上表面齊平的一氧化物；移除該間隔件；沉積一金屬；以及從該金屬形成在該遮罩構件周圍的一接頭。
  13. 如申請專利範圍第12項之方法，其中該金屬被拋光以形成該接頭。
  14. 如申請專利範圍第12項之方法，其中該正形層具有約為5至20nm的厚度。
  15. 如申請專利範圍第12項之方法，其中所有該等MTJ裝置層都對準於該遮罩構件之外側而被蝕刻。
  16. 一種用於製造磁性穿隧接面(MTJ)裝置陣列的方法，其包含下列步驟：(a)在數個MTJ裝置層中蝕刻出在空間上分隔的數個長形線；(b)界定垂直於該等長形線的在空間上分隔的數個長形遮罩構件；(c)在該等遮罩構件之側邊上形成數個第一間隔件；(d)對準於垂直的該等遮罩構件之側邊上之該等第一間隔件而蝕刻數個MTJ裝置層的該等長形線；以及(e)以陣列線取代該等遮罩構件。
  17. 如申請專利範圍第16項之方法，其包括下列步驟： 沿著在步驟(a)中所蝕刻的該等長形線之邊緣形成數個保護間隔件。
  18. 如申請專利範圍第16項之方法，其包括下列步驟：沿著自步驟(d)所得到的MTJ裝置之經曝露邊緣形成數個保護間隔件。
  19. 如申請專利範圍第16項之方法，其包括下列步驟：在步驟(a)中所蝕刻的該等長形線上方形成一絕緣層，以及平面化該絕緣層。
  20. 如申請專利範圍第16項之方法，其中該等第一間隔件包含氮化矽。
  21. 一種在磁性穿隧接面(MTJ)裝置之上層上的接頭，其包含：一金屬接頭，其配置於一MTJ裝置的一上層上，該接頭一致地與該上層的所有邊緣隔開無關於該上層之形狀的一固定距離。
  22. 如申請專利範圍第21項之結構，其中該上層之形狀為橢圓形。
  23. 如申請專利範圍第21項之結構，其包括：一間隔件，其係位在配置於該上層上之於該上層之邊緣與該接頭之間的該接頭周圍。
  24. 如申請專利範圍第21項之結構，其中該固定距離是在5至20 nm的範圍內。
  25. 如申請專利範圍第24項之結構，其中該上層是在該MTJ 裝置中的一自由層。
  26. 一種在磁性穿隧接面(MTJ)裝置之上層上的接頭，其包含：一金屬接頭，其配置於一MTJ裝置的一上層上，且具有呈一均勻寬度的概呈環狀形狀，該接頭對準於該上層之邊緣。
  27. 如申請專利範圍第26項之結構，其中該上層之邊緣界定一概呈橢圓形形狀。
  28. 如申請專利範圍第27項之結構，其中該接頭之寬度為5至20 nm之間。
TW101142615A 2011-12-20 2012-11-15 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 TWI568041B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/066015 WO2013095357A1 (en) 2011-12-20 2011-12-20 Method for reducing size and center positioning of magnetic memory element contacts

Publications (2)

Publication Number Publication Date
TW201332172A TW201332172A (zh) 2013-08-01
TWI568041B true TWI568041B (zh) 2017-01-21

Family

ID=48669023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142615A TWI568041B (zh) 2011-12-20 2012-11-15 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法

Country Status (5)

Country Link
US (1) US9793467B2 (zh)
KR (1) KR101617113B1 (zh)
CN (1) CN104137185B (zh)
TW (1) TWI568041B (zh)
WO (1) WO2013095357A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347795A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁隧道结及其形成方法、磁性随机存储器及其形成方法
KR20150075602A (ko) * 2013-12-26 2015-07-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9779794B2 (en) 2014-03-26 2017-10-03 Intel Corporation Techniques for forming spin-transfer torque memory (STTM) elements having annular contacts
WO2015147855A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US9362336B2 (en) 2014-09-11 2016-06-07 Qualcomm Incorporated Sub-lithographic patterning of magnetic tunneling junction devices
KR102469834B1 (ko) * 2015-06-26 2022-11-23 타호 리서치 리미티드 필라멘트 전도 경로를 가진 수직 자기 메모리
KR102444236B1 (ko) 2015-08-25 2022-09-16 삼성전자주식회사 자기 소자 및 그 제조 방법
CN107785484B (zh) * 2016-08-25 2021-08-06 中电海康集团有限公司 一种自对准光刻腐蚀制作存储器的方法
KR102619853B1 (ko) * 2017-04-21 2024-01-04 에버스핀 테크놀러지스, 인크. 자기저항 장치들을 통합하는 방법들
US10312238B2 (en) 2017-11-06 2019-06-04 United Microelectronics Corp. Manufacturing method of magnetic random access memory cell

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US20040063223A1 (en) * 2002-10-01 2004-04-01 International Business Machines Corporation Spacer integration scheme in MRAM technology
TW200614232A (en) * 2004-06-30 2006-05-01 Headway Technologies Inc A novel underlayer for high performance magnetic tunneling junction mram
JP2006295198A (ja) * 2005-04-14 2006-10-26 Headway Technologies Inc 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法
TW200737184A (en) * 2006-03-20 2007-10-01 Univ Nat Yunlin Sci & Tech Composing structure of magnetic tunneling junction for magnetic random access memory
TWI311758B (en) * 2005-10-04 2009-07-01 Headway Technologies Inc A novel capping structure for enhancing dr/r of the mtj device
US20090209050A1 (en) * 2008-02-18 2009-08-20 Yung-Hung Wang In-Situ Formed Capping Layer in MTJ Devices
TW201032369A (en) * 2008-10-23 2010-09-01 Qualcomm Inc Magnetic tunnel junction and method of fabrication
TW201106468A (en) * 2009-04-14 2011-02-16 Qualcomm Inc Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
TW201108482A (en) * 2009-05-14 2011-03-01 Qualcomm Inc Magnetic tunnel junction device and fabrication
US20110117617A1 (en) * 2009-11-17 2011-05-19 Tsinghua University Methods and genetically engineered micro-organisms for the combined production of pdo, bdo and php by fermentation
US20110121417A1 (en) * 2009-11-25 2011-05-26 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
US20110204459A1 (en) * 2009-04-30 2011-08-25 International Business Machines Corp. Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
TW201131847A (en) * 2009-11-30 2011-09-16 Qualcomm Inc Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
TW201140580A (en) * 2010-01-14 2011-11-16 Qualcomm Inc Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254651A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 半導体集積回路装置
US5963818A (en) * 1997-09-17 1999-10-05 Motorola, Inc Combined trench isolation and inlaid process for integrated circuit formation
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
US6881351B2 (en) * 2003-04-22 2005-04-19 Freescale Semiconductor, Inc. Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
US7344896B2 (en) * 2004-07-26 2008-03-18 Infineon Technologies Ag Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US20040063223A1 (en) * 2002-10-01 2004-04-01 International Business Machines Corporation Spacer integration scheme in MRAM technology
US6985384B2 (en) * 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
TW200614232A (en) * 2004-06-30 2006-05-01 Headway Technologies Inc A novel underlayer for high performance magnetic tunneling junction mram
JP2006295198A (ja) * 2005-04-14 2006-10-26 Headway Technologies Inc 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法
TWI311758B (en) * 2005-10-04 2009-07-01 Headway Technologies Inc A novel capping structure for enhancing dr/r of the mtj device
TW200737184A (en) * 2006-03-20 2007-10-01 Univ Nat Yunlin Sci & Tech Composing structure of magnetic tunneling junction for magnetic random access memory
US20090209050A1 (en) * 2008-02-18 2009-08-20 Yung-Hung Wang In-Situ Formed Capping Layer in MTJ Devices
TW201032369A (en) * 2008-10-23 2010-09-01 Qualcomm Inc Magnetic tunnel junction and method of fabrication
TW201106468A (en) * 2009-04-14 2011-02-16 Qualcomm Inc Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US20110204459A1 (en) * 2009-04-30 2011-08-25 International Business Machines Corp. Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
TW201108482A (en) * 2009-05-14 2011-03-01 Qualcomm Inc Magnetic tunnel junction device and fabrication
US20110117617A1 (en) * 2009-11-17 2011-05-19 Tsinghua University Methods and genetically engineered micro-organisms for the combined production of pdo, bdo and php by fermentation
US20110121417A1 (en) * 2009-11-25 2011-05-26 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
TW201131847A (en) * 2009-11-30 2011-09-16 Qualcomm Inc Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
TW201140580A (en) * 2010-01-14 2011-11-16 Qualcomm Inc Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction

Also Published As

Publication number Publication date
CN104137185B (zh) 2018-01-12
CN104137185A (zh) 2014-11-05
US20140167191A1 (en) 2014-06-19
TW201332172A (zh) 2013-08-01
US9793467B2 (en) 2017-10-17
KR20140103990A (ko) 2014-08-27
KR101617113B1 (ko) 2016-04-29
WO2013095357A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI568041B (zh) 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法
US9805947B2 (en) Electronic devices having semiconductor memory units and method for fabricating the same
US10916695B2 (en) Electronic device and method for fabricating the same
TWI533352B (zh) 形成磁性穿隧接面結構的方法以及使用該方法形成磁性隨機存取記憶體的方法
US9659860B2 (en) Method and structure to contact tight pitch conductive layers with guided vias
KR102025256B1 (ko) 전자 장치 및 그 제조 방법
US9780297B2 (en) Electronic device having a variable resistance element with a protection layer and method for fabricating the same
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US9576965B2 (en) Semiconductor device and method for fabricating the same
TWI578315B (zh) ６ｆ非揮發性記憶體位元格
KR20160004744A (ko) 반도체 메모리를 포함하는 전자 장치
US10361360B2 (en) Electronic device and method for fabricating the same
US9865810B2 (en) Electronic device and method for fabricating the same
TWI512893B (zh) 用於鑲嵌式圖案化之ａｖｄ硬遮罩
KR20180090914A (ko) 전자 장치 및 그 제조 방법
CN110875421B (zh) 磁阻式存储单元及其制造方法
US20150340604A1 (en) Semiconductor device, related manufacturing method, and related electronic device
US20180040670A1 (en) Electronic device and method for fabricating the same
US20190067565A1 (en) Electronic device and method for fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees