KR20140103990A

KR20140103990A - 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법

Info

Publication number: KR20140103990A
Application number: KR1020147017411A
Authority: KR
Inventors: 브라이언 에스. 도일; 용 주 이; 찰스 씨. 쿠오; 데이비드 엘. 켄케; 칸 오구즈; 록사나 골리자데 모자라드; 유데이 샤흐
Original assignee: 인텔 코오퍼레이션
Priority date: 2011-12-20
Filing date: 2011-12-20
Publication date: 2014-08-27
Also published as: US20140167191A1; TW201332172A; WO2013095357A1; CN104137185A; KR101617113B1; TWI568041B; US9793467B2; CN104137185B

Abstract

자기 메모리 소자의 층 상에 콘택을 중심에 위치시키는 방법. 한 실시형태에서, 상부 층을 둘러싼 개구부에 스페이서를 형성하고, 스페이서 내에 콘택을 형성한다. 상부 면 상에 및 개구부 내에 퇴적된 이방성 에칭된 컨포멀 층으로부터 스페이서를 형성한다.

Description

자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법{METHOD FOR REDUCING SIZE AND CENTER POSITIONING OF MAGNETIC MEMORY ELEMENT CONTACTS}

본 발명은 특히 자기 메모리용 메모리 콘택 분야에 관한 것이다.

자기 메모리 중에는 문헌 ["Current Switching in MgO-based Magnetic Tunneling Junctions", IEEE Transactions on Magnetics . Vol.47, No.1, January 2011(p 156에서 시작) by Zhu,et al.]에 설명된 바와 같이 고정 층(fixed layer) 또는 핀층(pinned layer), 및 자유 층(free layer)을 갖는 MTJ(magnetic tunneling junction) 소자를 사용하는 것이 있다. 자유 층에서 자화 방향은 회전-편광 전류를 이용한 스핀 토크 전달(spin torque transfer)을 통해 한 방향에서 다른 방향으로 전환된다. 상기 방향은 MTJ 소자가 1 또는 0을 저장하는지 여부를 결정한다. 자유 층의 자기 방향을 재배향하기 위해 필요한 전류(쓰기 주기 동안)를 감소시키는 것은 상업적 목적을 위해 중요하다. 본 출원의 양수인에게 양수된, 2010년 12월 17일에 출원되고 발명의 명칭이 "Write Current Reduction in Spin Transfer Torque Memory Devices"인 미국 특허출원 제 12/971,977호 참조.

도 1a는 MTJ 소자의 자유 층에서 자기 방향을 전환하기 위해 필요한 전류(정규화된 전류) 대 콘택 크기를 예시하는 그래프이다.
도 1b는 MTJ 소자의 자유 층에 관여된 제1 콘택 스트립을 도시하는 투시도이다.
도 1c는 MTJ 소자의 자유 층에 관여된, 도 1b의 콘택보다 더 작은 콘택을 도시하는 투시도이다.
도 2a는 MTJ 소자의 자유 층에 대한, 중심을 벗어난(off-center) 콘택을 갖는 것의 영향을 도시하는 그래프이다.
도 2b는 MTJ 소자의 자유 층 상의 중심에 위치한 콘택의 투시도이다.
도 2c는 MTJ 소자의 자유 층 상의 중심을 벗어난 콘택의 투시도이다.
도 3은 MTJ 소자의 형성에 사용된 복수의 층들을 갖는 기판상에 배치된 하드 마스크의 투시도이다.
도 4는 도 3의 하드 마스크와 정렬하여 에칭한 후의 MTJ 소자의 층들을 도시하는, 도 3의 단면선 4-4를 따라 취한 단면 입면도이다.
도 5a는 둘러싼 산화물층을 형성한 후의 도 4의 구조를 도시한다.
도 5b는 평탄화 후의 도 5a의 구조를 도시한다.
도 5c는 하드 마스크를 제거한 후의 도 5b의 구조를 도시한다.
도 5d는 컨포멀 층(conformal layer)을 퇴적한 후의 도 5c의 구조를 도시한다.
도 6은 스페이서를 정의하기 위해 사용된 이방성 에칭 단계 이후의 도 5의 구조를 예시한다.
도 7은 MTJ 소자의 콘택을 형성하는 금속 층을 퇴적한 이후의 도 6의 구조를 예시한다.
도 8은 평탄화 이후의 도 7의 구조를 예시한다.
도 9는 스페이서를 제거한 이후의 도 7에 형성된 콘택을 도시하는 투시도이다.
도 10은 하드 마스크가 MTJ 소자에 대한 콘택을 정의하는, MTJ 층 상에 배치된 하드 마스크를 도시하는 투시도이다.
도 11은 도 10의 하드 마스크 및 MTJ 층의 상부 면 위에 컨포멀 층이 형성된 이후의, 도 10의 단면선 11-11을 따라 취한 단면 입면도이다.
도 12는 도 11의 하드 마스크 상에 스페이서를 형성하는 이방성 에칭 단계 이후의 도 11의 구조를 예시한다.
도 13은 MTJ 소자의 에칭 이후의 도 12의 구조를 도시한다.
도 14a는 산화물층을 형성하고 이를 평탄화한 이후의 도 13의 구조를 예시한다.
도 14b는 하드 마스크를 제거한 이후의 도 14a의 구조를 도시한다.
도 14c는 콘택을 형성한 이후의 도 14b의 구조를 도시한다.
도 15a는 도 14a의 구조로 시작하는 다른 공정을 예시한다.
도 15b는 스페이서를 제거한 이후의 도 15a의 구조를 예시한다.
도 15c는 하드 마스크를 둘러싼 콘택을 형성한 이후의 도 15b의 구조를 예시한다.
도 15d는 도 15c의 MTJ 소자 및 그의 콘택의 투시도이다.
도 16은 콘택 라인에 의해 상호접속된 MTJ 소자의 부분 어레이를 도시하는 투시도이다.
도 17은 MTJ 층 상에 산화물 부재의 형성을 도시하는 단면 입면도이다.
도 18은 MTJ 층을 에칭하여 MTJ 어레이 라인을 형성하고 라인 상에 보호 스페이서를 형성한 이후의 도 17의 구조이다.
도 19는 산화물층을 형성하고 이를 평탄화한 이후의 도 18의 구조를 예시한다.
도 20은 MTJ 소자의 제2 치수를 정의하기 위해 사용된 하드 마스크를 형성한 이후의 도 19의 구조(도 19의 단면선 20-20을 따르는)를 도시한다.
도 21a는 산화물 마스킹 부재를 형성한 이후의 도 20의 구조이다.
도 21b는 보호 스페이서가 없는 도 21a의 구조를 개괄적으로 도시하는 투시도이다.
도 22는 컨포멀 층을 형성한 이후의 도 21a 및 21b의 구조를 예시한다.
도 23은 산화물 부재 상에 스페이서를 형성하고, MTJ 라인을 에칭하고, 컨포멀 층을 형성한 이후의 도 22의 구조를 예시한다.
도 24a는 보호 스페이서를 형성하고, 산화물 마스킹 부재를 제거하고, 중간층 유전체(ILD)에 금속 라인을 형성한 이후의 도 23의 구조를 예시한다.
도 24b는 도 24a의 구조의 투시도이다.
도 25는 설명된 MTJ 소자가 사용된 컴퓨터 시스템의 블럭도이다.

MTJ 소자에 대한 콘택을 제조하는 방법을 설명한다. 후속하는 설명에서, 본 발명의 완전한 이해를 제공하기 위해, 특정 치수 및 재료와 같은 다수의 특정 상세사항이 서술된다. 본 발명은 상기 특정 상세사항 없이도 실시될 수 있음이 당업자에게 명백할 것이다. 다른 경우에, 본 발명을 불필요하게 모호하게 하지 않기 위해 공지된 공정들은 상세히 설명하지 않는다.

MTJ 소자의 자유 층에서 자기 방향을 전환하기 위해 통상적으로 대략 1-3 M amps/cm²의 전류 밀도가 요구된다. 자유 층의 크기를 감소시킴으로써 총 전류를 감소시킬 수 있다. 또한, 요구되는 전류 밀도가 층의 일부에서만 발생한다 할지라도 자유 층은 전환될 수 있다. 도 1b 및 1c는 MTJ 소자의 자유 층에 대한 콘택을 예시한다. 도 1c의 콘택은 도 1b의 콘택보다 더 좁다. 도 1a의 그래프는 자유 층의 상태를 전환하기 위해 필요한 정규화된 총 전류를 콘택 폭의 함수로서 보여준다. 예시된 바와 같이, 소자에 대한 방향을 전환하기 위해 필요한 전류는 단지 더 좁은 콘택 스트립을 사용함으로써 감소할 수 있다.

콘택 스트립의 폭을 감소시키는 것에 있어서 하나의 제한사항은 스트립이 층 상의 중심에 위치해야 할 필요성이다. 도 2b는 층 상의 중심에 위치한 콘택 스트립을 갖는 한편, 도 2c는 중심을 벗어난 콘택 스트립을 갖는다. 도 2a의 그래프는 타원형 MTJ 소자에 있어서 콘택 스트립이 중심에 위치하지 않음으로써 초래된, 임계 전류의 유효한 증가를 보여준다. 상기 그래프 및 도 1a의 그래프는 콘택의 폭을 좁힘으로써 수득된 전류 감소가 콘택이 중심에서 벗어나게 함으로써 손실될 수 있음을 보여준다. 하기에 설명되는 바와 같이, 설명된 공정들은 콘택이 더 작고 중심에 위치함을 보장한다.

MTJ 소자의 형성시, MTJ 소자의 재료의 수 개의 층들(22)(도 3)은 하드 마스크와 같은 마스크를 이용하여 에칭한다. 소자는 통상적으로 작다(예를 들어, 40x80 nm). 그리고 상기 치수의 마스킹 부재 형성시, 도 3에서와 같이, 사각형 모서리는 종종 둥글게 되어 타원형 소자로 바뀐다.

도 4 및 본 출원의 다른 도면에서, 기판(25)과 같은 기판상에 하나 또는 두 개의 MTJ 소자의 형성을 설명한다. 실제로 이해되는 바와 같이, 다수의 소자가 단일 기판상에 동시에 형성된다. 또한, 소자의 하부 전극에 접속된 선택 트랜지스터와 같은, 메모리의 다른 부분은, 감지 회로 및 디코딩 회로를 포함하는 메모리 어레이 회로 및 상호접속 라인과 함께 기판상에 형성된다. 또한, MTJ 층은 전체 기판 위에, 또는 소자가 더 큰 구조에 내장된 기판의 선택된 부분에만 퇴적될 수 있다.

통상적인 설계에서, MTJ 소자는, 자체가 루테늄, 질화 구리, 티타늄 및 탄탈륨과 같은 수 개의 상이한 금속을 가질 수 있는 하부 전극(26)(도 4); 반 강자성 층(anti-ferromagnetic layer)(27); 층(28)의 강도에 의해 고정된 고정 자기 층(28); MgO 층과 같은 필터층(29); 및 자유 자기 층(30)을 포함한다. 층들의 특정 수, 그들의 조성 및 두께는 본 출원에서 중요하지 않으며, 이보다 본 출원은 층(30), 또는 층(30) 상에 배치된 전극 층에 대한 콘택을 제조하는 것에 관한 것이다. 통상적인 소자에서, 하부 전극은 아래의 상호접속 시스템으로 하향 연장된 비아와 접촉한다.

이제 도 5a에 있어서, 하드 마스크를 이용하여 기판(50)상에 MTJ 소자(51)를 형성한다. 이산화 규소(산화물) 층(54) 또는 다른 절연체를 퇴적하고 하드 마스크의 상부 면에 대해 평탄화한다(도 5b). 이어서, 하드 마스크 재료를 제거하고(도 5c) 산화물(54)의 상부 면 상에 및 개구부(53) 내에 컨포멀 층(56)을 퇴적한다(도 5d). 예로서, 층(56)의 두께는 5-20 nm일 수 있으며 질화 규소 또는 금속일 수 있다. 컨포멀 층(56) 및 하기 논의된 다른 컨포멀 층은 산화물 층(54)과 같은 아래의 층들을 에칭하지 않고 에칭될 수 있도록 선택된다.

이어서, 예를 들어 반응성 이온 에칭 단계와 같은 이방성 에칭 단계를 사용하여 (도 5d의) 층(56)을 에칭한다. 이는 전체 개구부(53)의 안에 라이닝하는 스페이서(60)(도 6)를 초래한다. 개구부(53)가 타원형이고 기준 치수(nominal dimension)가 40x80 nm이며, 스페이서는 그의 하부의 폭이 5-20 nm일 경우, MTJ 소자(51) 상부 면의 노출된 영역은 타원형이다. 스페이서의 두께가 10 nm인 MTJ 소자의 노출된 상부 면의 기준 치수는 전체 상부 면의 기준 치수가 40x80 nm인데 비해 20x60 nm이다. 또한, 개구부(53), 및 MTJ 소자(51)의 노출된 상부 면은 소자(51)의 상부층 상에서 정확하게 중심에 위치한다.

이어서, 도 7에 도시된 바와 같이 컨포멀 금속 충진물(58)을 퇴적한다. 이에 후속하여 금속 연마 단계를 수행하여 금속 플러그(59)를 수득한다(도 8). 여기서 플러그 크기가 양호하게 정의될 뿐만 아니라, 이는 소자(51)의 상부 층 상에서 중심에 위치한다.

도 9는 스페이서를 갖고 명료성을 위해 ILD가 제거된 MTJ 소자를 예시하며, 이는 소자(51)에 대한 콘택의 상대적 크기뿐만 아니라 플러그/콘택(59)이 소자(51)의 상부 층 상에서 중심에 위치함을 도시한다.

도 10의 다른 공정에서, 바람직한 콘택과 크기가 동일한(MTJ 소자의 상부 층의 크기가 아닌) 하드 마스크(72)를 기판(70)의 MTJ 층(71)상에 형성한다. 이어서, 도 11에 도시된 바와 같이, MTJ 층(71)의 상부 면 위 및 하드 마스크(72) 위에 컨포멀 층(75)을 퇴적한다. 도 11은 도 10의 단면선 11-11을 따라 취함을 주목한다. 이제, 도 12에 도시된 바와 같이, 이방성 에칭 단계를 이용하여 하드 마스크(72) 주위에 스페이서(76)를 형성한다.

이어서, 도 13에 도시된 바와 같이, MTJ 층을 스페이서(76)와 정렬하여 에칭하여 기판(70) 상에 MTJ 소자(81)를 형성하는 결과를 초래한다.

MTJ 소자(81)의 형성에 후속하여, 기판 위에 산화물(77)을 형성하고 평탄화하여, 도 14a에 도시된 구조를 제공한다. 이에 후속하여 도 14b에 도시된 바와 같이, 도 14a의 하드 마스크(72)를 제거한다. 이어서, 도 14c에 도시된 바와 같이, 금속 층을 퇴적하고 평탄화하여 도 14c의 플러그 또는 콘택(78)을 형성한다.

도 14a에 도시되고 도 15a에 모사된 구조로 다른 공정을 시작한다. 여기서, 기판(84)은 MTJ 소자(85), 스페이서(87)로 둘러싸인 하드 마스크(88)를 포함한다. MTJ 소자, 하드 마스크 및 스페이서(87)는 평탄화된 산화물 층(86)으로 둘러싸인다. 이어서, 도 15b에 도시된 바와 같이, 스페이서를 제거하여, 개구부(89)로 둘러싸인, MTJ 소자(85)의 상부 면 상의 중심에 위치한 하드 마스크(88)를 수득한다. 이제, 금속 층을 퇴적하고 평탄화하여 MTJ 소자(85)의 상부 면 상에 콘택(90)을 형성한다. 금속 환(metal ring)으로서 도시된 콘택은 도 15d의 투시도에 최적으로 도시된 바와 같이 일반적으로 환형을 갖는다. 금속 환은 MTJ 소자에 콘택을 제공하여, 예를 들어 도 14c의 콘택(78)과 동일한 기능을 제공한다.

이전 실시형태에서, 방법은 정의된 크기를 갖고 MTJ 소자의 상부 층 상의 중심에 위치한 콘택의 제조를 설명하였다. 나머지 도면들은 도 16에 도시된 바와 같이, 복수의 MTJ 소자(91) 상의 중심에 위치한 라인(89)을 갖는 어레이의 제조를 설명한다. 다시 한번, MTJ 소자가 위에 제조된 기판은 통상적으로, 읽기 및 쓰기를 위해 소자들 중 단일 소자가 선택되는 것을 가능하게 하는 선택 트랜지스터뿐만 아니라, 감지 회로 및 어드레스 디코더와 같은 추가 회로를 포함한다. 후속하는 도면에 도시되는 바와 같이, 먼저, 어레이 라인이 정의되고 스페이서와 함께 사용되어 MTJ 소자의 한 치수가 정의된다. 이어서, 이후의 리소그래피 단계 후에 MTJ 소자의 제2 치수가 정의된다.

도 17은 MTJ 소자의 형성에 사용된 MTJ 층(92)이 위에 놓인 기판(90)을 갖는다. 이산화 규소 또는 ILD에 사용된 다른 재료의 산화물 마스킹 부재(93)를 포토리소그래피 방식으로 정의한다. 부재(93)의 폭은 MTJ 소자의 한 치수와 동일하며, 부재(93)의 피치는 도 16의 어레이 라인(89)의 피치와 동일하다.

이제, 도 18에 도시된 바와 같이, MTJ 층(92)을 에칭하여 가늘고 긴 MTJ 라인(94)을 정의한다. 이어서, 예를 들어 질화 규소의 컨포멀 층을 퇴적하고, 라인의 에지를 따라 스페이서(94)를 형성하여 이후의 공정 동안 에지를 보호한다. 또한, 도 19에 도시된 바와 같이, 도 18의 구조 위에 산화물 또는 ILD를 형성하고 가늘고 긴 라인(94)의 상부에 대해 평탄화한다. 따라서, 상기 공정 시점에서, 가늘고 긴 라인이 형성되고 MTJ 소자의 한 치수가 정의된다.

이제 도 20에 있어서, 라인(96)에 직교하는 도 19의 구조의 상부 면 상에 이격된 하드 마스크 라인을 리소그래피 방식으로 정의한다(도 20의 단면도는 도 19의 단면선 20-20을 따라 취함을 주목함). 이어서, 산화물 또는 ILD를 퇴적하고, 하드 마스크의 상부에 대해 평탄화하고, 하드 마스크를 제거하여, 도 21a의 산화물 마스킹 부재(98)를 초래한다. 상기 공정 시점의 구조는 도 21b에 최적으로 도시되며, 상기에서 산화물 라인(98) 및 직교하는 MTJ 라인(94)이 명료하게 도시된다(스페이서 없이).

도 22에 예시된 바와 같이, 예를 들어 질화 규소의 컨포멀 층은 상부 면 위에 퇴적되고 이방성 에칭되어 도 23의 스페이서(99)를 형성한다. 이제, MTJ 라인을 스페이서(99)와 정렬하여 에칭하여 도 23의 MTJ 소자(100 및 101)의 제2 치수를 정의한다. 다른 컨포멀 층(105)을 퇴적 및 에칭하여 도 24a의 스페이서(106)를 수득하고; 이들은 MTJ 소자의 제2 에지를 보호하는 보호 스페이서이다.

최종적으로, ILD 층(110)을 퇴적하고 다시 연마하고, 산화물 부재(98)를 제거한 후에, 도 24a에 도시된 바와 같이, MTJ 소자의 상부 노출 영역과 접촉하도록 금속 라인(108)을 형성한다. 상기 공정 시점은 도 24b의 투시도에 더 잘 도시된다.

도 25는 본 발명의 한 구현에 따른 컴퓨팅 장치(1000)를 예시한다. 컴퓨팅 장치(1000)는 보드(1002)를 수용한다. 보드(1002)는, 이에 제한되지는 않지만 프로세서(1004) 및 적어도 하나의 통신 칩(1006)을 포함하는 다수의 구성요소를 포함할 수 있다. 프로세서(1004)는 보드(1002)에 물리적 및 전기적으로 연결된다. 일부 구현에서, 적어도 하나의 통신 칩(1006)도 또한 보드(1002)에 물리적 및 전기적으로 연결된다. 추가 구현에서, 통신 칩(1006)은 프로세서(1004)의 일부이다.

응용에 따라, 컴퓨팅 장치(1000)는 보드(1002)에 물리적 및 전기적으로 연결될 수 있거나 연결되지 않을 수 있는 다른 구성요소들을 포함할 수 있다. 이들 다른 구성요소는, 이에 제한되지는 않지만, 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS 장치, 콤파스, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예를 들어, 하드 디스크 드라이브, CD, DVD 등)를 포함한다.

통신 칩(1006)은 컴퓨팅 장치(1000)에 및 이로부터 데이터를 전송하기 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어는 비고형 매체를 통해 변조 전자기 복사를 이용함으로써 데이터를 통신할 수 있는, 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하기 위해 사용될 수 있다. 비록 일부 실시형태에서는 그렇지 않을 수도 있지만, 상기 용어는 관련 장치가 임의의 와이어를 포함하지 않는 것을 시사하지 않는다. 통신 칩(1006)은, 이에 제한되지는 않지만, Wi-Fi(IEEE 802.11 그룹), WiMAX(IEEE 802.16 그룹), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그의 파생물 뿐만 아니라 3G, 4G, 5G 및 그 이상으로 지정된 임의의 다른 무선 프로토콜을 포함하는, 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 장치(1000)는 복수의 통신 칩(1006)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1006)은 Wi-Fi 및 블루투스와 같은 근거리 무선 통신 전용일 수 있으며, 제2 통신 칩(1006)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타와 같은 장거리 무선 통신 전용일 수 있다.

컴퓨팅 장치(1000)의 프로세서(1004)는 프로세서(1004) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 일부 구현에서, 프로세서의 집적 회로 다이는 본 발명의 구현에 따라 형성된 하나 이상의 메모리 소자를 포함한다. 용어 "프로세서"는, 레지스터 및/또는 메모리로부터 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변형하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.

통신 칩(1006)은 또한 통신 칩(1006) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 다른 구현에 따라, 통신 칩의 집적 회로 다이는 본 발명의 구현에 따라 형성된 하나 이상의 메모리 소자를 포함한다.

추가 구현에서, 컴퓨팅 장치(1000) 내에 수용된 다른 구성요소는 본 발명의 구현에 따라 형성된 하나 이상의 메모리 소자를 포함하는 집적 회로 다이를 포함할 수 있다.

각종 구현에서, 컴퓨팅 장치(1000)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA, 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋-톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가 구현에서, 컴퓨팅 장치(1000)는 데이터를 처리하는 임의의 다른 전자 장치일 수 있다.

이로써, MTJ 소자의 상부 면 상에 정확하게 중심에 위치한, 잘 제어된 크기의 콘택 및 라인을 제조하는 여러 방법을 설명하였다.

Claims

메모리 소자의 상부 면 상에 콘택을 제조하는 방법으로서,
(a) 상기 소자의 적어도 상부 면을 정의하기 위해 사용된 마스킹 부재를 둘러싼 유전체 층을 퇴적하는 단계;
(b) 상기 마스킹 부재를 제거하여 상기 상부 면을 노출시키는 개구부를 상기 유전체 층에 정의하는 단계;
(c) 상기 소자의 상부 면 및 상기 개구부의 측부들을 덮는 컨포멀 층을 퇴적하는 단계;
(d) 상기 컨포멀 층을 이방성 에칭하여 각 개구부를 라이닝하는(lining) 스페이서를 형성하는 단계;
(e) 상기 개구부 내에 콘택 재료를 퇴적하는 단계; 및
(f) 상기 콘택 재료로부터 비아를 형성하는 단계
를 포함하는 방법.
제1항에 있어서, 상기 콘택 재료를 연마하여 상기 콘택을 형성하는 방법.
제1항에 있어서, 상기 컨포멀 층은 질화 규소를 포함하는 방법.
제1항에 있어서, 상기 유전체 층은 단계 (b) 이전에 평탄화되는 방법.
제1항에 있어서, 상기 이방성 에칭은 반응성 이온 에칭인 방법.
제1항에 있어서, 상기 컨포멀 층의 두께는 대략 5-20 nm인 방법.
콘택이 상부 층 상의 중심에 위치한 MTJ(magnetic tunneling junction) 소자의 적어도 상부 층을 형성하는 방법으로서,
(a) MTJ 소자 층 스택의 상부 층 상에 콘택의 크기와 대략 동일한 마스킹 부재를 정의하는 단계;
(b) 상기 마스킹 부재를 컨포멀 층으로 덮는 단계;
(c) 상기 컨포멀 층을 이방성 에칭하여 상기 마스킹 부재 주위에 스페이서를 형성하는 단계;
(d) 상기 MTJ 소자 층 스택의 적어도 상부 층을 상기 스페이서의 외측과 정렬하여 에칭하는 단계; 및
(e) 상기 마스킹 부재를 제거하고 그 위치에 콘택을 형성하는 단계
를 포함하는 방법.
제7항에 있어서, 상기 컨포멀 층은 질화 규소를 포함하는 방법.
제7항에 있어서, 상기 이방성 에칭은 반응성 이온 에칭인 방법.
제7항에 있어서, 상기 컨포멀 층은 두께가 대략 5-20 nm인 방법.
제7항에 있어서, 상기 MTJ 소자 층은 모두 상기 마스킹 부재의 외측과 정렬하여 에칭되는 방법.
상부 층 상에 콘택을 갖는 MTJ(magnetic tunneling junction) 소자의 적어도 상부 층을 형성하는 방법으로서,
MTJ 소자 층 스택의 상부 층 상에 마스킹 부재를 정의하는 단계;
상기 마스킹 부재를 컨포멀 층으로 덮는 단계;
상기 컨포멀 층을 이방성 에칭하여 상기 마스킹 부재 주위에 스페이서를 형성하는 단계;
상기 MTJ 소자 층 스택의 적어도 상부 층을 상기 스페이서의 외측과 정렬하여 에칭하는 단계;
상기 마스킹 부재 및 스페이서의 상부 면에 대해 평탄화된 산화물을 형성하는 단계;
상기 스페이서를 제거하는 단계;
금속을 퇴적하는 단계; 및
상기 금속으로부터 하드 마스크 주위에 콘택을 형성하는 단계
를 포함하는 방법.
제12항에 있어서, 상기 금속을 연마하여 상기 콘택을 형성하는 방법.
제12항에 있어서, 상기 컨포멀 층은 두께가 대략 5-20 nm인 방법.
제12항에 있어서, 상기 MTJ 소자 층은 모두 상기 마스킹 부재의 외측과 정렬하여 에칭되는 방법.
MTJ 소자 어레이의 제조 방법으로서,
(a) MTJ 소자 층들에서 이격된 가늘고 긴 라인들을 에칭하는 단계;
(b) 상기 가늘고 긴 라인들에 직교하는 이격된 가늘고 긴 마스킹 부재들을 정의하는 단계;
(c) 상기 마스킹 부재들의 측부들 상에 제1 스페이서들을 형성하는 단계;
(d) 상기 MTJ 소자 층들의 가늘고 긴 라인들을 상기 직교하는 마스킹 부재들의 측부들 상의 제1 스페이서들과 정렬하여 에칭하는 단계; 및
(e) 상기 마스킹 부재를 어레이 라인들로 대체하는 단계
를 포함하는 방법.
제16항에 있어서, 단계 (a)에서 에칭된 상기 가늘고 긴 라인들의 에지들을 따라 보호 스페이서들을 형성하는 단계를 포함하는 방법.
제16항에 있어서, 단계 (d)로부터 얻어진 MTJ 소자들의 노출된 에지들을 따라 보호 스페이서들을 형성하는 단계를 포함하는 방법.
제16항에 있어서, 단계 (a)에서 에칭된 상기 가늘고 긴 라인들 위에 절연 층을 형성하는 단계 및 상기 절연 층을 평탄화하는 단계를 포함하는 방법.
제16항에 있어서, 상기 제1 스페이서들은 질화 규소를 포함하는 방법.
MTJ 소자의 상부 층 상의 콘택으로서,
MTJ 소자의 상부 층 상에 배치된 금속 콘택을 포함하고, 상기 콘택은 상기 상부 층의 형태와 무관하게 상기 상부 층의 모든 에지로부터 일정한 거리만큼 균일하게 배치되는 콘택.
제21항에 있어서, 상기 상부 층의 형태는 타원형인 구조.
제21항에 있어서, 상기 상부 층의 에지들과 상기 콘택 사이의 상기 상부 층 상에 배치된 상기 콘택 주위에 스페이서를 포함하는 구조.
제21항에 있어서, 상기 일정한 거리는 5-20 nm 범위인 구조.
제24항에 있어서, 상기 상부 층은 상기 MTJ 소자의 자유 층인 구조.
MTJ 소자의 상부 층 상의 콘택으로서,
일반적으로 균일한 폭의 환형을 갖는, MTJ 소자의 상부 층 상에 배치된 금속 콘택을 포함하고, 상기 콘택은 상기 상부 층의 에지들과 정렬되는 콘택.
제26항에 있어서, 상기 상부 층의 에지들은 일반적으로 타원형을 정의하는 구조.
제27항에 있어서, 상기 콘택의 폭은 5-20 nm 사이인 구조.