CN102714053A - 控制施加到磁性隧道结的电流的方向的系统和方法 - Google Patents
控制施加到磁性隧道结的电流的方向的系统和方法 Download PDFInfo
- Publication number
- CN102714053A CN102714053A CN2011800061245A CN201180006124A CN102714053A CN 102714053 A CN102714053 A CN 102714053A CN 2011800061245 A CN2011800061245 A CN 2011800061245A CN 201180006124 A CN201180006124 A CN 201180006124A CN 102714053 A CN102714053 A CN 102714053A
- Authority
- CN
- China
- Prior art keywords
- path
- mtj
- current
- coupled
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000003860 storage Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 37
- 238000013461 design Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000009434 installation Methods 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 230000000704 physical effect Effects 0.000 claims description 4
- 238000009987 spinning Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 239000012190 activator Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明揭示一种控制施加到磁性隧道结(139)的电流的方向的系统及方法。在一特定实施例中，一种设备包含磁性隧道结MTJ存储元件及读出放大器(102)。所述读出放大器耦合到第一路径(114)及第二路径(116)。所述第一路径包括第一电流方向选择晶体管(118)，且所述第二路径包括第二电流方向选择晶体管(120)。所述第一路径耦合到所述MTJ存储元件的位线(140)，且所述第二路径耦合到所述MTJ存储元件的源极线(142)。
Description
技术领域
本发明大体上涉及控制施加到磁性隧道结的电流的方向。
背景技术
技术的进步已产生较小且较强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包括无线计算装置，例如，便携式无线电话、个人数字助理(PDA)及寻呼装置，其体积小、重量轻且易于由用户携带。更具体来说，便携式无线电话(例如，蜂窝式电话及因特网协议(IP)电话)可经由无线网络而传达语音及数据包。另外，许多此些无线电话包括并入其中的其它类型的装置。举例来说，无线电话也可包括数字静态相机、数字摄像机、数字记录器及音频文件播放器。又，此些无线电话可处理可执行指令，包括软件应用程序，例如，可用以接入因特网的网络浏览器应用程序。因此，这些无线电话可包括显著计算能力。
磁性隧道结(MTJ)可由计算装置用作存储器装置(例如，磁阻式随机存取存储器(MRAM)或自旋力矩转移MRAM(STT-MRAM))的部分。在MTJ中，隧穿障壁(例如，薄MgO膜)插入于两个磁性层之间，其中一个磁性层为具有固定磁化的钉扎层(pinnedlayer)，且另一磁性层为具有可旋转的磁化方向的自由层。归因于隧道磁阻(TMR)效应，MTJ的电阻对应于所述两个层的磁化对准(即，平行状态及反平行状态)而改变。所述两个状态中的每一者的电阻值可用以对应于数据值(例如，逻辑值“1”或“0”)。
在STT-MRAM中，当流动通过MTJ的电流增加到超出在反平行化方向上的阈值时，MTJ被置于反平行状态下。相反地，当电流增加到超出在平行化方向上的阈值时，MTJ被置于平行状态下。可基于流动通过MTJ的读取电流来确定MTJ的状态，所述读取电流足够大以确定MTJ的电阻状态，但足够小以不能导致MTJ改变状态。在读取操作中，当读取电流超过读取干扰阈值且执行到MTJ的写入时，可发生读取干扰。举例来说，在反平行化方向上流动的读取电流可将MTJ的状态从平行状态改变到反平行状态，且在平行化方向上流动的读取电流可将MTJ的状态从反平行状态改变到平行状态。
MTJ中的读取干扰的概率部分地取决于读取电流的方向及MTJ的配置。MTJ的配置可包括已被热调整的MTJ的状态。举例来说，在包括具有被热调整以促进平行到反平行切换的平行状态的MTJ的电路中，平行化读取电流相比于反平行化读取电流可导致较少读取干扰。在另一MTJ电路配置(其中MTJ的热稳定性已被调整以促进反平行到平行切换)中，反平行化读取电流相比于平行化读取电流可导致较少读取干扰。
发明内容
在一特定实施例中，揭示一种电路，所述电路可使用平行化读取电流或反平行化读取电流来读取MTJ存储元件。所述电路可在平行化方向或反平行化方向上选择性地读取所述MTJ存储元件。所述电路可使读出放大器能够选择可具有在MTJ的读取操作期间产生读取干扰的较低概率的读取电流方向。
在一特定实施例中，一种设备包含磁性隧道结(MTJ)存储元件及读出放大器。所述读出放大器耦合到第一路径、第二路径及参考电路。所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管。所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线。
在一特定实施例中，揭示一种控制待施加到存储器装置的MTJ单元的电流的方向的方法。所述方法包括在读取操作期间在第一电流路径中激活耦合到所述MTJ单元的开关。在激活所述开关后，电流随即在选定方向上流动通过所述MTJ单元。
通过所述所揭示实施例中的至少一者提供的一个特定优点是读出放大器选择降低针对特定MTJ的读取干扰的概率的读取电流的方向的能力。
在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，所述整个申请案包括以下章节：附图说明、具体实施方式及权利要求书。
附图说明
图1为控制待施加到磁性隧道结(MTJ)的读取电流的方向的电路的特定说明性实施例的图解；
图2为可与图1的电路一起使用的路径选择电路的图解；
图3为控制待施加到磁性隧道结的读取电流的方向的电路的第二说明性实施例的图解；
图4为控制待施加到磁性隧道结的读取电流的方向的电路的第三说明性实施例的图解；
图5为控制待施加到磁性隧道结的电流的方向的方法的特定说明性实施例的流程图；
图6为无线通信装置的特定实施例的框图，所述无线通信装置包括控制待施加到磁性隧道结的读取电流的方向的电路；及
图7为说明供与一装置一起使用的制造过程的数据流程图，所述装置包括控制待施加到磁性隧道结的读取电流的方向的电路。
具体实施方式
参看图1，揭示控制待施加到磁性隧道结(MTJ)的读取电流的方向的电路的特定说明性实施例，且将所述电路大体上表示为100。电路100包括耦合到第一节点148及第二节点150的读出放大器102。第一节点148使读出放大器102能够基于通过MTJ单元139的MTJ存储元件108的电流来感测数据输入(data_in)电压。第二节点150使读出放大器102能够感测由参考电路104产生的参考输入(ref_in)电压。
在一特定实施例中，第二节点150处的ref_in电压为对应于如下电压的参考数据值：所述电压小于与MTJ存储元件108相关联的逻辑1值且大于与MTJ存储元件108相关联的逻辑0值。举例来说，ref_in电压可实质上处于高数据电压与低数据电压之间的中点。读出放大器102经配置以比较数据输入(data_in)电压与参考电压(ref_in)，以确定MTJ存储元件108的状态及基于所述比较来产生输出160。举例来说，响应于data_in电压大于ref_in电压的确定，读出放大器102的输出160可指示出MTJ存储元件108处于反平行状态下，反平行状态可对应于逻辑状态“1”。响应于确定出data_in电压小于ref_in电压，输出160可指示出MTJ存储元件108处于平行状态下，平行状态可对应于逻辑状态“0”。
在一特定实施例中，第一节点148耦合到负载装置，例如，p沟道金属氧化物半导体(PMOS)场效应晶体管负载装置110。PMOS负载装置110经由第一路径114及第二路径116中的一者而耦合到MTJ存储元件108。第一节点148处的data_in电压可为由PMOS负载装置110响应于MTJ存储元件108的电阻值所产生的电压。
PMOS负载装置110还耦合到箝位晶体管112。箝位晶体管112可经配置以限制传递到MTJ存储元件108的电流及电压。开关106耦合到箝位晶体管112。开关106包括第一电流方向选择晶体管118及第二电流方向选择晶体管120。第一电流方向选择晶体管118为第一路径114的包括第一读取选择晶体管126的部分，第一读取选择晶体管126经由位线(BL)140而耦合到磁性隧道结(MTJ)存储元件108。第二电流方向选择晶体管120为第二路径116的包括第二读取选择晶体管128的部分，第二读取选择晶体管128经由源极线(SL)142而耦合到MTJ存储元件108。在一特定实施例中，第一读取选择晶体管126及第二读取选择晶体管128两者响应于共同栅极信号130。开关106可经配置以经由第一路径114及第二路径116中的一者而将PMOS负载装置110连接到MTJ存储元件108。
在一特定实施例中，开关106经配置以基于选择信号来控制通过MTJ存储元件108的电流方向。第一电流选择晶体管118及第二电流选择晶体管120可响应于所述选择信号。在一特定实施例中，选择信号为高信号或低信号。选择信号可被直接输入到第一电流方向选择晶体管118以作为第一选择信号122，且选择信号可在被输入到第二电流方向选择晶体管120之前被反转以作为第二选择信号124。
第一电流方向选择晶体管118可使得能够响应于第一选择信号122来存取第一路径114。第二电流方向选择晶体管120可使得能够响应于第二选择信号124来存取第二路径116。开关106可经配置以针对读取操作来切换流动通过MTJ存储元件108的电流的方向。举例来说，响应于高选择信号(例如，第一选择信号122)，开关106可经由BL 140将读取电流从PMOS负载装置110引导到MTJ存储元件108。低选择信号可经反转以产生第二选择信号124。响应于第二选择信号124，开关106可经由SL 142将读取电流从PMOS负载装置110引导到MTJ存储元件108。
在一特定实施例中，第一路径114包括第一预充电晶体管134。第一预充电晶体管134可响应于第一预充电信号138。第一预充电信号138可基于提供到第一电流方向选择晶体管118及第二电流方向选择晶体管120的选择信号。举例来说，高选择信号可导致第一预充电晶体管134接收第一预充电信号138。响应于接收到第一预充电信号138，第一预充电晶体管134可被启用。在一特定实施例中，当第一预充电晶体管134被启用时，第一预充电晶体管134将MTJ存储元件108连接到接地且将第一路径114中的电流引导到接地。
MTJ存储元件108耦合到BL 140及SL 142两者。MTJ存储元件108可包括多个MTJ元件，例如，自由层141、隧道层143及钉扎层146。在一特定实施例中，MTJ存储元件108的自由层141可耦合到BL 140及SL 142中的一者。MTJ存储元件108可为具有对应于逻辑“1”值的第一电阻及对应于逻辑“0”值的第二电阻的装置。举例来说，MTJ存储元件108可为电阻性存储器装置，例如，MRAM或STT-MRAM。存取晶体管144耦合到MTJ存储元件108。存取晶体管144基于表示栅极电压的信号VWL 145来选择性地允许电流流动通过MTJ存储元件108。
响应于接收到高选择信号，第一电流方向选择晶体管118可使得电流能够经由第一路径114从PMOS负载装置110流动通过MTJ存储元件108。第一预充电晶体管134可基于第一选择信号122来接收第一预充电信号138以使第一路径114能够连接到接地。
在一特定实施例中，第二路径116包括第二预充电晶体管132。第二预充电晶体管132可响应于第二预充电信号136。第二预充电信号136可基于提供到第一电流方向选择晶体管118及第二电流方向选择晶体管120的选择信号。举例来说，低选择信号可导致第二预充电晶体管132接收第二预充电信号136。响应于接收到第二预充电信号136，第二预充电晶体管132可被启用。在一特定实施例中，当第二预充电晶体管132被启用时，第二预充电晶体管132将MTJ存储元件108连接到接地且将第二路径116中的电流引导到接地。
响应于接收到低选择信号，第二电流方向选择晶体管120可使电流能够经由第二路径116而从PMOS负载装置110流动通过MTJ存储元件108。第二预充电晶体管132可基于第二选择信号124来接收第二预充电信号136，且使第二路径116能够连接到接地。在一特定实施例中，使用第二路径116来读取MTJ存储元件108可产生经反转结果以作为输出160。可通过切换读出放大器102的输入、使到MTJ存储元件108的写入数据反转或使输出160反转来调整输出160。
通过改变PMOS负载装置110与MTJ存储元件108之间的路径，读出放大器102可在平行化方向或反平行化方向上读取MTJ存储元件108。使读出放大器102能够在任一方向上读取MTJ存储元件108可使得能够选择在对MTJ存储元件108的读取操作期间降低读取干扰的概率的读取电流方向。降低读取干扰的概率可增加读出放大器102的输出160的可靠性。
参看图2，说明路径选择电路，且将所述路径选择电路大体上表示为200。路径选择电路200包括第二路径选择电路204及第一路径选择电路206。第二路径选择电路204可经配置以基于选择信号202来传输第二预充电信号236，且第一路径选择电路206可经配置以基于选择信号202来传输第一预充电信号238。
在一特定实施例中，路径选择电路200可用以将预充电信号138、136传输到图1的预充电晶体管134、132。举例来说，第二路径选择电路204可将第二预充电信号236传输到图1的第二预充电晶体管132，且第一路径选择电路206可将第一预充电信号238传输到图1的第一预充电晶体管134。
在一特定实施例中，第二路径选择电路204包括第一与非(NAND)门212，第一与非门212接收选择信号202及读取信号208。第二路径选择电路204包括接收写入信号210的第一反相器214。第一与非门212的输出及第一反相器214的输出可经耦合以作为第二与非门216的输入。第二与非门216的输出耦合到第二反相器218。第二反相器218的输出提供第二预充电信号236。
在一特定实施例中，第一与非门212及第二与非门216经配置以在并非所有输入均为高信号的情况下产生高输出。第一反相器214及第二反相器218可经配置以在输入为低的情况下产生高输出及在输入为高的情况下产生低输出。举例来说，响应于低选择信号(例如，选择信号202)及高读取信号(例如，写入信号210)，第一与非门212可产生高输出。响应于来自第一与非门212的高输出及来自第一反相器214的高输出(例如，写入信号210为低)，第二与非门216可产生低输出。第二反相器218可响应于从第二与非门216接收到低输入来产生高输出。在一特定实施例中，第二反相器218的高输出为第二预充电信号236。
在一特定实施例中，第一路径选择电路206包括第三与非门224，第三与非门224接收读取信号208及选择信号202的反信号。可通过选择信号反相器220而使选择信号202反转。第一路径选择电路206包括接收写入信号210的第三反相器226。第三与非门224的输出及第三反相器226的输出可经耦合以作为第四与非门228的输入。第四与非门228的输出耦合到第四反相器230。第四反相器230的输出可提供第一预充电信号238。
在一特定实施例中，第三与非门224及第四与非门228经配置以在并非所有输入均为高信号的情况下产生高输出。选择信号反相器220、第三反相器226及第四反相器230可经配置以在输入为低的情况下产生高输出及在输入为高的情况下产生低输出。举例来说，响应于高选择信号，第三与非门224可从选择信号反相器220接收低信号以作为输出。第三与非门224可响应于从选择信号反相器220接收到低信号及接收到高读取信号208来产生高输出。响应于来自第三与非门224的高输出及来自第三反相器226的高输出(例如，写入信号210为低)，第四与非门228可产生低输出。第四反相器230可响应于从第四与非门228接收到低输入来产生高输出。在一特定实施例中，第四反相器230的高输出为第一预充电信号238。
路径选择电路200可实施于图1的电路100中以产生预充电信号136、138。预充电信号136、138可使图1的电路100能够改变到MTJ存储元件108的电流的路径。通过改变PMOS负载装置110与MTJ存储元件108之间的路径，读出放大器102可在平行化方向或反平行化方向上读取MTJ存储元件108。使读出放大器102能够在任一方向上读取MTJ存储元件108可使得能够选择在MTJ存储元件108的读取操作期间降低读取干扰的概率的读取电流方向。降低读取干扰的概率可增加读出放大器102的输出160的可靠性。
参看图3，揭示控制通过MTJ元件的电流的方向的电路的另一实施例，且将所述电路大体上表示为300。电路300包括图1所提及的电路100的元件，其中类似元件具有相同参考数字。
响应于接收到第一选择信号122，第一电流方向选择晶体管118可使电流能够经由第一路径114而从PMOS负载装置110流动通过MTJ存储元件108。第一预充电晶体管134可基于第一选择信号122来接收第一预充电信号138，且使第一路径114能够连接到接地。
读取电流可经由箝位晶体管112、第一电流方向选择晶体管118、第一读取选择晶体管126、MTJ存储元件108、存取晶体管144及第一预充电晶体管134而流动通过从PMOS负载装置110到接地的第一路径114。在一特定实施例中，流动通过MTJ存储元件108的电流可为反平行化电流方向及平行化电流方向中的一者。举例来说，如果MTJ存储元件108的自由层耦合到BL 140，则经由第一路径114而流动通过MTJ存储元件108的电流可在平行化方向上。或者，如果MTJ存储元件108的自由层耦合到SL 142，则经由第一路径114而流动通过MTJ存储元件108的电流可在反平行化方向上。
参看图4，揭示控制通过MTJ元件的电流的方向的电路的另一实施例，且将所述电路大体上表示为400。电路400包括图1所提及的电路100的元件，其中类似元件具有相同参考数字。BL 140及SL 142耦合到存储器阵列的多个存储器单元402。流动通过MTJ存储元件108及所述多个存储器单元402中的选定单元的读取电流的方向可为反平行电流方向及平行电流方向中的一者。
响应于接收到第二选择信号124，第二电流方向选择晶体管120可使电流能够经由第二路径116而从PMOS负载装置110流动通过MTJ存储元件108。第二预充电晶体管132可基于第二选择信号124来接收第二预充电信号136，且使第二路径116能够连接到接地。
读取电流可经由箝位晶体管112、第二电流方向选择晶体管120、第二读取选择晶体管128、存取晶体管144、MTJ存储元件108及第二预充电晶体管132而流动通过从PMOS负载装置110到接地的第二路径116。在一特定实施例中，通过MTJ存储元件108的电流方向可为反平行化电流方向及平行化电流方向中的一者。举例来说，如果MTJ存储元件108的自由层耦合到BL 140，则经由第二路径116而流动通过MTJ存储元件108的电流可在反平行化方向上。或者，如果MTJ存储元件108的自由层耦合到SL 142，则经由第二路径116而流动通过MTJ存储元件108的电流可在平行化方向上。
图5为控制待施加到存储器装置的磁性隧道结单元的电流的方向的方法500的实施例的流程图。在一特定实施例中，通过图1、3、4的系统中的任一者或其任何组合来执行方法500。方法500包括在读取操作期间在第一电流路径中激活耦合到MTJ单元的开关，其中在激活开关后，电流随即在选定方向上流动通过MTJ单元(在502处)。举例来说，可在读取操作期间在第一路径114中激活耦合到MTJ存储元件108的图1、3及4的开关106。在激活开关106后，电流随即在选定方向上流动通过MTJ存储元件108。
在一特定实施例中，电流为读取电流。电流可在从MTJ单元的位线到MTJ单元的源极线的第一方向上流动通过MTJ单元。举例来说，图3的第一路径114的电流从位线140流动到源极线142。电流可在从MTJ单元的源极线到MTJ单元的位线的第二方向上流动通过MTJ单元。举例来说，图4的第二路径116的电流从源极线142流动到位线140。
在一特定实施例中，响应于激活开关而将电流方向从第一方向改变到选定方向。举例来说，激活图1的开关106可改变通过MTJ单元139的电流的方向。可由集成到电子装置中的处理器来执行激活开关。举例来说，可由图6的数字信号处理器610来激活图1的开关106。开关可包括响应于第一电流选择信号的第一电流方向选择晶体管，及响应于第二电流选择信号的第二电流方向选择晶体管。举例来说，图1的开关106可包括响应于第一电流选择信号122的第一电流方向选择晶体管118，及响应于第二电流选择信号124的第二电流方向选择晶体管120。当第一电流方向选择晶体管接收到第一电流选择信号时，电流可在第一电流方向上流动，且当第二电流方向选择晶体管接收到第二电流选择信号时，电流在第二方向上流动。举例来说，在图1中，当第一电流方向选择晶体管118接收到第一电流选择信号122时，电流可经由第一路径114在第一方向上流动，且当第二电流方向选择晶体管120接收到第二电流选择信号124时，电流可经由第二路径116在第二方向上流动。
在一特定实施例中，方法500包括感测第一电流路径的电压以检测与MTJ单元相关联的读取数据值(在504处)。举例来说，图1、3及4的读出放大器102感测第一路径114的电压以检测与MTJ存储元件108相关联的读取数据值。读出放大器可响应于MTJ单元。举例来说，图1的读出放大器102响应于MTJ单元139。
可在集成到电子装置中的处理器处执行图5的方法。举例来说，如将关于图6所描述，可由计算机或其它电子装置来激活图1的开关106。或者，或另外，所属领域的技术人员将认识到，可由现场可编程门阵列(FPGA)、专用集成电路(ASIC)、中央处理单元(CPU)、数字信号处理器(DSP)、控制器、另一硬件装置或其任何组合来实施或起始图5的方法500。
图6为无线通信装置600的实施例的框图，无线通信装置600具有控制待施加到MTJ的读取电流的方向的电路(例如，MTJ读取电流方向控制电路664)。无线通信装置600可实施为便携式无线电子装置，所述无线电子装置包括耦合到存储器632的处理器610，例如，数字信号处理器(DSP)。
在一说明性实例中，MTJ读取电流方向控制电路664包括图1到4的组件或电路中的一者或一者以上、根据图5而操作，或其任何组合。MTJ读取电流方向控制电路664可位于处理器610处或可为单独装置。虽然MTJ读取电流方向控制电路664被说明为与数字信号处理器610集成，但在其它实施例中，MTJ读取电流方向控制电路664可位于数字信号处理器610外部。
在一特定实施例中，显示器控制器626耦合到处理器610及显示装置628。编码器/解码器(CODEC)634也可耦合到处理器610。扬声器636及麦克风638可耦合到CODEC634。无线控制器640可耦合到处理器610及无线天线642。读取电流方向控制电路664耦合到无线控制器640、CODEC 634及显示器控制器626。在一特定实施例中，读取电流方向控制电路664经配置以存储关于显示器控制器626、CODEC 634及无线控制器640的数据。
存储器632包括软件634，例如，可由处理器610执行的指令。存储器632可包括存储可由处理器(例如，处理器610)执行的指令(例如，软件634)的计算机可读媒体。举例来说，软件634可包括可由计算机执行以在读取操作期间于MTJ读取电流方向控制电路664内的第一电流路径中激活耦合到MTJ单元的开关(例如，图1的开关106)的指令。在激活开关后，电流随即在选定方向上流动通过MTJ单元。读出放大器(例如，图1的读出放大器102)经配置以感测第一电流路径的电压以检测与MTJ单元相关联的读取数据值。
在一特定实施例中，信号处理器610、显示器控制器626、存储器632、CODEC 634及无线控制器640包括于系统级封装(system-in-package)或芯片上系统装置622中。在一特定实施例中，输入装置630及电源644耦合到芯片上系统装置622。此外，在一特定实施例中，如图6所说明，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642及电源644位于芯片上系统装置622外部。然而，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642及电源644中的每一者可耦合到芯片上系统装置622的组件，例如，接口或控制器。
前文所揭示的装置及功能性可经设计及配置为存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER，等等)。可将一些或所有此些文件提供到基于此些文件来制作装置的制作处置者。所得产品包括半导体晶片，半导体晶片接着被切割为半导体裸片且被封装为半导体芯片。接着将所述芯片用于上文所描述的装置中。
图7描绘电子装置制造过程700的特定说明性实施例。在制造过程700处(例如，在研究计算机706处)接收物理装置信息702。物理装置信息702可包括表示半导体装置(例如，图1的电路100、图2的路径选择电路200、图3的电路300、图4的电路400或其任何组合)的至少一个物理性质的设计信息。举例来说，物理装置信息702可包括物理参数、材料特性，及经由耦合到研究计算机706的用户接口704而键入的结构信息。研究计算机706包括耦合到计算机可读媒体(例如，存储器710)的处理器708(例如，一个或一个以上处理核心)。存储器710可存储计算机可读指令，所述计算机可读指令可执行以导致处理器708变换物理装置信息702以遵循文件格式及产生库文件712。
在一特定实施例中，库文件712包括至少一个数据文件，所述至少一个数据文件包括经变换设计信息。举例来说，库文件712可包括半导体装置的库，所述半导体装置包括：包括图1的电路100的装置；包括图3的电路300的装置；包括图4的电路400的装置；或其任何组合，所述库经提供以与电子设计自动化(EDA)工具720一起使用。
可在设计计算机714处结合EDA工具720来使用库文件712，设计计算机714包括耦合到存储器718的处理器716，例如，一个或一个以上处理核心。EDA工具720可作为处理器可执行指令而存储于存储器718处以使设计计算机714的用户能够设计库文件712的电路，所述电路包括：包括图1的电路100的装置；包括图3的电路300的装置；包括图4的电路400的装置；或其任何组合。举例来说，设计计算机714的用户可经由耦合到设计计算机714的用户接口724而键入电路设计信息722。电路设计信息722可包括表示半导体装置(例如，包括图1的电路100的装置、包括图3的电路300的装置、包括图4的电路400的装置，或其任何组合)的至少一个物理性质的设计信息。为了说明，电路设计性质可包括特定电路及与电路设计中的其它元件的关系的识别、定位信息、特征尺寸信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机714可经配置以变换设计信息(包括电路设计信息722)以遵循文件格式。为了说明，文件构形可包括表示平面几何形状、文本标记及关于阶层式格式(例如，图形数据系统(GDSII)文件格式)中的电路布局的其它信息的数据库二进制文件格式。除了其它电路或信息以外，设计计算机714可经配置以产生包括经变换设计信息的数据文件，例如，包括描述以下各者的信息的GDSII文件726：图1的电路100；包括图3的电路300的装置；包括图4的电路400的装置；或其任何组合。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述SOC包括图1的电路且还包括在SOC内的额外电子电路及组件。
可在制作过程728处接收GDSII文件726以根据GDSII文件726中的经变换信息来制造图1的电路100、包括图3的电路300的装置、包括图4的电路400的装置，或其任何组合。举例来说，装置制造过程可包括将GDSII文件726提供到掩模制造商730以产生被说明为代表性掩模732的一个或一个以上掩模，例如，待与光刻处理一起使用的掩模。可在制作过程期间使用掩模732以产生一个或一个以上晶片734，可测试所述一个或一个以上晶片734且将所述一个或一个以上晶片734分离为裸片，例如，代表性裸片736。裸片736包括电路，所述电路包括：包括图1的电路100的装置；包括图3的电路300的装置；包括图4的电路400的装置；或其任何组合。
可将裸片736提供到封装过程738，在封装过程738中，将裸片736并入代表性封装740中。举例来说，封装740可包括单一裸片736或多个裸片，例如，系统级封装(SiP)布置。封装740可经配置以符合一个或一个以上标准或规格，例如，电子装置工程联合委员会(Joint Electron Device Engineering Council，JEDEC)标准。
可将关于封装740的信息分配给各产品设计者，例如，经由存储于计算机746处的组件库。计算机746可包括耦合到存储器750的处理器748，例如，一个或一个以上处理核心。印刷电路板(PCB)工具可作为处理器可执行指令而存储于存储器750处以处理经由用户接口744而从计算机746的用户接收的PCB设计信息742。PCB设计信息742可包括电路板上的经封装半导体装置的物理定位信息，所述经封装半导体装置对应于封装740，封装740包括图1的电路100、包括图3的电路300的装置、包括图4的电路400的装置，或其任何组合。
计算机746可经配置以变换PCB设计信息742以产生数据文件(例如，具有包括电路板上的经封装半导体装置的物理定位信息的数据的GERBER文件752)，以及电连接的布局(例如，迹线及通孔)，其中所述经封装半导体装置对应于封装740，封装740包括图1的电路100、包括图3的电路300的装置、包括图4的电路400的装置，或其任何组合。在其它实施例中，通过经变换PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
可在板组装过程754处接收GERBER文件752且使用GERBER文件752以产生根据存储于GERBER文件752内的设计信息所制造的PCB，例如，代表性PCB 756。举例来说，可将GERBER文件752上载到一个或一个以上机器以执行PCB生产过程的各种步骤。PCB 756可被填入有包括封装740的电子组件以形成代表性印刷电路组合件(PCA)758。
可在产品制造过程760处接收PCA 758且将PCA 758集成到一个或一个以上电子装置(例如，第一代表性电子装置762及第二代表性电子装置764)中。作为一说明性非限制性实例，第一代表性电子装置762、第二代表性电子装置764或此两者可选自以下各者的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机，至少一个可控制能量消耗模块集成到所述第一代表性电子装置762、第二代表性电子装置764或此两者中。作为另一说明性非限制性实例，电子装置762及764中的一者或一者以上可为远程单元，例如，移动电话、手持型个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、具备全球定位系统(GPS)功能的装置、导航装置、固定位置数据单元(例如，仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图7说明根据本发明的教示的远程单元，但本发明不限于这些示范性说明单元。本发明的实施例可合适地用于包括有源集成电路(包括存储器及芯片上电路)的任何装置中。
如在说明性过程700中所描述，可制作包括图1的电路100的装置、包括图3的电路300的装置、包括图4的电路400的装置或其任何组合，处理包括图1的电路100的装置、包括图3的电路300的装置、包括图4的电路400的装置或其任何组合，且将包括图1的电路100的装置、包括图3的电路300的装置、包括图4的电路400的装置或其任何组合并入电子装置中。关于图1到4所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处(例如，在库文件712、GDSII文件726及GERBER文件752内)，以及存储于研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各种阶段处(例如，在板组装过程754处)所使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入一个或一个以上其它物理实施例(例如，掩模732、裸片736、封装740、PCA 758、例如原型电路或装置(未图示)的其它产品，或其任何组合)中。虽然描绘从物理装置设计到最终产品的各种代表性生产阶段，但在其它实施例中，可使用较少阶段或可包括额外阶段。类似地，可通过单一实体来执行过程700，或通过执行过程700的各种阶段的一个或一个以上实体来执行过程700。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、由处理单元执行的计算机软件或此两者的组合。上文已大体上在功能性方面描述各种说明性组件、块、配置、模块、电路及步骤。此功能性是实施为硬件还是可执行处理指令取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可在每一特定应用的情况下以不同方式实施所描述的功能性，但此些实施方案决策不应被解释为会导致脱离本发明的范围。
软件模块可驻留于随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、自旋力矩转移MRAM(STT-MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示的实施例的先前描述以使所属领域的技术人员能够制造或使用所揭示的实施例。在不脱离本发明的范围的情况下，对此些实施例的各种修改对于所属领域的技术人员将是容易显而易见的，且可将本文中所定义的原理应用于其它实施例。因此，本发明既定不限于本文中所展示的实施例，而应被赋予可与通过所附权利要求书界定的原理及新颖特征一致的最宽范围。
Claims (42)
1.一种设备，其包含：
磁性隧道结MTJ存储元件；
读出放大器，其耦合到第一路径、第二路径及参考电路；
其中所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管；且
其中所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线。
2.根据权利要求1所述的设备，其中所述MTJ存储元件包括多个MTJ元件。
3.根据权利要求1所述的设备，其中读取操作期间的电流的方向是基于施加到所述第一电流方向选择晶体管及所述第二电流方向选择晶体管的选择信号来选择。
4.根据权利要求3所述的设备，其中所述位线与所述源极线之间的所述电流的所述方向是可选择的。
5.根据权利要求3所述的设备，其中所述第一电流方向选择晶体管使所述电流能够响应于第一选择信号而流动通过所述第一路径，且所述第二电流方向选择晶体管使所述电流能够响应于第二选择信号而流动通过所述第二路径。
6.根据权利要求5所述的设备，其中当选择所述第一路径时，所述电流流动通过第一预充电晶体管，且当选择所述第二路径时，所述电流流动通过第二预充电晶体管。
7.根据权利要求6所述的设备，其中所述第一预充电晶体管响应于第一预充电信号，且所述第二预充电晶体管响应于第二预充电信号。
8.根据权利要求7所述的设备，其进一步包含p沟道金属氧化物半导体PMOS晶体管。
9.根据权利要求3所述的设备，其中所述电流的所述方向为平行化电流方向。
10.根据权利要求3所述的设备，其中所述电流的所述方向为反平行化电流方向。
11.根据权利要求1所述的设备，其中所述MTJ存储元件包含耦合到所述位线及所述源极线中的一者的自由层。
12.根据权利要求1所述的设备，其中所述MTJ存储元件包含磁阻式随机存取存储器MRAM电路或自旋力矩转移MRAM STT-MRAM电路。
13.根据权利要求1所述的设备，其中所述位线及所述源极线耦合到存储器阵列的多个存储器单元。
14.根据权利要求1所述的设备，其集成于至少一个半导体裸片中。
15.根据权利要求1所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述读出放大器集成到所述装置中。
16.一种控制待施加到存储器装置的磁性隧道结MTJ单元的电流的方向的方法，所述方法包含：
在读取操作期间在第一电流路径中激活耦合到所述MTJ单元的开关，其中在激活所述开关后，电流随即在选定方向上流动通过所述MTJ单元。
17.根据权利要求16所述的方法，其进一步包含感测所述第一电流路径的电压以检测与所述MTJ单元相关联的读取数据值。
18.根据权利要求16所述的方法，其中由读出放大器来感测所述第一电流路径的所述电压。
19.根据权利要求18所述的方法，其中所述读出放大器响应于所述MTJ单元。
20.根据权利要求16所述的方法，其中所述电流为读取电流。
21.根据权利要求16所述的方法，其中所述电流在从所述MTJ单元的位线到所述MTJ单元的源极线的第一方向上流动通过所述MTJ单元，且其中所述第一方向为所述选定方向。
22.根据权利要求16所述的方法，其中所述电流在从所述MTJ单元的源极线到所述MTJ单元的位线的第二方向上流动通过所述MTJ单元，且其中所述第二方向为所述选定方向。
23.根据权利要求16所述的方法，其中响应于激活所述开关而将所述电流的所述方向从第一方向改变到所述选定方向。
24.根据权利要求23所述的方法，其中所述开关包括第一电流方向选择晶体管及第二电流方向选择晶体管。
25.根据权利要求24所述的方法，其中当所述第一电流方向选择晶体管接收到第一电流方向选择信号时，所述电流在所述第一电流方向上流动，且当所述第二电流方向选择晶体管接收到第二电流选择信号时，所述电流在所述第二电流方向上流动。
26.根据权利要求16所述的方法，其中由集成到电子装置中的处理器来执行激活所述开关。
27.一种设备，其包含：
用于在读取操作期间控制MTJ单元的读取电流的方向的装置；及
用于在所述读取操作期间感测电压以检测与所述MTJ单元相关联的读取数据值的装置。
28.根据权利要求27所述的设备，其集成于至少一个半导体裸片中。
29.根据权利要求27所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述MTJ单元集成到所述装置中。
30.一种方法，其包含：
第一步骤，其用于在读取操作期间在第一电流路径中激活耦合到MTJ单元的开关，其中在激活所述开关后，电流随即在选定方向上流动通过所述MTJ单元；及
第二步骤，其用于感测所述第一电流路径的电压以检测与所述MTJ单元相关联的读取数据值。
31.根据权利要求30所述的方法，其中由集成到电子装置中的处理器来执行所述第一步骤及所述第二步骤。
32.一种存储可由计算机执行的指令的计算机可读媒体，所述指令包含：
可由所述计算机执行以在读取操作期间在第一电流路径中激活耦合到MTJ单元的开关的指令，其中在激活所述开关后，电流随即在选定方向上流动通过所述MTJ单元；且
其中读出放大器经配置以感测所述第一电流路径的电压以检测与所述MTJ单元相关联的读取数据值。
33.根据权利要求32所述的计算机可读媒体，其中所述指令可由集成于装置中的处理器执行，所述装置选自由以下各者组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及所述计算机。
34.一种方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置包括电路，所述电路包含：
磁性隧道结MTJ存储元件；
读出放大器，其耦合到第一路径、第二路径及参考电路；
其中所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管；且
其中所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线；
变换所述设计信息以遵循文件格式；及
产生包括所述经变换设计信息的数据文件。
35.根据权利要求34所述的方法，其中所述数据文件包括GDSII格式。
36.一种方法，其包含：
接收包括对应于半导体装置的设计信息的数据文件；及
根据所述设计信息来制作所述半导体装置，其中所述半导体装置包括：
磁性隧道结MTJ存储元件；
读出放大器，其耦合到第一路径、第二路径及参考电路；
其中所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管；且
其中所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线。
37.根据权利要求36所述的方法，其中所述数据文件具有GDSII格式。
38.一种方法，其包含：
接收包括电路板上的经封装半导体装置的物理定位信息的设计信息，所述经封装半导体装置包括半导体结构，所述半导体结构包含：
磁性隧道结MTJ存储元件；
读出放大器，其耦合到第一路径及第二路径；
其中所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管；且
其中所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线；及
变换所述设计信息以产生数据文件。
39.根据权利要求38所述的方法，其中所述数据文件具有GERBER格式。
40.一种方法，其包含：
接收包括设计信息的数据文件，所述设计信息包括电路板上的经封装半导体装置的物理定位信息；及
根据所述设计信息来制造经配置以接纳所述经封装半导体装置的所述电路板，其中所述经封装半导体装置包含：
磁性隧道结MTJ存储元件；
读出放大器，其耦合到第一路径及第二路径；
其中所述第一路径包括第一电流方向选择晶体管，且所述第二路径包括第二电流方向选择晶体管；且
其中所述第一路径耦合到所述MTJ存储元件的位线，且所述第二路径耦合到所述MTJ存储元件的源极线。
41.根据权利要求40所述的方法，其中所述数据文件具有GERBER格式。
42.根据权利要求40所述的方法，其进一步包含将所述电路板集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/687,310 | 2010-01-14 | ||
| US12/687,310 US8208291B2 (en) | 2010-01-14 | 2010-01-14 | System and method to control a direction of a current applied to a magnetic tunnel junction |
| PCT/US2011/021380 WO2011088378A1 (en) | 2010-01-14 | 2011-01-14 | System and method to control a direction of a current applied to a magnetic tunnel junction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102714053A true CN102714053A (zh) | 2012-10-03 |
| CN102714053B CN102714053B (zh) | 2015-05-27 |
Family
ID=44258407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180006124.5A Active CN102714053B (zh) | 2010-01-14 | 2011-01-14 | 控制施加到磁性隧道结的电流的方向的系统和方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8208291B2 (zh) |
| EP (1) | EP2524375B1 (zh) |
| JP (1) | JP5490259B2 (zh) |
| KR (2) | KR101424669B1 (zh) |
| CN (1) | CN102714053B (zh) |
| TW (1) | TW201203240A (zh) |
| WO (1) | WO2011088378A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960685A (zh) * | 2016-01-11 | 2017-07-18 | 华邦电子股份有限公司 | 电阻式随机存取内存 |
| CN109561598A (zh) * | 2018-12-19 | 2019-04-02 | 森大（深圳）技术有限公司 | 面向pcb板的打印控制方法、装置及存储介质 |
| CN110277122A (zh) * | 2018-03-16 | 2019-09-24 | 台湾积体电路制造股份有限公司 | 存储器件及其感测放大器和读取方法 |
| CN110462416A (zh) * | 2017-03-30 | 2019-11-15 | 高通股份有限公司 | 采用具有不同磁场灵敏度的隧道磁阻(tmr)器件以提高检测灵敏度的tmr传感器 |
| US11348638B2 (en) | 2018-03-16 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier with precharge |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8570797B2 (en) | 2011-02-25 | 2013-10-29 | Qualcomm Incorporated | Magnetic random access memory (MRAM) read with reduced disturb failure |
| KR20130093394A (ko) | 2012-02-14 | 2013-08-22 | 삼성전자주식회사 | 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 |
| US9478283B2 (en) * | 2012-11-20 | 2016-10-25 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor storage device having improved reading and writing speed characteristics |
| WO2015129056A1 (en) * | 2014-02-28 | 2015-09-03 | Keisuke Nakatsuka | Magnetoresistive memory device |
| KR102570472B1 (ko) * | 2017-01-10 | 2023-08-25 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US11049538B2 (en) | 2019-01-17 | 2021-06-29 | Western Digital Technologies, Inc. | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
| US10788547B2 (en) | 2019-01-17 | 2020-09-29 | Sandisk Technologies Llc | Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof |
| CN113129953B (zh) * | 2019-12-30 | 2023-09-22 | 上海磁宇信息科技有限公司 | 磁性随机存储器的读电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070091671A1 (en) * | 2005-10-19 | 2007-04-26 | Renesas Technology Corp. | Nonvolatile memory device with write error suppressed in reading data |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6034887A (en) | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
| JP4656720B2 (ja) * | 2000-09-25 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| WO2004049345A2 (en) | 2002-11-28 | 2004-06-10 | Koninklijke Philips Electronics N.V. | Magnetic memory architecture with shared current line |
| US7123530B2 (en) * | 2003-10-09 | 2006-10-17 | Micron Technology, Inc. | AC sensing for a resistive memory |
| JP2006344258A (ja) * | 2005-06-07 | 2006-12-21 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| JP2009230798A (ja) * | 2008-03-21 | 2009-10-08 | Toshiba Corp | 磁気記憶装置 |
| JP4825838B2 (ja) | 2008-03-31 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
-
2010
- 2010-01-14 US US12/687,310 patent/US8208291B2/en active Active
-
2011
- 2011-01-14 TW TW100101559A patent/TW201203240A/zh unknown
- 2011-01-14 KR KR1020137029988A patent/KR101424669B1/ko active IP Right Grant
- 2011-01-14 WO PCT/US2011/021380 patent/WO2011088378A1/en active Application Filing
- 2011-01-14 CN CN201180006124.5A patent/CN102714053B/zh active Active
- 2011-01-14 EP EP11702314.3A patent/EP2524375B1/en active Active
- 2011-01-14 KR KR1020127021385A patent/KR101425121B1/ko active IP Right Grant
- 2011-01-14 JP JP2012549133A patent/JP5490259B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070091671A1 (en) * | 2005-10-19 | 2007-04-26 | Renesas Technology Corp. | Nonvolatile memory device with write error suppressed in reading data |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960685A (zh) * | 2016-01-11 | 2017-07-18 | 华邦电子股份有限公司 | 电阻式随机存取内存 |
| CN110462416A (zh) * | 2017-03-30 | 2019-11-15 | 高通股份有限公司 | 采用具有不同磁场灵敏度的隧道磁阻(tmr)器件以提高检测灵敏度的tmr传感器 |
| CN110462416B (zh) * | 2017-03-30 | 2022-05-24 | 高通股份有限公司 | 采用具有不同磁场灵敏度的隧道磁阻(tmr)器件以提高检测灵敏度的tmr传感器 |
| CN110277122A (zh) * | 2018-03-16 | 2019-09-24 | 台湾积体电路制造股份有限公司 | 存储器件及其感测放大器和读取方法 |
| CN110277122B (zh) * | 2018-03-16 | 2021-06-08 | 台湾积体电路制造股份有限公司 | 存储器件及其感测放大器和读取方法 |
| US11348638B2 (en) | 2018-03-16 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier with precharge |
| US11837287B2 (en) | 2018-03-16 | 2023-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory sense amplifier with precharge |
| CN109561598A (zh) * | 2018-12-19 | 2019-04-02 | 森大（深圳）技术有限公司 | 面向pcb板的打印控制方法、装置及存储介质 |
| CN109561598B (zh) * | 2018-12-19 | 2020-09-08 | 深圳市汉森软件有限公司 | 面向pcb板的打印控制方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5490259B2 (ja) | 2014-05-14 |
| CN102714053B (zh) | 2015-05-27 |
| KR20120130096A (ko) | 2012-11-28 |
| JP2013517588A (ja) | 2013-05-16 |
| US20110170338A1 (en) | 2011-07-14 |
| TW201203240A (en) | 2012-01-16 |
| US8208291B2 (en) | 2012-06-26 |
| KR101424669B1 (ko) | 2014-08-01 |
| EP2524375B1 (en) | 2016-05-25 |
| EP2524375A1 (en) | 2012-11-21 |
| KR20130139368A (ko) | 2013-12-20 |
| KR101425121B1 (ko) | 2014-07-31 |
| WO2011088378A1 (en) | 2011-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102714053B (zh) | 控制施加到磁性隧道结的电流的方向的系统和方法 | |
| CN103124998B (zh) | 具有双二极管存取装置的基于电阻的存储器 | |
| CN102822897B (zh) | 多指令流存储器系统 | |
| US8446753B2 (en) | Reference cell write operations at a memory | |
| US20130028010A1 (en) | Fast MTJ Switching Write Circuit For MRAM Array | |
| JP6199286B2 (ja) | 検知回路 | |
| CN105518788A (zh) | 用于提供参考单元的系统和方法 | |
| KR101424663B1 (ko) | 로컬 전류 싱크를 갖는 메모리 디바이스 | |
| CN102016749A (zh) | 时钟门控系统和方法 | |
| JP5808858B2 (ja) | 検知回路 | |
| US9196341B2 (en) | Memory device having a local current sink |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |