CN105518788A - 用于提供参考单元的系统和方法 - Google Patents

用于提供参考单元的系统和方法 Download PDF

Info

Publication number
CN105518788A
CN105518788A CN201480049284.1A CN201480049284A CN105518788A CN 105518788 A CN105518788 A CN 105518788A CN 201480049284 A CN201480049284 A CN 201480049284A CN 105518788 A CN105518788 A CN 105518788A
Authority
CN
China
Prior art keywords
mtj
cell
data
mtj cell
reference unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480049284.1A
Other languages
English (en)
Other versions
CN105518788B (zh
Inventor
T·金
J·P·金
S·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105518788A publication Critical patent/CN105518788A/zh
Application granted granted Critical
Publication of CN105518788B publication Critical patent/CN105518788B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元。这四个MTJ单元中的每一个MTJ单元耦合至不同的字线。这四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管。每个特定MTJ单元的单个晶体管被配置成实现对该特定MTJ单元的MTJ元件的读取访问。

Description

用于提供参考单元的系统和方法
相关申请的交叉引用
本申请要求共同拥有的于2013年9月9日提交的美国非临时专利申请No.14/021,674的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及参考单元。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
许多便携式个人计算设备还包括实现数据存储的存储器设备，诸如磁阻随机存取存储器(MRAM)设备。MRAM设备是使用多个磁性存储元件来存储数据的存储器设备。磁性存储元件的一示例是磁性隧道结(MTJ)元件。自旋转移矩(STT)MTJ元件可以通过使用电流来将MTJ元件的自由磁性层的磁矩的取向相对于该MTJ元件的固定磁性层对齐来存储数据。例如，当自由磁性层与固定磁性层具有相同取向时，MTJ元件可以处于平行状态并且可具有第一电阻值(Rp)。第一电阻值可以表示特定逻辑状态(例如，逻辑0)。当自由磁性层具有不同于固定磁性层的取向时，MTJ元件可以处于反平行状态并且具有第二电阻值(Rap)。第二电阻值可以表示另一特定逻辑状态(例如，逻辑1)。当MTJ元件被读取时，第一电阻值可对应于指示特定逻辑状态的第一电压值，并且第二电阻值可以对应于指示另一逻辑状态的第二电压值。
为了读取存储在MRAM中的逻辑状态，MRAM的特定MTJ元件可以经由字线被选择，并且电流可以被生成以通过该特定MTJ元件。可以使用感测放大器电路来将通过该特定MTJ元件的电流与参考电流作比较以确定存储着的逻辑状态。替换地，该电流可以被转换成电压，并且可以将该电压与参考电压作比较以确定存储着的逻辑状态。
参考电路可以提供电阻值。参考电流和/或参考电压可以基于该电阻值来确定。例如，参考电路可以包括第一参考MTJ元件和第二参考MTJ元件。第一参考MTJ元件可以具有对应于第一逻辑状态(例如，逻辑0)的第一电阻值，并且第二参考MTJ元件可以具有对应于第二逻辑状态(例如，逻辑1)的第二电阻值。电阻值可以由参考电路使用第一参考MTJ元件和第二参考MTJ元件来生成。然而，MTJ元件的有效电阻值可能由于制造变化和缺陷而随不同的MTJ元件变化。此类变化可能减小读取感测余量，这可能导致总体管芯产出损失。
概述
公开了提供参考单元的系统和方法。参考单元可以使用多个磁性隧道结(MTJ)元件来提供电阻值。使用较大数目的参考MTJ元件来生成电阻值可以减小个体参考MTJ元件的电阻值变化对电阻值的影响。
例如，存储器阵列可包括多个MTJ单元列。每个MTJ单元可以使用单个MTJ元件和单个晶体管来实现。特定的MTJ单元列可以耦合至特定的位线。特定的MTJ单元行可以连接至特定的字线。该特定的位线和该特定的字线可被用于选择特定MTJ单元列的特定行处的特定MTJ单元。MTJ单元可以对应于数据单元。该数据单元可被用于存储逻辑状态(例如，逻辑0或逻辑1)。
多个MTJ单元可被用作参考单元(例如，提供电阻值的参考电路)。例如，参考单元可包括四个MTJ单元。参考单元的特定MTJ单元的单个晶体管可被配置成实现对该特定MTJ单元的单个MTJ元件的读取访问。这四个MTJ单元可以被互连，从而参考单元被耦合至共同的位线。这四个MTJ单元中的每一个MTJ单元可以耦合至不同的字线。
参考单元可以被激活以生成电阻值。在一特定实施例中，参考电压可以根据电阻平均参考方案、基于电阻值来确定。在另一实施例中，参考电压可以根据电流平均参考方案、基于电阻值来确定。
在一特定实施例中，一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元。这四个MTJ单元中的每一个MTJ单元耦合至不同的字线。这四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管。每个特定MTJ单元的单个晶体管被配置成实现对该特定MTJ单元的MTJ元件的读取访问。
在另一特定实施例中，一种方法包括经由四条字线激活第一存储器阵列的参考单元。该参考单元可以包括四个磁性隧道结(MTJ)单元。该方法还包括生成通过耦合至参考单元的第一位线的参考电流，其中这四个MTJ单元耦合至第一位线。
由所公开的至少一个实施例提供的一个特定优点为从减小个体参考MTJ元件的电阻值变化对电阻值的影响的参考单元提供电阻值的能力。
本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是包括参考单元的磁阻随机存取存储器(MRAM)设备的特定解说性实施例的示图；
图2解说了图1的参考单元的操作；
图3解说了可由图1的MRAM设备使用的感测放大器的操作；
图4是包括参考单元的MRAM设备的另一解说性实施例的示图；
图5是包括参考单元的MRAM设备的另一解说性实施例的示图；
图6是包括参考单元的MRAM设备的另一解说性实施例的示图；
图7是用于提供参考电压的方法的特定解说性实施例的流程图；以及
图8是包括参考单元的便携式设备的框图；以及
图9是用于制造包括参考单元的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
图1解说了磁阻随机存取存储器(MRAM)设备100，其包括耦合至感测放大器102的存储器阵列或存储器组(例如，存储器阵列128)。存储器阵列128可包括多个MTJ单元列。每个MTJ单元可被配置成存储逻辑状态(例如，逻辑0或逻辑1)。每个MTJ单元可以使用相同类型的组件或电路系统来实现。在一特定实施例中，每个MTJ单元可以使用耦合到单个晶体管的单个MTJ元件来实现。例如，(解说为参考单元132的一部分的)MTJ单元122可以包括耦合至晶体管126的MTJ元件124。每个特定MTJ单元的单个晶体管可被配置成实现对该特定MTJ单元的MTJ元件的读取访问、写入访问、或两者。
存储器阵列128可以包括耦合至相应位线和字线的一组数据单元。该组数据单元可以包括多个数据单元列(例如，第一数据单元列140、第二数据单元列142)。例如，第一数据单元列140包括数据单元116和数据单元134。每个数据单元可以是包括耦合至单个晶体管的单个MTJ元件的MTJ单元。例如，数据单元116包括耦合至晶体管120的MTJ元件174。每一数据单元列可以对应于特定的位线。例如，第一数据单元列140对应于位线114，并且第二数据单元列142对应于位线152。一列中的每个数据单元可以连接至其对应的位线和不同的字线。例如，数据单元116可以连接至位线114和字线104。
存储器阵列128包括参考单元130和参考单元132。每个参考单元130、132包括多个(例如，四个)MTJ单元。例如，参考单元132包括MTJ单元122、146、148和150。参考单元(例如，参考单元130、参考单元132)的每个MTJ单元可以连接至不同的字线。例如，MTJ单元122连接至字线106，MTJ单元146连接至字线108，MTJ单元148连接至字线110，并且MTJ单元150连接至字线112。参考单元(例如，参考单元130、参考单元132)的每个MTJ单元可以连接至共同的位线。例如，参考单元132的MTJ单元122、146、148和150各自连接至位线118。作为另一示例，参考单元130具有连接至位线136并且各自连接至字线106、108、110和112之一的四个MTJ单元。
参考单元(例如，参考单元130、参考单元132)的这些MTJ单元可以与一个MTJ单元列对齐。例如，参考单元132的MTJ单元122、146、148和150可以与MTJ单元列144对齐。与数据单元列140和142形成对比，MTJ单元列144中的MTJ单元与其相关联的位线(例如，与MTJ单元列144相关联的位线118)断开连接。
参考单元(例如，参考单元130、参考单元132)的每个MTJ单元还可以与多个MTJ单元行中的不同行对齐。例如，MTJ单元122可以与第一MTJ单元行对齐，MTJ单元146可以与第二MTJ单元行对齐，MTJ单元148可以与第三MTJ单元行对齐，并且MTJ单元150可以与第四MTJ单元行对齐。第一MTJ单元行可以包括MTJ单元154和162。第二MTJ单元行可以包括MTJ单元156和164。第三MTJ单元行可以包括MTJ单元158和166。第四MTJ单元行可以包括MTJ单元160和168。该多个MTJ单元行中的每一个MTJ单元可以与对应的位线断开连接。例如，MTJ单元154、156、158和160与位线114断开连接，并且MTJ单元162、164、166和168与位线152断开连接。
数据单元(例如，数据单元列140、142中的数据单元)可以具有与参考单元130、132的MTJ单元相同的结构。例如，数据单元和参考单元可以使用各自包括耦合至单个晶体管的单个MTJ元件的MTJ单元来实现。利用针对参考单元和数据单元具有相同结构的MTJ单元可以使得参考单元能够更为准确地仿效数据单元对于信号(例如，电压信号或电流信号)的电响应，并且经历与数据单元类似的工艺、电压和温度变动。结果，可以生成比通过使用针对参考单元具有不同于数据单元的结构的MTJ所生成的参考电压更准确的参考电压。更准确的参考电压可以使感测放大器102能够更准确地确定存储在数据单元处的逻辑状态。
在读取操作期间，存储在数据单元(例如，数据单元116)处的数据值可以通过向感测放大器102提供数据电压来确定。感测放大器102可以将数据电压与(例如，来自对应参考单元的)参考电压作比较。感测放大器102可以放大比较的结果以提供指示存储在数据单元116处的数据值的输出信号。
数据单元116可以经由字线104激活以向感测放大器102提供数据电压。例如，字线104可以导通晶体管120以激活数据单元116。应用于第一数据单元列140的电压生成通过位线114、通过MTJ元件174并且通过晶体管120到达接地的数据电流。通过使数据电流通过数据单元116，可以在感测放大器102的比较电路的输入端处生成数据电压。
如图1中所解说的，一个参考单元的MTJ单元可以存储第一逻辑状态(例如，逻辑0)，并且另一参考单元的MTJ单元可以存储第二逻辑状态(例如，逻辑1)。例如，参考单元130的MTJ单元可以存储逻辑0，并且参考单元132的MTJ单元可以存储逻辑1。当参考电压居中于参考单元130在逻辑0状态处的第一参考电压与参考单元132在逻辑1状态处的第二参考电压之间时，MRAM设备100可以最不易受噪声和其他环境因素的影响，由此增强数据单元116的感测余量。
参考单元130、132两者可以经由多条字线来激活以向感测放大器102提供第一参考电压和第二参考电压。例如，参考单元130和参考单元132可以经由四条字线106、108、110和112来激活。
电压可以应用于每个参考单元。例如，第一电压可以应用于参考单元130以生成第一参考电流，并且第二电压可以应用于参考单元132以生成第二参考电流。这些参考电流可被组合以产生至感测放大器102的比较电路的参考输入，如参照图3所描述的。
在参考单元中使用多个MTJ单元可被用来减轻(例如，通过平均)可能在任何单个MTJ单元中出现的变化。例如，在参考单元130、132中的每一者的串联耦合并联对配置中使用四个MTJ单元可以导致与单个MTJ单元相同的有效电阻以及参考单元之间减小的单元到单元变化。
图2和3解说了图1的参考单元130、132和感测放大器102的操作。在读取操作期间，第一参考电流(Iref1)可以通过位线136。第一参考电流可以在节点222处被划分成两个电流。来自节点222的这两个电流中的一个电流可以通过晶体管172并且通过MTJ元件214。来自节点222的这两个电流中的另一个电流可以通过晶体管216并且通过MTJ元件208。离开MTJ元件214的电流可以在节点224处与离开MTJ元件208的电流合并。来自节点224的电流可以在节点226处被划分成两个电流。来自节点226的这两个电流中的一个电流可以通过晶体管218并且通过MTJ元件210。来自节点226的另一个电流可以通过晶体管220并且通过MTJ元件212。从MTJ元件210离开的电流可以在节点228处与通过MTJ元件212离开的电流合并并且可以流至接地。
另外，第二参考电流(Iref2)可以通过位线118。第二参考电流可以在节点236处被划分成两个电流。来自节点236的这两个电流中的一个电流可以通过MTJ元件124并且通过晶体管126。来自节点236的这两个电流中的另一个电流可以通过MTJ元件202并且通过晶体管230。离开晶体管126的电流可以在节点238处与离开晶体管230的电流合并。来自节点238的电流可以在节点240处被划分成两个电流。来自节点240的一个电流可以通过MTJ元件204并且通过晶体管232。来自节点240的另一个电流可以通过MTJ元件206并且通过晶体管234。从晶体管232离开的电流可以在节点242处与通过晶体管234离开的电流合并并且可以流至接地。
通过并联耦合参考单元130、132，生成了与参考单元130和参考单元132的平均电阻以及第一参考电流(Iref1)和第二参考电流(Iref2)的平均电流相对应的参考电压。该参考电压可以被提供给感测放大器102的比较电路的输入端。
参考单元130的有效电阻(第一电阻值)可以等于MTJ元件214、208、210和212的平均电阻与晶体管172、216、218和220的平均电阻的总和。参考单元132的有效电阻(第二电阻值)可以等于MTJ元件124、202、204和206的平均电阻与晶体管126、230、232和234的平均电阻的总和。由此，参考单元130、132中的每一者的有效电阻可以在减小的单元到单元变化的情况下对应于具有单个MTJ单元的参考单元的有效电阻。
在写入操作期间，参考单元(例如，参考单元130和参考单元132)的MTJ元件(例如，MTJ元件214、208、210和212以及MTJ元件124、202、204和206)可以经由编程电流来编程以具有不同的电阻值。参考单元130和参考单元132可以经由四条字线106、108、110和112来激活，以使得可以对MTJ元件214、208、210和212以及MTJ元件124、202、204和206进行编程。在一特定实施例中，用于将值写入参考单元的MTJ元件的电流(例如，编程电流)可以比用于从参考单元的MTJ元件读取值的电流(例如，参考电流)大得多。在此实施例中，多步骤工艺可被用来对参考单元的MTJ元件进行编程。例如，如以下进一步描述的，可以一次激活一条字线，并且可以在参考单元的其他MTJ元件不活跃时对耦合至被激活的字线的MTJ元件进行编程。随后，另一条字线可被激活以实现对另一组MTJ元件的编程。
在一解说性实施例中，参考单元130的MTJ元件214、208、210和212以及参考单元132的MTJ元件124、202、204和206可以通过由感测放大器102的驱动器250、252、254和256施加的编程电流来编程。在此实施例中，第一字线(诸如字线106)可被激活。当字线106被激活时，编程电流可被应用于位线136和位线118。例如，驱动器252可被设置为“高”(对应于高电压)并且驱动器250可被设置为“低”(对应于低电压)，从而提供了通过晶体管172和MTJ元件214从驱动器252到驱动器250的电流路径。同样，驱动器256可被设置为“高”(对应于高电压)并且驱动器254可被设置为“低”(对应于低电压)，从而提供了通过晶体管126和MTJ元件124从驱动器256到驱动器254的电流路径。
在与字线106相关联的MTJ元件214和124已被编程之后，字线106可被停用并且字线108可被激活。停用字线106并且激活字线108提供了从驱动器252到驱动器250的电流路径以对MTJ元件208进行编程，并且提供了从驱动器256到驱动器254的电流路径以对MTJ元件202进行编程。
在与字线108相关联的MTJ元件208和202已被编程之后，字线108可被停用并且字线110可被激活。编程电流可以通过将驱动器250设置成相对于接地262为“高”(对应于高电压)并且通过将驱动器254设置成相对于接地266为“高”(对应于高电压)来被应用于参考单元130和132。晶体管260和264(例如，NMOS晶体管)可以充当下拉晶体管以激活或启用分别至接地262和266的电流路径。在字线110被激活的情况下，提供了通过MTJ元件210和MTJ元件204的电流路径。
在与字线110相关联的MTJ元件210和204已被编程之后，字线110可被停用并且字线112可被激活。停用字线110并且激活字线112提供了从驱动器250到接地262的电流路径以对MTJ元件212进行编程，并且提供了从驱动器254到接地266的电流路径以对MTJ元件206进行编程。
尽管以上描述了对参考单元130和132的MTJ元件214、208、210、212、124、202、204和206进行编程的特定顺序，但是在其他实施例中，可以按不同的顺序对MTJ元件214、208、210、212、124、202、204和206进行编程。例如，可以按不同的次序激活字线106、108、110和112以对MTJ元件214、208、210、212、124、202、204和206进行编程。在另一示例中，电流流动的方向(例如，从高电压驱动器至低电压驱动器或接地)可被改变以将特定MTJ元件编程为具有另一逻辑值。
在一特定实施例中，可以在对数据单元(例如，数据单元116)执行阈值数目的写入操作时对参考单元(例如，参考单元130和参考单元132)的MTJ元件(例如，MTJ元件214、208、210和212以及MTJ元件124、202、204和206)进行编程。例如，当阈值数目为1时，可以在每当对任何数据单元执行写入操作时对参考单元的MTJ元件进行编程。基于数据单元上的写入操作来对参考单元的MTJ元件进行编程可以减小参考单元和数据单元的MTJ元件之间可能随时间发展的变化。
参照图3，感测放大器102可包括耦合至对应于数据单元的位线的第一负载晶体管(例如，负载晶体管362)。例如，负载晶体管362耦合至对应于数据单元116的位线114。感测放大器102可包括耦合至对应于第一参考单元的位线的第二负载晶体管(例如，负载晶体管366)并且可包括耦合至对应于第二参考单元的位线的第三负载晶体管(例如，负载晶体管364)。例如，负载晶体管366耦合至对应于参考单元130的位线136，并且负载晶体管364耦合至对应于参考单元132的位线118。
每个负载晶体管可以耦合至钳位晶体管。例如，负载晶体管362、364和366分别耦合至钳位晶体管372、374和376。钳位晶体管372、374和376中的每一者可以用于基于共栅极电压VCLAMP来限制电流和电压。感测放大器102可包括比较电路(例如，比较电路312)。
在读取操作期间，感测放大器102可以激活位线136和118以在感测放大器102处从参考单元130和132生成参考电压VREF354，如参照图1-2所描述的。位线118、136并联耦合并且在钳位晶体管374、376的输出端处具有电压VBLref。另外，感测放大器102可以激活位线114以在感测放大器102处生成数据电压352，如参照图1所描述的。参考电压354和数据电压352可被提供给比较电路312的输入端。比较电路312可以基于参考电压354和数据电压352的比较来输出表示存储在数据单元116处的数据值的信号。
通过参考单元130的参考电流可以对应于通过存储第一逻辑状态(例如，逻辑0)的单个MTJ单元的有效电阻的电流。通过参考单元132的参考电流可以对应于通过存储第二逻辑状态(例如，逻辑1)的单个MTJ单元的有效电阻的电流。因此，参考电压354可以根据具有减小的单元到单元变化的电流平均参考方案来生成。
参照图4，公开了MRAM设备的另一特定实施例的示图并且该示图一般地指定为400。MRAM设备400包括耦合至图1的感测放大器102的存储器阵列(例如，存储器阵列428)。存储器阵列428可包括多个MTJ单元列。存储器阵列428包括图1的数据单元116、参考单元430和参考单元432。每个参考单元430、432包括多个(例如，四个)MTJ单元。例如，参考单元430包括MTJ单元410、412、414和416。参考单元(例如，参考单元430、432)的每个MTJ单元可以连接至不同的字线。例如，MTJ单元410、412、414和416分别连接至字线106、108、110、112。参考单元(例如，参考单元430、432)的每个MTJ单元可以连接至位线。例如，MTJ单元410、412、414和416各自连接至位线436。作为另一示例，参考单元432具有各自连接至位线418并且各自分别连接至字线106、108、110和112之一的四个MTJ单元402、404、406和408。
如图4中所解说的，参考单元的MTJ单元的第一子集可以存储第一逻辑状态(例如，逻辑0)，并且该参考单元的MTJ单元的第二子集可以存储第二逻辑状态(例如，逻辑1)。例如，参考单元430的MTJ单元410和412可以存储逻辑1，并且参考单元430的MTJ单元414和416可以存储逻辑0。作为另一示例，参考单元432的MTJ单元402和404可以存储逻辑1，并且参考单元432的MTJ单元406和408可以存储逻辑0。
在读取操作期间，可以通过使数据电流通过数据单元116来向感测放大器102提供数据电压，如参照图1所描述的。参考电压可以由通过参考单元430或参考单元432的参考电流来生成，其用作电阻平均参考。在参考单元中使用较多MTJ单元可以通过对MTJ单元中可能出现的变化效果取平均来减少该变化效果。替换地，一个以上参考单元可被激活(例如，参考单元430和432两者均可被激活)以进一步减少MTJ单元变化对参考电压的影响。
参照图5，公开了MRAM设备的一特定实施例并且该实施例一般地指定为500。MRAM设备500可包括耦合至感测放大器的多个(例如，两个)存储器阵列或存储器组。例如，MRAM设备500包括耦合至图1的感测放大器102的存储器阵列502、504。每个存储器阵列502、504包括多个MTJ单元列。MTJ单元列可包括数据单元、参考单元、或两者。例如，一个MTJ单元列包括数据单元列540和参考单元532。作为附加示例，另一个MTJ单元列包括数据单元列542和参考单元530。MTJ单元列中的每一个MTJ单元可以连接至不同的字线。例如，存储器阵列502中的参考单元530、532的每一个MTJ单元连接至字线(例如，字线106、108、110和112)。存储器阵列504中的参考单元534、536的每一个MTJ单元连接至字线(例如，字线506、508、510和512)。数据单元116在与参考单元532相同的MTJ单元列中并且连接至字线104。MTJ单元列中的每一个MTJ单元可以连接至共同的位线。例如，数据单元列540和参考单元532连接至位线518。如图5中所解说的，参考单元536和532存储第一逻辑值(例如，逻辑0)，并且参考单元534和530存储第二逻辑值(例如，逻辑1)。
在读取操作期间，数据电压可以由MRAM设备500的存储器阵列提供给感测放大器102，并且参考电压可以由MRAM设备500的另一存储器阵列提供给感测放大器102。例如，在存储器阵列502的数据单元116的读取操作期间，参考电压可以根据电流平均方案由存储器阵列504的参考单元534、536提供，诸如参照图2和3所描述的。从不同于正在从其读取数据的存储器阵列的存储器阵列提供参考电压可以减少(或消除)MRAM设备500中断开连接的MTJ单元的数目(例如，与图1的存储器阵列128相比)，由此提高MRAM设备500的存储密度。
参照图6，公开了MRAM设备的另一特定实施例并且该实施例一般地指定为600。MRAM设备600可包括耦合至感测放大器的多个(例如，两个)存储器阵列或存储器组。例如，MRAM设备600包括耦合至图1的感测放大器102的存储器阵列602、604。MRAM设备600的各组件可以按与图5的MRAM设备500的对应组件相似的方式来操作。然而，MRAM设备600的参考单元630、632、634和636被配置成根据电阻平均参考方案来操作，诸如参照图4所描述的。
参照图7，公开了使用多个磁性存储元件来提供参考电压的方法并且该方法一般地指定为700。方法700可以由图1的MRAM设备100、图4的MRAM设备400、图5的MRAM设备500、图6的MRAM设备600、或其组合来实现。
方法700包括在702经由四条字线来激活第一存储器阵列的参考单元，该参考单元包括四个磁性隧道结(MTJ)单元。例如，图1的设备100可经由字线106、108、110和112来激活存储器阵列128的参考单元130和参考单元132，如参照图1进一步描述的。作为另一示例，图6的设备600可经由字线606、608、610和612来激活存储器阵列604的参考单元634、参考单元636或这两者，如参照图6进一步描述的。
方法700还可包括在704生成通过耦合至该参考单元的第一位线的参考电流，其中这四个MTJ单元耦合至第一位线。例如，图1的设备100可以生成通过耦合至参考单元130的位线136的第一参考电流并且生成通过耦合至参考单元132的位线118的第二参考电流，如参照图1进一步描述的。作为另一示例，图6的设备600可以生成通过耦合至参考单元534的第一位线、通过耦合至参考单元536的第二位线、或通过二者的第一参考电流，如参照图1进一步描述的。
方法700进一步包括在706将电压应用于第一存储器阵列的数据单元以生成数据电流以及在708将对应于该数据电流的数据电压与对应于参考电流的参考电压进行比较以确定该数据单元的逻辑状态。例如，数据单元和参考单元可以在相同的存储器阵列(诸如图1的存储器阵列128或者图4的存储器阵列428)中。为了解说，图1的设备100可以将电压应用于存储器阵列128的数据单元116以生成数据电流，如参照图1进一步描述的。图1的感测放大器102可以将对应于数据单元116的数据电压与对应于使用参考单元130和132所生成的参考电流的参考电压进行比较，如参照图1和2进一步描述的。
替换地，方法700可包括在710将电压应用于第二存储器阵列的数据单元以生成数据电流以及在712将对应于该数据电流的数据电压与对应于参考电流的参考电压进行比较以确定该数据单元的逻辑状态。例如，数据单元和参考单元可以在不同的存储器阵列中，诸如图5的存储器阵列502中的数据单元和参考单元中的一者以及存储器阵列504中的数据单元和参考单元中的另一者(或者图6的存储器阵列602中的数据单元和参考单元中的一者以及存储器阵列604中的数据单元和参考单元中的另一者)。为了解说，图6的设备600可以将电压应用于存储器阵列602的数据单元116以生成数据电流，如参照图6进一步描述的。图1的感测放大器102可以将对应于数据单元116的数据电压与对应于使用存储器阵列604的参考单元634、参考单元636、或二者所生成的参考电流的参考电压进行比较，如参照图2和6进一步描述的。
图7的方法可由现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、处理单元(诸如中央处理器单元(CPU))、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备、或其任何组合来实现。作为示例，图7的方法可由执行指令的处理器来执行，如参照图8所描述的。
因此，方法700可以从参考单元提供参考电流，这减少了个体参考MTJ元件的电阻值变化对参考电流的影响。
参考图8，描绘了一种设备的特定解说性实施例的框图，并将该设备一般地指定为800。在一解说性实施例中，设备800包括图1的设备100、图4的设备400、图5的设备500、或者图6的设备600。设备800包括耦合至存储器832的处理器810(例如，数字信号处理器(DSP))。设备800可包括感测放大器(例如，图1的感测放大器102)。存储器832包括一个或多个参考单元864。在一解说性实施例中，该一个或多个参考单元864可对应于图1的参考单元130、132，图4的参考单元430、432，图5的参考单元530、532、534、536，图6的参考单元630、632、634、636，或其任何组合。此外，图7或其某些部分中描述的操作/方法可以在设备800或其组件处或由设备800或其组件执行。
存储器832可以是存储指令808的非瞬态有形计算机可读和/或处理器可读存储设备。指令808可由处理器810执行以执行一个或多个功能，诸如参照图7所描述的操作/方法。存储器832可以使用MRAM设备(诸如图1的设备100、图4的设备400、图5的设备500、或图6的设备600)来实现。存储器832的一个或多个参考单元864可被配置成提供要由感测放大器102使用的电阻值。
图8还示出了耦合至处理器810和显示器828的显示器控制器826。编码器/解码器(CODEC)834可耦合至处理器810。扬声器836和话筒838可被耦合至CODEC(编解码器)834。
图8还指示了无线控制器840可被耦合至处理器810以及无线天线842。在一特定实施例中，处理器810、显示器控制器826、存储器832、CODEC834以及无线控制器840被包括在系统级封装或片上系统设备822中。在一特定实施例中，输入设备830和电源844被耦合至片上系统设备822。此外，在一特定实施例中，如图8中所解说的，显示器828、输入设备830、扬声器836、话筒838、无线天线842和电源844在片上系统设备822的外部。然而，显示器828、输入设备830、扬声器836、话筒838、无线天线842和电源844中的每一者可耦合至片上系统设备822的组件，诸如接口或控制器。
结合所描述的实施例，一种装备可包括用于存储数据的装置，诸如图1的设备100、图4的设备400、图5的设备500、图6的设备600、配置成存储数据的一个或多个其他设备或电路、或其任何组合。该装备还可包括用于提供电阻值的装置，诸如图1的参考单元130、132，图4的参考单元430、432，图5的参考单元530、532、534、536，图6的参考单元630、632、634、636，配置成提供电阻值的一个或多个其他设备或电路，或其任何组合。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图9描绘了电子设备制造过程900的特定解说性实施例。
物理器件信息902在制造过程900处(诸如在研究计算机906处)被接收。物理器件信息902可包括表示半导体设备(诸如图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800或其任何组合)的至少一个物理性质的设计信息。例如，物理器件信息902可包括经由耦合至研究计算机906的用户接口904输入的物理参数、材料特性、以及结构信息。研究计算机906包括耦合至计算机可读介质(诸如存储器910)的处理器908，诸如一个或多个处理核。存储器910可存储计算机可读指令，其可被执行以使处理器908将物理器件信息902转换成遵循某一文件格式并生成库文件912。
在一特定实施例中，库文件912包括至少一个包括经转换的设计信息的数据文件。例如，库文件912可以包括被提供以与电子设计自动化(EDA)工具920联用的包含一设备的半导体设备的库，该设备包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合。
库文件912可在设计计算机914处与EDA工具920协同使用，设计计算机914包括耦合至存储器918的处理器916，诸如一个或多个处理核。EDA工具920可以在存储器918处以处理器可执行指令的形式存储，以使得设计计算机914的用户能够设计库文件912的包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的电路。例如，设计计算机914的用户可经由耦合至设计计算机914的用户接口924来输入电路设计信息922。电路设计信息922可包括表示半导体设备(诸如图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合)的至少一个物理性质的设计信息。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机914可被配置成转换设计信息(包括电路设计信息922)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。除了其他电路或者信息之外，设计计算机914可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的信息的GDSII文件926。为了解说，数据文件可以包括与包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800并且还包括片上系统(SOC)内的附加电子电路和组件的SOC相对应的信息。
GDSII文件926可在制造过程928处被接收以根据GDSII文件926中的已转换信息来制造图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合。例如，设备制造过程可包括将GDSII文件926提供给掩模制造商930以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模932。掩模932可在制造过程期间被用于生成一个或多个晶片934，晶片934可被测试并被分成管芯，诸如代表性管芯936。管芯936包括电路，该电路包括包含图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的设备。
管芯936可被提供给封装过程938，其中管芯936被纳入到代表性封装940中。例如，封装940可包括单个管芯936或多个管芯，诸如系统级封装(SiP)安排。封装940可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装940的信息可诸如经由存储在计算机946处的组件库被分发给各产品设计者。计算机946可包括耦合至存储器950的处理器948，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器950处以处理经由用户接口944从计算机946的用户接收的PCB设计信息942。PCB设计信息942可以包括经封装半导体设备在电路板上的物理定位信息，该经封装半导体设备对应于包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的封装940。
计算机946可被配置成转换PCB设计信息942以生成数据文件，诸如具有包括经封装半导体设备在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件952，其中经封装半导体设备对应于包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的封装940。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件952可在板组装过程954处被接收并且被用于创建根据GERBER文件952内存储的设计信息来制造的PCB，诸如代表性PCB956。例如，GERBER文件952可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB956可填充有电子组件(包括封装940)以形成代表性印刷电路组装件(PCA)958。
PCA958可在产品制造过程960处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备962和第二代表性电子设备964。作为解说性而非限定性示例，第一代表性电子设备962、第二代表性电子设备964，或者二者可以从包括以下各项的组中选择：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元以及计算机，这些设备中集成了图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合。作为另一解说性而非限定性示例，电子设备962和964中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图9解说了根据本公开的教导的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
如解说性过程900中所描述的，包括图1的设备100、图4的设备400、图5的设备500、图6的设备600、图8的设备800、或其任何组合的设备可以被制造、处理以及纳入在电子设备中。关于图1-8公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件912、GDSII文件926、以及GERBER文件952内，以及被存储在研究计算机906的存储器910、设计计算机914的存储器918、计算机946的存储器950、在各个阶段(诸如在板组装工艺954处)使用的一个或多个其他计算机或处理器的存储器(未示出)处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模932、管芯936、封装940、PCA958、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程900可由单个实体或由执行过程900的各个阶段的一个或多个实体来执行。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质耦合至处理器以使该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (31)

1.一种装置，包括：
数据单元组；以及
耦合至所述数据单元组的参考单元，
其中所述参考单元包括四个磁性隧道结(MTJ)单元，
其中所述四个MTJ单元中的每一个MTJ单元耦合至不同的字线，
其中所述四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管，并且
其中每个特定MTJ单元的单个晶体管被配置成实现对所述特定MTJ单元的MTJ元件的读取访问。
2.如权利要求1所述的装置，其特征在于，所述数据单元组包括对应于位线的多个数据单元。
3.如权利要求1所述的装置，其特征在于，所述四个MTJ单元耦合至共同的位线。
4.如权利要求3所述的装置，其特征在于，所述四个MTJ单元与单个MTJ单元列对齐。
5.如权利要求4所述的装置，其特征在于，所述MTJ单元列与所述共同的位线断开连接。
6.如权利要求1所述的装置，其特征在于，所述四个MTJ单元中的每个MTJ单元与多个MTJ单元行中的不同行对齐。
7.如权利要求6所述的装置，其特征在于，所述四个MTJ单元中的第一MTJ单元耦合至第一字线，其中所述第一MTJ单元与所述多个MTJ单元行中的第一行对齐，并且其中所述第一行与所述第一字线断开连接。
8.如权利要求1所述的装置，其特征在于，所述数据单元组中的每个数据单元包括MTJ单元，并且其中所述数据单元组中的MTJ单元具有与所述参考单元的MTJ单元相同的结构。
9.如权利要求8所述的装置，其特征在于，所述数据单元组和所述参考单元是使用各自包括耦合到单个晶体管的单个MTJ元件的MTJ单元来实现的。
10.如权利要求1所述的装置，其特征在于，所述参考单元被配置成提供第一电阻值，并且其中参考电压是根据电阻平均参考方案、至少部分地基于所述第一电阻值来确定的。
11.如权利要求1所述的装置，其特征在于，所述参考单元被配置成提供第一电阻值，并且其中参考电压是根据电流平均参考方案、至少部分地基于所述第一电阻值来确定的。
12.如权利要求1所述的装置，其特征在于，所述参考单元和所述数据单元组被集成到以下一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
13.一种方法，包括：
经由四条字线来激活第一存储器阵列的参考单元，所述参考单元包括四个磁性隧道结(MTJ)单元；以及
生成通过耦合至所述参考单元的第一位线的参考电流，其中所述四个MTJ单元耦合至所述第一位线。
14.如权利要求13所述的方法，其特征在于，进一步包括：
将电压应用于第二存储器阵列的数据单元以生成数据电流；以及
将对应于所述数据电流的数据电压与对应于所述参考电流的参考电压作比较以确定所述数据单元的逻辑状态。
15.如权利要求13所述的方法，其特征在于，所述第一存储器阵列包括多个数据单元列和对应的位线，并且其中所述对应的位线包括所述第一位线。
16.如权利要求15所述的方法，其特征在于，所述四个MTJ单元与所述多个数据单元列中的第一数据单元列对齐。
17.如权利要求16所述的方法，其特征在于，所述数据单元列耦合至所述第一位线。
18.如权利要求17所述的方法，其特征在于，进一步包括：
将电压应用于所述第一存储器阵列的数据单元以生成数据电流；以及
将对应于所述数据电流的数据电压与对应于所述参考电流的参考电压作比较以确定所述数据单元的逻辑状态。
19.如权利要求18所述的方法，其特征在于，所述多个数据单元列中的第二数据单元列包括所述数据单元，并且其中所述第二数据单元列耦合至第二位线。
20.如权利要求13所述的方法，其特征在于，所述四个MTJ单元中的第一MTJ单元和所述四个MTJ单元中的第二MTJ单元被编程以存储第一逻辑状态，并且其中所述四个MTJ单元中的第三MTJ单元和所述四个MTJ单元中的第四MTJ单元被编程以存储第二逻辑状态。
21.如权利要求20所述的方法，其特征在于，所述第一逻辑状态和所述第二逻辑状态是不同的。
22.如权利要求13所述的方法，其特征在于，经由所述四条字线激活所述第一存储器阵列的所述参考单元是由集成到电子设备中的处理器来执行的。
23.一种设备，包括：
用于存储数据的装置；以及
耦合至所述用于存储数据的装置的用于提供电阻值的装置，
其中所述用于提供电阻值的装置包括四个磁性隧道结(MTJ)单元，所述四个MTJ单元中的每一个MTJ单元耦合至不同的字线，并且
其中所述四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管，每一个特定MTJ单元的单个晶体管被配置成实现对所述特定MTJ单元的MTJ元件的读取访问。
24.如权利要求23所述的设备，其特征在于，所述用于存储数据的装置和所述用于提供电阻值的装置被集成到以下一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
25.一种存储指令的计算机可读存储设备，所述指令能由处理器执行以执行操作，所述操作包括：
经由四条字线来激活第一存储器阵列的参考单元，所述参考单元包括四个磁性隧道结(MTJ)单元；以及
生成通过耦合至所述参考单元的第一位线的参考电流，其中所述四个MTJ单元耦合至所述第一位线。
26.如权利要求25所述的计算机可读存储设备，其特征在于，所述指令能由集成到以下一者中的处理器执行：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
27.一种方法，包括：
用于经由四条字线来激活第一存储器阵列的参考单元的第一步骤，所述参考单元包括四个磁性隧道结(MTJ)单元；以及
用于生成通过耦合至所述参考单元的第一位线的参考电流的第二步骤，其中所述四个MTJ单元耦合至所述第一位线。
28.如权利要求27所述的方法，其特征在于，所述第一步骤和所述第二步骤是由集成到电子设备中的处理器执行的。
29.一种方法，包括：
接收设计信息，所述设计信息包括经封装半导体器件在电路板上的物理定位信息，所述经封装半导体器件包括：
数据单元组；以及
耦合至所述数据单元组的参考单元，
其中所述参考单元包括四个磁性隧道结(MTJ)单元，
其中所述四个MTJ单元中的每一个MTJ单元耦合至不同的字线，
其中所述四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管，并且
其中每个特定MTJ单元的单个晶体管被配置成实现对所述特定MTJ单元的MTJ元件的读取访问；以及
转换所述设计信息以生成数据文件。
30.如权利要求29所述的方法，其特征在于，所述数据文件具有GERBER格式。
31.如权利要求29所述的方法，其特征在于，所述数据文件包括GDSII格式。
CN201480049284.1A 2013-09-09 2014-09-04 用于提供参考单元的系统和方法 Expired - Fee Related CN105518788B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/021,674 US9153307B2 (en) 2013-09-09 2013-09-09 System and method to provide a reference cell
US14/021,674 2013-09-09
PCT/US2014/054082 WO2015035039A1 (en) 2013-09-09 2014-09-04 System and method to provide a reference cell

Publications (2)

Publication Number Publication Date
CN105518788A true CN105518788A (zh) 2016-04-20
CN105518788B CN105518788B (zh) 2018-01-05

Family

ID=51539387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049284.1A Expired - Fee Related CN105518788B (zh) 2013-09-09 2014-09-04 用于提供参考单元的系统和方法

Country Status (4)

Country Link
US (1) US9153307B2 (zh)
EP (1) EP3044791B1 (zh)
CN (1) CN105518788B (zh)
WO (1) WO2015035039A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109658A (zh) * 2016-11-25 2018-06-01 英飞凌科技股份有限公司 存储电路及操作存储电路的方法
CN108154227A (zh) * 2016-12-06 2018-06-12 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
CN110136761A (zh) * 2018-02-09 2019-08-16 上海磁宇信息科技有限公司 一种高带宽的磁性随机存储器
CN112927736A (zh) * 2019-12-05 2021-06-08 上海磁宇信息科技有限公司 磁性随机存储器之读写电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016186086A1 (ja) * 2015-05-15 2016-11-24 国立大学法人東北大学 抵抗変化型素子を備えた記憶回路
US9767875B2 (en) * 2015-08-11 2017-09-19 Nxp Usa, Inc. Capacitive sensing and reference voltage scheme for random access memory
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US10622066B2 (en) 2017-09-21 2020-04-14 Samsung Electronics Co., Ltd. Resistive memory device including reference cell and operating method thereof
US10867652B2 (en) * 2018-10-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Read circuit for magnetic tunnel junction (MTJ) memory
US10741232B1 (en) 2019-06-25 2020-08-11 International Business Machines Corporation Tunable reference system with sense amplifier offset cancellation for magnetic random access memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070247939A1 (en) * 2006-04-21 2007-10-25 Nahas Joseph J Mram array with reference cell row and methof of operation
US20090201717A1 (en) * 2008-02-07 2009-08-13 Kabushiki Kaisha Toshiba Resistance-change memory
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
US20110157971A1 (en) * 2009-12-30 2011-06-30 Samsung Electronics Co., Ltd. Magnetic random access memories and methods of operating the same
CN102257570A (zh) * 2008-12-18 2011-11-23 高通股份有限公司 基于电阻的存储器电路的信号裕量平衡
CN103124998A (zh) * 2010-09-28 2013-05-29 高通股份有限公司 具有双二极管存取装置的基于电阻的存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
JP3935150B2 (ja) 2004-01-20 2007-06-20 株式会社東芝 磁気ランダムアクセスメモリ
US7321507B2 (en) 2005-11-21 2008-01-22 Magic Technologies, Inc. Reference cell scheme for MRAM
WO2008146553A1 (ja) 2007-05-29 2008-12-04 Nec Corporation 磁気ランダムアクセスメモリ
US7755923B2 (en) 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US8274819B2 (en) 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8446753B2 (en) 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8406072B2 (en) 2010-08-23 2013-03-26 Qualcomm Incorporated System and method of reference cell testing
US8665638B2 (en) 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070247939A1 (en) * 2006-04-21 2007-10-25 Nahas Joseph J Mram array with reference cell row and methof of operation
TW200746139A (en) * 2006-04-21 2007-12-16 Freescale Semiconductor Inc MRAM array with reference cell row and method of operation
US20090201717A1 (en) * 2008-02-07 2009-08-13 Kabushiki Kaisha Toshiba Resistance-change memory
CN102077291A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 基于电阻的存储器电路的受控值参考信号
CN102257570A (zh) * 2008-12-18 2011-11-23 高通股份有限公司 基于电阻的存储器电路的信号裕量平衡
US20110157971A1 (en) * 2009-12-30 2011-06-30 Samsung Electronics Co., Ltd. Magnetic random access memories and methods of operating the same
CN103124998A (zh) * 2010-09-28 2013-05-29 高通股份有限公司 具有双二极管存取装置的基于电阻的存储器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109658A (zh) * 2016-11-25 2018-06-01 英飞凌科技股份有限公司 存储电路及操作存储电路的方法
CN108109658B (zh) * 2016-11-25 2021-08-31 英飞凌科技股份有限公司 存储电路及操作存储电路的方法
CN108154227A (zh) * 2016-12-06 2018-06-12 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
CN108154227B (zh) * 2016-12-06 2020-06-23 上海磁宇信息科技有限公司 一种使用模拟计算的神经网络芯片
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
CN110136761A (zh) * 2018-02-09 2019-08-16 上海磁宇信息科技有限公司 一种高带宽的磁性随机存储器
CN112927736A (zh) * 2019-12-05 2021-06-08 上海磁宇信息科技有限公司 磁性随机存储器之读写电路
CN112927736B (zh) * 2019-12-05 2023-12-29 上海磁宇信息科技有限公司 磁性随机存储器之读写电路

Also Published As

Publication number Publication date
US9153307B2 (en) 2015-10-06
WO2015035039A1 (en) 2015-03-12
EP3044791B1 (en) 2018-01-31
EP3044791A1 (en) 2016-07-20
CN105518788B (zh) 2018-01-05
US20150070978A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
CN105518788A (zh) 用于提供参考单元的系统和方法
US9140747B2 (en) Sense amplifier offset voltage reduction
US8154903B2 (en) Split path sensing circuit
US8446753B2 (en) Reference cell write operations at a memory
US8638590B2 (en) Resistance based memory having two-diode access device
CN105264607A (zh) 使用参考单元和共同感测路径来读取存储器单元
US9281039B2 (en) System and method to provide a reference cell using magnetic tunnel junction cells
CN102714053B (zh) 控制施加到磁性隧道结的电流的方向的系统和方法
CN105580083A (zh) 基于电阻的具有多条源线的存储器单元
US8693272B2 (en) Sensing circuit
CN102893336A (zh) 具有局部电流吸收器的存储器装置
EP3080814B1 (en) System and method to perform low power memory operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180105

Termination date: 20210904