CN105580083A - 基于电阻的具有多条源线的存储器单元 - Google Patents

基于电阻的具有多条源线的存储器单元 Download PDF

Info

Publication number
CN105580083A
CN105580083A CN201480053554.6A CN201480053554A CN105580083A CN 105580083 A CN105580083 A CN 105580083A CN 201480053554 A CN201480053554 A CN 201480053554A CN 105580083 A CN105580083 A CN 105580083A
Authority
CN
China
Prior art keywords
resistance
memory cell
source line
access transistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480053554.6A
Other languages
English (en)
Other versions
CN105580083B (zh
Inventor
X·董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105580083A publication Critical patent/CN105580083A/zh
Application granted granted Critical
Publication of CN105580083B publication Critical patent/CN105580083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

在一特定实施例中，一种设备包括具有多条源线和多个存取晶体管的基于电阻的存储器单元。该多个存取晶体管至多条源线的耦合配置编码数据值。

Description

基于电阻的具有多条源线的存储器单元
相关申请的交叉引用
本申请要求共同拥有的于2013年9月30日提交的美国非临时专利申请No.14/041,868的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及基于电阻的存储器设备。
相关技术描述
基于电阻的存储器(诸如磁阻式随机存取存储器(MRAM))可被用作非易失性随机存取存储器。MRAM设备可使用被称为磁性隧道结(MTJ)元件的磁性(磁阻式)存储元件来存储数据。MTJ元件是从由绝缘层分开的两个铁磁层形成的。这两个层中的一个层可被磁化到固定极性，而另一层可通过在常规MRAM配置中经由写入线向该层施加磁场或者通过在自旋转移矩MRAM(STT-MRAM)配置中向MTJ施加写入电流来使其磁极化改变。每个MTJ元件及其相关联的电路系统(例如，存取晶体管)可形成存储一位信息的MRAM单元。
数据可基于MRAM单元的电阻来从MRAM单元读取。特定的MRAM单元可通过偏置相关联的存取晶体管来选择，该存取晶体管使电流能够从源线流过该单元的MTJ。MRAM单元的电阻取决于这两个磁性层中的场的取向。通过测量经过MTJ的读取电流(例如，通过将读取电流与参考电流进行比较)，MTJ可在这两个磁性层具有相同极性并且该单元呈现较低电阻的情况下被确定为处于平行状态(例如，逻辑1)或者在这两个磁性层具有相反极性并且MTJ呈现较高电阻时被确定为处于反平行状态(例如，逻辑0)。
概述
公开了通过使用基于电阻的存储器单元的耦合配置编码值来编码数据的系统和方法。基于电阻的存储器单元可具有多个存取晶体管。该多个存取晶体管至多条源线的耦合配置编码数据值。例如，当该多个存取晶体管中的第一存取晶体管耦合至第一源线并且该多个存取晶体管中的第二存取晶体管耦合至第二源线时，该耦合配置对应于第一数据值。当第一存取晶体管耦合至第二源线并且第二存取晶体管耦合至第一源线时，该耦合配置对应于第二数据值。
在另一特定实施例中，一种用于读取数据的方法包括：在基于电阻的存储器单元处相对于位线偏置第一源线或第二源线中的至少一者。该方法还包括在基于电阻的存储器单元处激活基于电阻的存储器单元的第一存取晶体管。该基于电阻的存储器单元耦合至第一源线、第二源线、以及位线。该方法进一步包括在基于电阻的存储器单元处基于第一存取晶体管是否使读取电流能够流过该基于电阻的存储器单元来检测数据值。
在另一特定实施例中，一种设备包括：用于在基于电阻的存储器单元处相对于位线偏置第一源线或第二源线中的至少一者的装置。该设备还包括用于在基于电阻的存储器单元处激活该基于电阻的存储器单元的第一存取晶体管的装置。该基于电阻的存储器单元耦合至第一源线、第二源线、以及位线。该设备进一步包括用于在基于电阻的存储器单元处基于第一存取晶体管是否使读取电流能够流过该基于电阻的存储器单元来检测数据值的装置。
在另一特定实施例中，一种存储能由处理器执行以执行操作的指令的计算机可读存储设备，这些操作包括在基于电阻的存储器单元处相对于位线偏置第一源线或第二源线中的至少一者。这些操作还包括在基于电阻的存储器单元处激活该基于电阻的存储器单元的第一存取晶体管，其中该基于电阻的存储器单元耦合至第一源线、第二源线、以及位线。这些操作进一步包括在基于电阻的存储器单元处基于第一存取晶体管是否使读取电流能够流过该基于电阻的存储器单元来检测数据值。
由所公开的实施例中的至少一个实施例提供的一个特定优点是提供基于电阻的存储器单元的能力，该基于电阻的存储器单元可被用作基于电阻元件的状态的随机存取存储器(RAM)单元并且也可被用作只读存储器(ROM)单元。
本公开的其他方面、优点和特征可在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是配置成编码数据值的基于电阻的存储器单元的两个特定解说性实施例的示图；
图2是配置成编码数据值的基于电阻的存储器单元的特定实施例的示图；
图3是可包括图1或2的基于电阻的存储器单元的基于电阻的存储器单元阵列的示图；
图4是解说可与图1或2的基于电阻的存储器单元联用的字线、位线和源线的状态的表；
图5是解说用于从基于电阻的存储器单元读取数据值的方法的特定实施例的流程图；
图6是解说用于从基于电阻的存储器单元读取数据值的方法的第二特定实施例的流程图；
图7是解说用于从基于电阻的存储器单元读取数据值的方法的第三特定实施例的流程图；
图8是解说用于向基于电阻的存储器单元写入数据值的方法的特定实施例的流程图；
图9是包括基于电阻的存储器单元的通信设备的示图；以及
图10是用于制造包括基于电阻的存储器单元的电子设备的制造过程的特定解说性实施例的流程图。
详细描述
图1解说了基于电阻的存储器单元101和基于电阻的存储器元件103的特定实施例100。基于电阻的存储器单元101耦合至字线116和字线118。字线116耦合至第一存取晶体管110的栅极，并且字线118耦合至第二存取晶体管112的栅极。源线104耦合至第二存取晶体管112的第一端子，并且源线106耦合至第一存取晶体管110的第一端子。第一存取晶体管110的第二端子在节点102处耦合至基于电阻的存储器元件114(例如，磁性隧道结(MTJ))。第二存取晶体管112的第二端子也在节点102处耦合至MTJ元件114。MTJ元件114耦合至位线108以使电流能够经由MTJ元件114在节点102与位线108之间流动。基于电阻的存储器单元101被配置成基于MTJ元件114的状态来存储对应于随机存取存储器(RAM)数据值的数据。
当基于电阻的存储器单元101被用作基于电阻的RAM存储器单元时，源线104和源线106可按相同的电压和/或电流(诸如通过将源线104和源线106耦合在一起)来驱动或设置。流过MTJ元件114的读取电流的量可与参考电流进行比较以确定与MTJ元件的状态相对应的RAM数据值。MTJ元件114可具有对应于可与逻辑0状态相关的第一RAM数据值的相对较高电阻或者对应于可与逻辑1状态相关的第二RAM数据值的相对较低电阻。源自经由一个或多个被激活的存取晶体管跨MTJ单元施加的读取电压的流过MTJ元件的电流被称为“读取电流”。表示MTJ元件的逻辑1状态的读取电流可被标识为在第一电流值范围中(例如，由于工艺、电压、和/或温度变化)并且表示MTJ元件的逻辑0状态的读取电流可被标识为在第二电流值范围内。
改变MTJ元件114的状态对应于将数据值写入基于电阻的存储器单元101。为了改变MTJ元件114的状态，字线116和字线118被分别用于偏置第一存取晶体管110的栅极和第二存取晶体管112的栅极。被激活的第一存取晶体管110和被激活的第二存取晶体管112允许电流流过MTJ元件114，这可导致MTJ元件114的状态改变。“写入电流”指代具有足以改变MTJ元件的状态的幅值的电流并且大于读取电流(读取电流不扰乱MTJ元件的状态)。
除了基于MTJ元件114的状态的RAM值之外，基于电阻的存储器单元101还可基于源线104和源线106至基于电阻的存储器单元101的耦合配置来存储只读数据。在一实施例中，当基于电阻的存储器单元101被用作ROM单元(即，正在ROM操作模式中被读取)时，源线104可被设置成读取电压并且源线106和位线108可被设置成接地。将源线106和位线108设置成接地(或其他共用电压)可包括将源线106和位线108耦合在一起。
在一实施例中，在从基于电阻的存储器单元101读取ROM数据值时，字线116被偏置成停用存取晶体管110并且字线118被偏置成激活存取晶体管112以使电流能够流过存取晶体管112。如果在位线108处检测到电流(例如，具有超过阈值的幅值的电流)，则基于电阻的存储器单元101可被确定为存储第一逻辑值(诸如逻辑0)。如果在位线108处没有检测到电流(例如，没有检测到电流或者电流的幅值低于阈值)，则基于电阻的存储器单元101可被确定为存储第二逻辑值(诸如逻辑1)。替换地，除了在位线108处检测电流之外或者取代在位线108处检测电流，还可以在源线106(或源线104)处检测电流。
与不同ROM值相关的耦合配置(如基于电阻的存储器单元103中所示)以与基于电阻的存储器单元101相比不同的次序将源线104和源线106耦合至存取晶体管。基于电阻的存储器单元103耦合至字线126和字线128。字线126耦合至第一存取晶体管130的栅极，并且字线128耦合至第二存取晶体管136的栅极。源线120耦合至第一存取晶体管130的第一端子，并且源线122耦合至第二存取晶体管136的第一端子。第一存取晶体管130的第二端子在节点132处耦合至基于电阻的存储器元件(例如，MTJ)元件134。第二存取晶体管136的第二端子也耦合至节点132。MTJ元件134耦合至位线124以使电流能够经由MTJ元件134在节点132与位线124之间流动。基于电阻的存储器单元103被配置成基于MTJ元件134的状态来存储数据。
基于电阻的存储器单元103的操作可以响应于诸如来自处理器或控制器的模式控制信号，并且基于电阻的存储器单元103可按与关于基于电阻的存储器单元101所描述的方式相似的方式被用作基于电阻的RAM存储器单元(在RAM操作模式中)以及可被用作基于电阻的ROM存储器单元(在ROM操作模式中)。然而，因为第一存取晶体管130耦合至第一源线120并且第二存取晶体管136耦合至第二源线122，所以从处于ROM操作模式的基于电阻的存储器单元103读取的值(例如，逻辑1)不同于从处于ROM操作模式的基于电阻的存储器单元101读取的值(例如，逻辑0)。
源线至基于电阻的存储器单元的耦合配置通过在ROM操作模式中启用或禁用通过MTJ元件的电流路径来对该基于电阻的存储器单元的ROM数据值进行编码。因此，该耦合配置确定基于电阻的存储器单元在ROM模式中是被读取为具有第一二进制值(例如，关于基于电阻的存储器单元101的逻辑“0”值)还是第二二进制值(例如，关于基于电阻的存储器单元103的逻辑“1”值)。
基于电阻的存储器单元101的耦合配置和基于电阻的存储器单元103的耦合配置的ROM数据值可以在用于基于电阻的存储器单元101和103的电路系统被布局以供在设备中使用时设置。结果，一旦被实施在硅集成电路或其他半导体器件中，与基于电阻的存储器单元101和103中的每一者相关联的ROM数据值就是不可编程的。ROM数据值可在设计阶段期间被设置和/或改变和/或被表示在表示基于电阻的存储器单元101和103的电子计算机辅助设计(CAD)文件中。
尽管基于电阻的存储器单元101和基于电阻的存储器单元103是用耦合至两条源线的两个存取晶体管来描绘的，但是在其他实施例中，基于电阻的存储器单元可包括耦合至不止两条源线的不止两个存取晶体管以存储不止一个ROM值。例如，第三存取晶体管可耦合至第三源线。
基于电阻的存储器单元101和103中的每一者可被用于每一基于电阻的存储器单元存储两个值，从而与基于电阻的单比特存储器单元相比使可用存储器密度有效地加倍。一部分值可被存储为ROM值，并且一部分值可被存储为RAM值。存储在基于电阻的存储器单元101和/或基于电阻的存储器单元103中的ROM值可以对数学函数表(诸如三角函数表或快速傅里叶变换(FFT)系数表)的数据进行编码，如关于图9更详细地描述的。由于每个基于电阻的存储器单元可同时保持RAM数据值和ROM数据值(例如，通过MTJ元件的状态指示的RAM值和通过耦合配置指示的ROM值)，因而在与基于电阻的单比特存储器单元相比时增大了由基于电阻的存储器单元(诸如基于电阻的存储器单元101和103)形成的存储器阵列的可用数据密度。由基于电阻的存储器单元(诸如基于电阻的存储器单元101和103)形成的基于电阻的存储器阵列可形成ROM值阵列以及RAM值阵列，并且可减少电路板空间和/或集成电路管芯面积的使用，这在SoC(“片上系统”)设计和在其中存储器阵列空间非常珍贵的其他应用中可以是有用的。
图2解说了包括第一基于电阻的存储器单元240、第二基于电阻的存储器单元242、以及第三基于电阻的存储器单元244的基于电阻的存储器设备200的一部分。第一基于电阻的存储器单元240耦合至源线204、206，第二基于电阻的存储器单元242耦合至源线216、218，并且第三基于电阻的存储器单元246耦合至源线222、224。基于电阻的存储器单元240-244中的每一者耦合至第一字线201和第二字线202。第一基于电阻的存储器单元240和第三基于电阻的存储器单元244具有与图1的基于电阻的存储器单元101相同的耦合配置(即，“顶部”存取晶体管耦合至“右边”的源线，并且“底部”存取晶体管耦合至“左边”的源线)。第二基于电阻的存储器单元242具有与基于电阻的存储器单元103相同的耦合配置(即，“顶部”存取晶体管耦合至“左边”的源线，并且“底部”存取晶体管耦合至“右边”的源线)。
在第一基于电阻的存储器单元240中，源线204耦合至第二存取晶体管212的第一端子，并且源线206耦合至第一存取晶体管208的第一端子。第二存取晶体管212的第二端子、基于电阻的存储器(例如，MTJ)元件210的第一端子、以及第一存取晶体管208的第二端子耦合至节点248。基于电阻的存储器元件210的第二端子耦合至第一位线214。
在第二基于电阻的存储器单元242中，源线216耦合至第一存取晶体管230的第一端子，并且源线218耦合至第二存取晶体管234的第一端子。第一存取晶体管230的第二端子、基于电阻的存储器(例如，MTJ)元件232的第一端子、以及第二存取晶体管234的第二端子耦合至节点250。基于电阻的存储器元件232的第二端子耦合至第二位线220。
在第三基于电阻的存储器单元244中，源线222耦合至第二存取晶体管241的第一端子，并且源线224耦合至第一存取晶体管236的第一端子。第一存取晶体管236的第二端子、基于电阻的存储器(例如，MTJ)元件238的第一端子、以及第二存取晶体管241的第二端子耦合至节点252。基于电阻的存储器元件238的第二端子耦合至第三位线226。
在RAM操作模式中(例如，响应于模式控制信号的第一值)，可按与针对图1的基于电阻的存储器单元101和103所描述的RAM操作类似的方式并且如关于图3更详细地描述的那样基于各个基于电阻的存储器元件210、232和238的状态来针对数据读取和数据写入操作访问基于电阻的存储器单元240、242和244中的每一者。
在ROM操作模式中(例如，响应于模式控制信号的第二值)，基于电阻的存储器单元240可被访问以确定与基于电阻的存储器单元240至源线204、206的耦合配置相关联的数据值，基于电阻的存储器单元242可被访问以确定与基于电阻的存储器单元至源线216、218的耦合配置相关联的数据值，并且基于电阻的存储器单元244可被访问以确定与基于电阻的存储器单元244至源线222、224的耦合配置相关联的数据值。例如，可以通过确定源线对204、206中的特定源线是耦合至存取晶体管208还是耦合至存取晶体管212来读取第一基于电阻的存储器单元240的ROM数据值(例如，以与图1的基于电阻的存储器单元100的ROM操作类似的方式并且如关于图3更详细地描述的那样)。第二基于电阻的存储器单元242的ROM数据值可以通过确定源线对216、218中的特定源线是耦合至存取晶体管230还是耦合至存取晶体管234来读取。第三基于电阻的存储器单元244的ROM数据值可以通过确定源线对222、224中的特定源线是耦合至存取晶体管236还是耦合至存取晶体管241来读取。
一旦用于基于电阻的存储器单元240-244的电路系统被布局并且设备200被制造，ROM数据值(例如，每个基于电阻的存储器单元240-244的耦合配置)就可被固定。结果，一旦在使用中被实施为硅集成电路或被实施在半导体器件中，与基于电阻的存储器单元240-244中的每一者相关联的ROM数据值就可保持固定。ROM数据值可在设计阶段期间被设置和/或改变和/或作为表示设备200的电子计算机辅助设计(CAD)文件的一部分。
图3解说了包括存储器阵列300的系统，存储器阵列300包括多个基于电阻的存储器单元(诸如图1和图2的基于电阻的存储器单元)。每个基于电阻的存储器单元位于一对字线和一对源线的相交处，其中基于电阻的个体存储器单元的示例在存储器阵列300中被示为基于电阻的存储器单元320、基于电阻的存储器单元322、以及基于电阻的存储器单元324。例如，基于电阻的存储器单元320可对应于存储器阵列300的行0和列0并且耦合至字线316(字线316可对应于图1的字线116)和字线318(字线318可对应于图1的字线118)。与存储器阵列300的行0和列0相对应的基于电阻的存储器单元320还耦合至源线310(源线310可对应于图1的源线104)和源线312(源线312可对应于图1的源线106)。与存储器阵列300的行0和列0相对应的基于电阻的存储器单元320进一步耦合至位线314。
行解码器302被配置成接收地址的至少一部分(例如，全部或部分地址)并且选择对应于该地址的行(例如，对应于字线316和字线318的行0)。本地数据路径306包括列解码器，该列解码器被配置成接收全部或部分地址的至少一部分并且选择对应于该全部或部分地址的列(例如，对应于源线310、源线312和位线314的列0)。本地数据路径306还可包括附加电路系统，诸如用于从阵列300中的所选单元读取数据的感测放大器。
字线控制器304包括配置成响应于行解码器302的输出并且进一步响应于操作模式来控制阵列300的被选择和未被选择的行的字线的偏置的电路系统。包括字线控制器304和行解码器302的字线电路系统可被配置成使得能够在随机存取存储器(RAM)模式中从一个或多个基于电阻的存储器单元读取数据值以及使得能够在只读存储器(ROM)模式中从一个或多个基于电阻的存储器单元读取数据值。例如，在RAM操作模式中，字线控制器304可被配置成向诸字线对提供相同的偏置。例如，字线电路系统可耦合至多个行，其中基于电阻的存储器单元的每一行耦合至两条字线。当在RAM操作模式中选择包括图3的基于电阻的存储器单元320在内的基于电阻的存储器单元行时，字线控制器304可偏置字线316、318以使该基于电阻的存储器单元的存取晶体管导通。基于电阻的存储器单元320的存取晶体管可对应于图1中的基于电阻的存储器单元101的存取晶体管110和112或者图1的基于电阻的存储器单元103的存取晶体管130和136。当在RAM操作模式中不选择包括图1的基于电阻的存储器单元101的行时，字线控制器304可偏置字线316和318以使基于电阻的存储器单元320的两个存取晶体管截止。
在ROM操作模式中，字线控制器304可被配置成向所选择的一对字线中的字线提供不同电压。例如，如果基于电阻的存储器单元320与图1的基于电阻的存储器单元101或图1的基于电阻的存储器单元103相似地配置并且在阵列300的电路系统正在ROM操作模式中操作时被选择，则字线控制器304可用第一电压(例如，接地)来偏置字线316以使第一存取晶体管截止并且可用第二电压(例如，电源电压(Vdd))来偏置字线318以使第二存取晶体管导通。当在ROM操作模式中不选择包括基于电阻的存储器单元320的行时，字线控制器304可偏置字线316和318以使基于电阻的存储器单元320的两个存取晶体管截止。
源线/位线控制器308包括配置成响应于本地数据路径306的列选择、操作模式(例如，RAM或ROM)以及操作类型(例如，读取、写入“0”、或写入“1”)来控制阵列300的被选择和不被选择的列的源线和位线的偏置的电路系统。在一示例中，两条特定的源线和一条特定的位线耦合至基于电阻的存储器单元列，其中两条源线和一条位线的不同集合对应于基于电阻的存储器单元的不同列。例如，在RAM操作模式中，源线/位线控制器308可被配置成向诸源线对提供相同的偏置。例如，当在RAM操作模式中选择包括基于电阻的存储器单元320的列时，源线/位线控制器308可将源线310和312偏置到接地并且可向位线314施加读取电压(V读取)。当在RAM操作模式中不选择包括基于电阻的存储器单元320的列时，源线/位线控制器308可将源线310和312以及位线314偏置到接地。
在ROM操作模式中，源线/位线控制器308可被配置成向所选择的源线对中的源线提供不同电压。例如，当在ROM操作模式中选择包括基于电阻的存储器单元320(其中基于电阻的存储器单元320与图1的基于电阻的存储器单元101或图1的基于电阻的存储器单元103类似地配置)的列时，源线/位线控制器308可用第一电压(例如，V读取)来偏置源线310并且可用第二电压(例如，接地)来偏置源线312和位线314。当在ROM操作模式中不选择包括基于电阻的存储器单元320的列时，源线/位线控制器308可将源线310和312偏置到与位线314相同的电压(例如，接地)。
RAM/ROM模式控制电路330可发送与将在其中使用存储器阵列300的模式相对应的模式控制信号332。模式控制信号332可由存储器阵列300的一个或多个组件(诸如字线控制器304、行控制器302、源线/位线控制器308、和/或本地数据路径306)接收。在一特定实施例中，模式控制信号332的第一值指示第一模式(例如，ROM模式)，并且模式控制信号332的第二值指示第二模式(例如，RAM模式)。在另一实施例中，模式控制信号332指令存储器阵列300在RAM与ROM模式之间翻转(例如，如果当前模式为ROM模式，则存储器阵列300响应于模式控制信号332而切换至RAM模式)。在一实施例中，存储器阵列300在ROM模式中初始化(例如，在上电、引导、或重引导之际)。
控制存储器阵列300的电路系统可包括由字线控制器304、行控制器302、源线/位线控制器308、本地数据路径306、以及RAM/ROM模式控制电路330构成的组件。这些组件可全部或部分地集成到单个较大电路中，可实施在共同的管芯中，和/或可以在共同的印刷电路板上。
在图4的表400中解说阵列300的操作的示例。表400解说了在一特定实施例中与每个基于电阻的存储器单元相关联的字线、源线和位线的电压状态。表400包括针对RAM和ROM操作模式两者的状态。两条字线被指定为WL0(例如，图1中的字线116、图2中的字线201、和/或图3中的字线316)和WL1(例如，图1中的字线118、图2中的字线202、和/或图3中的字线318)，两条源线被指定为SL0(例如，图1中的源线104、图2中的源线204、216或222之一、和/或图3中的源线310)和SL1(例如，图1中的源线106、图2的源线206、218或224之一、或图3中的源线312)，并且位线被指定为BL(例如，图1中的位线108、图2的位线214、220或226之一、或图3的位线314)。针对RAM读取操作402、RAM写入“0”操作404、RAM写入“1”操作406和ROM读取操作408解说了由字线控制器304和源线/位线控制器308施加到WL0、WL1、SL0、SL1和BL的电压。
图5解说了用于从基于电阻的存储器单元(作为解说性而非限定性示例，诸如图1的基于电阻的存储器单元101或103、图2的基于电阻的存储器单元240、242和244、和/或图3的基于电阻的存储器单元320、322或324)读取ROM数据值的方法500的实施例。在502，相对于位线偏置第一源线或第二源线中的至少一者。基于电阻的存储器单元耦合至第一源线和位线。例如，图3的源线/位线控制器308被配置成诸如根据图4的ROM读取408来相对于位线偏置第一源线或第二源线中的至少一者。在此情形中，在504，激活第一存取晶体管。例如，第一存取晶体管可由字线控制器304使用图3的字线316来激活。
在506，基于第一存取晶体管是否使得读取电流能够流过基于电阻的存储器单元来检测数据值。例如，数据值可以由图3的本地数据路径逻辑306中的感测电路系统来检测。为了解说，可以作出关于流过基于电阻的存储器单元的电流是否超过阈值量的比较。当第一存取晶体管耦合至经偏置的源线时，读取电流可流过基于电阻的存储器单元。否则，当经偏置的源线不耦合至被激活的存取晶体管时，比读取电流小得多的阈下漏泄电流可流过基于电阻的存储器单元。该阈值可被设置成小于最低期望读取电流的值(例如，最低期望读取电流的一半)以检测激活第一存取晶体管是否使得读取电流(而不是阈下漏泄电流)能够流过基于电阻的存储器单元。
图6解说了用于从基于电阻的存储器单元(例如，图1、2或3中的根据ROM操作模式来读取的基于电阻的存储器单元)读取ROM值的方法600的实施例。ROM读取包括通过读取与基于电阻的存储器单元相关联的电流值来检测基于其耦合配置编码到基于电阻的存储器单元中的值。该电流值可与以基于电阻的存储器单元的布局的耦合配置为基础的至少两个不同的逻辑值相关联(例如，对应于图1的基于电阻的存储器单元101并且与第一逻辑值0相关联的耦合配置或者对应于图1的基于电阻的存储器单元103并且与第二逻辑值1相关联的耦合配置)。
在602，可将电压和电流施加到基于电阻的存储器单元的第一源线。基于电阻的存储器单元可包括作为电阻元件的磁性隧道结(MTJ)。例如，基于电阻的存储器单元可以是图1-2的基于电阻的存储器单元之一。基于电阻的存储器单元包括第一存取晶体管，并且第一存取晶体管的源极耦合至第一源线。第一存取晶体管的漏极耦合至MTJ元件的第一端子。在604，可将耦合至基于电阻的存储器单元的第二源线和位线保持在接地。基于电阻的存储器单元可包括第二存取晶体管，并且第二存取晶体管的源极可耦合至第二源线。第二存取晶体管的漏极可耦合至MTJ元件的第一端子。MTJ元件的第二端子可耦合至位线。在606，可作出关于是否从第二源线和位线中的至少一者检测到电流的确定。
在一特定实施例中，如果在第二源线和/或位线处检测到电流或者如果所检测到的电流的幅值大于电流的阈值量，则在608，基于电阻的存储器单元被检测为具有第一耦合配置。例如，检测位线处的电流可包括检测高于阈值电流的电流。在另一实施例中，对任何电流的检测包括对电流的检测。在610，可输出对应于第一逻辑值(例如，如图1中所解说的逻辑“0”)的ROM数据值。
如果没有检测到电流或者如果所检测到的电流的幅值小于阈值量，则在612，基于电阻的存储器单元被检测为具有第二耦合配置。在此情形中，在614，可输出对应于第二逻辑值(例如，如图1中所解说的逻辑“1”)的ROM数据值。
图7解说了用于在处于RAM操作模式时在具有如图1、2和3中那样提供电阻的磁性隧道结(MTJ)元件的基于电阻的存储器单元上进行读取操作的方法700。基于电阻的存储器单元可操作地连接至多条源线。在702，耦合至第一存取晶体管的第一字线和耦合至第二存取晶体管的第二字线被设置成偏置这些存取晶体管以使电流能够流过这些存取晶体管。在704，可以在位线处检测读取电流，并且位线可操作地连接至基于电阻的存储器单元，以使得在第一和第二源线处提供的电流可流过MTJ元件以在位线处可检测。在706，将读取电流与参考电流进行比较。如果读取电流小于参考电流，则MTJ处于对应于第一逻辑值(诸如逻辑“1”RAM数据值)的较高电阻反平行状态。如果该电流大于参考电流，则MTJ处于对应于第二逻辑值(诸如逻辑“0”RAM数据值)的较低电阻平行状态。
图8解说了用于改变包括磁性隧道结(MTJ)元件的基于电阻的存储器单元的状态的方法800。在801，使用第一字线来偏置第一晶体管并且使用第二字线来偏置第二晶体管，从而使电流能够流过这两个晶体管。这些晶体管耦合至MTJ元件的第一端子，并且位线耦合至MTJ元件的第二端子。作为示例，基于电阻的存储器单元可对应于图1的基于电阻的存储器单元101或图1的基于电阻的存储器单元103。
当在802要将逻辑0写入基于电阻的存储器单元时，可在803将第一电流和电压施加到第一源线和第二源线。第一源线耦合至第一晶体管并且第二源线耦合至第二晶体管。位线可按比源线相对较低的电压(诸如按本地接地电压电平)来偏置。结果得到的电流可对应于将逻辑0数据值写入基于电阻的存储器单元的写入电流。
当在802要将逻辑1写入基于电阻的存储器单元时，在804将第二电流和电压施加到位线，其中位线的电压高于第一和第二源线的电压。第一和第二源线可被设置到本地接地电压电平。与用于写入逻辑0数据值的写入电流相比，用于写入逻辑1数据值的写入电流可在相反的方向上流过MTJ元件。
在806，写入电流可从第一和第二源线经过MTJ元件流到位线(若写入逻辑0数据值)或者从位线经过MTJ元件流到第一和第二源线(若写入逻辑1数据值)。在808，流过MTJ元件的电流可导致与将基于电阻的MTJ存储器单元设置成逻辑0或逻辑1值相对应的电阻改变。
参考图9，描绘了一种设备的特定解说性实施例的框图，并将该设备一般地指定为900。设备900可包括耦合至存储器设备930的处理器910(例如，数字信号处理器(DSP))。作为解说非限定性示例，存储器设备930可包括具有可在RAM和ROM操作模式两者中使用的一个或多个基于电阻的存储器单元(诸如图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、或图3的基于电阻的存储器单元阵列300)的存储器阵列920。
存储器阵列920可包括非瞬态有形计算机可读单元以形成处理器可读存储介质。存储器阵列920可存储可由存储器控制器932中的处理器934执行的指令908。替换地或附加地，指令908可由处理器910执行。指令908可由处理器934和/或处理器910执行以执行用于从存储器阵列920的耦合至存储器阵列920的第一源线、第二源线和位线的基于电阻的存储器单元读取ROM数据值的操作。指令908可被执行以相对于位线偏置第一源线和第二源线中的至少一者。指令908可被执行以激活基于电阻的存储器单元处的第一存取晶体管。指令908可被进一步执行以基于第一存取晶体管是否使得读取电流能够流过基于电阻的存储器单元来执行对数据值的检测。尽管指令908被解说为存储在存储器阵列920中，但是在其他实施例中，指令908的部分或全部可被存储在存储器阵列920外部，诸如存储在可由处理器934使用的ROM936中。
在一实施例中，存储器阵列920中的指令908可被存储在能作为RAM和ROM单元两者使用的基于电阻的存储器单元处，其中一些指令可使用基于电阻的存储器的RAM功能性来从基于电阻的存储器读取，而其他指令集(诸如引导代码)可使用基于电阻的存储器的ROM功能性来读取。存储器阵列920还可使用基于电阻的存储器的ROM功能性来对任何类型的信息进行编码，诸如以存储一个或多个表928(诸如一个或多个三角函数表)。三角函数可通过将表928用作查找介质来评价，而不是每当调用三角函数时使用处理器910或数学处理器(未解说)来计算三角函数。作为解说性而非限定性示例，使用正弦或余弦函数作为示例，来自表928的查找结果可花费约10纳秒(ns)来取回，而处理器910或数学协处理器(未解说)中的计算可花费约100ns来计算相同的结果。取代三角函数或者除了三角函数之外，该一个或多个表928可存储一个或多个数学函数。例如，可在表928中存储快速傅里叶变换系数和/或其他数学函数数据。由于每个基于电阻的存储器单元可同时作为RAM和ROM保持数据，因而与具有仅RAM或仅ROM单元的存储器相比，增大了存储器阵列920的可用数据密度，并且存储器928可实现对板或芯片空间的减少使用。替换地或附加地，与不基于耦合配置来存储ROM值的存储器相比，更多数据可被存储在存储器阵列920(诸如表928和/或指令908)中而不增加存储器阵列920的大小。
图9还示出了耦合至处理器910和显示器928的显示控制器916。编码器/解码器(CODEC)904可耦合至处理器910。扬声器906和话筒912可被耦合至CODEC904。
图9指示无线控制器926可被耦合至处理器910和天线922。在一特定实施例中，处理器910、显示控制器916、存储器阵列920、CODEC904以及无线控制器926被包括在系统级封装或片上系统设备902中。在一特定实施例中，输入设备918和电源924被耦合至片上系统设备902。此外，在特定实施例中，如图9中所解说的，显示器914、输入设备918、扬声器906、话筒912、天线922和电源924在片上系统设备902外部。然而，显示器914、输入设备918、扬声器906、话筒912、天线922和电源924中的每一者可被耦合到片上系统设备902的组件，诸如接口或控制器。
结合所描述的实施例，公开了一种设备，其可包括用于相对于位线偏置第一源线和第二源线中的至少一者的装置，其中基于电阻的存储器单元耦合至第一源线和位线。例如，用于偏置的装置可包括图3的源线/位线控制器308或者配置成偏置第一源线和第二源线中的至少一者的任何其他控制器和/或电路系统。该设备还可包括用于激活基于电阻的存储器单元的第一存取晶体管的装置。例如，用于激活的装置可包括图3的字线控制器304或配置成激活第一存取晶体管的任何其他控制器和/或电路系统。该设备还可包括用于基于第一存取晶体管是否使得读取电流能够流过基于电阻的存储器单元来检测数据值的装置。例如，用于检测的装置可包括图3的本地数据路径逻辑306中的感测电路系统或者配置成基于第一存取晶体管是否使得读取电流能够流过基于电阻的存储器单元来检测数据值的任何其他数据路径逻辑和/或电路系统。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图10描绘了电子设备制造过程1000的特定解说性实施例。
物理器件信息1002在制造过程1000处(诸如在研究计算机1006处)被接收。物理器件信息1002可包括表示半导体器件的至少一个物理性质的设计信息，该半导体器件诸如是图1的基于电阻的存储器单元、图2的基于电阻的存储器单元、图3的存储器阵列、或其任何组合。例如，物理器件信息1002可包括经由耦合至研究计算机1006的用户接口1004输入的物理参数、材料特性、以及结构信息。研究计算机1006包括耦合至计算机可读介质(诸如存储器1010)的处理器1008，诸如一个或多个处理核。存储器1010可存储计算机可读指令，其可被执行以使处理器1008将物理器件信息1002转换成遵循某一文件格式并生成库文件1012。
在一特定实施例中，库文件1012包括至少一个包括经转换的设计信息的数据文件。例如，库文件1012可以包括被提供以与电子设计自动化(EDA)工具1020联用的包括一器件的半导体器件的库，该器件包括图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。
库文件1012可在设计计算机1014处与EDA工具1020协同使用，设计计算机1014包括耦合至存储器1018的处理器1016，诸如一个或多个处理核。EDA工具1020可作为处理器可执行指令被存储在存储器1018处以使得设计计算机1014的用户能够设计库文件1012的电路，该电路包括图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。例如，设计计算机1014的用户可经由耦合至设计计算机1014的用户接口1024来输入电路设计信息1022。电路设计信息1022可包括表示半导体器件的至少一个物理性质的设计信息，该半导体器件诸如是图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机1014可被配置成转换设计信息(包括电路设计信息1022)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。除了其他电路或者信息之外，设计计算机1014可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合的信息的GDSII文件1026。为了解说，数据文件可包括与片上系统(SOC)相对应的信息，该SOC包括可作为图3的RAM和ROM300使用的基于电阻的存储器单元的存储器阵列，并且在该SOC内还包括附加电子电路和组件。
GDSII文件1026可在制造过程1028处被接收以根据GDSII文件1026中的已转换信息来制造图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。例如，设备制造过程可包括将GDSII文件1026提供给掩模制造商1030以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模1032。掩模1032可在制造过程期间被用于生成一个或多个晶片1034，晶片1034可被测试并被分成管芯，诸如代表性管芯1036。管芯1036包括包含一器件的电路，该器件包括图1的基于电阻的MTJ存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。
管芯1036可被提供给封装过程1038，其中管芯1036被纳入到代表性封装1040中。例如，封装1040可包括单个管芯1036或多个管芯，诸如系统级封装(SiP)安排。封装1040可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装1040的信息可诸如经由存储在计算机1046处的组件库被分发给各产品设计者。计算机1046可包括耦合至存储器1050的处理器1048，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器1050处以处理经由用户接口1044从计算机1046的用户接收的PCB设计信息1042。PCB设计信息1042可包括经封装半导体器件在电路板上的物理定位信息，与封装1040相对应的经封装半导体器件包括图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。
计算机1046可被配置成转换PCB设计信息1042以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件1052，其中经封装的半导体器件对应于封装1040，封装1040包括图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件1052可在板组装过程1054处被接收并且被用于创建根据GERBER文件1052内存储的设计信息来制造的PCB，诸如代表性PCB1056。例如，GERBER文件1052可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB1056可填充有电子组件(包括封装1040)以形成代表性印刷电路组装件(PCA)1058。
PCA1058可在产品制造过程1060处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备1062和第二代表性电子设备1064。作为解说性而非非限定性示例，第一代表性电子设备1062、第二代表性电子设备1064或这两者可选自包括以下各项的组：其中集成了图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合的平板设备、蜂窝电话、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。作为另一解说性而非限定性示例，电子设备1062和1064中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图10解说了根据本公开的教导的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
如解说性过程1000所描述的，包括图1的基于电阻的存储器单元100、图2的多个基于电阻的存储器单元200、图3的基于电阻的存储器单元阵列300、图9的存储器阵列920和/或存储器设备930、或其任何组合的器件可以被制造、处理以及纳入到电子设备中。关于图1-8公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件1012、GDSII文件1026、以及GERBER文件1052内，以及被存储在研究计算机1016的存储器1010、设计计算机1014的存储器1018、计算机1046的存储器1050、在各个阶段(诸如在板组装工艺1054处)使用的一个或多个其他计算机或处理器的存储器(未示出)处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模1032、管芯1036、封装1040、PCA1058、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程1000可由单个实体或由执行过程1000的各个阶段的一个或多个实体来执行。
技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储设备。示例性存储设备被耦合至处理器，以使得处理器能从该存储设备读取信息和向该存储设备写入信息。在替换方案中，存储设备可以被整合到处理器。处理器和存储设备可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储设备可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言可以是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (26)

1.一种设备，包括：
具有多个存取晶体管的基于电阻的存储器单元，其中所述多个存取晶体管至多条源线的耦合配置编码数据值。
2.如权利要求1所述的设备，其特征在于，所述耦合配置包括第一配置，在所述第一配置中所述多个存取晶体管中的第一存取晶体管耦合至第一源线并且所述多个存取晶体管中的第二存取晶体管耦合至第二源线，并且其中所述第一配置对应于所述数据值具有第一值。
3.如权利要求2所述的设备，其特征在于，所述基于电阻的存储器单元包括磁性隧道结(MTJ)元件并且其中第二数据值被存储在所述MTJ元件中。
4.如权利要求3所述的设备，其特征在于，所述MTJ元件被进一步耦合至所述第一源线和所述第二源线。
5.如权利要求3所述的设备，其特征在于，进一步包括配置成使得能够在第一操作模式中读取所述数据值并且使得能够在第二操作模式中读取所述第二数据值的字线控制器和源线/位线控制器。
6.如权利要求1所述的设备，其特征在于，所述数据值具有第一二进制值或第二二进制值。
7.如权利要求2所述的设备，其特征在于，所述设备包括具有第二多个存取晶体管和第二耦合配置的第二基于电阻的存储器单元，在所述第二耦合配置中所述第二多个存取晶体管中的第一存取晶体管耦合至第三源线并且所述第二多个存取晶体管中的第二存取晶体管耦合至第四源线，并且其中所述第二配置对应于所述数据值具有第二值。
8.一种设备，包括：
字线控制器；以及
耦合至所述字线控制器的基于电阻的存储器单元行，其中所述基于电阻的存储器单元行中的基于电阻的存储器单元包括多个存取晶体管，其中所述多个存取晶体管至多条源线的耦合配置编码第一数据值。
9.如权利要求8所述的设备，其特征在于，进一步包括耦合至第一源线且耦合至第二源线的基于电阻的存储器单元列，其中所述基于电阻的存储器单元行中的所述基于电阻的存储器单元在所述基于电阻的存储器单元列中。
10.如权利要求9所述的设备，其特征在于，进一步包括多个基于电阻的存储器单元行和多个基于电阻的存储器单元列，所述多个行和多个列被配置成在一种操作模式中作为只读存储器(ROM)来操作并且在另一种操作模式中作为随机存取存储器(RAM)来操作。
11.如权利要求10所述的设备，其特征在于，所述多个行和所述多个列被封装为单个芯片。
12.如权利要求11所述的设备，其特征在于，所述数据值对应于第一二进制值或第二二进制值。
13.一种用于读取数据的方法，所述方法包括：
相对于位线偏置第一源线和第二源线中的至少一者，其中所述第一源线和所述位线耦合至基于电阻的存储器单元；
激活所述基于电阻的存储器单元的第一存取晶体管；以及
基于所述第一存取晶体管是否使得读取电流能够流过所述基于电阻的存储器单元来检测数据值。
14.如权利要求13所述的方法，其特征在于，所述数据值对应于第一二进制值或第二二进制值。
15.如权利要求13所述的方法，其特征在于，进一步包括：
偏置第一字线和第二字线以改变所述基于电阻的存储器单元的磁性隧道结(MTJ)元件的状态。
16.如权利要求15所述的方法，其特征在于，所述MTJ元件的所述状态对应于第一二进制值或第二二进制值。
17.如权利要求15所述的方法，其特征在于，检测所述MTJ元件的状态进一步包括在读取操作期间检测位线处的电压。
18.一种设备，包括：
用于相对于位线偏置第一源线和第二源线中的至少一者的装置；
用于激活基于电阻的存储器单元的第一存取晶体管的装置，其中所述基于电阻的存储器单元耦合至所述第一源线和所述位线；以及
用于基于所述第一存取晶体管是否使得读取电流能够流过所述基于电阻的存储器单元来检测数据值的装置。
19.如权利要求18所述的设备，其特征在于，所述用于偏置的装置、所述用于激活的装置、以及所述用于检测的装置被集成到以下一者中：平板设备、蜂窝电话、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
20.一种存储指令的计算机可读存储设备，所述指令能由处理器执行以执行操作，所述操作包括：
相对于位线偏置第一源线和第二源线中的至少一者；
激活基于电阻的存储器单元的第一存取晶体管，其中所述基于电阻的存储器单元耦合至所述第一源线和所述位线；以及
基于所述第一存取晶体管是否使得读取电流能够流过所述基于电阻的存储器单元来检测所述基于电阻的存储器单元的数据值。
21.如权利要求20所述的计算机可读存储设备，其特征在于，所述指令能由集成到以下一者中的处理器执行：平板设备、蜂窝电话、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置的数据单元、以及计算机。
22.一种方法，包括：
用于相对于位线偏置第一源线和第二源线中的至少一者的第一步骤，其中基于电阻的存储器单元耦合至所述第一源线、所述第二源线、和所述位线；
用于激活所述基于电阻的存储器单元的第一存取晶体管的第二步骤；以及
用于基于所述第一存取晶体管是否使得读取电流能够流过所述基于电阻的存储器单元来检测数据值的第三步骤。
23.如权利要求22所述的方法，其特征在于，所述第一步骤、所述第二步骤和所述第三步骤是由集成到电子设备中的处理器执行的。
24.一种方法，包括：
接收设计信息，所述设计信息包括经封装半导体器件在电路板上的物理定位信息，所述经封装半导体器件包括具有多个存取晶体管的基于电阻的存储器单元，其中所述多个存取晶体管至多条源线的耦合配置编码数据值；以及
转换所述设计信息以生成数据文件。
25.如权利要求24所述的方法，其特征在于，所述数据文件具有GERBER格式。
26.如权利要求24所述的方法，其特征在于，所述数据文件包括GDSII格式。
CN201480053554.6A 2013-09-30 2014-09-18 基于电阻的具有多条源线的存储器单元 Active CN105580083B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/041,868 2013-09-30
US14/041,868 US9196339B2 (en) 2013-09-30 2013-09-30 Resistance-based memory cells with multiple source lines
PCT/US2014/056210 WO2015047844A1 (en) 2013-09-30 2014-09-18 Resistance-based memory cells with multiple source lines

Publications (2)

Publication Number Publication Date
CN105580083A true CN105580083A (zh) 2016-05-11
CN105580083B CN105580083B (zh) 2018-03-16

Family

ID=51626633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480053554.6A Active CN105580083B (zh) 2013-09-30 2014-09-18 基于电阻的具有多条源线的存储器单元

Country Status (4)

Country Link
US (1) US9196339B2 (zh)
EP (1) EP3022738B1 (zh)
CN (1) CN105580083B (zh)
WO (1) WO2015047844A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735260A (zh) * 2017-04-18 2018-11-02 台湾积体电路制造股份有限公司 写入辅助电路
WO2020154988A1 (zh) * 2019-01-30 2020-08-06 华为技术有限公司 一种存储器及电子设备
US20230133665A1 (en) * 2020-05-28 2023-05-04 Inspur Electronic Information Industry Co., Ltd. Data storage method, apparatus, and device, and readable storage medium

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024272B1 (fr) * 2014-07-25 2017-12-08 Commissariat Energie Atomique Memoire non volatile a resistance programmable
US9570138B2 (en) * 2015-02-03 2017-02-14 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with fast read/write speed
US9589615B2 (en) 2015-06-25 2017-03-07 Intel Corporation Digitally trimmable integrated resistors including resistive memory elements
KR102477093B1 (ko) * 2015-10-13 2022-12-13 삼성전자주식회사 푸리에 변환을 수행하는 방법 및 장치
GB2543528B (en) * 2015-10-20 2020-01-15 Advanced Risc Mach Ltd Memory circuit
US20170117036A1 (en) 2015-10-22 2017-04-27 Sandisk Technologies Llc Source line driver for three dimensional non-volatile memory
US9715924B2 (en) 2015-10-22 2017-07-25 Sandisk Technologies Llc Three dimensional non-volatile memory with current sensing programming status
US9786343B1 (en) 2016-08-30 2017-10-10 International Business Machines Corporation STT MRAM common source line array bias scheme
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US10985162B2 (en) 2018-12-14 2021-04-20 John Bennett System for accurate multiple level gain cells
JP2020149746A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080165573A1 (en) * 2007-01-09 2008-07-10 Thomas Nirschl Memory including two access devices per phase change element
US20100214824A1 (en) * 2009-02-25 2010-08-26 Ingming Chang Converting SRAM cells to ROM Cells
CN101930988A (zh) * 2009-06-25 2010-12-29 索尼公司 存储器
CN102956259A (zh) * 2011-08-16 2013-03-06 英特尔移动通信有限责任公司 磁性随机存取存储器
CN103124998A (zh) * 2010-09-28 2013-05-29 高通股份有限公司 具有双二极管存取装置的基于电阻的存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004110992A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 薄膜磁性体記憶装置
US20100118602A1 (en) 2008-11-13 2010-05-13 Seagate Technology Llc Double source line-based memory array and memory cells thereof
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
JP2012133836A (ja) 2010-12-20 2012-07-12 Toshiba Corp 抵抗変化型メモリ
KR101926603B1 (ko) 2011-12-08 2018-12-10 삼성전자 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
US9047965B2 (en) 2011-12-20 2015-06-02 Everspin Technologies, Inc. Circuit and method for spin-torque MRAM bit line and source line voltage regulation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268742A1 (en) * 2006-05-18 2007-11-22 Micron Technology, Inc. Memory Architecture and Cell Design Employing Two Access Transistors
US20080165573A1 (en) * 2007-01-09 2008-07-10 Thomas Nirschl Memory including two access devices per phase change element
US20100214824A1 (en) * 2009-02-25 2010-08-26 Ingming Chang Converting SRAM cells to ROM Cells
CN101930988A (zh) * 2009-06-25 2010-12-29 索尼公司 存储器
CN103124998A (zh) * 2010-09-28 2013-05-29 高通股份有限公司 具有双二极管存取装置的基于电阻的存储器
CN102956259A (zh) * 2011-08-16 2013-03-06 英特尔移动通信有限责任公司 磁性随机存取存储器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735260A (zh) * 2017-04-18 2018-11-02 台湾积体电路制造股份有限公司 写入辅助电路
CN108735260B (zh) * 2017-04-18 2020-12-25 台湾积体电路制造股份有限公司 写入辅助电路
WO2020154988A1 (zh) * 2019-01-30 2020-08-06 华为技术有限公司 一种存储器及电子设备
CN113383389A (zh) * 2019-01-30 2021-09-10 华为技术有限公司 一种存储器及电子设备
US20230133665A1 (en) * 2020-05-28 2023-05-04 Inspur Electronic Information Industry Co., Ltd. Data storage method, apparatus, and device, and readable storage medium
US11698730B2 (en) * 2020-05-28 2023-07-11 Inspur Electronic Information Industry Co., Ltd. Data storage method, apparatus, and device, and readable storage medium

Also Published As

Publication number Publication date
CN105580083B (zh) 2018-03-16
EP3022738A1 (en) 2016-05-25
US9196339B2 (en) 2015-11-24
EP3022738B1 (en) 2017-02-01
WO2015047844A1 (en) 2015-04-02
US20150092479A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
CN105580083A (zh) 基于电阻的具有多条源线的存储器单元
US9455013B2 (en) System and method to trim reference levels in a resistive memory
JP5383910B2 (ja) 分割経路検知回路
US9140747B2 (en) Sense amplifier offset voltage reduction
CN102812517B (zh) 包含电阻性存储器元件的多端口非易失性存储器
US8446753B2 (en) Reference cell write operations at a memory
CN105518788B (zh) 用于提供参考单元的系统和方法
US8638590B2 (en) Resistance based memory having two-diode access device
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
CN105264607A (zh) 使用参考单元和共同感测路径来读取存储器单元
US10008537B2 (en) Complementary magnetic tunnel junction (MTJ) bit cell with shared bit line
US20150036409A1 (en) System and method to provide a reference cell using magnetic tunnel junction cells
CN106463165A (zh) 双写字线sram单元
KR20140030325A (ko) 감지 회로
EP2727111B1 (en) Sensing circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant