CN101930988A - 存储器 - Google Patents

存储器 Download PDF

Info

Publication number
CN101930988A
CN101930988A CN2010102073225A CN201010207322A CN101930988A CN 101930988 A CN101930988 A CN 101930988A CN 2010102073225 A CN2010102073225 A CN 2010102073225A CN 201010207322 A CN201010207322 A CN 201010207322A CN 101930988 A CN101930988 A CN 101930988A
Authority
CN
China
Prior art keywords
memory
memory device
magnetization
layer
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102073225A
Other languages
English (en)
Other versions
CN101930988B (zh
Inventor
鹿野博司
肥后丰
山元哲也
大森广之
细见政功
楠真一郎
大石雄纪
山根一阳
别所和宏
五十岚实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101930988A publication Critical patent/CN101930988A/zh
Application granted granted Critical
Publication of CN101930988B publication Critical patent/CN101930988B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器,包括多个存储设备,每个存储设备都包括隧道磁阻效应器件,该隧道磁阻效应器件包含:磁化自由层,其中,磁化方向能够被反转;隧道阻挡层,包括绝缘材料;以及磁化固定层,相对于所述磁化自由层介由所述隧道阻挡层进行设置,具有固定的磁化方向。该存储器还包括:随机存取存储区,其中,使用存储设备的磁化自由层的磁化方向来记录信息;以及只读存储区,其中,根据存储设备的隧道阻挡层是否存在击穿来记录信息。

Description

存储器
相关申请的交叉参考
本发明包含涉及于2009年6月25日向日本专利局提交的日本优先权专利申请第2009-151515号中公开的主题,其全部内容结合于此作为参考。
技术领域
本发明涉及一种具有存储设备的存储器。
背景技术
现有技术中,使用存储器的系统通常使用即使在电源被切断后也能保持信息的只读存储器(ROM)和当电源被切断时易失信息但能重复地执行快速和无限次的记录和读出的随机存取存储器(RAM)。
在现有技术中,这些存储器被划分为诸如闪存的ROM和诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的RAM两种类型,并且分别具有唯一的结构。
近来,已出现了诸如磁性随机存取存储器(MRAM)和铁磁性随机存取存储器(FeRAM)的所谓的非易失性RAM的存储器。
非易失性RAM具有与RAM等同的快速重复写入和随机存取读出的性能,并且即使在电源被切断后,也不会丢失信息。
可以认为,使用非易失性RAM,现有技术中使用ROM和RAM的系统能够被简化,结果,可以降低其价格。
在这种情况下,已经被放置在ROM中的诸如序列号和网络ID的系统的唯一信息以及用于通信等的加密密钥被存储在可改写RAM区域中。
此外,作为一种新的非易失性RAM,已经提出了一种旋转注入型存储器件的结构,在该结构中,通过旋转注入来反转隧道磁阻效应器件的铁磁层的磁化方向(例如,见JP-A-2003-17782和NIKKEI ELECTRONICS,Feb.12,2001 issue,pp.164-171)。
在所述结构的情况下,像上面所描述的MRAM一样,非易失性RAM具有与RAM等同的快速重复写入和随机存取读出的性能,并且即使在电源被切换后,也不会丢失信息。
因此,甚至使用旋转注入型存储器件,就可以像上面所描述的MRAM的情况一样简化现有技术中使用ROM和RAM的系统。
发明内容
当前,期望能够用作RAM的非易失性存储器包括例如上述的FeRAM和MRAM。
在通常使用条件下,即使在电源被切换后,也能保持在FeRAM和MRAM中所写入的信息。
但是,在FeRAM和MRAM被用作代替ROM的情况下,信息被置于信息可被改写的RAM区域中。因此,存在一定的可能性,即,由于程序缺陷、外来噪声等引起数据改变,并且存在可能丢失用于激活系统的必不可少的信息的危险。
众所周知,存在由于芯片焊接时的加热等引起从FeRAM丢失信息或由于强外部磁场从MRAM丢失信息的可能性。
因此,不可能容易地同时执行几乎不丢失信息的完全的ROM的功能和自由读出和写入的RAM的功能。
而且,此外,在没有改变就用旋转注入型存储设备代替ROM的情况下,存在像使用FeRAM和MRAM的情况一样的丢失信息的可能性。
因此,期望提供一种能够使用具有相同结构的存储设备实现ROM和RAM两者的存储器。
本发明实施例的存储器包括一个存储设备,该存储设备包括隧道磁阻效应器件,该隧道磁阻效应器件包含了:磁化自由层,其中,磁化方向能够被反转;隧道阻挡层,包括绝缘材料;以及磁化固定层,相对于磁化自由层介由隧道阻挡层进行设置,具有固定的磁化方向。
此外,存储器包括具有所述结构的多个存储设备,以及使用存储设备的磁化自由层的磁化方向记录信息的随机存取存储区以及根据存储设备的隧道阻挡层是否存在击穿来记录信息的只读存储区。
根据本发明实施例的存储器的结构,包括了使用存储设备的磁化自由层的磁化方向记录信息的随机存取存储区以及根据存储设备的隧道阻挡层是否存在击穿来记录信息的只读存储区。
在随机存取存储区的存储设备中,根据磁化自由层的磁化方向示出高电阻的第一电阻状态和低电阻的第二电阻状态的其中一个。在只读存储区的存储设备中,如果隧道阻挡层没有被击穿,则示出第一电阻状态或第二电阻状态。另一方面,如果隧道阻挡层已经被击穿,则示出比第二电阻状态充分低的电阻的第三电阻状态。
此外,通过检测上述三种电阻状态,能够读出记录的信息的内容。因此,使用具有相同结构的存储设备,能够实现随机存取存储器(RAM)和只读存储器(ROM)两者。
根据本发明的上述实施例,能够使用具有相同结构的存储设备实现随机存取存储器(RAM)和只读存储器(ROM)两者。因此,能够通过一个芯片代替现有技术中被分开制造的ROM芯片和RAM芯片。
由于能够使用具有相同结构的存储设备实现RAM和ROM两者,所以能够减少电路部分的类型并降低制造成本。
此外,由于能够通过一个芯片来形成现有技术中通过ROM芯片和RAM芯片两个独立的芯片形成的电路,所以能够实现存储器电路结构的简化和存储器尺寸的减小。
附图说明
图1是本发明的一个实施例的存储器的示意性结构图(存储单元的截面图)。
图2是图1中的存储设备的示意性截面图。
图3示出了存储设备的施加电压与设备电阻之间的关系。
图4示出了随着施加的电压的升高存储设备的设备电阻的改变。
图5是本发明的一个实施例的存储器的电路结构的示意性结构图。
具体实施方式
将说明用于实现发明的优选实施例(下文中,被称作“实施例”)。
将以下面的顺序进行说明。
1.发明的概要
2.一个实施例的存储器的存储设备的结构
3.存储设备的实验实例
4.一个实施例的存储器的电路结构
5.变形实例
<1.发明的概要>
在说明发明的特定实施例之前,将说明发明的概要。
在发明的实施例中,使用包括隧道磁阻效应(tunnel magneticresistance effect)器件的多个存储设备形成存储器(存储设备)。
此外,形成存储器的多个存储设备被划分为随机存取存储器(RAM)区和只读存储器(ROM)区。
在随机存取存储器(RAM)区中,使用包括隧道磁阻效应器件的存储设备的磁化自由层的磁化方向来记录信息。在只读存储器(ROM)区中,根据包括隧道磁阻效应器件的存储设备的隧道电阻层(tunnel insulating layer)是否存在击穿来记录信息。
在随机存取存储器(RAM)区中,由于使用存储设备的磁化自由层的磁化方向来记录信息,所以磁化自由层作为存储层。
在只读存储器(ROM)区中,由于根据存储设备的隧道电阻层中是否存在击穿来记录信息,因此,存储设备的磁化自由层的磁化方向为任意的,磁化自由层并不用作用于将信息分类的存储层。
当在随机存取存储器(RAM)区中的存储设备中记录信息时,通过旋转注入提供具有反转磁化自由层的磁化方向的量值的电流,或者将具有反转磁化方向的量值的外部磁场施加于磁化自由层。其中,通过在存储设备的磁化自由层附近设置用于施加磁场的配线并使电流在配线中流动从而产生电流磁场,能够容易地施加外部磁场。
随后,在记录信息时,存储设备的电阻在高电阻的第一电阻状态与低电阻的第二电阻状态之间变化。如在上述专利文献1和非专利文献1等中所述,在隧道磁阻效应器件中,这两种电阻状态能够可逆地改变,而不会引起材料疲劳,即,设备的破坏。
因此,用于本发明的存储器的包括隧道磁阻效应器件的存储设备具有耐重复记录(in resistance to repeated recording)(这在将该设备用作RAM时是必要的)的优势。
当在只读存储器(RAM)区中的存储设备中记录信息时,通过向存储设备施加比隧道阻挡层的击穿耐受电压(breakdownwithstand voltage)更高的电压来击穿隧道阻挡层。对于电压的施加,提供了包括连接在存储设备之上和之下的配线等的电压供给单元。
以这种方式,通过击穿隧道阻挡层来记录信息。由于隧道阻挡层的击穿为不可逆变化,所以信息很难丢失。即,其中已经通过击穿记录了信息的存储设备可以用作只读存储器(ROM)。
此外,为了读出在存储设备中所记录的信息,通过将用于读出的电压施加至存储设备来检测设备的电阻。在随机存取存储器(RAM)区的存储设备中,使用传感放大器等来确定是高电阻的第一电阻状态还是低电阻的第二电阻状态。在只读存储器(ROM)区的存储设备中,使用传感放大器等来确定是否为第一电阻状态或第二电阻状态,或者其中隧道阻挡层已经被击穿的第三电阻状态。
需要注意,在存储设备具有其中通过旋转注入来反转磁化自由层的磁化方向的结构的情况下,用于读出的电压被设定为比用于提供具有反转磁化方向的量值的电流的电压(写入电压)更低的电压。
在用于本发明实施例的存储器的存储设备中,可以将用于隧道磁阻效应器件的已知的材料用作磁化自由层、隧道绝缘层、磁化固定层(magnetization fixed layer)、反铁磁层等的各个层的材料。
此外,在存储设备具有其中通过旋转注入反转磁化自由层的磁化方向的结构的情况下,对于随机存取存储器(RAM)区中的存储设备,设置了将电流施加至用于记录信息的存储设备的电流供给单元。例如,电流供给单元可以包括连接在存储设备之上和之下的配线等。
在本发明实施例的存储器中,能够使用具有相同结构的存储设备来实现随机存取存储器(RAM)和只读存储器(ROM)。
因此,能够实现其中随机存取存储器(RAM)区中的存储设备和只读存储器(ROM)区中的存储设备设置在同一芯片中的结构。因此,能够通过一个芯片取代在现有技术中被分开制造的ROM芯片和RAM芯片。
此外,由于能够使用具有相同结构的存储设备来实现RAM和ROM,所以能够减少电路部分的类型和降低制造成本。
此外,由于能够由一个芯片来形成在现有技术中通过ROM芯片和RAM芯片的两个独立芯片而形成的电路,所以能够实现电路结构的简化和存储器尺寸的减小。
需要注意,可以在制造中预先确定或在使用中通过用户设定ROM与RAM区之间的区别。
例如,在用户在使用中设定该区别的情况下,提供了从外部输入信息至具有多个存储设备的存储芯片的输入单元。此外,当实际使用时,对它进行操作,使得多个存储设备中的某些存储设备可以被分配给RAM区,而其它存储设备可以被分配给ROM区。在这点上,可以为输入单元设置显示输入至输入单元的信息的显示单元(例如,使用液晶或LED的显示器)。
<2.一个实施例的存储器的存储设备的结构>
接下来,将说明本发明的特定实施例。
图1是本发明一个实施例的存储器的示意性结构图(存储单元的截面图)。
如图1中所示,在诸如硅衬底的半导体基底10上,分别设置形成用于选择每个存储单元的选择晶体管的源极区4、漏极区5及栅电极7。其中,栅极7也用作在与纸面垂直的方向上延伸的一个地址配线(例如,字线)。
配线6经由接触层(contact layer)2连接至漏极区5。
此外,存储设备1设置在源极区4与设置在图中的上部并在水平方向上延伸的其它地址配线(例如,位线)3之间。存储设备1包括隧道磁阻效应器件,该隧道磁阻效应器件具有包括铁磁层的磁化自由层(存储层),在该铁磁层中,通过旋转注入反转磁化方向。
此外,存储设备1设置在两条地址配线3、7交叉点附近。
存储设备1分别经由上部和下部接触层2被连接至位线3和源区4。
因此,电流能够被以从地址配线3经由选择晶体管到达配线6的路径提供给存储设备1,电流在存储设备1中垂直(在存储设备1的堆叠方向上)流动,因此,能够通过旋转注入来反转存储层的磁化方向。即,地址配线3和配线6为上述用于将电流提供至存储设备1的电流供给单元。
在实施例的存储器中,具体地,存储器包括多个图1中所示的存储设备1。此外,将形成存储器的具有相同结构的多个存储设备1划分成随机存取存储器(RAM)区和只读存储器(ROM)区。
在随机存取存储器(RAM)区中,使用包括隧道磁阻效应器件的存储设备1的磁化自由层的磁化方向来记录信息。
在只读存储器(ROM)区中,根据包括隧道磁阻效应设备的存储设备1的隧道绝缘层是否存在击穿来记录信息。
将结合存储设备1的详细结构(将在随后描述)来说明在存储设备1的各个区中的信息记录的细节。
此外,图2是本实施例的存储器的存储设备1的示意性截面图。
如图2中所示,在存储设备1中,在磁化自由层18下面设置磁化固定层13,在该磁化自由层中通过旋转注入反转磁化M1的方向。在磁化固定层13下方,设置反铁磁层12,并且通过反铁磁层12固定磁化固定层13的磁化方向。
在磁化自由层18与下部的磁化固定层13之间,设置隧道阻挡层(隧道绝缘层)17。
此外,在反铁磁层12的下方形成基层(foundation layer)11,并且在磁化自由层18上形成覆盖层(cap layer)19。
即,图2中所示的存储设备1由包括磁化自由层18、隧道阻挡层(隧道绝缘层)17以及磁化固定层13的隧道磁阻效应器件(TMR设备)形成。
此外,磁化固定层13具有堆叠的反铁磁结构。
具体地,磁化固定层13具有这样的结构,该结构中,两个铁磁层14、16堆叠并经由非磁性层15被反铁磁性连接。
磁化固定层13的各个铁磁层14、16具有堆叠的反铁磁结构,因此,铁磁层14的磁化M14指向右方,而铁磁层16的磁化M16指向左方,两者彼此相反。因此,从磁化固定层13的各个铁磁层14、16所泄露的磁通量彼此抵消。
包含Fe、Ni、Co的一种、两种或多种的金属合金材料可以用于形成磁化固定层13的铁磁层14、16。此外,在这些磁性层的金属合金中,可以包含诸如Nb和Zr的过渡金属元素、诸如B和C的轻元素(light element)以及诸如Gd、Tb和Y的稀土元素,另外,可以使用它们的氧化物或氮化物。
作为用于磁化固定层13的非磁性层15的材料,可以使用Ru、Cu、Rh、Cr等的在磁性层之间产生反铁磁层间耦合的材料。
作为磁化自由层18的材料,可以使用Fe、Ni、Co等的一种、两种或多种的铁磁材料的金属合金材料。此外,在磁性金属合金中,可以包含诸如Nb和Zr的过渡金属元素、诸如B和C的轻元素、以及诸如Gd、Tb和Y的稀土元素,另外,可以使用它们的氧化物或氮化物。
作为隧道阻挡层17的材料,可以使用Al2O3、MgO、HfO、SiO、SiO2、SiN等材料或它们的混合物。
作为反铁磁层12的材料,可以使用诸如PtMn、RhMn、RuMn、FeMn、IrMn等的Mn化合物。
作为基层11和覆盖层19的材料,不进行具体限定,但是通常可以使用Ta、Cr、Ti、W、Al、Cu、TiN、或CuN等的金属或金属氮化物的导体。
可以通过在真空设备中连续形成从基层11至覆盖层19并随后进行诸如蚀刻的处理以形成存储设备1的图案来制造本实施例的存储设备1。
在本实施例的上述存储器中,存储器包括具有图1和图2中所示的结构的多个存储设备1。此外,如上所述,形成存储器的具有相同结构的多个存储设备1被划分成随机存取存储器(RAM)区和只读存储器(ROM)区。
在随机存取存储器(RAM)区中,使用包括隧道磁阻效应器件的存储设备1中的磁化自由层18的磁化M1的方向来记录信息。
当在随机存取存储器(RAM)区的存储设备1中记录信息时,通过旋转注入向存储设备1提供具有反转磁化自由层18的磁化M1的方向的量值的电流。随后,在记录信息时,存储设备1的电阻在高电阻的第一电阻状态与低电阻的第二电阻状态之间变化。具体地,当磁化固定层13的磁化自由层18附近的铁磁层16的磁化M16的方向与磁化自由层18的磁化M1的方向反向平行时,电阻变成高电阻的第一电阻状态,而当两方向平行时,电阻变为低电阻的第二电阻状态。
在只读存储器(ROM)区中,在包括隧道磁阻效应器件的存储设备1中,根据在其隧道阻挡层17是否存在击穿来记录信息。
当在只读存储器(ROM)区的存储设备1中记录信息时,提供比存储设备1的隧道阻挡层17的击穿耐受电压(breakdownwithstand voltage)更高的电压。因此,隧道阻挡层17被击穿,存储设备1的电阻状态变为比低电阻的第二电阻更低的低电阻的第三电阻状态,并且记录信息。为了提供比存储设备1的隧道阻挡层17的击穿耐受电压更高的电压,通过连接在存储设备1之上和之下的配线(图1中的地址配线3、7)来提供电压。即,这些地址配线3、7为上述的电压供给单元(提供用于在存储设备1中引起击穿的电压)。
需要注意,当使用作为被提供至IC芯片的电源电压的1.8V~3.3V的电源电压(通常地使用)时,调整隧道阻挡层17的厚度,使得设备电阻与面积的乘积可以为能够以所述电压进行旋转注入记录的5Ω·μm2~30Ω·μm2。满足所述条件的隧道阻挡层17的厚度近似为0.7nm~1.2nm。
在所述厚度范围内的隧道阻挡层17的击穿耐受电压约为1.5V~2.5V。
此外,当将存储设备1用于(该设备在产品寿命期间内不应该被破坏的)RAM应用时,需要在低于击穿耐受电压的写入电压下使用该设备,使得该设备不会由于写入时电压的施加而被击穿或发生故障。
另一方面,当将设备1用于ROM应用时,需要仅执行一次写入,并且以比击穿耐受电压更高的电压来执行写入,从而破坏隧道阻挡层17,并且产生具有比通常的低电阻状态更小的小电阻的第三电阻状态。
已经引起击穿的隧道阻挡层17是不可逆的,并且这种状态的电阻不会由于时间改变而改变。因此,第三电阻状态是永久的,并且所述设备可以用作用于仅能改写一次的ROM的设备。
<3.存储设备的实验实例>
这里,实际制造具有图2中所示结构的存储设备1。
具体地,在具有图2中所示结构的存储设备1中,如以下膜结构中所示来选择各个层的材料和厚度。即,基层11为厚度为3nm的Ta膜,反铁磁层12为厚度为20nm的PtMn膜,形成磁化固定层13的铁磁层14为厚度为2nm的CoFe膜,非磁性层15为厚度为0.8nm的Ru膜,铁磁层16为厚度为4nm的CoFeB膜。此外,隧道阻挡层17为厚度为0.9nm的氧化镁膜,磁化自由层18为厚度为2nm的CoFeB膜,覆盖层19为厚度为5nm的Ta膜。此外,在基层11与反铁磁层12之间设置厚度为50nm的Cu膜(未示出)(作为将在随后被描述的字线)。需要注意,磁化自由层18和铁磁层16的CoFeB膜的成分为Co40Fe20B(原子百分比),反铁磁层12的PtMn膜的成分为Pt50Mn50(原子百分比),而铁磁层14的CoFe膜的成分为Co90Fe10(原子百分比)。
以这种方式,形成存储设备1的各个层。
膜结构:Ta(3nm)/Cu(50nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(4nm)/MgO(0.9nm)/CoFeB(2nm)/Ta(5nm)。
使用DC磁控溅射形成除了包括氧化镁膜的隧道阻挡层17之外的各个层。
使用RF磁控溅射形成包括氧化镁(MgO)膜的隧道阻挡层17。
随后,通过溅射在真空设备中连续形成存储设备1的各个层。
随后,在热处理炉中以10kOe在360℃下执行两小时热处理,执行反铁磁层12的PtMn膜的有序化热处理(ordering heattreatment)。
接下来,通过光刻法(photolithography)掩蔽字线部,随后,使用Ar等离子在除了字线之外的部分的堆叠的膜上执行选择性蚀刻,从而形成字线(下部电极)。在这点上,除了字线部之外的部分被蚀刻至基板的5nm的深度。
随后,使用电子束绘图系统形成存储设备1的图案的掩模,随后,在堆叠的膜上执行选择性蚀刻,从而形成存储设备1。除了存储设备1之外的部分被蚀刻至恰好在字线的Cu层上方。在这点上,存储设备1的图案具有80nm的短轴×240nm的长轴的椭圆形状。
接下来,通过溅射Al2O3使除了存储设备1部分之外的部分绝缘。
随后,使用光刻法,形成作为上部电极的位线和测量垫片。
以这种方式,制成了操作实例(working example)1的存储设备1的样本。
关于操作实例1的样本的一个存储设备1,测量了在施加至存储设备1的电压从-1V变化至+1V时的存储设备1的电阻。
作为测量结果,图3示出了施加至存储设备1的电压与存储设备1的设备电阻之间的关系。
如图3所示,能够通过改变包括隧道磁阻效应器件的存储设备1中所流动的电流方向由旋转注入磁化反转效应来改变磁化自由层(存储层)18的磁化M1的方向。因此,磁化自由层(存储层)18的磁化M1的方向能够变为关于磁化固定层13的铁磁层16的磁化M16的方向平行或反平行。众所周知,存储设备1的电阻随着磁化自由层(存储层)18的磁化M1的方向的改变通过磁阻效应而改变。
接下来,当施加的脉冲电压升高而高于作为RAM的操作电压范围时,执行向操作实例1的样本的几个存储设备1的每一个施加电压脉冲的测量以及随后的设备电阻的测量。需要注意,在测量前,存储设备1的电阻被设定为高电阻状态。
作为测量结果,几个存储设备1的设备电阻的改变是重叠的,并在图4中示出。
如图4中所示,在施加的脉冲电压很低的区域中,示出了作为初始状态的高电阻的第一电阻状态R1。随着施加电压升高,通过旋转注入引起了磁化反转,状态变为低电阻的第二电阻状态R2。随着施加电压的进一步升高,隧道阻挡层17击穿,设备电阻进一步从低电阻的第二电阻状态R2变得更低,并且状态变为阻挡层导电的状态的第三电阻状态R3。
使用存储设备1的三种电阻状态(第一电阻状态R1、第二电阻状态R2、第三电阻状态R3),ROM和RAM可以被混在图2中具有几个存储设备1的存储器中。
<4.一个存储器实施例的电路结构>
接下来,将说明本实施例的存储器的电路结构。
图5是本实施例(本发明一个实施例的存储器)的电路结构的示意性结构图。
如图5中所示,单元选择晶体管22串联连接至存储设备21(对应于图2中的存储设备1),并且这些存储设备21和单元选择晶体管22形成每个存储单元。
以矩阵形式设置多个存储单元,并且存储单元的单元选择晶体管22连接至相对于每行的横向配线。
在横向配线的下游处,连接了用于区分存储设备21的电阻状态的传感放大器28。能够可变换地产生两个电压的阈值发生电路23连接至传感放大器28。
在图中的左下方,设置了能够同样可变换地产生两个电压的写入电压发生电路24。
在图中的左上方,设置了确定输入地址数据并产生作为区域选择信号S1的ROM区选择信号和RAM区选择信号的功能选择地址解码器(function selection address decoder)25。
此外,为每行的存储单元被连接至其上的横向配线设置行地址解码器26。
在每列的存储单元中,将纵向配线设置成与存储单元的单元选择晶体管22的栅极连接。此外,纵向配线连接至列地址解码器27。
当输入预先设定的用作ROM的地址范围作为地址数据时,功能选择地址解码器25启动ROM区选择信号。ROM区选择信号被输入至阈值发生电路23和写入电压发生电路24。
类似地,当输入预先设定的用作RAM的地址范围作为地址数据时,功能选择地址解码器25启动RAM区选择信号。RAM区选择信号被输入至阈值发生电路23和写入电压发生电路24。
此外,阈值发生电路23和写入电压发生电路24使用ROM区选择信号或RAM区选择信号确定是否已经选择了ROM区或RAM区,并且响应所选择的区域控制将要产生的电压。
阈值发生电路23产生阈值电压。使用该阈值电压,在传感放大器28中能够区分电阻。
在RAM区中,阈值电压被设定为分别在存储设备21的第一电阻状态R1和第二电阻状态R2中所产生的传感放大器28的输入电压之间的第一阈值电压。此外,在ROM区中,阈值电压被设定为分别在存储设备21的第三电阻状态R3和第二电阻状态R2中所产生的传感放大器28的输入电压之间的第二阈值电压。
当信息被记录在RAM区中的存储设备21中时,写入电压发生电路24产生比隧道阻挡层17的击穿电压低的第一写入电压作为写入电压。
另一方面,当信息被记录在ROM区中的存储设备21中时,写入电压发生电路24产生比隧道阻挡层17的击穿电压高的第二写入电压。
此外,在读出时,写入电压发生电路24产生充分低于第一写入电压的电压,使得不执行写入。
在该实施例中,对于RAM区和ROM区来说,连接至存储设备21和单元选择晶体管22的电压发生电路24和传感放大器28是同样的电路。因此,在电路设计和晶片制造中,不需要相对于存储设备21的部分区分RAM区和ROM区。
为了RAM区和ROM区的分段(segmentation),仅需要改变在写入电压发生电路24中产生的写入电压和在阈值发生电路23中所产生的阈值电压的各个电压的设定,并在操作时输入至传感放大器28。
例如,通常,设置用于RAM操作的第一写入电压和第一阈值电压。随后,当访问期望被用作ROM区的地址时,仅改变地址解码器电路以从功能选择地址解码器25产生作为区域选择信号S1的ROM区域选择信号。随后,使用ROM区选择信号,可将第二写入电压提供至写入电压发生电路24,并且可将第二阈值电压提供至传感放大器28。
根据本实施例的上述存储器,在随机存取存储器(RAM)区中,存储设备1的磁化自由层18的磁化M1的方向被反转,从而信息被记录。此外,在只读存储器(ROM)区中,提供高于存储设备1的隧道阻挡层17的击穿耐受电压的电压以将隧道阻挡层17击穿而进入第三电阻状态R3,从而记录被信息。
因此,可以使用图2中所示的存储设备1作为随机存取存储器(RAM)或只读存储器(ROM)。
以这种方式,使用具有相同结构的存储设备1,可以实现随机存取存储器(RAM)和只读存储器(ROM)。因此,能够通过一个芯片来代替在现有技术中被分开制造的ROM芯片和RAM芯片。
此外,由于能够使用具有相同结构的存储设备1实现RAM和ROM,所以能够减少电路部分的类型并降低制造成本。
此外,由于能够通过一个芯片来形成通过ROM芯片和RAM芯片的两个独立芯片形成的电路,所以能够实现存储器电路结构的简化及存储器尺寸的减小。
<5.变形实例>
在上述实施例中,存储设备1的磁化固定层13具有非磁性层15被夹在两个铁磁层14、16之间的堆叠的反铁磁结构。
在本发明的实施例中,磁化固定层可以仅包括一层铁磁层,或者磁化固定层可以具有包括三层或以上的铁磁层的堆叠的反铁磁结构。
在上述实施例中,对于存储设备1,通过旋转注入法反转磁化自由层18的磁化M1的方向。
本发明的实施例包括如下情况,即,像在现有技术中的MRAM一样,对于包括隧道磁阻效应器件的存储设备,通过将外部磁场施加至磁化自由层来反转磁化自由层的磁化方向。在这种情况下,击穿在ROM区中的存储设备的隧道绝缘层的电压通过连接至存储设备的配线(用于检测电阻值并读出所记录的信息的内容的读出配线或其它配线)而施加至存储设备。
此外,作为发明的另一个实施例的存储器,可以采用下面的结构。
首先,形成多个存储设备,并且制备对ROM区和RAM区进行完全不区分的芯片。
对于芯片,设置外部输入信息的输入单元。
当实际使用芯片时,对于输入至输入单元的信息的内容,例如,提供用作ROM区的区域信号作为外部信号。因此,对芯片进行操作,使得多个存储设备的某些存储设备可以被分配给RAM区,而其它存储设备可以被分配给ROM区。
以这种方式,ROM区和RAM区都能置于该芯片中。
此外,在该结构的情况下,与在现有技术中具有RAM芯片和ROM芯片的结构相比,能够减少存储设备的类型和电路部分,并且能够减少用于制造的掩模的类型。因此,能够降低材料成本和制造成本。
发明的实施例不限于上述实施例,在不脱离本发明的范围内可以采用其他各种结构。

Claims (5)

1.一种存储器,包括:
多个存储设备,每个存储设备都包括隧道磁阻效应器件,所述隧道磁阻效应器件包含:
磁化自由层,其中,磁化方向能够反转,
隧道阻挡层,包括绝缘材料,以及
磁化固定层,相对于所述磁化自由层介由所述隧道阻挡层进行设置,具有固定的磁化方向;
随机存取存储区,其中,使用所述存储设备的所述磁化自由层的所述磁化方向来记录信息;以及
只读存储区,其中,根据所述存储设备的所述隧道阻挡层是否存在击穿来记录信息。
2.根据权利要求1所述的存储器,其中,在所述随机存取存储区中的所述存储设备和在所述只读存储区中的所述存储设备被配置在同一芯片中。
3.根据权利要求1所述的存储器,进一步包括电压供给单元,通过向所述只读存储区中的所述存储设备施加比所述隧道阻挡层的击穿耐受电压高的电压来供给用于引起击穿的电压。
4.根据权利要求1所述的存储器,进一步包括电流供给单元,通过旋转注入将电流提供至所述随机存取存储区中的所述存储设备,用于通过反转所述磁化自由层的所述磁化方向来记录信息。
5.根据权利要求1所述的存储器,进一步包括从外部输入信息的输入单元,其中,响应于输入至所述输入单元的信息的内容,所述多个存储设备的一部分存储设备被分配给所述随机存取存储区,而其它存储设备被分配给所述只读存储区。
CN2010102073225A 2009-06-25 2010-06-18 存储器 Expired - Fee Related CN101930988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-151515 2009-06-25
JP2009151515A JP2011008861A (ja) 2009-06-25 2009-06-25 メモリ

Publications (2)

Publication Number Publication Date
CN101930988A true CN101930988A (zh) 2010-12-29
CN101930988B CN101930988B (zh) 2012-10-10

Family

ID=43370052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102073225A Expired - Fee Related CN101930988B (zh) 2009-06-25 2010-06-18 存储器

Country Status (5)

Country Link
US (1) US8018759B2 (zh)
JP (1) JP2011008861A (zh)
KR (1) KR20100138791A (zh)
CN (1) CN101930988B (zh)
TW (1) TW201110435A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580083A (zh) * 2013-09-30 2016-05-11 高通股份有限公司 基于电阻的具有多条源线的存储器单元
CN107068173A (zh) * 2016-01-28 2017-08-18 西部数据科技股份有限公司 用于控制磁阻式随机存取存储器器件切换的方法
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器
CN110915010A (zh) * 2017-03-17 2020-03-24 台湾积体电路制造股份有限公司 将氧化镁插入磁性记忆体应用所用的自由层

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012910B2 (ja) * 2008-01-30 2012-08-29 富士通株式会社 磁気抵抗効果素子、磁気ヘッド、および、情報記憶装置
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
US8946834B2 (en) 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US8923044B2 (en) * 2012-08-20 2014-12-30 Qualcomm Incorporated MTP MTJ device
KR20140072276A (ko) 2012-11-29 2014-06-13 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
US20160299843A1 (en) * 2015-04-08 2016-10-13 Nanya Technology Corp. Unified non-volatile memory and electronic apparatus applying the non-volatile memory
US9842988B2 (en) 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
US10211256B2 (en) 2015-09-10 2019-02-19 Toshiba Memory Corporation Magnetic memory device with stack structure including first and second magnetic layers and nonmagnetic layer between the first and second magnetic layers
US10311928B2 (en) 2015-10-15 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices including reversible and one-time programmable magnetic tunnel junctions
US9747965B2 (en) 2015-12-28 2017-08-29 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
US10699764B1 (en) 2018-12-14 2020-06-30 Nxp Usa, Inc. MRAM memory with OTP cells
CN113544780A (zh) * 2019-03-15 2021-10-22 索尼半导体解决方案公司 半导体电路和电子设备
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119771A (ja) * 2002-09-27 2004-04-15 Toshiba Corp スピンバルブトランジスタ、磁気ヘッド、磁気情報再生システム、および磁気記憶装置
US20050099855A1 (en) * 2002-01-23 2005-05-12 Anthony Holden System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
CN1637927A (zh) * 2003-10-24 2005-07-13 三星电子株式会社 磁随机存取存储器及其制造方法
CN1708810A (zh) * 2002-07-31 2005-12-14 飞思卡尔半导体公司 磁电阻随机存取存储器
CN1811984A (zh) * 2005-01-28 2006-08-02 株式会社东芝 自旋注入磁随机存取存储器及写入方法
JP2006286713A (ja) * 2005-03-31 2006-10-19 Osaka Univ 磁気抵抗素子および磁化反転方法
US20070109853A1 (en) * 2005-11-17 2007-05-17 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
CN101090129A (zh) * 2006-06-14 2007-12-19 国际商业机器公司 半导体器件和形成该半导体器件的方法
CN101276879A (zh) * 2008-04-01 2008-10-01 北京科技大学 一种双自由层垂直铁磁性隧道结结构
CN101288186A (zh) * 2005-10-14 2008-10-15 原子能源局 磁阻隧道结磁性器件及其在磁性随机存取存储器中的应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Cpp構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US7826182B2 (en) * 2007-07-23 2010-11-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with CoFeGe ferromagnetic layers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099855A1 (en) * 2002-01-23 2005-05-12 Anthony Holden System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
CN1708810A (zh) * 2002-07-31 2005-12-14 飞思卡尔半导体公司 磁电阻随机存取存储器
JP2004119771A (ja) * 2002-09-27 2004-04-15 Toshiba Corp スピンバルブトランジスタ、磁気ヘッド、磁気情報再生システム、および磁気記憶装置
CN1637927A (zh) * 2003-10-24 2005-07-13 三星电子株式会社 磁随机存取存储器及其制造方法
CN1811984A (zh) * 2005-01-28 2006-08-02 株式会社东芝 自旋注入磁随机存取存储器及写入方法
JP2006286713A (ja) * 2005-03-31 2006-10-19 Osaka Univ 磁気抵抗素子および磁化反転方法
CN101288186A (zh) * 2005-10-14 2008-10-15 原子能源局 磁阻隧道结磁性器件及其在磁性随机存取存储器中的应用
US20070109853A1 (en) * 2005-11-17 2007-05-17 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
CN101090129A (zh) * 2006-06-14 2007-12-19 国际商业机器公司 半导体器件和形成该半导体器件的方法
CN101276879A (zh) * 2008-04-01 2008-10-01 北京科技大学 一种双自由层垂直铁磁性隧道结结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105580083A (zh) * 2013-09-30 2016-05-11 高通股份有限公司 基于电阻的具有多条源线的存储器单元
CN105580083B (zh) * 2013-09-30 2018-03-16 高通股份有限公司 基于电阻的具有多条源线的存储器单元
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器
CN107636762B (zh) * 2015-04-03 2022-01-04 台湾积体电路制造股份有限公司 使用mram堆叠设计实现的一次可编程存储器
CN107068173A (zh) * 2016-01-28 2017-08-18 西部数据科技股份有限公司 用于控制磁阻式随机存取存储器器件切换的方法
CN107068173B (zh) * 2016-01-28 2020-11-03 西部数据技术公司 用于控制磁阻式随机存取存储器器件切换的方法
CN110915010A (zh) * 2017-03-17 2020-03-24 台湾积体电路制造股份有限公司 将氧化镁插入磁性记忆体应用所用的自由层
CN110915010B (zh) * 2017-03-17 2023-05-05 台湾积体电路制造股份有限公司 将氧化镁插入磁性记忆体应用所用的自由层

Also Published As

Publication number Publication date
JP2011008861A (ja) 2011-01-13
US8018759B2 (en) 2011-09-13
CN101930988B (zh) 2012-10-10
US20100328992A1 (en) 2010-12-30
TW201110435A (en) 2011-03-16
KR20100138791A (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
CN101930988B (zh) 存储器
US9953692B1 (en) Spin orbit torque MRAM memory cell with enhanced thermal stability
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
KR102233414B1 (ko) 스핀 축적 토크 mram
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
US8804414B2 (en) Spin torque transfer memory cell structures and methods
CN101730913B (zh) 具有渐变层的非易失性磁存储元件
US8711608B2 (en) Memory with separate read and write paths
US7835210B2 (en) Magnetic random access memory and data read method of the same
EP1970911B1 (en) Spin-polarised current driven magnetic memory device and memory
US20170117027A1 (en) Top pinned sot-mram architecture with in-stack selector
CN101071628B (zh) 存储元件和存储器
US8331136B2 (en) Recording method of nonvolatile memory and nonvolatile memory
KR101375389B1 (ko) 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로
JP2005210126A (ja) 磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ
US7602637B2 (en) Integrated circuits; methods for operating an integrating circuit; memory modules
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
JP2005064050A (ja) 半導体記憶装置及びそのデータ書き込み方法
US6724651B2 (en) Nonvolatile solid-state memory and method of driving the same
JP4361067B2 (ja) Mramメモリセル
CN101625890A (zh) 操作磁随机存取存储器装置的方法
JP2006295000A (ja) 記憶素子及びメモリ
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
JP2017168656A (ja) 磁気メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20140618

EXPY Termination of patent right or utility model