CN113167842B - 压控层间交换耦合磁阻存储器设备及其操作方法 - Google Patents

压控层间交换耦合磁阻存储器设备及其操作方法 Download PDF

Info

Publication number
CN113167842B
CN113167842B CN201980079224.7A CN201980079224A CN113167842B CN 113167842 B CN113167842 B CN 113167842B CN 201980079224 A CN201980079224 A CN 201980079224A CN 113167842 B CN113167842 B CN 113167842B
Authority
CN
China
Prior art keywords
layer
electrode
magnetization
free
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980079224.7A
Other languages
English (en)
Other versions
CN113167842A (zh
Inventor
A·卡利佐夫
D·斯图尔特
G·贝尔泰罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN113167842A publication Critical patent/CN113167842A/zh
Application granted granted Critical
Publication of CN113167842B publication Critical patent/CN113167842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/096—Magnetoresistive devices anisotropic magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种磁阻存储器设备，该磁阻存储器设备包括磁交换耦合的层叠堆和绝缘间隔层，该磁交换耦合的层叠堆包含自由层、参考层和导电非磁性层间交换耦合层，该导电非磁性层间交换耦合层位于该自由层与该参考层之间，该绝缘间隔层在第一电极与第二电极之间与该磁交换耦合的层叠堆串联连接。该第一电极和该第二电极被配置为跨该磁交换耦合的层叠堆和该绝缘间隔层提供编程电压。

Description

压控层间交换耦合磁阻存储器设备及其操作方法
相关申请
本申请要求提交于2019年1月17日的美国非临时专利申请序列号16/250,403的优先权的权益，该申请的全部内容以引用方式并入本文。
技术领域
本公开整体上涉及磁阻存储器设备领域，并且具体地涉及采用压控层间交换耦合以促进编程的磁阻存储器设备及其操作方法。
背景技术
磁阻存储器设备可存储采用第一构型和第二构型的电阻差的信息，在第一构型中，自由磁化层的磁化方向平行于参考磁化层的磁化，在第二构型中，自由磁化层的磁化方向反平行于参考磁化层的磁化。磁阻存储器设备的编程需要采用各种外部电源来翻转自由层的磁化方向，这些外部电源本质上可为磁性或可采用自旋转移机制。
自旋扭矩转移磁阻随机存取存储器(STT-MRAM)设备的可扩展性需要高于操作所需的电流。STT-MRAM设备基于界面垂直磁各向异性的可扩展性决定了显著增强垂直磁各向异性(PMA)以实现MRAM设备中可靠信息保留所需的热稳定性的需要。同时，写入信息期间的低功耗需要有效的磁化操纵。需要同时具有用于保持的高能势垒和用于有效切换的低能势垒是具有高PMA的系统的关键挑战。
压控磁各向异性(VCMA)是更节能的用于磁化切换的方法，因为它由电压而不是由电流驱动。然而，实现足够大的VCMA效应以克服PMA是非常具有挑战性的。此外，VCMA切换依赖于必须由电压脉冲的持续时间精确控制的
优先磁化切换。由于磁属性在不同存储器单元中的分布，这可能导致大的写入错误。
发明内容
根据本公开的一个方面，一种磁阻存储器设备包括磁交换耦合的层叠堆和绝缘间隔层，该磁交换耦合的层叠堆包括自由层、参考层和导电非磁性层间交换耦合层，该导电非磁性层间交换耦合层位于自由层与参考层之间，该绝缘间隔层在第一电极与第二电极之间与磁交换耦合的层叠堆串联连接。第一电极和第二电极被配置为跨磁交换耦合的层叠堆和绝缘间隔层提供编程电压。
根据本公开的另一方面，提供了一种操作磁阻存储器设备的方法。该设备包括磁交换耦合的层叠堆和绝缘间隔层，该磁交换耦合的层叠堆包括自由层、参考层和导电非磁性层间交换耦合层，该导电非磁性层间交换耦合层位于自由层与参考层之间，该绝缘间隔层在第一电极与第二电极之间与磁交换耦合的层叠堆串联连接。该方法包括跨磁交换耦合的层叠堆和绝缘间隔层在第一电极与第二电极之间施加第一极性编程电压，以将自由层的磁化从与参考层平行的状态切换到与参考层反平行的状态，以及跨磁交换耦合的层叠堆和绝缘间隔层在第一电极与第二电极之间施加与第一极性电压相反的第二极性编程电压，以将自由层的磁化从与参考层反平行的状态切换到与参考层平行的状态。
附图说明
图1是包括处于阵列构型的本公开的磁阻存储器单元的随机存取存储器设备的示意图。
图2A示出了根据本公开的实施方案的示例性磁阻存储器单元的第一构型。
图2B示出了根据本公开的实施方案的示例性磁阻存储器单元的第二构型。
图3示意性地示出了本公开的示例性磁阻存储器单元中自由层的平行和反平行构型的磁各向异性能量的压感变化。
图4A示出了根据本公开的实施方案的示例性磁阻存储器单元的第三构型。
图4B示出了根据本公开的实施方案的示例性磁阻存储器单元的第四构型。
图5A示出了根据本公开的示例性磁阻存储器单元的设备特性的模拟，针对金属层间交换耦合层为两个原子层厚的情况，铁磁构型和反铁磁构型之间的能量差依据跨绝缘间隔层施加的电场的变化。
图5B示出了根据本公开的示例性磁阻存储器单元的设备特性的模拟，针对金属层间交换耦合层为三个原子层厚的情况，铁磁构型和反铁磁构型之间的能量差依据跨绝缘间隔层施加的电场的变化。
图5C示出了根据本公开的示例性磁阻存储器单元的设备特性的模拟，针对金属层间交换耦合层为四个原子层厚的情况，铁磁构型和反铁磁构型之间的能量差依据跨绝缘间隔层施加的电场的变化。
图5D示出了根据本公开的示例性磁阻存储器单元的设备特性的模拟，针对金属层间交换耦合层为五个原子层厚的情况，铁磁构型和反铁磁构型之间的能量差依据跨绝缘间隔层施加的电场的变化。
图6示出了层间交换耦合依据绝缘间隔层中氧化镁的晶格常数的依赖性。
具体实施方式
如上所讨论，本公开的实施方案涉及磁阻存储器设备，该磁阻存储器设备采用压控层间交换耦合(VCEC)以促进对其各个方面编程，如下所述。VCEC MRAM设备使用比对应的STT-MRAM设备更少的能量进行编程以引起自由层的反平行状态与平行状态之间的转变，并且提供确定性切换和比对应的VCMA MRAM设备更高的准确性。
VCEC MRAM设备包括叠堆，该叠堆包含位于自由层与参考层之间的导电非磁性层间交换耦合层以及可选的电绝缘间隔层，该电绝缘间隔层用作与叠堆串联的电阻器。VCECMRAM设备通过向叠堆施加电压而不施加(即，没有)外部磁场而编程。因此，外部磁体优选地不用于VCEC MRAM设备中。由于存在非磁性导电层间交换耦合层，因此VCEC MRAM设备的状态可通过利用巨磁阻(GMR)效应而感测(即，读取/确定)。相比之下，由于自由层与参考层之间存在电绝缘隧穿势垒，因此STT-MRAM设备的状态由隧穿磁阻(TMR)效应感测(即，读取/确定)。同样，VCMA MRAM设备包含自由层与参考层之间的绝缘势垒层。相比之下，VCEC MRAM设备优选地在叠堆中的自由层与参考层之间缺乏绝缘隧穿势垒层以促进铁磁层之间的交换耦合。
根据本公开的一个方面，采用压控层间交换耦合(VCEC)以减小用于在两种磁阻状态之间转变的能量势垒。本发明人认识到，VCEC效应可比VCMA效应大至少一个数量级。此外，与基本上作为拨动开关操作的VCMA MRAM设备相比，VCEC效应的极性可通过切换电压极性而反转，从而提供磁阻存储器单元中自由层的确定性切换。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。相同的附图标记是指相同的元件或指类似的元件。除非另外明确指出，否则具有相同附图标号的元件被假定为具有相同的材料组成。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，“过程中”结构或“瞬态”结构是指随后被修改的结构。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶部表面和底部表面之间或在连续结构的顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、在其之上和/或在其之下具有一个或多个层。
如本文所用，“层叠堆”是指层的叠堆。如本文所用，“线”或“线结构”是指具有主要延伸方向的层，即具有该层延伸最大的方向。
参见图1，示出了本公开实施方案的包括多个磁阻存储器单元180的磁阻存储器设备500的示意图。在一个实施方案中，磁阻存储器设备500可被配置为包含本公开实施方案的磁阻存储器单元180的二维阵列或三维阵列的磁阻随机存取存储器(MRAM)设备。如本文所用，“随机存取存储器设备”是指包含存储器单元的存储器设备，该存储器单元允许随机访问，即，在用于读取选择的存储器单元的内容的命令下访问任何选择的存储器单元。
磁阻存储器设备500可包括存储器阵列区域550，该存储器阵列区域包含位于相应的字线30和位线90相交处的相应的磁阻存储器单元180的阵列。磁阻存储器设备500还可包含连接到字线30的行解码器560，连接到位线90的编程和感测电路570(其可包括编程晶体管、感测放大器和其他位线控制电路)、通过编程和感测电路570连接到位线90的列解码器580和连接到编程和感测电路570的数据缓冲器590的组合。磁阻存储器单元180的多个实例以形成磁阻存储器设备500的阵列构型而提供。因此，每个磁阻存储器单元180可以是包括相应的第一电极和相应的第二电极的双端子设备。应当注意，元件的位置和互连是示意性的，并且元件可以不同的构型来布置。此外，磁阻存储器单元180可制造为分立设备，即单个隔离的设备。
图2A和图2B分别示出了根据本公开实施方案的示例性磁阻存储器单元180的第一构型和第二构型。磁阻存储器单元180可包括串联连接的磁交换耦合的层叠堆140和可选的第一绝缘间隔层110，该第一绝缘间隔层在编程和读取操作期间用作电阻器。如本文所用，“磁交换耦合的层叠堆”包括层叠堆，该层叠堆包括第一铁磁层(例如，参考层)、磁交换耦合层和第二铁磁层(例如，自由层)。该叠堆被配置使得磁交换耦合层提供第一铁磁层与第二铁磁层之间的磁交换耦合。
磁交换耦合的层叠堆140可包括具有固定磁化方向的第一参考层132、具有平行于或反平行于固定磁化方向的简单磁化轴线的自由层136以及位于第一参考层132与自由层136之间的导电非磁性层间交换耦合层150。优选地，耦合层包括金属材料，诸如纯金属或金属合金，以提供金属层间交换耦合层150。根据本公开的一个方面，金属层间交换耦合层150提供可变磁交换耦合，该可变磁交换耦合的量值和极性取决于第一参考层132与自由层136之间电压偏置的量值和极性。第一绝缘间隔层110包括与磁交换耦合的层叠堆串联连接的电绝缘材料。如本文所用，“电绝缘材料”是指导电率小于1.0×105S/m的材料。第一绝缘间隔层110通过减小磁阻存储器单元180的导电率而用作电阻器，使得磁阻存储器单元180的电流流动和功率消耗在操作期间被限制。
磁阻存储器单元180可包括第一非磁性电极层102和第二非磁性电极层170。磁交换耦合的层叠堆140和第一绝缘间隔层110串联电连接在第一非磁性电极层102与第二非磁性电极层170之间。
第一绝缘间隔层110可包括任何隧穿势垒材料，诸如电绝缘材料，例如氧化镁。也可使用其他合适的电阻器材料代替或补充氧化镁，诸如绝缘材料，例如氧化硅或氧化铝。第一绝缘间隔层110的厚度可为0.7nm至1.3nm，诸如约1nm。在一个实施方案中，第一绝缘间隔层110优选地包括氧化镁层，和/或基本上由氧化镁层组成。
第一参考层132可包括Fe层、Co层、Ni层、Co/Ni多层结构或Co/Pt多层结构。第一参考层132还可包括由厚度为0.2nm至0.5nm的钽构成的薄非磁性层和薄CoFeB层(厚度在0.5nm至3nm的范围内)。在一个实施方案中，第一参考层132可包括第一铁层和/或由第一铁层组成，该第一铁层的厚度在两个铁原子层(即，单层)至五个铁原子层的范围内，诸如三个至四个铁原子层。例如，第一参考层132的厚度可在2nm至7nm的范围内，诸如3nm至6nm。
自由层136可包括Fe、Co和/或Ni或者包括Fe、Co和/或Ni中的至少一种的铁磁合金(诸如CoFeB)，该铁磁合金的成分提供正单轴磁各向异性。另选地，自由层136可包括磁性赫斯勒合金，诸如不包括Fe、Co或Ni的合金。在一个实施方案中，自由层136可包括第二铁层和/或基本上由第二铁层组成，该第二铁层的厚度在两个铁原子层至四十个铁原子层的范围内，诸如三至十五个铁原子层。例如，自由层136的厚度可为2nm至30nm，诸如3nm至12nm。
第一参考层132和自由层136具有相应的正单轴磁各向异性的构型为自由层136提供了双稳态磁化状态。双稳态磁化状态包括自由层136的磁化(例如，磁化方向)平行于第一参考层132的固定竖直磁化(例如，磁化方向)的平行状态，以及自由层136的磁化(例如，磁化方向)反平行于第一参考层132的固定竖直磁化(例如，磁化方向)的反平行状态。
层间交换耦合层150包括导电非磁性材料，该导电非磁性材料可提供第一参考层132与自由层136之间电压依赖性交换耦合，使得在电极层102与170之间施加电压时(例如，在第一参考层132与自由层136之间施加电压时)，自由层136的平行状态和反平行状态的能级在相反方向上偏移。
金属层间交换耦合层150的合适材料包括非磁性导电材料，诸如金属材料(例如，元素金属和金属合金)，例如包括但不限于Au、Cu、Cr和/或A1以及它们的合金。在一个实施方案中，金属层间交换耦合层150可基本上由选自Au、Cu、Cr和Al的金属元素组成。在一个实施方案中，层间交换耦合层150的厚度可在从金属元素的一个原子层(即，单层)到金属元素的五个层的范围内，诸如从两个至四个原子层的范围。例如，层间交换耦合层150的厚度可为0.1nm至7nm，诸如0.3nm至5nm。
在一个实施方案中，第一参考层132可作为第一合成反铁磁结构(SAF结构)120的部件提供。第一SAF结构120可包括第一参考层132、具有反平行于固定竖直磁化的磁化的固定铁磁层112和位于第一参考层132与第一固定铁磁层112之间的第一反铁磁耦合层114，该第一固定铁磁层面向与第一参考层132的第一侧面，与面向层间交换耦合层150的第一参考层132的第二侧面相对。第一反铁磁耦合层114的厚度引起第一参考层132与固定铁磁层112之间的反铁磁耦合。换句话讲，第一反铁磁耦合层114可锁定在第一参考层132的磁化与固定铁磁层112的磁化之间的反铁磁排列中，以将第一参考层132的磁化和固定铁磁层112的磁化锁定在适当位置。在一个实施方案中，反铁磁耦合层可包括钌并且厚度可在0.3nm至1nm的范围内。一般地，第一SAF结构120包括第一参考层132，第一固定铁磁层112的磁化反平行于第一参考层132的固定磁化方向，并且第一反铁磁耦合层114位于第一参考层132和第一固定铁磁层112之间并且提供第一参考层与第一固定铁磁层之间的反铁磁耦合。
在一个实施方案中，非磁性电极层直接位于第一绝缘间隔层110的表面上，该第一绝缘间隔层可以是图2A所示的第一非磁性电极层102或图2B所示的第二非磁性电极层170。第一非磁性电极层102可位于第一SAF结构120的侧面上，并且第二非磁性电极层170可位于自由层136的侧面上。
在一个实施方案中，非磁性电极层(诸如第二非磁性电极层170)可直接位于自由层136上，如图2A所示。在一个实施方案中，第一固定铁磁层112可与第一绝缘间隔层110接触，如图2A所示。在一个实施方案中，磁阻存储器单元180可包括与第一固定铁磁层112接触的非磁性电极层(诸如第一非磁性电极层102)，如图2B所示。
由于RKKY类型的相互作用，层间交换耦合(IEC)表现出依据非磁性层间交换耦合层150厚度的振荡行为。因此，非磁性层间交换耦合层150的厚度可单独选择或与面内应变组合选择，以在没有施加电压的情况下实现可忽略不计的IEC，同时保持有限的压感层间交换耦合。
参见图3，基于VCEC的MRAM单元180如下工作。在电极层102、170之间没有施加电压的情况下，IEC为零或非常小(即，接近零)。磁各向异性可以是垂直的或面内的，因为层间交换耦合不由自旋轨道耦合确定。在电极层102、170之间施加的电压导致有限的势垒的IEC偏置。因此，足够大的施加电压导致自由层136的磁化切换。对磁化的这一控制是确定性的，因为电压极性的切换反转了IEC的符号。写入信息可通过测量MRAM单元180的电阻而读取。该电阻取决于自由层136和第一参考层132通过GMR效应磁化的相对取向。由于GMR效应低于TMR效应，因此基于VCEC的存储器设备的读取信号低于基于VCMA的存储器设备的读取信号。然而，还可能通过添加另一个电阻器(例如，势垒)层和参考层通过基于VCEC的存储器设备中的TMR效应来读取信息，这导致双势垒磁性隧穿结(MTJ)，如将参见图4A和图4B所述。
因此，基于VCEC的存储器设备(例如，MRAM单元180)通过使用电压依赖性层间交换耦合在没有外部磁场的情况下向设备施加正电压或负电压而编程，并且通过使用GMR或TMR效应施加电压而读取，这取决于设备结构。例如，如图3所示，施加正电压将自由层136切换到与第一参考层132的平行状态(P)，而施加负电压将自由层切换到与第一参考层的反平行状态(AP)。因此，施加的电压在平行与反平行构型之间偏置能量势垒。反转电压极性确定性地在平行状态与反平行状态之间切换自由层136。自由层136与第一参考层132之间的IEC在没有施加电压的情况下为零或接近于零，同时其具有足够大的压感部分以克服自由层136的磁各向异性。
可选地，每个MRAM单元180可包括专用转向设备，诸如被配置为在向转向设备施加合适电压时激活相应的叠堆140的存取晶体管或二极管。转向设备可电连接在叠堆140与相应的MRAM单元180的一个相应的字线30或位线90之间。例如，转向设备可连接在字线30或位线90与MRAM单元180的相应电极102、170之间。在一个实施方案中，字线30向第一电极102提供信号，并且位线90直接地或通过转向设备向MRAM单元180的第二电极170提供信号。
在一个实施方案中，施加到字线30的电压极性可取决于要在自由层136中编程的磁化状态的极性而改变。例如，第一极性的电压可在从反平行状态到平行状态的转变期间施加到字线30(相对于位线90)，并且第二极性的电压(其与第一极性相反)可在从平行状态到反平行状态的转变期间施加到字线30。此外，本文还设想了用于激活叠堆140的电路的变型。
编程和感测电路570可包括编程电路，该编程电路被配置为跨磁阻存储器单元180中串联连接的磁交换耦合的层叠堆140和第一绝缘间隔层110施加选自正电压脉冲和负电压脉冲的编程电压脉冲。编程电压脉冲的量值可被选择为引起转变到选择的磁阻存储器单元180中自由层136的不同磁性状态。例如，编程电压脉冲的量值可被选择为使得图3所示的平行状态与反平行状态之间中间状态的能级比自由层136的初始磁性状态(其可以是平行状态或反平行状态)的能级更低，并且比自由层的最终磁性状态(即，与初始状态相反的目标磁性状态)的能级更高。编程电压脉冲的绝对量值可在1V至10V的范围内，诸如1.5V至5.0V，尽管也可采用更小和更大的编程电压脉冲的绝对量值。编程电压脉冲的持续时间可在1ns至30ns(诸如2ns至10ns)的范围内，尽管也可采用更短和更长的编程电压持续时间。
通过金属层间交换耦合层150的磁耦合是压控的，因此在本文中称为压控交换耦合(VCEC)。由于VCEC引起的自由层136的磁化的平行状态的能级偏移的方向与由于VCEC引起的自由层136的磁化的反平行状态的能级偏移的方向相反。由于VCEC引起的自由层136的磁化的平行状态的能级偏移的量值可与由于VCEC引起的自由层136的磁化的反平行状态的能级偏移相同或基本上相同。由于VCEC引起的自由层136的磁化的磁性状态的能级偏移的方向由金属层间交换耦合层150提供的交换耦合的符号和施加的外部偏置电压的极性确定。
根据本公开的一个方面，施加的电压在自由层136的磁化的平行状态与反平行状态之间偏置能量势垒。反转电压极性确定性地在平行状态与反平行状态之间切换。在一个实施方案中，磁阻存储器单元180可被设计成使得在跨第一非磁性电极层102和第二非磁性电极层170没有外部偏置电压的情况下，自由层136与第一参考层132之间的层间交换耦合为零或基本上为零。此外，磁阻存储器单元180可被设计成使得自由层136与第一参考层132之间的层间交换耦合足够大以克服自由层136的磁各向异性，其中在磁阻存储器设备500的操作期间，外部偏置电压跨第一非磁性电极层102和第二非磁性电极层170施加。自由层136与第一参考层132之间的磁化的相对取向可用VCEC效应控制。
编程和感测电路570可包括感测电路，该感测电路被配置为跨选择的磁阻存储器单元180施加感测电压脉冲。感测电压脉冲的量值被选择为防止选择的磁阻存储器单元实例中自由层的磁性状态改变。感测电压脉冲的绝对量值可在0.1V至4V的范围内，诸如0.3V至1.5V，尽管也可采用更小和更大的感测电压脉冲的量值。感测电压脉冲的持续时间可在5ns至300ns的范围内，诸如10ns至50ns，尽管也可采用更短和更长的编程电压持续时间。
在一个实施方案中，存储在每个磁阻存储器单元180中的信息可通过巨磁阻(GMR)效应而感测，这取决于自由层136的磁化和第一参考层132的磁化的相对取向通过磁阻存储器单元180提供差分电导。
参见图4A和图4B，可采用附加结构以稳定自由层136沿竖直方向的优选磁化方向。例如，可采用第二合成反铁磁(SAF)结构以相对于不平行于或反平行于第一参考层132的固定磁化方向的磁化状态降低自由层136的磁化的平行状态和反平行状态的磁各向异性能量。在这种情况下，存储在每个磁阻存储器单元180中的信息可通过隧穿磁阻(TMR)效应而感测。
图4A和4B分别示出了本公开的磁阻存储器单元180的第三构型和第四构型。通过在磁交换耦合的层叠堆140与第二非磁性电极层170之间插入串联连接的第二绝缘间隔层155和第二合成反铁磁(SAF)结构160，图4A的磁阻存储器单元180的第三构型可从图2A所示的磁阻存储器单元180的第一构型导出。第二绝缘间隔层155可接触自由层136。
在图4A的磁阻存储器单元180中，第二合成反铁磁结构包括附加参考层(其在本文中称为第二参考层166)、附加固定铁磁层(其在本文中称为第二固定铁磁层162)和附加反铁磁耦合层(其在本文中称为第二反铁磁耦合层164)，该附加固定铁磁层的磁化与附加参考层的磁化方向反平行，该附加反铁磁耦合层位于附加参考层与附加固定铁磁层之间，并且在附加参考层与附加固定铁磁层之间提供反铁磁耦合。第二绝缘间隔层155可位于第二参考层166与自由层136之间。
通过提供上述附加合成反铁磁(SAF)结构(其在本文中称为第二SAF结构160)和在第一绝缘间隔层110与自由层136之间的层间交换耦合层150，图4B的磁阻存储器单元180的第四构型可从图2B所示的磁阻存储器单元180的第二构型导出。在这一构型中，磁交换耦合的层叠堆140包括自由层136、第二参考层166和位于自由层136与第二参考层166之间的层间交换耦合层150。第二绝缘间隔层155设置在自由层136与第一参考层132之间。
第二绝缘间隔层155可包括任何隧穿势垒材料，诸如电绝缘材料，例如氧化镁。第二绝缘间隔层155的厚度可为0.7nm至1.3nm，诸如约1nm。在一个实施方案中，第二绝缘间隔层155包括氧化镁层，和/或基本上由氧化镁层组成。
在一个实施方案中，第二非磁性电极层170可与第二合成反铁磁结构160接触，如图4A所示。在一个实施方案中，第一绝缘间隔层110可位于第二合成反铁磁结构160上，并且第二非磁性电极层170可位于第一绝缘间隔层110上，如图4B所示。在一个实施方案中，磁阻存储器单元180可包括与第一固定铁磁层112接触的非磁性电极层(诸如第一非磁性电极层102)，如图4B所示。
图4A和图4B的磁阻存储器单元180的编程可以与图2A和图2B的磁阻存储器单元180的编程相同的方式执行。可选地，可增加编程电压脉冲的量值以补偿图4A和图4B的磁阻存储器单元180中跨第二绝缘间隔层155的压降。
图4A和图4B的磁阻存储器单元180的磁性状态的感测可以与图2A和图2B的磁阻存储器单元180的磁性状态的感测相同的方式执行，其中修改在于可采用隧穿磁阻测量代替巨磁阻测量。感测电压可相应地调节。
图5A至图5D示出了，对于金属层间交换耦合层150的各种材料和厚度，铁磁构型与反铁磁构型之间的能量差依据跨第一绝缘间隔层110施加的电场的变化的模拟结果。图5A对应于金属层间交换耦合层150为两个原子层厚的情况；图5B对应于金属层间交换耦合层150为三个原子层厚的情况；图5C对应于金属层间交换耦合层150为四个原子层厚的情况；并且图5D对应于金属层间交换耦合层150为五个原子层厚的情况。在每个附图中，自由层136和第一参考层132各自包括三个单层厚的铁层。包含Al、Cu和Au层间交换耦合层150的单元的结果在每个附图中标记。
压控交换耦合(VCEC)能量(也称为压控层间交换耦合能量)为第一参考层132与自由层136之间的平行排列的能量与第一参考层132与自由层136之间的反平行排列的能量之间的差值(表示为ΔE(E)-ΔE(0)，其中ΔE＝EAP-Ep)。压控交换耦合能量线性地依赖于跨第一绝缘间隔层110施加的外部偏置电压。改变跨第一绝缘间隔层110施加的外部偏置电压的极性改变了压控交换耦合能量的符号。
在第一非磁性电极层102与第二非磁性电极层170之间施加外部电偏置电压，其主要部分(诸如99％)在第一和第二构型中跨第一绝缘间隔层110施加，或在第三和第四构型中跨第一绝缘间隔层和第二绝缘间隔层(110,155)施加。
在表1中，压控交换耦合与跨第一绝缘间隔层110的电场强之间的VCEC比例系数依据金属层间交换耦合层150的材料和依据金属层间交换耦合层150的厚度而制成表。换句话讲，VCEC系数被计算为对于施加的电场的不同值的自由层和参考层的平行和反平行取向之间的总能量差，并且表现出与电压的线性依赖性。改变电压极性反转了交换耦合的符号，并且IEC取决于层间交换耦合层150的厚度。
下表1示出了，对于本公开实施方案的磁阻存储器单元180中金属层间交换耦合层150的各种材料和厚度，压控交换耦合与跨第一绝缘间隔层110的电场强之间以pJ/Vm为单位的VCEC比例系数。在模拟中，自由层136包括三个Fe单层，第一参考层132包括三个Fe单层，并且第一绝缘间隔层110包括MgO。
表1
单层的数量 金 铜 铝 铬
1 2.0 0.7 -9.0 -1.2
2 -3.1 3.8 -12.0 -0.8
3 -4.0 -3.7 3.3 -4.2
4 -0.35 3.6 3.2 1.1
5 0.85 0.1 2.0 -1.0
根据本公开的一个方面，零电压交换耦合能量依赖于第一绝缘间隔层110中的应变，并且如果存在，取决于第二绝缘间隔层155中的应变。图6示出了对于具有4个Al单层的系统计算的层间交换耦合依据第一绝缘间隔层110中氧化镁的晶格常数的依赖性。
在没有外部偏置电压的情况下的层间交换耦合强烈取决于第一绝缘间隔层110的面内晶格常数(a0)，该晶格常数可由应变控制。在第一绝缘隔片层110采用MgO的情况下，在没有外部偏置电压的情况下的层间交换耦合对于MgO(a0＝2.866埃)的平衡晶格常数为铁磁性。对于较大和较小的晶格常数a0，层间交换耦合变成反铁磁性。根据本公开的一个方面，可调谐第一绝缘间隔层110的晶格常数和/或第二绝缘间隔层155(如果存在)的晶格常数，以在没有跨第一非磁性电极层102和第二非磁性电极层170施加电偏置电压的情况下提供零层间交换耦合。可调谐a0的值至约2.85埃，以实现约为零的IEC值。
相比之下，对于小于平衡晶格常数的晶格常数，VCEC系数仅弱取决于第一绝缘间隔层和/或第二绝缘间隔层(110，155)的晶格常数。在绝缘间隔层采用MgO的情况下，对于约3.0埃的大晶格常数，VCEC在没有施加外部电压的情况下可为大且具有反转的符号。这示于下表2中，该表为包含MgO绝缘间隔层、三个单层厚的铁第一参考层、四个单层厚的铝层间耦合层和三个单层厚的铁自由层的MRAM单元的不同a0值提供以pJ/Vm为单位的VCEC比例系数。
表2：对于具有4个Al单层的系统，VCEC系数对MgO的晶格参数a0的依赖性
a0(以埃计) VCEC系数(以pJ/Vm计)
2.8 2.1
2.83 2.4
2.85 2.8
2.866 3.2
3 -3.5
可采用本公开的各种实施方案以提供可以低操作电流操作的磁阻存储器设备500。自由层136的磁性状态的切换可基于施加的编程脉冲的极性而确定性地执行，而不依赖于与编程电压脉冲的持续时间。磁阻存储器设备500可通过使用由金属层间交换耦合层150提供的压控交换耦合以低功率和高可靠性操作。
根据本公开的实施方案，磁阻存储器设备(500，180)包括磁交换耦合的层叠堆140和绝缘间隔层110，该磁交换耦合的层叠堆包括自由层136、参考层132和导电非磁性层间交换耦合层150，该导电非磁性层间交换耦合层位于自由层136与参考层132之间，该绝缘间隔层在第一电极102与第二电极170之间与磁交换耦合的层叠堆140串联连接。第一电极和第二电极被配置为跨磁交换耦合的层叠堆140和绝缘间隔层110提供编程电压。
在一个实施方案中，导电非磁性层间交换耦合层150包括金属层间交换耦合层。金属层间交换耦合层150提供参考层132与自由层136之间电压依赖性交换耦合，使得在第一与第二电极(102，170)之间施加相应的第一和第二极性电压时，自由层136的平行状态和反平行状态的能级在相反方向上偏移。
在另一个实施方案中，设备(500，180)缺乏外部磁体，使得自由层136的磁化状态被配置为响应于在没有外部磁场的情况下施加编程电压而由巨磁阻(GMR)效应编程。
在一个实施方案中，设备500还包括编程电路570，该编程电路被配置为跨磁交换耦合的层叠堆140和绝缘间隔层110在第一电极102与第二电极170之间施加选自正电压脉冲和负电压脉冲的编程电压，以引起自由层136转变到不同的磁化状态。
在一个实施方案中，设备500还包括感测电路570，该感测电路被配置为在第一电极102与第二电极170之间施加感测电压脉冲，其中感测电压脉冲的量值被选择为防止自由层136的磁化状态改变。
在一个实施方案中，层间交换耦合层150基本上由选自Au、Cu、Cr和Al的金属元素组成，并且层间交换耦合层150的厚度在从一个金属元素的原子层到五个金属元素层的范围内。在另一个实施方案中，可使用可提供交换耦合的任何其他合适的导电非磁性材料代替或补充Au、Cu、Cr或Al。
在一个实施方案中，绝缘间隔层110包括氧化镁层，参考层132包括厚度在两个铁原子层至四十个铁原子层的范围内的第一铁层，并且自由层136包括厚度在两个铁原子层至四十个铁原子层的范围内的第二铁层。
在另一个实施方案中，设备(500,180)还包括第一合成反铁磁结构120，该第一合成反铁磁结构包括参考层132、具有反平行于参考层132的固定磁化方向的磁化的固定铁磁层112和位于参考层132与固定铁磁层112之间的反铁磁耦合层114。
在另一个实施方案中，设备(500,180)还包括第二合成反铁磁结构160和附加绝缘间隔层155，该第二合成反铁磁结构包括附加参考层166、附加固定铁磁层162和附加反铁磁耦合层164，该附加固定铁磁层的磁化反平行于附加参考层166的磁化方向，该附加反铁磁耦合层位于附加参考层166与附加固定铁磁层162之间，该附加绝缘间隔层位于第一电极102与第二电极170之间。
在一个实施方案中，操作设备(500,180)的方法包括跨磁交换耦合的层叠堆140和绝缘间隔层110在第一电极102与第二电极170之间施加第一极性编程电压，以将自由层136的磁化从与参考层132平行的状态切换到与参考层132反平行的状态，以及跨磁交换耦合的层叠堆140和绝缘间隔层110在第一电极102与第二电极170之间施加与第一极性电压相反的第二极性编程电压，以将自由层136的磁化从与参考层132从反平行的状态切换到与参考层132平行的状态。
在一个实施方案中，自由层136的磁化响应于在没有外部磁场的情况下施加第一极性编程电压和第二极性编程电压而切换。在一个实施方案中，第一极性电压包括负电压脉冲，并且第二极性电压包括正电压脉冲。在一个实施方案中，自由层的磁化通过巨磁阻(GMR)效应切换。
在一个实施方案中，该方法还包括在第一电极102与第二电极170之间施加感测电压脉冲，以通过巨磁阻(GMR)效应或通过隧穿磁阻(TMR)效应读取自由层136的磁化，而不改变自由层136的磁化状态。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (19)

1.一种磁阻存储器设备，所述磁阻存储器设备包括：
第一电极；
第二电极；
磁交换耦合的层叠堆，所述磁交换耦合的层叠堆包括自由层、参考层和导电非磁性层间交换耦合层，所述导电非磁性层间交换耦合层位于所述自由层与所述参考层之间；和
绝缘间隔层，所述绝缘间隔层在所述第一电极与所述第二电极之间与所述磁交换耦合的层叠堆串联连接，
其中所述第一电极和所述第二电极被配置为跨所述磁交换耦合的层叠堆和所述绝缘间隔层提供编程电压；并且
其中所述导电非磁性层间交换耦合层包括金属层间交换耦合层；并且
所述金属层间交换耦合层提供所述参考层与所述自由层之间的电压依赖性交换耦合，使得在所述第一电极与所述第二电极之间施加相应的第一极性电压和第二极性电压时，所述自由层的平行状态和反平行状态的能级在相反方向上偏移。
2.根据权利要求1所述的磁阻存储器设备，其中：
在所述自由层与所述参考层之间不存在绝缘隧穿势垒层；并且
所述设备缺乏外部磁体，使得所述自由层的磁化状态被配置为通过响应于在没有外部磁场的情况下施加所述编程电压的压控层间交换耦合而编程。
3.根据权利要求1所述的磁阻存储器设备，所述磁阻存储器设备还包括编程电路，所述编程电路被配置为跨所述磁交换耦合的层叠堆和所述绝缘间隔层在所述第一电极与所述第二电极之间施加选自正电压脉冲和负电压脉冲的所述编程电压，以引起所述自由层转变到不同的磁化状态。
4.根据权利要求3所述的磁阻存储器设备，所述磁阻存储器设备还包括感测电路，所述感测电路被配置为在所述第一电极与所述第二电极之间施加感测电压脉冲，其中所述感测电压脉冲的量值被选择为防止所述自由层的所述磁化状态改变。
5.根据权利要求1所述的磁阻存储器设备，其中所述层间交换耦合层基本上由包括Au、Cu、Cr或Al的金属元素组成。
6.根据权利要求5所述的磁阻存储器设备，其中：
所述绝缘间隔层包括氧化镁层；
所述参考层包括第一铁层；并且所述自由层包括第二铁层。
7.根据权利要求1所述的磁阻存储器设备，所述磁阻存储器设备还包括第一合成反铁磁结构，所述第一合成反铁磁结构包括所述参考层、固定铁磁层和反铁磁耦合层，所述固定铁磁层的磁化反平行于所述参考层的固定磁化方向，所述反铁磁耦合层位于所述参考层与所述固定铁磁层之间。
8.根据权利要求7所述的磁阻存储器设备，所述磁阻存储器设备还包括：
第二合成反铁磁结构，所述第二合成反铁磁结构包括附加参考层、附加固定铁磁层和附加反铁磁耦合层，所述附加固定铁磁层的磁化反平行于所述附加参考层的磁化方向，所述附加反铁磁耦合层位于所述附加参考层与所述附加固定铁磁层之间；和
附加绝缘间隔层，所述附加绝缘间隔层位于所述第一电极与所述第二电极之间。
9.一种操作磁阻存储器设备的方法，所述磁阻存储器设备包括磁交换耦合的层叠堆和绝缘间隔层，所述磁交换耦合的层叠堆包括自由层、参考层和导电非磁性层间交换耦合层，所述导电非磁性层间交换耦合层位于所述自由层与所述参考层之间，所述绝缘间隔层在第一电极与第二电极之间与所述磁交换耦合的层叠堆串联连接，所述方法包括：
跨所述磁交换耦合的层叠堆和所述绝缘间隔层在所述第一电极与所述第二电极之间施加第一极性编程电压，以将所述自由层的磁化从与所述参考层平行的状态切换到与所述参考层反平行的状态；以及
跨所述磁交换耦合的层叠堆和所述绝缘间隔层在所述第一电极和所述第二电极之间施加与第一极性电压相反的第二极性编程电压，以将所述自由层的所述磁化从与所述参考层反平行的所述状态切换到与所述参考层平行的所述状态。
10.根据权利要求9所述的方法，其中所述自由层的所述磁化响应于在没有外部磁场的情况下施加所述第一极性编程电压和所述第二极性编程电压而切换。
11.根据权利要求10所述的方法，其中所述第一极性电压包括负电压脉冲，并且所述第二极性电压包括正电压脉冲。
12.根据权利要求10所述的方法，其中所述自由层的磁化状态通过压控层间交换耦合而编程。
13.根据权利要求12所述的方法，所述方法还包括在所述第一电极与所述第二电极之间施加感测电压脉冲，以通过巨磁阻效应读取所述自由层的所述磁化，而不改变所述自由层的磁化状态。
14.根据权利要求12所述的方法，所述方法还包括在所述第一电极与所述第二电极之间施加感测电压脉冲，以通过隧穿磁阻效应读取所述自由层的所述磁化，而不改变所述自由层的磁化状态。
15.根据权利要求9所述的方法，其中所述层间交换耦合层基本上由包括Au、Cu、Cr或Al的金属元素组成。
16.根据权利要求15所述的方法，其中：
所述绝缘间隔层包括氧化镁层；
所述参考层包括第一铁层，所述第一铁层的厚度在两个铁原子层至五个铁原子层的范围内；并且
所述自由层包括第二铁层，所述第二铁层的厚度在两个铁原子层至五个铁原子层的范围内。
17.根据权利要求9所述的方法，所述方法还包括：第一合成反铁磁结构包括所述参考层、固定铁磁层和反铁磁耦合层，所述固定铁磁层的磁化反平行于所述参考层的固定磁化方向，所述反铁磁耦合层位于所述参考层与所述固定铁磁层之间。
18.根据权利要求17所述的方法，所述方法还包括：
第二合成反铁磁结构包括附加参考层、附加固定铁磁层和附加反铁磁耦合层，所述附加固定铁磁层的磁化反平行于所述附加参考层的磁化方向，所述附加反铁磁耦合层位于所述附加参考层与所述附加固定铁磁层之间；并且
附加绝缘间隔层位于所述第一电极与所述第二电极之间。
19.根据权利要求18所述的方法，所述方法还包括在所述第一电极与所述第二电极之间施加感测电压脉冲，以通过隧穿磁阻效应读取所述自由层的所述磁化，而不改变所述自由层的磁化状态。
CN201980079224.7A 2019-01-17 2019-11-21 压控层间交换耦合磁阻存储器设备及其操作方法 Active CN113167842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/250,403 2019-01-17
US16/250,403 US10788547B2 (en) 2019-01-17 2019-01-17 Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
PCT/US2019/062573 WO2020149939A1 (en) 2019-01-17 2019-11-21 Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof

Publications (2)

Publication Number Publication Date
CN113167842A CN113167842A (zh) 2021-07-23
CN113167842B true CN113167842B (zh) 2024-03-01

Family

ID=71608623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980079224.7A Active CN113167842B (zh) 2019-01-17 2019-11-21 压控层间交换耦合磁阻存储器设备及其操作方法

Country Status (4)

Country Link
US (1) US10788547B2 (zh)
KR (1) KR102611084B1 (zh)
CN (1) CN113167842B (zh)
WO (1) WO2020149939A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11056640B2 (en) * 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11152048B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11200934B2 (en) * 2020-04-20 2021-12-14 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11443790B2 (en) 2020-07-31 2022-09-13 Western Digital Technologies, Inc. Spinel containing magnetic tunnel junction and method of making the same
US11349066B2 (en) 2020-10-27 2022-05-31 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11411170B2 (en) 2020-10-27 2022-08-09 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11417379B2 (en) 2020-10-27 2022-08-16 Sandisk Technologies Llc Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229543A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
US20080094888A1 (en) * 2006-10-20 2008-04-24 Industrial Technology Research Institute Magnetic tunnel junction devices and magnetic random access memory
CN103311432A (zh) * 2011-12-22 2013-09-18 克罗科斯科技公司 自参考mram单元以及用于写入该单元的方法
CN103563000A (zh) * 2011-05-19 2014-02-05 加利福尼亚大学董事会 电压控制的磁各向异性（vcma）开关和电磁存储器（meram）
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
CN106711322A (zh) * 2015-11-17 2017-05-24 三星电子株式会社 具有利用自旋转移力矩可编程的磁弹性自由层的磁性结
CN108987562A (zh) * 2017-06-02 2018-12-11 桑迪士克科技有限责任公司 磁阻式随机存取存储器的复合自由层

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7011154B2 (en) 2000-04-24 2006-03-14 Shell Oil Company In situ recovery from a kerogen and liquid hydrocarbon containing formation
AU2001287985A1 (en) * 2000-10-17 2002-04-29 International Business Machines Corporation Magnetic element, memory device and write head
MXPA01002994A (es) 2001-03-22 2004-07-30 Fernando Milanes Garciamoreno Sistema electronico y mecanico para dosificacion automatizada o discrecional del suministro de agua potable al nivel de la toma particular de cada usuario.
CA2668391C (en) 2001-04-24 2011-10-11 Shell Canada Limited In situ recovery from a tar sands formation
WO2002085821A2 (en) 2001-04-24 2002-10-31 Shell International Research Maatschappij B.V. In situ recovery from a relatively permeable formation containing heavy hydrocarbons
US7013972B2 (en) 2001-04-24 2006-03-21 Shell Oil Company In situ thermal processing of an oil shale formation using a natural distributed combustor
WO2002086029A2 (en) 2001-04-24 2002-10-31 Shell Oil Company In situ recovery from a relatively low permeability formation containing heavy hydrocarbons
US7165615B2 (en) 2001-10-24 2007-01-23 Shell Oil Company In situ recovery from a hydrocarbon containing formation using conductor-in-conduit heat sources with an electrically conductive material in the overburden
US6969123B2 (en) 2001-10-24 2005-11-29 Shell Oil Company Upgrading and mining of coal
US7104319B2 (en) 2001-10-24 2006-09-12 Shell Oil Company In situ thermal processing of a heavy oil diatomite formation
US7077199B2 (en) 2001-10-24 2006-07-18 Shell Oil Company In situ thermal processing of an oil reservoir formation
US7090013B2 (en) 2001-10-24 2006-08-15 Shell Oil Company In situ thermal processing of a hydrocarbon containing formation to produce heated fluids
WO2003036034A1 (en) 2001-10-24 2003-05-01 Shell Internationale Research Maatschappij B.V. Coductor-in-conduit heat sources with an electrically conductive material in the overburden
US6982909B2 (en) 2003-07-07 2006-01-03 Hewlett-Packard Development Company, L.P. System and method for reading a memory cell
US7366009B2 (en) 2004-01-10 2008-04-29 Honeywell International Inc. Separate write and read access architecture for a magnetic tunnel junction
TWI261912B (en) 2004-12-01 2006-09-11 Ind Tech Res Inst Magnetic random access memory with reference magnetic resistance and reading method thereof
WO2007029505A1 (ja) 2005-09-02 2007-03-15 Matsushita Electric Industrial Co., Ltd. モジュール
US7486545B2 (en) 2005-11-01 2009-02-03 Magic Technologies, Inc. Thermally assisted integrated MRAM design and process for its manufacture
US7345911B2 (en) 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20070211523A1 (en) 2006-03-07 2007-09-13 Juhan Kim Magnetic random access memory
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
WO2008154519A1 (en) 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
FR2931011B1 (fr) 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8116122B2 (en) 2008-06-27 2012-02-14 Seagate Technology Llc Spin-transfer torque memory self-reference read method
US8116123B2 (en) 2008-06-27 2012-02-14 Seagate Technology Llc Spin-transfer torque memory non-destructive self-reference read method
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8295082B2 (en) 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
US7852660B2 (en) 2008-10-08 2010-12-14 Seagate Technology Llc Enhancing read and write sense margins in a resistive sense element
US8045361B2 (en) 2008-10-09 2011-10-25 Seagate Technology Llc Non-volatile memory cell with complementary resistive memory elements
US7813168B2 (en) 2008-10-27 2010-10-12 Seagate Technology Llc Spin-transfer torque memory self-reference read and write assist methods
US7855923B2 (en) 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940592B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Spin-torque bit cell with unpinned reference layer and unidirectional write current
JP4846817B2 (ja) * 2009-03-23 2011-12-28 株式会社東芝 抵抗変化型メモリ
FR2946183B1 (fr) 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
US9171601B2 (en) 2009-07-08 2015-10-27 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US8406041B2 (en) 2009-07-08 2013-03-26 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US7911833B2 (en) 2009-07-13 2011-03-22 Seagate Technology Llc Anti-parallel diode structure and method of fabrication
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8208291B2 (en) 2010-01-14 2012-06-26 Qualcomm Incorporated System and method to control a direction of a current applied to a magnetic tunnel junction
US8604772B2 (en) 2010-03-31 2013-12-10 General Electric Company MEMS-based resonant tunneling devices and arrays of such devices for electric field sensing
KR101676824B1 (ko) 2010-06-15 2016-11-18 삼성전자주식회사 자기 메모리 소자
US8482968B2 (en) 2010-11-13 2013-07-09 International Business Machines Corporation Non-volatile magnetic tunnel junction transistor
US8570797B2 (en) 2011-02-25 2013-10-29 Qualcomm Incorporated Magnetic random access memory (MRAM) read with reduced disturb failure
US8754491B2 (en) 2011-05-03 2014-06-17 International Business Machines Corporation Spin torque MRAM using bidirectional magnonic writing
JP5699812B2 (ja) 2011-05-31 2015-04-15 船井電機株式会社 再生装置
KR102049306B1 (ko) 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
US8670266B2 (en) 2012-01-30 2014-03-11 Qualcomm Incorporated Non-volatile flip-flop
US8493776B1 (en) 2012-02-02 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM with current-based self-referenced read operations
US8885395B2 (en) * 2012-02-22 2014-11-11 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US9070468B2 (en) 2012-03-29 2015-06-30 Intel Corporation Magnetic state element and circuits
US8687412B2 (en) 2012-04-03 2014-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Reference cell configuration for sensing resistance states of MRAM bit cells
US8902641B2 (en) 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
US8963264B2 (en) 2012-06-29 2015-02-24 Seagate Technology Llc Magnetic stack with orthogonal biasing layer
KR101919040B1 (ko) 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US20140252438A1 (en) 2013-03-10 2014-09-11 Alexander Mikhailovich Shukh Three-Dimensional Magnetic Random Access Memory With High Speed Writing
US9627024B2 (en) 2013-09-19 2017-04-18 University of Pittsburgh—of the Commonwealth System of Higher Education Magnetic-assisted nondestructive self-reference sensing method for spin-transfer torque random access memory
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US10127957B2 (en) * 2013-12-27 2018-11-13 Tohoku University Control method for magnetoresistance effect element and control device for magnetoresistance effect element
US20150325278A1 (en) * 2014-03-14 2015-11-12 Uwe Bauer Voltage-controlled solid-state magnetic devices
US9672886B2 (en) 2014-05-05 2017-06-06 The Regents Of The University Of California Fast and low-power sense amplifier and writing circuit for high-speed MRAM
US9287322B2 (en) 2014-05-12 2016-03-15 Samsung Electronics Co., Ltd. Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications
US9502092B2 (en) 2014-12-22 2016-11-22 Avalanche Technology, Inc. Unipolar-switching perpendicular MRAM and method for using same
US10103317B2 (en) * 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
US9830966B2 (en) 2015-10-29 2017-11-28 Western Digital Technologies, Inc. Three terminal SOT memory cell with anomalous Hall effect
US9754639B2 (en) 2015-10-30 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and reference circuit thereof
US10559624B2 (en) 2017-02-21 2020-02-11 Avalanche Technology, Inc. Selector device having asymmetric conductance for memory applications
US10224367B2 (en) 2016-05-18 2019-03-05 Avalanche Technology, Inc. Selector device incorporating conductive clusters for memory applications
US10153017B2 (en) 2016-09-14 2018-12-11 Avalanche Technology, Inc. Method for sensing memory element coupled to selector device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229543A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
US20080094888A1 (en) * 2006-10-20 2008-04-24 Industrial Technology Research Institute Magnetic tunnel junction devices and magnetic random access memory
CN103563000A (zh) * 2011-05-19 2014-02-05 加利福尼亚大学董事会 电压控制的磁各向异性（vcma）开关和电磁存储器（meram）
CN103311432A (zh) * 2011-12-22 2013-09-18 克罗科斯科技公司 自参考mram单元以及用于写入该单元的方法
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
CN106711322A (zh) * 2015-11-17 2017-05-24 三星电子株式会社 具有利用自旋转移力矩可编程的磁弹性自由层的磁性结
CN108987562A (zh) * 2017-06-02 2018-12-11 桑迪士克科技有限责任公司 磁阻式随机存取存储器的复合自由层

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Voltage-controlled magnetoelectric memory and logic devices;Xiang Li et al.;MRS Bulletin;第40卷(第12期);全文 *
磁性薄膜材料中的交换耦合;刘伟;刘雄华;龚文杰;郭盛;张志东;;中国材料进展(第06期);全文 *

Also Published As

Publication number Publication date
US10788547B2 (en) 2020-09-29
KR20210084624A (ko) 2021-07-07
KR102611084B1 (ko) 2023-12-08
WO2020149939A1 (en) 2020-07-23
US20200233047A1 (en) 2020-07-23
CN113167842A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
US9953692B1 (en) Spin orbit torque MRAM memory cell with enhanced thermal stability
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US10262711B2 (en) Magnetic memory
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP5768498B2 (ja) 記憶素子、記憶装置
US6639830B1 (en) Magnetic memory device
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
CN106887247B (zh) 信息存储元件和存储装置
US20130059168A1 (en) Magnetoresistance Device
US10483459B2 (en) Magnetic memory
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
KR20010007428A (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법
JP2006295001A (ja) 記憶素子及びメモリ
US11049538B2 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
WO2011081051A1 (ja) 磁気メモリセル及び磁気メモリ
KR20120023560A (ko) 기억 소자 및 기억 장치
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP5695451B2 (ja) 磁気メモリ及び磁気メモリ装置
CN114730829A (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP2008300622A (ja) 磁気抵抗効果素子および磁気メモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant