CN108109658A - 存储电路及操作存储电路的方法 - Google Patents

存储电路及操作存储电路的方法 Download PDF

Info

Publication number
CN108109658A
CN108109658A CN201711191698.XA CN201711191698A CN108109658A CN 108109658 A CN108109658 A CN 108109658A CN 201711191698 A CN201711191698 A CN 201711191698A CN 108109658 A CN108109658 A CN 108109658A
Authority
CN
China
Prior art keywords
memory cell
flag memory
wordline
storage unit
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711191698.XA
Other languages
English (en)
Other versions
CN108109658B (zh
Inventor
简·奥特斯泰特
罗宾·博赫
格尔德·迪舍尔
贝恩德·迈尔
克里斯蒂安·彼得斯
斯特芬·索纳卡尔布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108109658A publication Critical patent/CN108109658A/zh
Application granted granted Critical
Publication of CN108109658B publication Critical patent/CN108109658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Abstract

公开了存储电路和操作存储电路的方法。存储电路包括：多个电可编程存储单元；多个字线，每个都与存储单元中的一个或更多个耦接；多个电可编程非易失性标记存储单元；其中，至少一个字线与标记存储单元中的一个或更多个相关联；以及多个标记位线，每个都与标记存储单元中的一个或更多个相关联；多个标记源线，每个都与标记存储单元中的一个或更多个相关联；其中，对于标记存储单元中的一个或更多个，设置从关联的标记源线和/或标记位线到一个或更多个标记存储单元的物理连接，从而将一个或更多个标记存储单元限定成不可改变的存储状态，其中，标记存储单元被配置成识别处于不可改变的存储状态的相应的一个或更多个标记存储单元的相关联的字线。

Description

存储电路及操作存储电路的方法
技术领域
各种实施例总体上涉及存储电路及操作存储电路的方法。
背景技术
在基本典型的布置中，存储单元可以以矩阵方式布置，其中，在一个方向上存储单元可以连接至公共字线，而在正交方向上它们可以连接至公共位线。更多的分级可以基于这种布置，但在此处这可能是不相关的。
“擦除”操作会影响连接至至少一个字线的所有存储单元，从而将它们全部设置为限定非写入状态的值，例如“1”。
“写入”操作会影响连接至一个字线的一些存储单元，从而将它们设置为限定写入状态的值，例如“0”，其中，可以通过位线来选择要写入的特定存储单元。
“读取”操作可以读取连接至一个字线的一些存储单元，从而产生由“1”和“0”组成的数据，其中，可以通过位线来选择要读取的特定存储单元。
对于所有这些操作，地址可以限定要对哪个字线和(对于擦除操作除外的)哪些位线进行操作。
对于高度安全的存储器的操作，如下可能是必要的：即使在具有对芯片的物理访问的攻击者的情况下，仍能够可靠地验证对预期的存储单元真正执行或已经真正执行了如擦除、写入和读取的存储操作。
如果必须假设攻击者不仅能够操纵擦除、写入和/或读取操作，而且还能够操纵验证操作本身，则这可能是难以实现的。
在某种程度上，目前可以通过使用地址相关数据加密来实现该目的。但是，并非所有相关情况都可以被此覆盖。
发明内容
在各种实施例中，提供了一种存储电路。存储电路可以包括：沿着多行和多列布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；多个字线，每个字线与多个存储单元中的一个或更多个存储单元耦接；多个电可编程非易失性标记存储单元；其中，至少一个字线与多个标记存储单元中的一个或更多个标记存储单元相关联；以及多个标记位线，每个标记位线与多个标记存储单元中的一个或更多个标记存储单元相关联；多个标记源线，每个标记源线与多个标记存储单元中的一个或更多个标记存储单元相关联；其中，对于多个标记存储单元中的一个或更多个标记存储单元，设置从相关联的标记源线和/或相关联的标记位线到一个或更多个标记存储单元的物理连接，从而将一个或更多个标记存储单元限定成不可改变的存储状态，其中，多个标记存储单元被配置成标识处于不可改变的存储状态的相应的一个或更多个标记存储单元的相关联的字线。
附图说明
在附图中，相同的附图标记通常在所有不同视图中指代相同的部分。附图不一定按比例绘制，而是通常重点说明本发明的原理。在下面的描述中，参考以下附图来描述本发明的各种实施例，在附图中：
图1A和1B示出了根据各种实施例的存储电路的示意图；
图1C示出了根据各种实施例的图1A的存储电路的示意图；
图2示出了根据各种实施例的存储电路中的标记位的分布的示意性概览；
图3A和图3B分别示出了根据各种实施例的相应存储电路的一部分的示意图；
图4示出了根据各种实施例的存储电路中的标记位的分布的示意性概览；
图5示出了根据各种实施例的操作存储电路的方法的流程图；以及
图6示出了根据各种实施例的操作存储电路的方法的流程图。
具体实施方式
以下详细描述参考附图，附图以说明的方式示出了可以实践本发明的特定细节和实施例。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不一定被解释为比其它实施例或设计更好或更有利。
关于形成在侧面或表面“之上”的沉积材料所使用的词语“之上”在本文中可以用于表示沉积材料可以“直接地”形成在暗指的侧面或表面“之上”，例如与暗指的侧面或表面直接接触。关于形成在侧面或表面“之上”的沉积材料所使用的词语“之上”在本文中可以用于表示沉积材料可以“间接地”形成在暗指的侧面或表面“之上”，其中一个或更多个附加层被布置在暗指的侧面或表面与沉积材料之间。
在本文中，对于可能出现多个的各种元件(例如，存储单元、字线、位线、标记位线等)，可以使用共同的基本附图标记，其例如在附图及其描述中可以后随有用于标识多个元件中的单独元件的数字。即使在仅使用单独标识的情况下，所标识的元件也要被看作是基本元件的代表。
在各种实施例中，可以提供高度安全的非易失性存储器(NVM)的设计和操作。例如，可以提供存储电路和操作存储电路的方法。
在各种实施例中，所谓的标记位可以被添加到存储电路。在各种实施例中，标记位可以被配置成标记字线。
在各种实施例中，可以提供从存储器阵列的字线上的与相同数据字无关的两个位置同时读取的能力。这可以称为“交错读取”。
在各种实施例中，标记位和交错读取可以组合地应用，这使得它们非常强大以提高安全性。
在各种实施例中，所描述的原理可以在各种实施例中容易地应用于其它类型的存储器。
图1A和图1B示出了根据各种实施例的存储电路100a、100b的示意图，并且图1C示出了图1A的存储电路100a的示意图。
在各种实施例中，存储电路100a、100b可以包括沿多行和多列布置在电可编程非易失性存储单元阵列A102中的多个电可编程存储单元102，其中存储单元阵列A102可以分别具有任何合适数量的存储单元、行和列。存储单元102可以如现有技术已知的那样形成。例如，每个存储单元102可以包括至少一个具有源极、漏极和栅极的晶体管。图1A所示的示例性存储电路100a——其可以基于HS3P存储器阵列——可以例如针对每个存储单元包括两个晶体管，并且图1B所示的示例性存储电路100b——其可以基于1T-UCP存储器阵列——可以例如针对每个存储单元包括一个晶体管。
在各种实施例中，存储电路100a、100b还可以包括多个字线114。字线114中的每一个可以例如如现有技术已知的那样与多个存储单元102中的一个或更多个存储单元102耦接。例如，每个字线114可以电连接至可以与字线114耦接的相应的一个或更多个存储单元102中的每一个的栅极端子。在各种实施例中，存储单元102可以被配置成呈现至少两个不同的状态。存储单元102可以例如被设置成两个、三个、四个或更多个不同的状态(也称为级别)和/或在两个、三个、四个或更多个不同的状态(也称为级别)之间切换。在下面的示例中，将描述两级存储单元，并且两个级别将分别称为1和0，但是所描述的原理应被理解为也适用于三级、四级或更多级的存储单元。
在各种实施例中，存储电路100a、100b可以包括多个电可编程非易失性标记存储单元102m。在图1A和图1B中，多个标记存储单元中的两个被标识为102m，而标记存储单元中的四个被编号为102m1、102m2、102m3和102m4以供下文引用。
在各种实施例中，如图1A和图1B所示的标记存储单元102m可以形成标记存储单元的阵列A102m。标记存储单元阵列A102m可以例如是存储单元阵列A102的扩展或原始存储单元阵列的可能已被重新分配标记存储单元阵列A102m的功能的部分。在各种实施例中，标记存储单元阵列A102m可以与存储单元阵列A102分离开。
在各种实施例中，多个标记存储单元102m可以不被布置为标记存储单元阵列A102m，而是可以被分配，例如，存储单元阵列A102中的单独存储单元102可以被重新分配标记存储单元102m的功能，而标记存储单元102m的分配可以是已知的。
在各种实施例中，多个字线114中的至少一个字线114可以与多个标记存储单元102m中的一个或更多个标记存储单元102m相关联。
在各种实施例中，至少一个字线114可以通过电连接至一个或更多个标记存储单元102m(例如，连接至标记存储单元102m的相应栅极端子)而与一个或更多个标记存储单元102m相关联。换句话说，可以与至少一个字线114相关联的一个或更多个标记存储单元102m可以与可以耦接至字线的多个存储单元102位于相同的字线114上。在图1A所示的示例性实施例中，字线114_3可以例如与存储单元102中的两个(例如，在图1A的底部所示的存储单元102)耦接，并且还可以与标记存储单元102m4、102m5、102m6以及在图1A的底部所示的另一标记存储单元耦接。
在各种实施例(未示出)中，字线114可以与一个或更多个标记存储单元102m相关联，但是一个或更多个标记存储单元102m可以不位于字线114上，而是可以位于不同的字线上。例如，软件或硬件可以被配置成将字线114与一个或更多个标记存储单元102m相关联。例如，一个或更多个标记存储单元102m可以电连接至开关，开关可以被配置成选择与一个或更多个标记存储单元102m相关联的字线114，使得对字线114的选择还可以选择与一个或更多个标记存储单元102m连接的字线。在另一示例中，软件(例如，存储电路驱动器软件)可以被配置成将一个或更多个标记存储单元102m与字线114相关联。
在各种实施例中，存储电路100a、100b可以包括多个标记位线110m，每个标记位线110m与多个标记存储单元102m中的一个或更多个标记存储单元102m相关联。在各种实施例中，一个或更多个标记存储单元102m可以位于与它们相关联的标记位线110m上。在各种实施例中，标记存储单元102m与标记位线110m之间的关联可以是空间关联，例如，标记存储单元102m可以与距其最近的标记位线110m相关联。在各种实施例中，多个标记存储单元102m中的至少一些可以电连接至多个标记位线110m，其中连接的标记存储单元102m中的每一个可以仅电连接至标记位线110m中的一个，而标记位线110m中的每一个可以连接至标记存储单元102m中的零个、一个或几个。在各种实施例中，多个标记存储单元102m中的其余标记存储单元可以不与标记位线110m电连接(例如电断开)。电断开的其余标记存储单元102m可以例如去除或不形成至标记位线110m的触点(contact)，或者在各种实施例中，标记存储单元102m本身可以不形成或仅部分地形成，其中标记存储单元102m可以被充分地形成，使得其可通过标记位线110m和它可以位于其上的字线来被寻址。
在各种实施例中，标记位线110m可以不同于存储单元阵列A102的位线110。在各种实施例中，例如在标记存储单元102m形成在存储单元阵列A102内的情况下，标记位线110m可以至少部分地包括位线110或由位线110组成。
在各种实施例中，标记位线110m和/或位线110可以具有包括一个或更多个全局(标记)位线和多个局部(标记)位线的分级结构。在图1B中，示出了局部标记位线110m和局部位线110。
在图1A的示例性实施例中，标记位线110m_3可以例如与标记存储单元102m1、102m2和102m5相关联，其中局部标记位线110m3可以仅电连接至标记存储单元102m5，并且与标记存储单元102m1和102m2断开连接。在图1B的示例性实施例中，标记有110m3的局部标记位线可以例如与标记存储单元102m7、102m8和102m10相关联，其中局部标记位线110m3可以仅电连接至标记存储单元102m10，并且与标记存储单元102m7和102m8断开连接。
在各种实施例中，存储电路100a、100b可以包括多个标记源线112m，每个标记源线112m与多个标记存储单元102m中的一个或更多个标记存储单元102m相关联。
在各种实施例中，一个或更多个标记存储单元102m可以位于与它们相关联的标记源线112m上。在各种实施例中，标记存储单元102m与标记源线112m之间的关联可以是空间关联，例如，标记存储单元102m可以与距其最近的标记源线112m相关联。在各种实施例中，多个标记存储单元102m中的至少一些可以电连接至多个标记源线112m，其中相连的标记存储单元102m中的每一个可以仅电连接至标记源线112m中的一个，而标记源线112m中的每一个可以连接至标记存储单元102m中的零个、一个或几个。在各种实施例中，多个标记存储单元102m中的其余标记存储单元可以不与标记源线112m电连接(例如电断开)。电断开的其余标记存储单元102m可以例如去除或不形成与标记源线112m的触点，或者在各种实施例中，标记存储单元102m本身可以不形成或仅部分地形成，其中标记存储单元102m可以被充分地形成，使得其可通过其可以位于的字线来被寻址。
在各种实施例中，例如如图1A所示，源线112和字线114可以沿着存储单元阵列A102的行延伸。在各种实施例中，标记源线112可以沿着存储单元阵列A102的行延伸。
在各种实施例中，例如图1B所示，字线114可以沿着存储单元阵列A102的行延伸，而(局部)源线112和(局部)标记源线112m可以分别沿着存储单元阵列A102的列和标记存储单元阵列A102m的列延伸。
在各种实施例中，标记源线112m可以不同于存储单元阵列A102的源线112。在各种实施例中，例如在标记存储单元102m形成在存储单元阵列A102内的情况下，标记源线112m可以至少部分地包括源线112或由源线112组成。
在各种实施例中，例如图1B所示，标记源线112m和/或源线112可以具有包括一个或更多个全局(标记)源线和多个局部(标记)源线的分级结构。在图1B中，示出了局部标记源线112m和局部源线112。
在图1A的示例性实施例中，可以同时用作源线112_2的标记源线112m2可以例如与标记存储单元102m4、102m5、102m6以及被显示在标记存储单元102m4右边的另一标记存储单元102m(图1A中未标注以避免拥挤)相关联，其中标记源线112m2可以电连接至标记存储单元102m5、102m6和另一未标注的标记存储单元，并且可以与标记存储单元102m4电断开。在图1B的示例性实施例中，局部标记源线112m4可以例如与标记存储单元102m9、102m11和102m12相关联，其中局部标记源线112m4可以电连接至标记存储单元102m12，并且可以与标记存储单元102m9和102m11断开。
在各种实施例中，对于多个标记存储单元102m中的一个或更多个标记存储单元102m，可以设置从相关联的标记源线112m和/或相关联的标记位线110m到一个或更多个标记存储单元102m的物理连接106、108(在这种情况下，例如通过去除来设置)，从而将那些一个或更多个标记存储单元102m限定成不可改变的存储状态，其中多个标记存储单元102m可以被配置成标识处于不可改变的存储状态的相应一个或更多个标记存储单元102m的相关联的字线114。
在各种实施例中，多个标记存储单元102m中的一个或更多个可以与位线110和/或源线112物理上断开连接，以在由多个标记存储单元102m形成的阵列中形成断开图案。
在各种实施例中，如图1A和图1B所示，物理连接的设置可以包括不形成物理连接或断开物理连接。在各种实施例中，代替不形成或断开物理连接或者除了不形成或断开物理连接以外，设置可以包括(至少部分地)不形成相应的标记存储单元102m。
在图1A中，省去的源线触点被标记为106f。在存储电路的各种实施例中，例如在HS3P存储器件中，单个源线连接106可以被用于将两个相邻的存储单元102连接至源线112。可以使用存储电路100a可以是其一部分的非易失性存储器件中的正常存储单元作为标记存储单元102m。因此，两个相邻的标记存储单元102m可以通过单个源线连接106连接至标记源线112m。因此，通过不形成、去除或破坏单个源线连接106(由106f表示)，可以设置两个相邻的标记存储单元(在图1A中，两个相邻的标记存储单元是标记存储单元102m3和102m4)。它们可以被称为标记源线对或者源线标记对。在示例性存储电路100a中，在位置106f中缺乏触点可能意味着标记存储单元102m3、102m4可能永远不能驱动电流，并且因此可能总是看起来在被写入(可以向它们分配位值0)。
在图1A中，省去的位线触点被标记为108f。在存储电路的各种实施例中，例如在HS3P存储器件中，单个位线连接108(也称为位线触点108)可以被用于将两个相邻的存储单元102连接至位线110，并且类似地用于将两个相邻的标记存储单元102m连接至标记位线110m。因此，两个相邻的标记存储单元102m可以通过单个位线连接108连接至标记位线110m。因此，通过不形成、去除或破坏单个位线连接108(其由108f表示)，可以设置两个相邻的标记存储单元(在图1A中，两个相邻的标记存储单元是标记存储单元102m1和102m2)。它们也可以被称为标记位线对或位线标记对。在示例性存储电路100a中，在位置108f中缺乏触点可能意味着标记存储单元102m1、102m2可能永远不能驱动电流，并且因此可能总是看起来在被写入，例如可以向它们分配位值0。
在各种实施例中，可能受缺失的源线触点106f影响的两个相邻标记存储单元102m3、102m4可以被分配给两个不同的字线114_1、114_3。
在各种实施例中，可能受缺失的位线触点108f影响的两个相邻标记存储单元102m1、102m2可以被分配给两个不同的字线114_1、114_2。
在各种实施例中，一对字线114_1、114_3可以从一对字线114_1、114_2偏移一个字线114(或者更一般地，偏移奇数个字线114)，其中，可能受缺失的位线触点108f影响的标记存储单元102m3、102m4可以被分配给一对字线114_1、114_3，可能受缺失的源线触点106f影响的标记存储单元102m1、102m2可以被分配给一对字线114_1、114_2。
在如上所述的单个缺失的触点108f、106f可能影响相应两个相邻标记存储单元102m的存储电路中，仅去除一个或更多个源线触点106或仅去除一个或更多个位线触点108使得不能为每个字线114提供所分配的设置标记存储单元102m的独有布置，这是因为将创建具有所分配的设置标记存储单元102m的相同布置的字线114对。
然而，在各种实施例中，可以使用一个或更多个去除的源线触点106和一个或更多个去除的位线触点108的组合来为每个字线提供设置标记存储单元102m的独有布置。在图1A所示的示例中，可以由去除的位线触点108f设置的一对标记存储单元102m1、102m2可以分别与字线114_2和114_1相关联。可以由去除的源线触点106f设置的一对标记存储单元102m3、102m4可以分别与字线114_1和114_3相关联。可以根据下述事实来识别两对字线114彼此偏移一个字线114：每对标记存储单元(在示例中，102m2和102m3)中的一个可以位于公共字线114_1上，而两对中的相应其它存储单元102m1和102m4分别可以位于字线114_2和114_3上，字线114_2和114_3可以彼此不同并且不同于字线114_1。
因此，在各种实施例中，字线114_1、114_2、114_3中的每一个可以与具有设置标记存储单元102m的独有布置的多个标记存储单元102m相关联。
在图1A的示例中，例如，可以仅将四个所示的标记存储单元104m中的与字线114_2相关联的第一标记存储单元102m1设置成“写入”——值0。其它三个标记存储单元102m可以例如具有“擦除”——值1；例如，可以仅将四个所示的标记存储单元104m中的与字线114_1相关联的第一存储单元和第三标记存储单元102m2、102m3设置成“写入”——值0。其它两个标记存储单元102m可以例如具有“擦除”——值1；并且例如，可以仅将四个所示的标记存储单元104m中的与字线114_3相关联的第三标记存储单元102m4设置成“写入”——值0。第一、第二和第四标记存储单元102m可以例如具有“擦除”——值1。标记存储单元102m的位值也可以被称为标记位。
因此，在各种实施例中，通过读取与一个字线相关联的四个标记存储单元102m并且确定它们各自的位值(其可以具有针对每个字线的独有序列)，可以确定所读取的标记存储单元102m可以与哪个字线114相关联。换句话说，标记存储单元可以被配置成允许识别相关联的字线。例如，如果读取了字符串0111，则相关联的字线可以是字线114_2，如果读取了字符串0101，则相关联的字线可以是字线114_1，并且如果读取了字符串1101，则相关联的字线可以是字线114_3。
在各种实施例中，少于或多于图1A所示的三条字线114可以根据它们相关联的标记存储单元102m来被识别。
在图1B中，示出了可以被配置成允许识别相应的相关联字线114的设置标记存储单元102m的布置的另一示例性实施例。例如，如果读取了字符串0111，则相关联的字线可以是字线114_5，如果读取了字符串0101，则相关联的字线可以是字线114_4，并且如果读取了字符串1101，则相关联的字线可以是字线114_6。
在各种实施例中，例如在存储电路是RRAM(限制性随机存取存储器)器件的一部分的情况下，设置值可以被分配位值1。设置标记存储单元102m可以例如将它们的存储元件替换为触点或通孔，使得它们可以总是驱动电流。在这种情况下，RRAM单元可以看起来被设置，其可以被分配值1。
在RRAM存储电路中，根据各种另外的实施例，可以通过例如去除或不形成位线触点108中的至少一些或源线触点106中的至少一些、或者通过至少部分地不形成相应的标记存储单元102m，来单独地设置标记存储单元102m。在这种情况下，RRAM单元可以看起来被复位，其可以被分配值0。
在RRAM存储电路中，通过用触点或通孔替换存储元件或通过省略位线触点108或源线触点，不需要影响相邻的标记存储单元102m对。相反，可以设置单独的标记存储单元102m。
在各种实施例中，多个标记存储单元102m可以被配置成代码，其也可以被称为标记代码。可以将设置标记存储单元102m在多个标记存储单元102m中的分布布置成使得可以形成允许识别相应的相关联字线114的代码。
在各种实施例中，标记位通常可以被放置到存储单元阵列A102m中，使得每个字线114可以唯一地通过其单独的编码来被识别。
在各种实施例中，可以在每个字线114上添加附加的n个存储单元102m，其通常可以与字线上的存储单元阵列102被并行地读取。在各种实施例中，标记存储单元102m可以形成标记字M(的至少一部分)。
在各种实施例中，在每个字线114上，这些附加的n个标记存储单元中的不同组可以由设置标记位形成，这可以导致每个字线对于M具有不同的值，只要为了有效识别字线而擦除M中的所有正常(换句话说，未设置)位(下面，描述将未设置标记位中的一个或更多个故意设置成无效位值的实施例)。
在各种实施例中，由于通过省略触点而产生多个设置标记位102m对，因此不能为字M分配任意的值。
可能的编码的(许多实施例中的)一个实施例可以给出字线地址与设置标记位编码之间的双射关系：考虑所生成的设置标记位对，标记位对可以被设置成使得每个字线114与标记位的唯一序列相关联。与多个字线中的字线114相关联的标记位的每个序列可以被看作是形成一个标记字。标记字可以是代码的字，也称为代码字。
使用0作为设置值或使用1作为设置值的上述实施例应被理解为仅用作代表性示例。取决于所使用的存储电路和用于将存储单元设置成不可改变的状态所执行的操作，设置值可以是例如0或1或多值存储单元的不同值。
图2示出了根据各种实施例的存储电路200中的标记位分布的示意性概览。
在各种实施例中，X可以表示设置标记位的位值，其可以被读取为“0”(写入)，并且“N”可以表示“正常”(换句话说，未设置)位，其可以被读取为“1”(擦除)。
在各种实施例中，字线114中的每一个的位值寻址0、...、7，并且还可以形成标记字M(示出了八个标记字)。
在各种实施例中，字M的位n-2...0可以从字线地址导出(忽略其最低有效位(LSB))。标记存储单元102m中的一个或更多个(在图2中表示为标记存储单元102m1、102m2)以及因此它们表示的位可以通过去除位线BL触点(表示为108f)来被设置(也称为被实现)。
在各种实施例中，M[n-2]..M[0]＝addr[n-1]..addr[1]，换句话说，标记字中的每一个可以包括可以与标记字相关联的相应字线的字线地址的至少一部分。字M的位n-1可以从字线地址的最低两位导出，并且可以通过去除源线112触点来被实现：M[n-1]＝addr[1]XOR(异或)addr[0]。
在各种实施例中，可以如本领域已知的那样(例如通过将一个或更多个奇偶校验位或ECC编码并入字M)来添加用于字M的错误检测和/或错误校正能力。
在各种实施例中，可以组合两个或更多个代码以增加标记代码的最小距离(也称为汉明(hamming)距离)。例如，可以通过联接(concatenation)(3,1,3)重复代码和(7,4,3)线性代码来构造满足关于相邻字线标记的所有约束的(10,5,3)线性代码。令(7,4,3)代码由生成矩阵的行{0x0B、0x15、0x26、0x47}给出，并且令[m3、...、m0]表示要编码的消息位。重复代码可以对位m1XOR m0进行编码，并且(7,4,3)代码可以对位[m3、...、m1]进行编码。然后，所得到的代码字可以是代码字的联接。第一代码字可以是0x000、0x380、0x395、0x015、0x026、0x3A6、……
在各种实施例中，可以选择具有三个或更多个(例如，四个、五个、六个或更多个)的汉明距离的代码。
使用标记位，可以在各种实施例中验证对预期的存储单元102真正执行或已经真正执行了如“擦除”、“写入”、“读取”的存储操作。
在各种实施例中，可以在完成擦除操作本身之后，通过读出正常字线内容(其现在应该被擦除)以及另外地(例如，顺次地或同时地)读出与字线相关联的标记字M(其可以例如位于该相同的字线上(如图1A和图1B所示))，来验证字线114的擦除操作的正确执行。标记字M应该如图2的示例性实施例所示对应于要被擦除的物理字线114的地址。在代码字M可能不是字线地址本身的其它实施例中，应当知晓所读取的代码字M与目标字线114相关联。如果这两个条件中的一个未被满足，则与预期不同的字线可能已经作为擦除的目标，或者可能根本没有字线已经作为擦除的目标。
在各种实施例中，可以在完成写入操作本身之后，通过读出正常字线内容(其现在应该与写入的数据相匹配)以及另外地(例如，顺次地或同时地)读出与字线相关联的标记字M(其可以例如位于该相同的字线上(如图1A和图1B所示))来验证字线114的写入操作的正确执行。读取的标记字M应该如图2的示例性实施例所示对应于要被写入的物理字线114的地址。在代码字M可能不是字线地址本身的其它实施例中，应该知晓代码标记字M与目标字线114相关联。如果这两个条件中的一个未被满足，则与预期不同的字线可能已经作为写入的目标，或者可能根本没有字线已经作为写入的目标。
在各种实施例中，可以通过不仅读出正常字线114内容(其可以是所请求的数据)而且另外地读出与数据所来自的字线相关联的标记字M来验证字线的读取操作的正确执行。读取的标记字M应该如图2的示例性实施例所示对应于要被写入的物理字线114的地址。在代码字M可能不是字线地址本身的其它实施例中，应该知晓代码标记字M与目标字线114相关联。如果这两个条件中的一个未被满足，则与预期不同的字线可能已经作为读取的目标，或者可能根本没有字线已经作为读取的目标。
在各种实施例中，由于字M中的“正常”位可以像所有正常存储单元一样被写入，因此通过将标记字M的至少一部分写成无效的值(例如，全“0”)，可以有意地将字线标记为无效，使得M的上述检查肯定失败，直到字线114被再次擦除。
该功能可以例如被用于停用字线。作为示例，在将待花费的金额存储为字线中的数据内容的用于支付的存储器件中，在花费该金额之后，(仍然未设置且因此可写入的)相关联的标记字的一个或更多个位可以被写入，而不是擦除字线(这可能是相对耗时的过程)，这将导致读取过程的将来验证的失败。从而，可以使用可以比擦除过程更快的写入过程使花费的金额无效。
在各种实施例中，标记字的上述使用可以保护存储电路使其免于相当静态的操纵。
图3A和图3B分别示出了根据各种实施例的相应存储电路300和301的一部分的示意图。除了以下描述的不同之外，存储电路300、301可以与上述存储电路相似或相同。在各种实施例中，可以如以上针对存储电路100a、100b和200所述的那样使用存储电路300、301。
如果攻击者具有动态地调整他的攻击的能力，那么可以称为“交错读取”的过程会使他失败。在各种实施例中，交错读取可以提供同时从可以与相同数据字不相关的字线上的两个位置读取的能力。
在图3A示意性示出示例性示例的各种实施例中，这可以通过添加附加的读取电路来实现：除了读取可以存储在存储单元102中的数据字330之外，还能够同时读取标记字M，例如如上所述，读取可以被存储在标记存储单元102m中的寻址字线的标记字M。以这种方式，通过同时读取可以被配置成识别字线114的数据字330和相关联的标记字，可以确保数据字330和标记字M真正从同一字线114被读取，并且此外，可以确保该同一字线是寻址字线114。
在各种实施例中，为了允许同时读取数据字330和标记字M，除了存储单元102、位线110和感测放大器334_1之外，可能还需要附加的读取电路，例如标记存储单元102m，附加的标记位线110m和附加的感测放大器334_2。
附加的读取电路可能需要芯片上的附加区域。对于图3B中示意性示出代表性示例的以下各种实施例，可以大大降低这样的需要。
在各种实施例中，可以不设置或仅很小地设置附加读取电路，其可以例如需要很少或不需要附加的芯片面积，这可以仅将部分地从相同寻址字线114上的不同地址读取的能力添加到例如如本领域已知的现有读取电路。
在各种实施例中，存储电路301的读取电路可以被划分为至少两个部分。为了容易理解该构思，具有两部分的实施例在图3B中被示出并被描述，但是在各种实施例中，可以以类似的方式使用三个或更多个部分。
在图3B中，第一读取电路部分可以包括其中可以存储第一数据字部分330A的第一存储单元部分102A、其中可以存储标记字M的第一部分M_A的第一标记存储单元部分102mA、第一位线/标记位线110_31、110m31以及第一感测放大器334_3。第二读取电路部分可以包括其中可以存储第二数据字部分330B的第二存储单元部分102B、其中可以存储标记字M的第二部分M_B的第二标记存储单元部分102mB、第二位线/标记位线110_32、110m32以及第二感测放大器334_4。
在各种实施例中，每个部分可以具有从正常数据字330或从标记字M读取的能力。
在图3B的示例性实施例中，仅出于说明的目的而不将各种实施例限制于此，标记字M和正常数据字均可以具有宽度n，并且两个部分可以被分配给数据字的连续位。
部分330A可以包括位m-1至0，并且部分330B可以包括位n-1至m，其中m<n。作为对安全性可能最好的典型选择，可以如下来选择m:
m＝n/2(对于偶数n)
m＝(n-1)/2或m＝(n+1)/2(对于奇数n)
可以利用两个读取部分来针对正常数据字330A、330B或标记字M_A、M_B执行正常读取操作。
安全(交错)读取操作可以包括两个交错读取操作或由两个交错读取操作构成，该两个交错读取操作以任意顺序执行：
1)针对正常数据字330的第一部分330A的第一读取过程的第一读取部分，产生D[m-1..0]，以及针对标记字M的第二部分M_B的第一读取过程的第二读取部分，产生M[n-1..m]。
2)针对正常数据字330的第二部分330B的另一读取过程的第一读取部分，产生D[n-1..m]，以及针对标记字M的第一部分M_A的第二读取过程的第二读取部分，产生M[m-1..0]。
读取操作1)和2)一起可以产生可以包含标记位的完整正常数据字330和完整标记字M，现在可以如上所述检查其一致性。
在各种实施例中，对于交错读取，由于读取操作1)和2)读取交错，因此数据字330和标记字M不可能来自不同的字线，而是最多可以由两个不同的字线混合，这可以通过对M的适当编码来检测，例如包含地址信息的两次编码，一次在M[m-1..0]中而一次在M[n-1..m]中，例如如图4所示。
在各种实施例中，针对每个字线114可以包括不止一个的标记字M。
在各种实施例中，对于交错读取，如上所述，可以被配置成识别多个字线中的相关联的字线的设置标记位可以被设置成不可改变的存储状态。在各种实施例中，对于交错读取，设置标记位可以不被设置成不可改变的存储状态，而是可以是正常写入的存储位，然而其可以被配置成例如通过包括字线地址或用于识别相关联的字线114的不同代码来识别多个字线中的相关联的字线。
在各种实施例中，交错读取可能不需要使用标记位的专用编码，并且甚至不需要特殊的附加字M。
在示例性实施例中，读取电路可以被划分成x个部分。
每个部分可以具有从相同字线114上独立寻址的x个字中的一个读取的能力。
在各种实施例中，可以执行x个读取操作，其中每个读取部分可以同时从不同的x字中读取其部分，并且其中在所有x个读取操作已被执行之后，每个读取部分已经从所有x个不同的字读取了其部分，使得可能已经执行了所有x个字的完全交错读取。
数据的一致性检查可以证明字已经从相同的字线114一致地被读取。该检查可以例如包括以下检查或由以下检查构成：检查错误检测代码或针对正确的字线地址检查字代码中的一个。在后一种情况下，实施例可以类似于上述各种实施例，但是使用正常编程数据(例如，已知数据)而不是标记字。
在各种实施例中，用于执行交错读取和/或使用标记位(例如设置标记位)和/或用于检查写入或读取操作的正确执行的存储电路可以是一组存储电路中的至少一个，该组包括所有类型的非易失性存储电路，例如，RRAM、CBRAM、PCRAM、MRAM、闪存(如UCP、HS3P、纳米晶体、MONOS、ETOX、SST、SONOS、DiNOR)、EEPROM等。在各种实施例中，一个或更多个存储电路可以被包括在存储器件中，例如SSD、嵌入式NVM、独立存储器件(例如记忆棒)等。
在各种实施例中，用于执行对擦除操作的正确执行的检查的存储电路可以是一组非易失性存储电路中的至少一个，其可以每次提供针对字线的擦除的专用擦除操作，该组包括闪存(如UCP、HS3P、纳米晶体、MONOS、ETOX、SST、SONOS、DiNOR)等。在各种实施例中，存储电路可以包括在存储器件中，例如SSD、嵌入式NVM、独立存储器件(例如记忆棒)等。
在各种实施例中，具有标记位和/或执行交错读取和/或对操作(读取、写入)的正确执行进行检查的存储电路可以被包括在其它类型的存储器例如RAM(SRAM、DRAM)等中。
图5示出了根据各种实施例的操作存储电路的方法的流程图500。
对于操作存储电路的方法，可以使用如上所述的存储电路。
在各种实施例中，方法可以包括读取耦接至多个字线中的一个字线的多个存储单元中的一个或更多个存储单元(在510中)，以及读取与字线相关联的标记存储单元中的一个或更多个(在520中)。
图6示出了根据各种实施例的操作存储电路的方法的流程图。
对于操作存储电路的方法，可以使用如上所述的存储电路。
在各种实施例中，方法可以包括提供包括多个电可编程存储单元和多个电可编程标记存储单元的存储电路(在610中)，以及同时读取耦接至多个字线中的一个字线的一个或更多个存储单元中的至少一个存储单元以及与字线相关联的一个或更多个标记存储单元中的至少一个标记存储单元(在620中)。
在各种实施例中，提供了一种存储电路。存储电路可以包括：沿着多行和多列布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；多个字线，每个字线与多个存储单元中的一个或更多个存储单元耦接；多个电可编程非易失性标记存储单元；其中，多个字线中的至少一个字线与多个标记存储单元中的一个或更多个标记存储单元相关联；以及多个标记位线，每个标记位线与多个标记存储单元中的一个或更多个标记存储单元相关联；多个标记源线，每个标记源线与多个标记存储单元中的一个或更多个标记存储单元相关联，其中，对于标记存储单元阵列中的一个或更多个标记存储单元，设置从相关联的标记源线和/或从相关联的标记位线到一个或更多个标记存储单元的物理连接，从而将那些一个或更多个标记存储单元限定成不可改变的存储状态，其中，标记存储单元被配置成识别处于不可改变的存储状态的相应一个或更多个标记存储单元的相关联的字线。
在各种实施例中，标记存储单元形成代码，代码被配置成识别处于不可改变的存储状态的相应一个或更多个标记存储单元的相关联的字线。
在各种实施例中，代码可以包括一组代码中的至少一个，该组包括线性代码和重复代码。
在各种实施例中，所设置的从相关联的标记源线和/或从相关联的标记位线到一个或更多个标记存储单元的物理连接可以是从相关联的标记源线和/或从相关联的标记位线到一个或更多个标记存储单元的断开物理连接。
在各种实施例中，从相关联的标记源线和/或从相关联的标记位线到一个或更多个标记存储单元的断开物理连接中的每一个可以被配置成断开与一对相邻字线相关联的一对两个相邻存储单元。
在各种实施例中，一个或更多个标记存储单元可以包括与第一对相邻字线相关联的第一对两个相邻存储单元以及第二对两个相邻存储单元，其中，第二对中的一个存储单元与第一对相邻字线中的一个字线相关联，而第二对中的另一个存储单元与不同于第一对相关联字线的字线相关联。
在各种实施例中，存储电路可以被配置成：同时读取耦接至多个字线中的一个字线的一个或更多个存储单元以及与字线相关联的标记存储单元中的一个或更多个。
在各种实施例中，存储电路还可以包括多个感测放大器，其中，耦接至字线的一个或更多个存储单元可以耦接至多个感测放大器中的第一感测放大器，而与字线相关联的标记存储单元中的一个或更多个可以耦接至多个感测放大器中的另一感测放大器。
在各种实施例中，可以提供根据各种实施例的操作存储电路的方法，其中，方法可以包括：读取耦接至多个字线中的一个字线的多个存储单元中的一个或更多个存储单元；以及读取与字线相关联的标记存储单元中的一个或更多个。
在各种实施例中，可以同时执行对一个或更多个存储单元的读取和对标记存储单元中的一个或更多个的读取。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之前和在读取标记存储单元中的一个或更多个之前，写入一个或更多个存储单元。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之前和在读取标记存储单元中的一个或更多个之前，擦除一个或更多个存储单元。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之后和在读取标记存储单元中的一个或更多个之后，使用从标记存储单元读取的信息和代码来检查从存储单元读取的数据源自耦接至字线的一个或更多个存储单元。
在各种实施例中，方法还可以包括：写入标记存储单元中的除所设置的存储单元之外的至少一个标记存储单元，从而使相关联的字线的数据内容无效。
在各种实施例中，可以提供一种存储电路。存储电路可以包括：沿着多行和多列布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；多个字线，每个字线与多个存储单元中的一个或更多个存储单元耦接；以及多个电可编程非易失性标记存储单元；其中，每个字线与多个标记存储单元中的一个或更多个标记存储单元相关联；其中，标记存储单元阵列中的一个或更多个标记存储单元处于已知存储状态，其中，标记存储单元形成代码，代码被配置成识别处于不可改变的存储状态的相应一个或更多个标记存储单元的相关联的字线，以及其中，存储电路被配置成：针对字线中的每一个，同时读取一个或更多个存储单元中的至少一个存储单元以及一个或更多个标记存储单元中的至少一个标记存储单元。
在各种实施例中，至少一个存储单元可以包括至少一个存储单元的数据部分和至少一个存储单元的另一数据部分；其中，至少一个标记存储单元可以包括至少一个标记存储单元的标记部分和至少一个标记存储单元的另一标记部分；其中，存储电路可以被配置成：针对字线中的每一个，同时读取数据部分和另一标记部分，以及同时读取另一数据部分和标记部分。
在各种实施例中，存储器件还可以包括至少两个感测放大器，其中，至少两个感测放大器中的第一感测放大器连接至至少一个存储单元，以及至少两个感测放大器中的第二感测放大器连接至至少一个标记存储单元。
在各种实施例中，方法还可以包括至少两个感测放大器，其中，至少两个感测放大器中的第一感测放大器可以连接至数据部分和标记部分，以及至少两个感测放大器中的第二感测放大器可以连接至另一数据部分和另一标记部分。
在各种实施例中，标记存储单元阵列中的处于已知存储状态的一个或更多个标记存储单元中的至少一部分可以包括具有已知数据的又一数据部分。
在各种实施例中，标记存储单元阵列中的处于已知存储状态的一个或更多个标记存储单元中的至少一个标记存储单元可以处于不可改变的存储状态。
在各种实施例中，可以提供根据各种实施例的操作存储电路的方法。方法可以包括：同时读取耦接至多个字线中的字线的一个或更多个存储单元中的至少一个存储单元以及与字线相关联的一个或更多个标记存储单元中的至少一个标记存储单元。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之前和在读取标记存储单元中的一个或更多个之前，写入一个或更多个存储单元。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之前和在读取标记存储单元中的一个或更多个之前，擦除一个或更多个存储单元。
在各种实施例中，方法还可以包括：在读取一个或更多个存储单元之后和在读取标记存储单元中的一个或更多个之后，利用从标记存储单元读取的信息和代码来检查从存储单元读取的数据源自耦接至字线的一个或更多个存储单元。
已经在器件的背景下描述了各种实施例，并且已经在方法的背景下中描述了各种实施例。器件的其它实施例可以由对方法的描述给出，反之亦然。
虽然已经参考具体实施例特别示出和描述了本发明，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在形式和细节上在本发明中进行各种改变。因此，本发明的范围由所附权利要求书表示，并且因此落在权利要求的等同形式的含义和范围内的所有改变都旨在被包含在内。

Claims (22)

1.一种存储电路，包括：
沿着多个行和多个列被布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；
多个字线，每个字线与所述多个存储单元中的一个或更多个存储单元耦接；
多个电可编程非易失性标记存储单元；
其中，所述多个字线中的至少一个字线与所述多个标记存储单元中的一个或更多个标记存储单元相关联；以及
多个标记位线，每个标记位线与所述多个标记存储单元中的一个或更多个标记存储单元相关联；
多个标记源线，每个标记源线与所述多个标记存储单元中的一个或更多个标记存储单元相关联；
其中，对于所述多个标记存储单元中的一个或更多个标记存储单元，设置从相关联的标记源线和/或从相关联的标记位线到所述一个或更多个标记存储单元的物理连接，从而将所述一个或更多个标记存储单元限定成不能改变的存储状态，其中，所述多个标记存储单元被配置成识别处于所述不能改变的存储状态的相应的一个或更多个标记存储单元的相关联的字线。
2.根据权利要求1所述的存储电路，
其中，所述标记存储单元形成代码，所述代码被配置成识别处于所述不能改变的存储状态的相应的一个或更多个标记存储单元的相关联的字线。
3.根据权利要求1或2所述的存储电路，
其中，所设置的从相关联的标记源线和/或从相关联的标记位线到所述一个或更多个标记存储单元的物理连接，是从相关联的标记源线和/或从相关联的标记位线到所述一个或更多个标记存储单元的断开物理连接。
4.根据权利要求3所述的存储电路，
其中，从相关联的标记源线和/或从相关联的标记位线到所述一个或更多个标记存储单元的所述断开物理连接中的每一个被配置成断开与一对相邻字线相关联的一对两个相邻存储单元。
5.根据权利要求4所述的存储电路，
其中，所述一个或更多个标记存储单元包括与第一对相邻字线相关联的第一对两个相邻存储单元以及第二对两个相邻存储单元，其中，所述第二对中的一个存储单元与所述第一对相邻字线中的一个字线相关联，而所述第二对中的另一个存储单元与不同于所述第一对相邻字线的字线相关联。
6.根据权利要求1至5中任一项所述的存储电路，
其中，所述存储电路被配置成：同时读取耦接至所述多个字线中的一个字线的一个或更多个存储单元以及与所述字线相关联的所述标记存储单元中的一个或更多个。
7.根据权利要求1至6中任一项所述的存储电路，还包括：
多个感测放大器，
其中，耦接至字线的所述一个或更多个存储单元耦接至所述多个感测放大器中的第一感测放大器，而与所述字线相关联的所述标记存储单元中的一个或更多个耦接至所述多个感测放大器中的另一感测放大器。
8.一种操作根据权利要求1至7中任一项所述的存储电路的方法，包括：
读取耦接至所述多个字线中的字线的所述多个存储单元中的一个或更多个存储单元；以及
读取与所述字线相关联的所述标记存储单元中的一个或更多个。
9.根据权利要求8所述的方法，
其中，同时地执行对所述一个或更多个存储单元的读取和对所述标记存储单元中的一个或更多个的读取。
10.根据权利要求8或9所述的方法，还包括：
在读取所述一个或更多个存储单元之前和在读取所述标记存储单元中的一个或更多个之前，写入所述一个或更多个存储单元。
11.根据权利要求8至10中任一项所述的方法，还包括：
在读取所述一个或更多个存储单元之前和在读取所述标记存储单元中的一个或更多个之前，擦除所述一个或更多个存储单元。
12.根据权利要求8至11中任一项所述的方法，还包括：
在读取所述一个或更多个存储单元之后和在读取所述标记存储单元中的一个或更多个之后，利用从所述标记存储单元读取的信息和所述代码来检查从所述存储单元读取的数据源自耦接至所述字线的所述一个或更多个存储单元。
13.根据权利要求8至12中任一项所述的方法，还包括：
写入所述标记存储单元中的除所设置的标记存储单元之外的至少一个标记存储单元，从而使相关联的字线的数据内容无效。
14.一种存储电路，包括：
沿着多个行和多个列被布置在电可编程非易失性存储单元阵列中的多个电可编程存储单元；
多个字线，每个字线与所述多个存储单元中的一个或更多个存储单元耦接；
多个电可编程非易失性标记存储单元；
其中，每个字线与所述多个标记存储单元中的一个或更多个标记存储单元相关联；
其中，所述标记存储单元阵列中的一个或更多个标记存储单元处于已知存储状态，其中，所述标记存储单元形成代码，所述代码被配置成识别处于所述已知存储状态的相应的一个或更多个标记存储单元的相关联的字线，以及
其中，所述存储电路被配置成：针对所述字线中的每一个，同时读取所述一个或更多个存储单元中的至少一个存储单元以及所述一个或更多个标记存储单元中的至少一个标记存储单元。
15.根据权利要求14所述的存储电路，
其中，所述至少一个存储单元包括所述至少一个存储单元的数据部分和所述至少一个存储单元的另一数据部分；
其中，所述至少一个标记存储单元包括所述至少一个标记存储单元的标记部分和所述至少一个标记存储单元的另一标记部分；
其中，所述存储电路被配置成：针对所述字线中的每一个，同时读取所述数据部分和所述另一标记部分，以及同时读取所述另一数据部分和所述标记部分。
16.根据权利要求14或15所述的存储电路，还包括：
至少两个感测放大器，其中，所述至少两个感测放大器中的第一感测放大器连接至所述至少一个存储单元，以及所述至少两个感测放大器中的第二感测放大器连接至所述至少一个标记存储单元。
17.根据权利要求14或15所述的存储电路，还包括：
至少两个感测放大器，其中，所述至少两个感测放大器中的第一感测放大器连接至所述数据部分和所述标记部分，以及所述至少两个感测放大器中的第二感测放大器连接至所述另一数据部分和所述另一标记部分。
18.根据权利要求14至17中任一项所述的存储电路，
其中，所述标记存储单元阵列中的处于所述已知存储状态的一个或更多个标记存储单元中的至少一个标记存储单元处于不能改变的存储状态。
19.一种操作根据权利要求14至18中任一项所述的存储电路的方法，包括：
同时读取耦接至所述多个字线中的字线的所述一个或更多个存储单元中的至少一个存储单元以及与所述字线相关联的所述一个或更多个标记存储单元中的至少一个标记存储单元。
20.根据权利要求19所述的方法，还包括：
在读取所述一个或更多个存储单元之前和在读取所述标记存储单元中的一个或更多个之前，写入所述一个或更多个存储单元。
21.根据权利要求19或20所述的方法，还包括：
在读取所述一个或更多个存储单元之前和在读取所述标记存储单元中的一个或更多个之前，擦除所述一个或更多个存储单元。
22.根据权利要求19至21中任一项所述的方法，还包括：
在读取所述一个或更多个存储单元之后和在读取所述标记存储单元中的一个或更多个之后，使用从所述标记存储单元读取的信息和所述代码来检查从所述存储单元读取的数据源自耦接至所述字线的所述一个或更多个存储单元。
CN201711191698.XA 2016-11-25 2017-11-24 存储电路及操作存储电路的方法 Active CN108109658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016122828.1A DE102016122828A1 (de) 2016-11-25 2016-11-25 Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises
DE102016122828.1 2016-11-25

Publications (2)

Publication Number Publication Date
CN108109658A true CN108109658A (zh) 2018-06-01
CN108109658B CN108109658B (zh) 2021-08-31

Family

ID=62117762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711191698.XA Active CN108109658B (zh) 2016-11-25 2017-11-24 存储电路及操作存储电路的方法

Country Status (3)

Country Link
US (1) US10475520B2 (zh)
CN (1) CN108109658B (zh)
DE (1) DE102016122828A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014036A1 (en) * 1998-12-21 2001-08-16 Karl Rapp Lock bit for an electrically erasable memory word
CN1898746A (zh) * 2003-10-28 2007-01-17 英飞凌科技股份公司 存储装置和用于操作这种存储装置的方法
US20070133328A1 (en) * 2005-12-09 2007-06-14 Seiko Epson Corporation Ferroelectric memory device and electronic apparatus
US20080285326A1 (en) * 2007-05-16 2008-11-20 Atmel Corporation High density non-volatile memory array
CN102347083A (zh) * 2010-07-30 2012-02-08 英飞凌科技股份有限公司 通过内部操作验证进行安全的存储器存储
CN103903650A (zh) * 2014-03-17 2014-07-02 上海华虹宏力半导体制造有限公司 存储器阵列及其控制方法和闪存
US20140241088A1 (en) * 2011-01-31 2014-08-28 Ps4 Luxco S.A.R.L. Semiconductor device having complementary bit line pair
CN104882157A (zh) * 2015-05-26 2015-09-02 湖北中部慧易数据科技有限公司 一种磁随机存储系统及其读取操作方法
CN105518788A (zh) * 2013-09-09 2016-04-20 高通股份有限公司 用于提供参考单元的系统和方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014036A1 (en) * 1998-12-21 2001-08-16 Karl Rapp Lock bit for an electrically erasable memory word
CN1898746A (zh) * 2003-10-28 2007-01-17 英飞凌科技股份公司 存储装置和用于操作这种存储装置的方法
US20070133328A1 (en) * 2005-12-09 2007-06-14 Seiko Epson Corporation Ferroelectric memory device and electronic apparatus
US20080285326A1 (en) * 2007-05-16 2008-11-20 Atmel Corporation High density non-volatile memory array
CN102347083A (zh) * 2010-07-30 2012-02-08 英飞凌科技股份有限公司 通过内部操作验证进行安全的存储器存储
US20140241088A1 (en) * 2011-01-31 2014-08-28 Ps4 Luxco S.A.R.L. Semiconductor device having complementary bit line pair
CN105518788A (zh) * 2013-09-09 2016-04-20 高通股份有限公司 用于提供参考单元的系统和方法
CN103903650A (zh) * 2014-03-17 2014-07-02 上海华虹宏力半导体制造有限公司 存储器阵列及其控制方法和闪存
CN104882157A (zh) * 2015-05-26 2015-09-02 湖北中部慧易数据科技有限公司 一种磁随机存储系统及其读取操作方法

Also Published As

Publication number Publication date
DE102016122828A1 (de) 2018-05-30
US20180151244A1 (en) 2018-05-31
US10475520B2 (en) 2019-11-12
CN108109658B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US9858009B2 (en) Data folding in 3D nonvolatile memory
US9721662B1 (en) Non-volatile memory with efficient programming
US10114562B2 (en) Adaptive block allocation in nonvolatile memory
US9355713B2 (en) Systems and methods for lower page writes
CN105122215B (zh) 三维存储器的适应性操作
JP4734110B2 (ja) 不揮発性半導体記憶装置
US9952784B2 (en) Multichip dual write
CN108694128A (zh) 存储器系统中的使用单次地址更新的折叠操作
CN105122372B (zh) 用于在三维非易失性存储器中的冗余计算的数据的选择
US9760303B2 (en) Partially-bad block operation in 3-D nonvolatile memory
CN108573733A (zh) 具有编程失败恢复的非易失性存储器
CN108694098A (zh) 对于存储设备的不同存储器区域的比特顺序修改
CN106716536B (zh) 数据存储设备的锁存器初始化
US9875085B2 (en) Memory system and method of generating a seed value
CN108932963A (zh) 固态硬盘的物理安全擦除
CN109036488A (zh) 存储器控制器、操作该存储器控制器的方法以及存储器系统
US8942038B2 (en) High endurance nonvolatile memory
CN108628757A (zh) 非易失性存储器设备和包括其的存储系统
US10937469B2 (en) Memory circuit and method of operating a memory circuit
CN109686389A (zh) 存储器装置和用于验证存储器访问的方法
US11004535B1 (en) Robust storage of bad column data and parity bits on word line
US20160098197A1 (en) Nonvolatile memory and method with state encoding and page-by-page programming yielding invariant read points
CN108109658A (zh) 存储电路及操作存储电路的方法
US6839818B2 (en) Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed
CN112435705A (zh) 存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant