CN103903650A - 存储器阵列及其控制方法和闪存 - Google Patents
存储器阵列及其控制方法和闪存 Download PDFInfo
- Publication number
- CN103903650A CN103903650A CN201410097794.8A CN201410097794A CN103903650A CN 103903650 A CN103903650 A CN 103903650A CN 201410097794 A CN201410097794 A CN 201410097794A CN 103903650 A CN103903650 A CN 103903650A
- Authority
- CN
- China
- Prior art keywords
- control line
- line
- unit
- storage unit
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种存储器阵列及其控制方法和闪存,其中,所述存储器阵列包括:若干条字线、若干条位线、若干条数据控制线、若干条参考控制线、若干列存储单元和至少一列参考单元;同一列的存储单元或参考单元均与相邻的两条位线连接,同一行的存储单元和参考单元共用一条字线,同一行的存储单元通过数据控制线相互连接,同一行的参考单元通过参考控制线相互连接;其中,所述数据控制线与所述参考控制线是断开的。在本发明提供的存储器阵列及其控制方法和闪存中,通过断开存储单元和参考单元的控制线,实现分别控制,使得所述参考单元所连接的参考控制线能够保持0V左右的电压,从而保证参考电流的稳定性。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种存储器阵列及其控制方法和闪存。
背景技术
随着存储技术的发展,出现了各种类型的存储器,如随机存储器(RAM)、只读存储器(ROM)、动态随机存储器(DRAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)和闪存(Flash)等。其中,闪存是一种非易失性存储器,即断电数据也不会丢失。闪存因其具有便捷、存储密度高、可靠性好等优点,被广泛应用于手机、电脑、PDA、数码相机、优盘等移动和通讯设备中。
请参考图1,其为现有技术的闪存的部分结构示意图。如图1所示,闪存作为一种半导体存储器,同样包括存储器阵列100和外围电路(图中未示出),所述存储器阵列100包括多条字线(WL-n-1至WLn-1)、多条位线(BL1-n至BL2+n)、多条第一控制线(CG-n-1至CGn-1)、多条第二控制线(CG-n-2至CGn-2)、若干列存储单元110和一列参考单元120,其中,多条字线(WL-n-1至WLn-1)、多条第一控制线(CG-n-1至CGn-1)和第二控制线(CG-n-2至CGn-2)均设置于所述存储器单元阵列100的行方向,所述字线位于所述第一控制线和第二控制线之间,所述多条位线(BL1-n至BL2+n)设置于所述存储器单元阵列100的列方向,所述存储单元110和参考单元120的结构相同,同一行的存储单元110和参考单元120共用一条字线,同一列的存储单元110或参考单元120与两条相邻的位线连接,所述存储单元110用于存储数据,能够输出数据电流,所述参考单元120具有预设信息“1”,能够输出参考电流,用以辅助实现所述存储单元110的读取、编程和擦除操作。
对所述存储单元110进行读取、编程和擦除操作时,均需要将所述参考单元120输出的参考电流与所述存储单元110的数据电流进行比较从而得到比较结果“0”或“1”。具体的,当所述存储单元110中的数据电流大于所述参考单元120输出的百分比参考电流时,输出结果为1;当所述存储单元110的数据电流小于所述参考单元120输出的百分比参考电流时,输出结果为0。例如,所述参考单元120的参考电流为50微安(mI),百分比设置为30%,则当读取操作时,所述存储单元110的数据电流与参考单元120的百分比参考电流即15微安进行比较,如大于15微安则输出数据为1,如小于15微安则输出数据为0。
如图1所示,对由字线WL1、位线BL1以及位线BL2连接的存储单元110进行读取操作时,在字线WL1上施加3V的电压,同时,在字线WL1两侧的第一控制线CG1-1和第二控制线CG1-2上均施加0V的电压,位线BL1上的电压为0V,位线BL2、BL2+1、BL2+2上的电压均为1V。其他未被选中的存储单元110所连接的字线及字线两侧的第一控制线和第二控制线上施加的电压均为0V。
如图1所示,对由字线WL1、位线BL1以及位线BL2连接的存储单元110进行编程操作时,在字线WL1上施加1.5V的电压,同时,在字线WL1两侧的第一控制线CG1-1和第二控制线CG1-2上均施加8V的电压,位线BL1上的电压为5.5V,位线BL2、位线BL2+1和位线BL2+2上的电压均为Vdp,其中Vdp为稳定电流的编程电压。其他未被选中的存储单元110所连接的字线及字线两侧的第一控制线和第二控制线上施加的电压均为0V。
如图1所示,对由字线WL1、位线BL1以及位线BL2连接的存储单元110进行擦除操作时,在字线WL1上施加8V的电压,同时,在字线WL1两侧的第一控制线CG1-1和第二控制线CG1-2上均施加-7V的电压,位线BL1和位线BL2上均施加0V的电压。其他未被选中的存储单元110所连接的字线及字线两侧的第一控制线和第二控制线上施加的电压均为0V。
对选中的存储单元110(图1中的黑色方块表示选中的存储单元)执行擦除操作时,第一控制线CG1-1和第二控制线CG1-2的电压均为-7V。由于同一行的存储单元110和参考单元120的控制线是相连的,参考单元120的第一控制线和第二控制线的电压也均为-7V,随着擦除次数的不断增加,第一控制线和第二控制线施加的负电压影响参考单元120的参考电流,使得参考电流增大。
可见,擦除操作会影响参考单元120的参考电流,造成参考单元120的参考电流不稳定。当读取电流与参考电流的进行比较时,一旦参考电流超过限定值,将会得到错误的比较结果,使得存储单元110的读取、编程和擦除操作出现错误。
因此,如何解决现有的闪存因参考电流不稳定而导致读取、编程和擦除操作出现错误的问题成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种存储器阵列及其控制方法和闪存,以解决现有的闪存因参考电流不稳定而导致读取、编程和擦除操作出现错误的问题。
为解决上述技术问题,本发明提供一种存储器阵列,所述存储器阵列包括:
若干条字线、若干条位线、若干条数据控制线、若干条参考控制线、若干列存储单元和至少一列参考单元;
同一列的存储单元或参考单元均与相邻的两条位线连接,同一行的存储单元和参考单元共用一条字线,同一行的存储单元通过数据控制线相互连接,同一行的参考单元通过参考控制线相互连接;
其中,所述数据控制线与所述参考控制线是断开的。
优选的,在所述的存储器阵列中所述存储单元和参考单元的结构相同,所述存储单元用于存储数据,所述参考单元具有预设数据用于辅助完成所述存储单元的读取、编程和擦除操作。
优选的,在所述的存储器阵列中,还包括至少一列备用单元,所述存储单元、参考单元和备用单元的结构相同,所述备用单元位于所述存储单元和参考单元之间;
同一列的备用单元共用位线,同一行的参考单元和备用单元通过参考控制线相互连接。
优选的,在所述的存储器阵列中,所述数据控制线包括第一数据控制线和第二数据控制线,所述参考控制线包括第一参考控制线和第二参考控制线,所述第一数据控制线、第一参考控制线和第二数据控制线、第二参考控制线分别位于所述字线的两侧。
本发明还提供了一种闪存,所述闪存包括如上所述的存储器阵列。
本发明还提供了一种存储器阵列的控制方法,所述存储器阵列的控制方法包括:通过对所述参考单元连接的参考控制线施加固定的参考电压,同时对所述存储单元连接的字线、位线和数据控制线分别施加不同的工作电压实现对所述存储单元的读取、编程和擦除操作;
其中,所述参考电压的电压范围为-0.5V~0.5V。
优选的,在所述的存储器阵列的控制方法中,所述参考控制线包括第一参考控制线和第二参考控制线,所述数据控制线包括第一数据控制线和第二数据控制线,所述第一数据控制线、第一参考控制线和第二数据控制线、第二参考控制线分别位于所述字线的两侧;
进行读取、编程和擦除操作时,所述参考单元连接的第一参考控制线和第二参考控制线均施加相同的参考电压。
优选的,在所述的存储器阵列的控制方法中,所述参考电压为0V。
优选的,在所述的存储器阵列的控制方法中,在对所述存储单元进行读取、编程和擦除操作之前,还包括对所述存储器阵列进行首次擦除;
首次擦除时所述第一数据控制线、第二数据控制线、第一参考控制线和第二参考控制线均施加擦除电压;
所述擦除电压的电压范围为-7.5V~-6.5V。
优选的,在所述的存储器阵列的控制方法中,所述擦除电压为-7V。
在本发明提供的存储器阵列及其控制方法和闪存中,通过断开存储单元和参考单元的控制线,实现分别控制,使得所述参考单元所连接的参考控制线能够保持0V左右的电压,从而保证参考电流的稳定性。
附图说明
图1是现有技术的存储器阵列的结构示意图;
图2是本发明实施例的存储器阵列的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器阵列及其控制方法和闪存作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2,其为本发明实施例的存储器阵列的结构示意图。如图2所示,所述存储器阵列200包括:若干条字线、若干条位线、若干条数据控制线、若干条参考控制线、若干列存储单元210和至少一列参考单元220;同一列的存储单元210或参考单元220均与相邻的两条位线连接,同一行的存储单元210和参考单元220共用一条字线,同一行的存储单元210通过数据控制线相互连接,同一行的参考单元220通过参考控制线相互连接;其中,所述数据控制线与所述参考控制线是断开的。
具体的,若干条数据控制线包括第一数据控制线(CG1-n-1至CG1n-1)和第二数据控制线(CG1-n-2至CG1n-2),若干条参考控制线包括第一参考控制线(CG2-n-1至CG2n-1)和第二参考控制线(CG2-n-2至CG2n-2)。第一数据控制线(CG1-n-1至CG1n-1)和第二数据控制线(CG1-n-2至CG1n-2)分别位于所述字线(WL1-n-1至WL1n-1)的两侧,第一参考控制线(CG2-n-1至CG2n-1)和第二参考控制线(CG2-n-2至CG2n-2)也分别位于所述字线(WL1-n-1至WL1n-1)的两侧。若干条位线(BL11-n至BL12+n)与若干条字线(WL1-n-1至WL1n-1)相互垂直。
所述存储单元210和参考单元220的结构相同,均具有源极、漏极、多晶硅选择栅、第一控制栅和第二控制栅(图中未示出)。其中,所述存储单元210用于存储数据,每个存储单元210的源极和漏极分别与两条相邻的位线连接,每个存储单元210的多晶硅选择栅与一条字线连接,所述存储单元210的第一控制栅和第二控制栅分别与所述字线两侧的第一数据控制线和第二数据控制线连接。所述参考单元220用以辅助实现所述存储单元210的读取、编程和擦除操作,每个参考单元220的源极和漏极分别与两条相邻的位线连接,每个参考单元220的多晶硅选择栅与一条字线连接,所述参考单元220的第一控制栅和第二控制栅分别与所述字线两侧的第一参考控制线和第二参考控制线连接。
同一行的存储单元210和参考单元220共用一条字线,同一列的存储单元210或参考单元220与相邻的两条位线连接。同一行的存储单元210的第一控制栅均与一条第一数据控制线连接,同一行的存储单元210的第二控制栅均与一条第二数据控制线连接,同一行的参考单元220的第一控制栅均与一条第一参考控制线连接,同一行的参考单元220的第二控制栅均与一条第二参考控制线连接。分别与所述存储单元210和参考单元220连接的参考控制线和数据控制线是断开的,即第一数据控制线和第一参考控制线之间、第二数据控制线和第二参考控制线之间均是断开的。
所述存储器阵列200还包括至少一列备用单元230,所述备用单元230位于所述存储单元210和参考单元220之间,同一列的备用单元230与相邻的两条位线连接,同一行的参考单元220和备用单元230通过参考控制线相互连接。所述备用单元230的结构与所述存储单元210和参考单元220的结构相同,所述备用单元230一般处于非工作状态。所述备用单元230的设置使得所述存储单元210或参考单元220之间存在一定的间距,在制造工艺上能够保证第一数据控制线和第一参考控制线之间、第二数据控制线和第二参考控制线之间完全断开。
在本发明的其他实施例中,所述存储器阵列200可以不设置备用单元230,只要所述存储单元210和参考单元220的间距能够保证存储单元210所连接的数据控制线和参考单元220所连接的参考控制线能够完全断开即可。
所述存储单元210根据与其连接的字线、位线、第一数据控制线、第二数据控制线上的工作电压输出数据电流。所述参考单元220具有预设信息“1”,能够输出参考电流。所述存储器阵列200根据所述数据电流与参考电流的比较结果,得到所述存储单元210的数据信息,从而实现读取、编程和擦除操作。
由于存储器阵列200的第一参考控制线、第二参考控制线与第一数据控制线、第二数据控制线是断开的,因此对所述存储单元210进行读取、编程和擦除操作时与所述参考单元220连接的第一参考控制线和第二参考控制线均可以保持0V电压。由此,所述参考单元220能够保持稳定的参考电流。
相应的,本发明实施例还提供了一种存储器阵列的控制方法,所述存储器阵列的控制方法包括:通过对所述参考单元220连接的参考控制线施加固定的参考电压,同时对所述存储单元210连接的字线、位线和数据控制线分别施加不同的工作电压实现对所述存储单元210的读取、编程和擦除操作;
其中,所述参考电压的电压范围为-0.5V~0.5V。
具体的,所述存储器阵列200在使用之前处于测试模式,需要对所述存储器阵列200进行首次擦除方能使用。对所述存储单元210的读取、编程和擦除操作之前,还包括对所述存储器阵列进行首次擦除。进行首次擦除时,每条字线均施加8V的电压,同时,每条字线两侧的第一数据控制线、第二数据控制线、第一参考控制线和第二参考控制线均施加一擦除电压,所述擦除电压的电压范围为-7.5V~-6.5V。在本实施例中,所述擦除电压为-7V。
首次擦除结束之后,所述存储器阵列200进入工作模式。在使用过程中对所述参考单元220连接的参考控制线施加固定的参考电压,所述参考电压的电压范围在-0.5V到0.5V之间。同时,对所述存储单元210连接的字线、位线和数据控制线分别施加不同的工作电压实现对所述存储单元的读取、编程和擦除操作。
如图2所示,对由字线WL11、位线BL11以及位线BL12连接的存储单元210进行读取操作时,在字线WL11上施加3V的电压,同时,在字线WL11两侧的第一数据控制线CG11-1、第二数据控制线CG11-2、第一参考控制线CG21-1和第二参考控制线CG21-2上均施加0V的电压,位线BL11上的电压为0V,位线BL12、位线BL12+1和位线BL12+2上的电压均为1V。其他未被选中的存储单元210所连接的字线及字线两侧的第一数据控制线和第二数据控制线上施加的电压均为0V。
如图2所示,对由字线WL11、位线BL11以及位线BL12连接的存储单元210进行编程操作时,在字线WL11上施加1.5V的电压,同时,在字线WL11两侧的第一数据控制线CG11-1和第二数据控制线CG11-2上均施加8V的电压,在字线WL11两侧的第一参考控制线CG21-1和第二参考控制线CG21-2上均施加0V的参考电压,位线BL11上的电压为5.5V,位线BL12、位线BL12+1和位线BL12+2上的电压均为Vdp,其中Vdp为固定电流的编程电压,所述Vdp的电压范围在0.2V到0.6V之间。其他未被选中的存储单元210所连接的字线及字线两侧的第一数据控制线和第二数据控制线上施加的电压均为0V。
如图2所示,对由字线WL11、位线BL11以及位线BL12连接的存储单元210进行擦除操作时,在字线WL11上施加8V的电压,同时,在字线WL11两侧的第一数据控制线CG11-1和第二数据控制线CG11-2上均施加与首次擦除相同的擦除电压,即-7V的电压,在字线WL11两侧的第一参考控制线CG21-1和第二参考控制线CG21-2上均施加0V的参考电压,位线BL11和位线BL12上均施加0V的电压。其他未被选中的存储单元210所连接的字线及字线两侧的第一数据控制线和第二数据控制线上施加的电压均为0V。
由于采用所述存储器阵列200,所述存储器阵列200中的第一参考控制线CG21-1和第二参考控制线CG21-2与第一控制线CG11-1和第二控制线CG11-2是断开的,对所述存储单元210进行读取、编程和擦除操作时,所述第一控制线CG11-1和第二控制线CG11-2上的电压不会影响所述参考单元220的输出。采用所述存储器阵列的控制方法对存储单元210的读取、编程和擦除操作时,所述第一参考控制线CG21-1和第二参考控制线CG21-2上的电压能够保持0V的参考电压。因此,所述参考单元220的参考电流能够保持稳定。
另外,本发明实施例还提供了一种闪存,所述闪存包括如上所述的存储器阵列200。
综上,在本发明实施例提供的存储器阵列及其控制方法和闪存中,通过断开所述存储单元和参考单元的控制线,使得所述存储单元和参考单元的控制线能够分别施加不同的工作电压,因此对所述存储单元进行读取、编程和擦除操作时,虽然与所述存储单元连接的数据控制线被施加正电压或负电压,但是与所述参考单元连接的参考控制线能够保持0V左右的电压,从而使得所述参考单元的参考电流能够保持稳定。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种存储器阵列,其特征在于,包括:若干条字线、若干条位线、若干条数据控制线、若干条参考控制线、若干列存储单元和至少一列参考单元;
同一列的存储单元或参考单元均与相邻的两条位线连接,同一行的存储单元和参考单元共用一条字线,同一行的存储单元通过数据控制线相互连接,同一行的参考单元通过参考控制线相互连接;
其中,所述数据控制线与所述参考控制线是断开的。
2.如权利要求1所述的存储器阵列,其特征在于,所述存储单元和参考单元的结构相同,所述存储单元用于存储数据,所述参考单元具有预设数据用于辅助完成所述存储单元的读取、编程和擦除操作。
3.如权利要求1所述的存储器阵列,其特征在于,还包括至少一列备用单元,所述存储单元、参考单元和备用单元的结构相同,所述备用单元位于所述存储单元和参考单元之间;
同一列的备用单元共用位线,同一行的参考单元和备用单元通过参考控制线相互连接。
4.如权利要求2或3所述的存储器阵列,其特征在于,所述数据控制线包括第一数据控制线和第二数据控制线,所述参考控制线包括第一参考控制线和第二参考控制线,所述第一数据控制线、第一参考控制线和第二数据控制线、第二参考控制线分别位于所述字线的两侧。
5.一种闪存,其特征在于,包括如权利要求1至4中任一项所述的存储器阵列。
6.一种存储器阵列的控制方法,其特征在于,包括:
通过对所述参考单元连接的参考控制线施加固定的参考电压,同时对所述存储单元连接的字线、位线和数据控制线分别施加不同的工作电压实现对所述存储单元的读取、编程和擦除操作;
其中,所述参考电压的电压范围为-0.5V~0.5V。
7.如权利要求6所述的存储器阵列的控制方法,其特征在于,所述参考控制线包括第一参考控制线和第二参考控制线,所述数据控制线包括第一数据控制线和第二数据控制线,所述第一数据控制线、第一参考控制线和第二数据控制线、第二参考控制线分别位于所述字线的两侧;
进行读取、编程和擦除操作时,所述参考单元连接的第一参考控制线和第二参考控制线均施加相同的参考电压。
8.如权利要求6所述的存储器阵列的控制方法,其特征在于,所述参考电压为0V。
9.如权利要求6所述的存储器阵列的控制方法,其特征在于,在对所述存储单元进行读取、编程和擦除操作之前,还包括对所述存储器阵列进行首次擦除;
首次擦除时所述第一数据控制线、第二数据控制线、第一参考控制线和第二参考控制线均施加擦除电压,所述擦除电压的电压范围为-7.5V~-6.5V。
10.如权利要求9所述的存储器阵列的控制方法,其特征在于,所述擦除电压为-7V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410097794.8A CN103903650B (zh) | 2014-03-17 | 2014-03-17 | 存储器阵列及其控制方法和闪存 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410097794.8A CN103903650B (zh) | 2014-03-17 | 2014-03-17 | 存储器阵列及其控制方法和闪存 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103903650A true CN103903650A (zh) | 2014-07-02 |
CN103903650B CN103903650B (zh) | 2018-01-26 |
Family
ID=50994923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410097794.8A Active CN103903650B (zh) | 2014-03-17 | 2014-03-17 | 存储器阵列及其控制方法和闪存 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103903650B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107369465A (zh) * | 2016-05-13 | 2017-11-21 | 中芯国际集成电路制造(天津)有限公司 | 半导体装置 |
CN108109658A (zh) * | 2016-11-25 | 2018-06-01 | 英飞凌科技股份有限公司 | 存储电路及操作存储电路的方法 |
CN108346439A (zh) * | 2018-03-14 | 2018-07-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存阵列及其参考电流产生方法 |
WO2018232766A1 (zh) * | 2017-06-23 | 2018-12-27 | 华为技术有限公司 | 存储器和写数据的方法 |
WO2023029539A1 (zh) * | 2021-08-31 | 2023-03-09 | 长鑫存储技术有限公司 | 非易失性存储器及其写入方法和读取方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6490203B1 (en) * | 2001-05-24 | 2002-12-03 | Edn Silicon Devices, Inc. | Sensing scheme of flash EEPROM |
CN1509477A (zh) * | 2001-05-18 | 2004-06-30 | �Ƚ�װ�ù�˾ | 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置 |
US20060044886A1 (en) * | 2004-08-30 | 2006-03-02 | Sharp Kabushiki Kaisha | Semiconductor storage device and electronic equipment |
CN101178935A (zh) * | 2006-11-06 | 2008-05-14 | 台湾积体电路制造股份有限公司 | 闪存单元阵列、排列集成电路的方法 |
CN101702327A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 一种存储器阵列 |
CN102456405A (zh) * | 2010-11-02 | 2012-05-16 | 上海华虹集成电路有限责任公司 | 一种应用于Flash EEPROM的动态参考源电路 |
CN103236269A (zh) * | 2013-03-22 | 2013-08-07 | 上海宏力半导体制造有限公司 | 存储器及其存储阵列、访问控制方法和访问控制电路 |
-
2014
- 2014-03-17 CN CN201410097794.8A patent/CN103903650B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1509477A (zh) * | 2001-05-18 | 2004-06-30 | �Ƚ�װ�ù�˾ | 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置 |
US6490203B1 (en) * | 2001-05-24 | 2002-12-03 | Edn Silicon Devices, Inc. | Sensing scheme of flash EEPROM |
US20060044886A1 (en) * | 2004-08-30 | 2006-03-02 | Sharp Kabushiki Kaisha | Semiconductor storage device and electronic equipment |
CN101178935A (zh) * | 2006-11-06 | 2008-05-14 | 台湾积体电路制造股份有限公司 | 闪存单元阵列、排列集成电路的方法 |
CN101702327A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 一种存储器阵列 |
CN102456405A (zh) * | 2010-11-02 | 2012-05-16 | 上海华虹集成电路有限责任公司 | 一种应用于Flash EEPROM的动态参考源电路 |
CN103236269A (zh) * | 2013-03-22 | 2013-08-07 | 上海宏力半导体制造有限公司 | 存储器及其存储阵列、访问控制方法和访问控制电路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107369465A (zh) * | 2016-05-13 | 2017-11-21 | 中芯国际集成电路制造(天津)有限公司 | 半导体装置 |
CN107369465B (zh) * | 2016-05-13 | 2020-06-30 | 中芯国际集成电路制造(天津)有限公司 | 半导体装置 |
CN108109658A (zh) * | 2016-11-25 | 2018-06-01 | 英飞凌科技股份有限公司 | 存储电路及操作存储电路的方法 |
CN108109658B (zh) * | 2016-11-25 | 2021-08-31 | 英飞凌科技股份有限公司 | 存储电路及操作存储电路的方法 |
WO2018232766A1 (zh) * | 2017-06-23 | 2018-12-27 | 华为技术有限公司 | 存储器和写数据的方法 |
US11289159B2 (en) | 2017-06-23 | 2022-03-29 | Huawei Technologies Co., Ltd. | Memory device and method for writing data |
CN108346439A (zh) * | 2018-03-14 | 2018-07-31 | 上海华虹宏力半导体制造有限公司 | 一种闪存阵列及其参考电流产生方法 |
CN108346439B (zh) * | 2018-03-14 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | 一种闪存阵列及其参考电流产生方法 |
WO2023029539A1 (zh) * | 2021-08-31 | 2023-03-09 | 长鑫存储技术有限公司 | 非易失性存储器及其写入方法和读取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103903650B (zh) | 2018-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190221268A1 (en) | Semiconductor memory device for improving high temperature data retention | |
CN101510441B (zh) | 存储器的操作方法 | |
US9406685B2 (en) | Flash memory unit and memory array, and programming, erasing and reading method thereof | |
CN103903650A (zh) | 存储器阵列及其控制方法和闪存 | |
US20190206481A1 (en) | Controlling discharge of a control gate voltage | |
US8995188B2 (en) | Sharing support circuitry in a memory | |
US9536582B2 (en) | Enable/disable of memory chunks during memory access | |
CN103700399A (zh) | 闪存及对应的编程方法、读取方法和擦除方法 | |
US9245644B2 (en) | Method and apparatus for reducing erase disturb of memory by using recovery bias | |
US11145362B2 (en) | Method for programming memory system | |
CN101986389A (zh) | 闪存单元、闪存装置及其编程方法 | |
JP2019114314A (ja) | 半導体記憶装置 | |
US9042150B2 (en) | Programmable and flexible reference cell selection method for memory devices | |
CN103778948A (zh) | 存储器阵列的控制方法 | |
CN103839586A (zh) | 非易失性存储器擦除电压的调整方法 | |
CN106205703B (zh) | 存储器阵列及其读、编程、擦除操作方法 | |
CN102332304B (zh) | 非易失性存储器件及其编程方法 | |
EP3267442A1 (en) | Non-volatile memories and data reading methods thereof | |
US11087851B2 (en) | Apparatus and methods for rapid data destruction | |
CN104599705A (zh) | 存储器件 | |
CN103839587A (zh) | 电可擦可编程只读存储器以及操作方法 | |
CN103390426B (zh) | 通过使用回复偏压来减少存储器中擦除干扰的方法与装置 | |
CN107221350B (zh) | 存储器系统、存储器阵列及其读和编程操作方法 | |
CN104051011A (zh) | 一种非易失性存储器 | |
US9263134B2 (en) | Non-volatile memory which can increase the operation window |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |