CN103236269A - 存储器及其存储阵列、访问控制方法和访问控制电路 - Google Patents

Abstract

本发明涉及一种存储器及其存储阵列、访问控制方法和访问控制电路。所述存储阵列，包括多个字节单元、多条位线、控制栅线及字线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，同一行存储单元的中间电极共用一条字线。所述存储阵列的访问控制方法包括执行下述步骤以擦除目标字节各存储单元内的数据：加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；分别对与所述目标字节单元各存储单元连接的两条位线置零，对其他位线加载第一位线电压。本发明技术方案能够减小存储器各字节单元之间的间隔距离。

Description

存储器及其存储阵列、访问控制方法和访问控制电路

技术领域

本发明涉及半导体制造领域，特别是涉及一种存储器及其存储阵列、访问控制方法和访问控制电路。

背景技术

电可擦可编程只读存储器，也称EEPROM存储器（EEPROM，ElectricallyErasable Programmable Read-Only Memory）是一种掉电后数据不丢失的半导体存储器。EEPROM存储器可以一次对至少一个字节（Byte）进行擦除。

EEPROM存储器包括EEPROM存储单元，如图1所示的一种EEPROM存储单元，包括两个对称分布的第一存储位及第二存储位；其中，第一存储位包括第一位线电极101、第一控制栅极103、第一浮栅105以及所述第一浮栅105下方的第一沟道区107；第二存储位包括第二位线电极109、第二控制栅极111，第二浮栅113以及所述第二浮栅113下方的第二沟道区115；此外，所述存储单元还包含有位于第一沟道区107及第二沟道区115间的中间沟道区117，以及所述第一控制栅极103、第二控制栅极111与中间沟道区117上的中间电极119。多个上述存储单元矩阵排布形成电可擦可编程只读存储器的存储阵列，其中，每一存储单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线，并通过所述控制栅线、字线和位线在存储单元的各个电极上加载不同的驱动电压，实现对所述第一存储位或第二存储位的访问。

现有技术中的一种电可擦可编程只读存储器，参见图2。图2所示的电可擦可编程只读存储器的存储阵列的部分结构，图2的存储阵列包括多个字节单元、为各存储单元提供驱动电压的多条位线（包括位线BL0、BL1、…、BL7～BL9、…）、字线（包括字线WL1、WL2、…、WLm）及控制栅线（包括控制栅线CG1～CG4、…、CG2m-1、CG2m）。

结合图1所述存储单元的结构特征，可知该存储阵列包括：

多个字节单元，字节单元包括若干存储单元，比如，图2中，存储单元M11、M12、…、M17、M18构成了第一字节单元，存储单元M19、M110、…构成了第二字节单元，存储单元M21、M22、…、M27、M28构成了第三字节单元。

多条位线，每一存储单元连接两条相邻的位线，每一存储单元所连接的位线包括第一位线和第二位线，可设第一位线作漏极线，第二位线作源极线，存储单元与漏极线相连的第一位线电极相应为第一存储位的漏极，与源极线相连的第二位线电极相应为第二存储位的源极。比如图2中，存储单元M11，其所连接的第一位线为BL1，第二位线为BL0。

多条控制栅线，每一存储单元连接两条相邻的控制栅线，存储单元所连接的控制栅线包括第一控制栅线与第二控制栅线，各字节单元中各存储单元的第一控制栅极共连同一条第一控制栅线，各字节单元中各存储单元的第二控制栅极共连同一条第二控制栅线。如图2所示，第一字节单元中各存储单元的第一控制栅极共连第一控制栅线CG1，第二控制栅极共连第二控制栅线CG2。

多条字线，各字节单元中各存储单元的中间电极共用一条字线。如图2所示，第一字节单元中各存储单元的中间电极共用字线WL1。

开关阵列，包括多个分别与相应控制栅线连接的控制栅线控制开关和多个分别与相应字线连接的字线控制开关。如图2中可知，第一字节单元的第一控制栅线CG1与控制栅线控制开关K1相连，第一字节单元的第二控制栅线CG2与控制栅线控制开关K3相连，第一字节单元的字线WL1与字线控制开关K2相连，类似的，控制栅线CG3、CG4、…、CG2m-1、CG2m、字线WL2、…、WLm对应地与控制开关K4～K6、…、K3m-2～K3m相连。由于每个字节单元的控制栅线及字线是与其他字节单元分别控制的，在控制栅线延伸方向或字线延伸方向上相邻的字节单元之间设置有若干控制每个字节单元的控制栅线及字线的控制开关，比如第一字节单元与第二字节单元之间设置有控制第二字节单元控制栅线与字线的控制开关k。

然而，开关阵列中的各控制开关是需要占用一定芯片面积的，这导致存储器各字节单元之间的间隔距离（如图2第一字节单元与第二字节单元之间的间隔距离D）较大，不利于芯片体积缩小化的趋势。

发明内容

本发明技术方案所解决的技术问题是：如何减小存储器各字节单元之间的间隔距离。

为了解决上述技术问题，本发明技术方案提供了一种存储阵列，包括：

多个字节单元，所述字节单元包括多个存储单元，所述存储单元包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元按行和列排布；

多条位线，各存储单元连接相邻的两条位线；

多条控制栅线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线；

多条字线，同一行存储单元的中间电极共用一条字线。

可选的，所述多条位线包括间隔排布的第一位线与第二位线，在行上相邻的存储单元共用所述第一位线或第二位线，在列上相邻的存储单元共用所述第一位线和第二位线。

可选的，属于同一存储块的存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，所述存储块包括多个字节单元。

为了解决上述技术问题，本发明技术方案还提供了一种上述存储阵列的访问控制方法，包括执行下述步骤以擦除目标字节单元中各存储单元内的数据：

加载第一字线电压至与目标字节单元中各存储单元连接的字线，对其他字线置零；

加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；

分别对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

可选的，所述第一字线电压的取值范围为6V～9V；所述第一控制电压的取值范围为-8V～-6V，所述第二控制电压的取值范围为6V～8V；所述第一位线电压的取值范围为4V～6V。

可选的，上述存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行编程：

加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；

加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；

分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流。

可选的，上述存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行读取：

加载第三字线电压至与目标存储单元连接的字线，对其他字线置零；

对所述多条控制栅线置零；

加载第五位线电压至与目标存储单元一个存储位连接的位线，对与目标存储单元另一个存储位连接的位线及其他位线置零。

为了解决上述技术问题，本发明技术方案还提供了一种上述存储阵列的访问控制电路，包括：

字线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一字线电压至与所述目标字节单元各存储单元连接的字线，对其他字线置零；

控制栅线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；

位线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

可选的，所述字线控制单元包括多个分别与相应字线连接的字线控制开关。

可选的，所述控制栅线控制单元包括多个分别与相应控制栅线连接的控制栅线控制开关。

为了解决上述技术问题，本发明技术方案还提供了一种电可擦可编程只读存储器，包括上述存储阵列和上述存储阵列的访问控制电路。

本发明技术方案至少包括如下有益效果：

提供了一种存储阵列结构，将属于同一字节单元中各存储单元的两个存储位的控制栅极用一条控制栅线进行连接、将属于同一行存储单元的中间电极用一条字线进行连接，避免在存储阵列的各字节单元之间设置开关，从而使存储阵列各字节单元之间的间隔距离大大缩小，达到提高存储阵列内字节单元密度的目的，进一步提高了存储效率。

提供了一种针对本发明技术方案存储阵列的访问控制方法，给出了能够避免对其他非目标字节单元或非目标存储单元干扰的访问控制方式，并在其可选方案中给出了对存储阵列各控制线加载驱动电压的最佳实施方式，有效避免其他列或行上的字节单元或存储单元对目标字节单元或存储单元在列或行上的串扰，进一步改善存储阵列的数据擦除、编程及读取的质量。

另一方面，还提供了一种本发明技术方案存储阵列的访问控制电路，包括为所述字线提供驱动电压的字线控制单元及为控制栅线提供驱动电压的控制栅线控制单元，由于本发明技术方案存储阵列中字线和控制栅线的数目较现有技术被大大减少了，字线控制单元与控制栅线控制单元连接相应字线和控制栅线的控制端口数目相应减少，这进一步有利于存储器体积的缩小化趋势。

附图说明

图1为一种电可擦可编程只读存储器存储单元的剖面结构示意图；

图2为现有技术一种电可擦可编程只读存储器存储阵列的结构示意图；

图3为本发明技术方案的一种存储阵列的结构示意图；

图4为本发明技术方案的一种存储阵列与其外围访问控制电路的结构示意图；

图5为本发明技术方案的一种存储阵列的访问控制方法的流程示意图。

具体实施方式

从图2可知，现有技术的电可擦可编程只读存储器是通过控制包括存储阵列各字节单元之间设置的控制开关的开关阵列来控制加载到相应字线或控制栅线上的电信号的，发明人分析：存储器各字节单元之间的间隔距离之所以较大，主要是因为在存储器各字节单元之间设置了一定数目的控制开关，这使得存储器各字节单元之间的间隔距离无法进一步缩小，如图2中第一字节单元（包括存储单元M11、M12、…、M17、M18）与第二字节单元（包括存储单元M19、M110、…）之间存在控制开关k。发明人想到，如果可以避免在各字节单元之间设置控制开关，即使存储阵列中不包括控制开关，而仅通过外围控制电路来控制存储阵列，那么，应当能够成功减小存储阵列各字节阵列之间的间隔距离、乃至缩小存储器所占用的芯片面积。

基于上述技术原理，下面结合附图和实施例对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

实施例1

本实施例提供了一种存储阵列，如图3所示，包括：

多个字节单元，所述字节单元包括多个存储单元。

本实施例所述的存储阵列包括呈行和列矩阵排列的各字节单元，这里，行和列是相对的概念，可以互换。如图3中，设由存储单元m11、m12、…、m17、m18组成的字节单元为目标字节单元，与目标字节单元在同一行上相邻的是由存储单元m19、m110、…组成的字节单元，与目标字节单元在同一列上相邻的是由存储单元m21、m22、…、m27、m28组成的字节单元，本实施例设与目标字节单元在同一行上相邻的字节单元为行字节单元，与目标字节单元在同一列上相邻的字节单元为列字节单元。

字节单元所包括的多个存储单元均包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元对应按行和列排布；存储单元的具体结构可参加图1及背景技术部分的描述，此处不再赘述。

本实施例的存储阵列还包括多条位线（包括位线bl0、bl1、…、bl7～bl9、…），各存储单元连接相邻的两条位线。

每一存储单元所连接的位线包括间隔排布的第一位线和第二位线，第一位线也可作漏极线，第二位线也可作源极线，当然，由于第一位线与第二位线是相对的概念，在其他实施例中可设置第一位线为源极线，第二位线为漏极线。在本实施例中存储单元与漏极线相连的第一位线电极相应为第一存储位的漏极，与源极线相连的第二位线电极相应为第二存储位的源极。比如图3中，存储单元m11，其所连接的第一位线为bl1，第二位线为bl0。除此之外，从图3还可知，在行上相邻的存储单元共用所述第一位线或第二位线，在列上相邻的存储单元共用所述第一位线和第二位线，如存储单元m11与存储单元m21是在列上相邻的存储单元，二者分别与第一位线bl1和第二位线为bl0相连，即存储单元m11与存储单元m21共用第一位线bl1和第二位线为bl0；而存储单元m11与存储单元m12是在行上相邻的存储单元，其中，存储单元m11与第一位线bl1和第二位线bl0相连，存储单元m12与第一位线bl1和第二位线bl2（第二位线bl2图中未标出）相连，二者共用第一位线bl1。

本实施例的存储阵列还包括多条控制栅线（包括控制栅线cg1、cg2、…），同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线。存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线的具体实施方式可以采用如图3所示的这种连接方式，这种连接方式是基于现有技术的第一控制栅线与第二控制栅线的（第一控制栅线与第二控制栅线的具体描述可参见图2及背景技术），图3所示的这种连接方式可以直接在现有技术的基础上进行改进，简化了产品的设计，能够实现普适性。在本实施例中，各字节单元中各存储单元的第一控制栅极或第二控制栅极共连同一条子控制栅线（子控制栅线C1～C4、…、C2m-1、C2m），而同一字节单元的两条子控制栅线与该字节单元的控制栅极相连接，由此实现同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线的结构。

如图3所示，目标字节单元中各存储单元的第一控制栅极共连一条子控制栅线C1，目标字节单元中各存储单元的第二控制栅极共连另一条子控制栅线C2。而子控制栅线C1、子控制栅线C2分别与目标字节单元的控制栅线cg1相连接。

在本实施例中，还可以设置：属于同一存储块的存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，这里，所述存储块同时包括多个字节单元。如图3所示，结合图4，图4是包括若干存储块的存储阵列及该存储阵列外围访问控制电路的结构示意图，包括矩阵排布的存储块11、21、…、1n、2n、…。设定存储块11是由目标字节单元和与目标字节单元同列的m个字节单元构成的，存储块11内与其各存储单元对应控制栅极连接的子控制栅线C1～C4、…、C2m-1、C2m分别与该存储块11的控制栅线cg1相连接。

本实施例的存储阵列还包括多条字线（包括字线wl1、wl2、…、wlm），同一行存储单元的中间电极共用一条字线。如图3所示，目标字节单元及与目标字节单元同一行上的其他字节单元（包括行字节单元）中各存储单元的中间电极共用字线wl1；列字节单元则与其同行的其他字节单元中各存储单元的中间电极共用字线wl2。

相较于图2现有技术的存储阵列，本实施例的存储阵列的各字节单元之间不包含控制开关，能够使存储阵列各字节单元之间的间隔距离大大缩小，具体可以参考图3。图3中，由于目标字节单元与行字节单元之间没有控制开关，目标字节单元与行字节单元之间的间隔距离d相较于图2的第一字节单元与第二字节单元之间的间隔距离D，有d<D的效果。本实施例的技术方案能够提高存储阵列内字节单元密度，进一步提高了存储效率。

实施例2

对应于实施例1的存储阵列，本实施例提供了一种存储阵列的访问控制方法，包括执行如图5所示的步骤以擦除目标字节单元中各存储单元内的数据：

步骤S101，加载第一字线电压至与目标字节单元中各存储单元连接的字线，对其他字线置零。

所示第一字线电压的取值范围可以是6V～9V，结合图1，对第一字线加载的第一字线电压使目标字节单元中各存储单元的中间电极充电至一高驱动电压，使中间电极119和浮栅（第一浮栅105或第二浮栅113）之间产生一个高电场，该高电场能够将对应第一存储位的第一浮栅105或对应第二存储位的第二浮栅113内的电子移出。对其他字线置零可以防止各字节单元存储单元之间的串扰。

步骤S102，加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位。

所述第一控制电压的取值范围可以为-8V～-6V，所述第二控制电压的取值范围可以为6V～8V。对目标字节单元中各存储单元连接的控制栅线加载第一控制电压是为了使对应存储位的浮栅上的电势变低，从而增加浮栅和字线上的电场以实现浮栅上电子的有效移出。而对其他非进行擦除的字节单元的控制栅线提供一个高于零电位的控制电压，是为了进一步防止各字节单元存储单元之间的串扰。

步骤S103，分别对与所述目标字节单元各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

对与所述目标字节单元各存储单元连接的两条位线置零是为了使第一浮栅105与第一位线电极101之间、第二浮栅113与第二位线电极109之间的电场压差最大（参考图1），便于浮栅上电子积累与移出，进一步提高实现擦除操作的有效性。所述第一位线电压的取值范围为4V～6V，也是为了防止各字节单元存储单元之间的串扰，因此选择用一比较高的电位，使浮栅与位线电极之间的电场压差较弱，不易在浮栅上积累电子。

本实施例的存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行编程：

加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；

加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；

分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流。

所述第二字线电压的取值范围为1V～2V；所述第三控制电压的取值范围为6V～8V；所述第二位线电压的取值范围为4V～6V，所述第三位线电压的取值范围为0.1V～0.4V；所述第四位线电压的取值范围为2V～3V。

更进一步地，所述第二字线电压的取值为1.6V。

本实施例的存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行读取：

加载第三字线电压至与目标存储单元连接的字线，对其他字线置零；

对所述多条控制栅线置零；

加载第五位线电压至与目标存储单元一个存储位连接的位线，对与目标存储单元另一个存储位连接的位线及其他位线置零。

所述第三字线电压的取值范围为2V～5V；所述第五位线电压的取值范围为0.6V～1V。

需要说明的是，上述各电压的取值范围并不限于实施例所述，本领域技术人员可以理解，其可以根据实际设计需求和电路结构而相应设定。

实施例3

一种对应于实施例2的存储阵列的访问控制电路，如图4所示。图4是包括若干存储块的存储阵列及其访问控制电路的结构示意图，包括矩阵排布的存储块11、21、…、1n、2n、…。各存储块及其访问控制电路的结构相类似（下面的例子均以存储块11为例）。

本实施例存储阵列的访问控制电路包括：

字线控制单元1，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一字线电压至与所述目标字节单元各存储单元连接的字线，对其他字线置零。字线控制单元1包括多个分别与相应字线连接的字线控制开关，参见图4，字线控制单元1包括与存储块11中对应的字线wl1、wl2、…、wlm连接的字线控制开关k1、k2、…、km。字线控制单元1还包括控制各字线控制开关导通或关闭的第一控制单元101，第一控制单元101所控制的字线控制开关包括字线控制开关k1、k2、…、km。

字线控制单元1，还用于在对目标存储单元进行编程时，加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；还用于在对目标存储单元进行读取时，加载第三字线电压至与目标存储单元连接的字线，对其他字线置零。

控制栅线控制单元2，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位。控制栅线控制单元2包括多个分别与相应控制栅线连接的控制栅线控制开关。参见图4，控制栅线控制开关包括与存储块11中的控制栅线cg1连接的控制栅线控制开关kc1及与存储块21中的控制栅线cg2连接的控制栅线控制开关kc2。控制栅线控制单元2还包括控制各控制栅线控制开关导通或关闭的第二控制单元201，第二控制单元201所控制的控制栅线控制开关包括控制栅线控制开关kc1及控制栅线控制开关kc2。

控制栅线控制单元2，还用于在对目标存储单元进行编程时，加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；还用于在对目标存储单元进行读取时，对所述多条控制栅线置零。

位线控制单元（图4中未标出），用于在对目标字节单元中各存储单元执行数据擦除时，对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

位线控制单元还用于在对目标存储单元进行编程时，分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流；还用于在对目标存储单元进行读取时，加载第五位线电压至与目标存储单元一个存储位连接的位线，对与目标存储单元另一个存储位连接的位线及其他位线置零。

实施例4

本实施例提供了一种可编程只读存储器，包括实施例1的存储阵列和实施例3的存储阵列的访问控制电路，其中，实施例3的访问控制电路可以是该存储阵列的外围驱动电路的一部分。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种存储阵列，其特征在于，包括：

多个字节单元，所述字节单元包括多个存储单元，所述存储单元包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元按行和列排布；

多条位线，各存储单元连接相邻的两条位线；

多条控制栅线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线；

多条字线，同一行存储单元的中间电极共用一条字线。

2.如权利要求1所述的存储阵列，其特征在于，所述多条位线包括间隔排布的第一位线与第二位线，在行上相邻的存储单元共用所述第一位线或第二位线，在列上相邻的存储单元共用所述第一位线和第二位线。

3.如权利要求1所述的存储阵列，其特征在于，属于同一存储块的存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，所述存储块包括多个字节单元。

4.一种权利要求1～3任一项所述的存储阵列的访问控制方法，其特征在于，包括执行下述步骤以擦除目标字节单元中各存储单元内的数据：

加载第一字线电压至与目标字节单元中各存储单元连接的字线，对其他字线置零；

加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；

分别对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

5.如权利要求4所述的存储阵列的访问控制方法，其特征在于，所述第一字线电压的取值范围为6V～9V；所述第一控制电压的取值范围为-8V～-6V，所述第二控制电压的取值范围为6V～8V；所述第一位线电压的取值范围为4V～6V。

6.如权利要求4所述的存储阵列的访问控制方法，其特征在于，还包括执行下述步骤以对目标存储单元进行编程：

加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；

加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；

分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流。

7.如权利要求6所述的存储阵列的访问控制方法，其特征在于，所述第二字线电压的取值范围为1V～2V；所述第三控制电压的取值范围为6V～8V；所述第二位线电压的取值范围为4V～6V，所述第三位线电压的取值范围为0.1V～0.4V；所述第四位线电压的取值范围为2V～3V。

8.如权利要求7所述的存储阵列的访问控制方法，其特征在于，所述第二字线电压的取值为1.6V。

9.如权利要求4所述的存储阵列的访问控制方法，其特征在于，还包括执行下述步骤以对目标存储单元进行读取：

加载第三字线电压至与目标存储单元连接的字线，对其他字线置零；

对所述多条控制栅线置零；

加载第五位线电压至与目标存储单元一个存储位连接的位线，对与目标存储单元另一个存储位连接的位线及其他位线置零。

10.如权利要求9所述的存储阵列的访问控制方法，其特征在于，所述第三字线电压的取值范围为2V～5V；所述第五位线电压的取值范围为0.6V～1V。

11.一种权利要求1～3任一项所述的存储阵列的访问控制电路，其特征在于，包括：

字线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一字线电压至与所述目标字节单元各存储单元连接的字线，对其他字线置零；

控制栅线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；

位线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。

12.如权利要求11所述的存储阵列的访问控制电路，其特征在于，所述字线控制单元包括多个分别与相应字线连接的字线控制开关。

13.如权利要求11所述的存储阵列的访问控制电路，其特征在于，所述控制栅线控制单元包括多个分别与相应控制栅线连接的控制栅线控制开关。

14.一种电可擦可编程只读存储器，其特征在于，包括权利要求1～3任一项所述的存储阵列和权利要求11～13任一项所述的存储阵列的访问控制电路。

Images