CN104051011A - 一种非易失性存储器 - Google Patents
一种非易失性存储器 Download PDFInfo
- Publication number
- CN104051011A CN104051011A CN201310084053.1A CN201310084053A CN104051011A CN 104051011 A CN104051011 A CN 104051011A CN 201310084053 A CN201310084053 A CN 201310084053A CN 104051011 A CN104051011 A CN 104051011A
- Authority
- CN
- China
- Prior art keywords
- word line
- sector
- nonvolatile memory
- adjacent
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种非易失性存储器，所述非易失性存储器包括多个扇区，所述扇区包括N条字线及M条位线，其中，每条字线包括M个存储单元，所述M个存储单元的栅端相连，所述M个存储单元的漏端分别连接到M条位线上，相邻字线中存储单元的源端两两复用后连接到电源电压VSOURCE；所述非易失性存储器还包括：在相邻扇区间连接K条字线Dummy WordLine；其中，K为偶数。所述K为2。本发明可以有效解决传统非易失性存储器存储单元布局中相邻Sector间相邻的字线耦合可能带来的过擦除漏电的安全隐患。
Description
技术领域
本发明涉半导体技术领域，特别是涉及一种非易失性存储器。
背景技术
在传统非易失性存储器Cell Array(存储单元布局)中，以Sectorx(扇区)为例，当对Sectorx进行Erase(擦除)操作时，如果发生突然掉电或者Erase Suspend(暂停擦除)，那么Sectorx中的Cell就有可能存在大量的过擦除单元(Over Erased Cell)，那么当对与之相邻Sectorx-1进行操作时，Sectorx-1中与Sectorx相邻的WordLine(字线)WLN就会Couple(耦合)Sectorx中的WordLine(字线)WL1，如果WL1里Cell恰好存在前述的Over Erased Cell(过擦除单元)，那么就会造成BitLine(位线)漏电，从而导致对Sectorx-1的操作失败。
以传统的非易失性存储器为例，参照图1，所示为一种传统非易失性存储器的结构框图。Sectorx-2、Sectorx-1、Sectorx、Sectorx+1代表Cell Array的4个连续Sector，其中，Sector是非易失性存储器进行Erase擦除操作的最小单位，多个Sector组成一个Block，整个非易失性存储器则由多个Block组成。每个Sector由N条WL组成。以Sectorx为例，由WL1、WL2......WLN共N条WordLine组成。每条WordLine由M个存储器Cell单元组成，其漏端分别连接到一条BitLine上，因此共有M条BitLine，即BL1、BL2......BLM；其源端两两复用后全部连接到VSOURCE电压上。图2所示的传统非易失性存储器Cell Array存在一个容易忽略但很严重的问题(仍以Sectorx为例说明)，当对Sectorx进行Erase操作时，如果发生突然掉电或者Erase Suspend(擦除暂停)，那么Sectorx中的Cell就有可能存在大量的Over Erased Cell，那么当对与之相邻的Sectorx-1进行操作时，Sectorx-1中与Sectorx相邻的WordLine WLN就会Couple(耦合)Sectorx中的WordLine WL1，如果WL1里Cell单元恰好存在前述的OvefErased Cell，那么就会造成BitLine漏电，从而导致对Sectorx-1的操作失败。
因此，本领域技术人员迫切需要解决的问题之一在于，提出了一种非易失性存储器，可以有效预防过擦除漏电流，保证非易失性存储器能安全使用。
发明内容
本发明所要解决的技术问题是提供一种的非易失性存储器，可以有效预防过擦除漏电流，保证非易失性存储器能安全使用。
为了解决上述问题，本发明公开了一种非易失性存储器，其特征在于，所述非易失性存储器包括多个扇区，所述扇区包括N条字线及M条位线，其中，每条字线包括M个存储单元，所述M个存储单元的栅端相连，所述M个存储单元的漏端分别连接到M条位线上，相邻字线中存储单元的源端两两复用后连接到电源电压VSOURCE；所述非易失性存储器还包括：
在相邻扇区间连接K条字线Dummy WordLine；其中，K为偶数。
优选地，所述K为2。
优选地，所述在相邻扇区间连接K条字线Dummy WordLine，每条字线Dummy WordLine中相邻存储单元的栅端相连，其相邻字线DummyWordLine中存储单元的源端两两复用后连接到电源电压VSOURCE。
优选地，所述在相邻扇区间连接K条字线Dummy WordLine，每条字线Dummy WordLine中存储单元的漏端分别连接到M条位线上。
与现有技术相比，本发明包括以下优点：
在现有非易失性存储器存储单元布局Cell Array的基础上在相邻Sector间间插了字线Dummy WordLine，可以有效解决传统非易失性存储器存储单元布局中相邻Sector间相邻的字线耦合可能带来的过擦除漏电的安全隐患。
附图说明
图1是一种传统非易失性存储器的结构图；
图2是本发明的一种非易失性存储器的实施例的结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的核心构思之一在于，在现有的非易失性存储器存储单元布局Cell Array的基础上在相邻Sector间间插了字线Dummy WordLine，可以有效解决传统非易失性存储器存储单元布局中相邻Sector间相邻的字线耦合可能带来的过擦除漏电的安全隐患。
参照图2，示出了本发明的一种非易失性存储器的实施例的结构图，所述非易失性存储器可以包括多个扇区，所述扇区可以包括N条字线及M条位线，其中，每条字线可以包括M个存储单元，所述M个存储单元的栅端相连，所述M个存储单元的漏端分别连接到M条位线上，相邻字线中存储单元的源端两两复用后连接到电源电压VSOURCE；所述非易失性存储器还可以包括：
在相邻扇区间连接K条字线Dummy WordLine；其中，K为偶数。
参照图1，所示为一种传统非易失性存储器的结构图，Sectorx-2、Sectorx-1、Sectorx、Sectorx+1代表存储单元布局Cell Array的4个连续Sector，其中，Sector是非易失性存储器进行Erase擦除操作的最小单位，多个Sector组成一个Block，整个非易失性存储器则由多个Block组成。每个Sector由N条WL组成。以Sectorx为例，由WL1、WL2......WLN共N条WordLine组成。每条WordLine由M个存储器Cell单元组成，其漏端分别连接到一条BitLine上，因此共有M条BitLine，即BL1、BL2......BLM；其源端两两复用后全部连接到VSOURCE电压上。图1所示的传统非易失性存储器存储单元布局Cell Array存在一个容易忽略但很严重的问题(仍以Sectorx为例说明)，当对Sectorx进行Erase操作时，如果发生突然掉电或者Erase Suspend(擦除暂停)，那么Sectorx中的Cell就有可能存在大量的过擦除单元(Over Erased Cell)，那么当对与之相邻的Sectorx-1进行操作时，Sectorx-1中与Sectorx相邻的WordLine WLN就会Couple(耦合)Sectorx中的WordLine WL1，如果WL1里Cell恰好存在前述的Over Erased Cell，那么就会造成BitLine漏电，从而导致对Sectorx-1的操作失败。
参照图2，所示的本发明的一种非易失性存储器结构图，Sectorx-2、Sectorx-1、Sectorx、Sectorx+1代表存储单元布局Cell Array中的4个连续Sector，每个Sector由N条WordLine(WL)组成。以Sectorx为例，由WLl、WL2......WLN共N条WordLine组成。每条WL由M个存储单元Cell组成，其漏端分别连接到一条BitLine(BL)上，因此共有M条BitLine，即BL1、BL2......BLM。其源端两两复用后全部连接到电源电压VSOURCE上。
由于相邻字线Wordline之间存在电容耦合(couple)，当某操作需要在字线WLN上施加电压时，电容耦合会将相邻的且并不需要操作的字线WL1耦合到某个电压，而不再是0电压，这样如果字线WL1里Cell单元恰好存在前述的过擦除单元(Over Erased Cell)，那么就会造成BitLine漏电。
在具体实现中，可以通过在传统非易失性存储器的存储单元布局的基础上在相邻Sector间间插字线Dummy WordLine(Dummy WL1和WL2，如图2中Added部分所示)，由此可以解决传统非易失性存储器存储单元布局中相邻Sector间相邻的字线耦合(WordLine Couple)可能带来的过擦除漏电的安全隐患。
在本发明的一种优选实施例中，所述在相邻扇区间连接K条字线Dummy WordLine，每条字线Dummy WordLine中相邻存储单元的栅端相连，其相邻字线Dummy WordLine中存储单元的源端两两复用后连接到电源电压VSOURCE。每条字线Dummy WordLine中存储单元的漏端分别连接到M条位线上。
具体地，在非易失性存储器中间插的字线Dummy Wordline可以和普通的Wordline在物理结构上可以是一样的，每条字线Dummy WordLine中相邻存储单元的栅端相连，其相邻字线Dummy WordLine中存储单元的源端两两复用后连接到电源电压VSOURCE，另外，每条字线DummyWordLine中存储单元的漏端分别连接到M条位线上。
需要说明的是，接入的字线dummy wordline是不进行操作的，因此把相邻sector之间的相邻Wordline在物理上隔开了，这样相邻sector间就不存在物理上的邻居了，自然避免了字线耦合(wordline couple)可能带来的过擦除漏电的安全隐患。
在本发明的一种优选实施例中，所述K为2。
优选地，在相邻扇区间连接字线Dummy WordLine的条数K可以为2，这样既可以有效防止对Sector进行Erase操作或者其他操作时造成的BitLine漏电现象，也可以节省非易失性存储器的制作成本。
当然，在相邻扇区间连接字线Dummy WordLine的条数K可以按具体需求连接不同的数目，本发明对此不做限制。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种非易失性存储器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (4)
1.一种非易失性存储器，其特征在于，所述非易失性存储器包括多个扇区，所述扇区包括N条字线及M条位线，其中，每条字线包括M个存储单元，所述M个存储单元的栅端相连，所述M个存储单元的漏端分别连接到M条位线上，相邻字线中存储单元的源端两两复用后连接到电源电压VSOURCE；所述非易失性存储器还包括：
在相邻扇区间连接K条字线Dummy WordLine；其中，K为偶数。
2.如权利要求1所述的非易失性存储器，其特征在于，所述K为2。
3.如权利要求1所述的非易失性存储器，其特征在于，所述在相邻扇区间连接K条字线Dummy WordLine，每条字线Dummy WordLine中相邻存储单元的栅端相连，其相邻字线Dummy WordLine中存储单元的源端两两复用后连接到电源电压VSOURCE。
4.如权利要求2所述的非易失性存储器，其特征在于，所述在相邻扇区间连接K条字线Dummy WordLine，每条字线Dummy WordLine中存储单元的漏端分别连接到M条位线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310084053.1A CN104051011A (zh) | 2013-03-15 | 2013-03-15 | 一种非易失性存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310084053.1A CN104051011A (zh) | 2013-03-15 | 2013-03-15 | 一种非易失性存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104051011A true CN104051011A (zh) | 2014-09-17 |
Family
ID=51503734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310084053.1A Pending CN104051011A (zh) | 2013-03-15 | 2013-03-15 | 一种非易失性存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051011A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878430A (zh) * | 2017-05-11 | 2018-11-23 | 北京兆易创新科技股份有限公司 | 一种nor型浮栅存储器及制备方法 |
| CN112435697A (zh) * | 2020-12-29 | 2021-03-02 | 深圳市芯天下技术有限公司 | 高可靠的非易失存储器的存储单元阵列及非易失存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188608B1 (en) * | 1999-04-23 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device |
| CN1577605A (zh) * | 2003-07-11 | 2005-02-09 | 三星电子株式会社 | 包括已编程及可编程可擦除存储单元的集成电路存储器件 |
| US20080007999A1 (en) * | 2006-07-10 | 2008-01-10 | Park Ki-Tae | Nonvolatile memory device with NAND cell strings |
| CN102467966A (zh) * | 2010-11-17 | 2012-05-23 | 海力士半导体有限公司 | 半导体存储器件及其操作方法 |
-
2013
- 2013-03-15 CN CN201310084053.1A patent/CN104051011A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188608B1 (en) * | 1999-04-23 | 2001-02-13 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device |
| CN1577605A (zh) * | 2003-07-11 | 2005-02-09 | 三星电子株式会社 | 包括已编程及可编程可擦除存储单元的集成电路存储器件 |
| US20080007999A1 (en) * | 2006-07-10 | 2008-01-10 | Park Ki-Tae | Nonvolatile memory device with NAND cell strings |
| CN102467966A (zh) * | 2010-11-17 | 2012-05-23 | 海力士半导体有限公司 | 半导体存储器件及其操作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878430A (zh) * | 2017-05-11 | 2018-11-23 | 北京兆易创新科技股份有限公司 | 一种nor型浮栅存储器及制备方法 |
| CN112435697A (zh) * | 2020-12-29 | 2021-03-02 | 深圳市芯天下技术有限公司 | 高可靠的非易失存储器的存储单元阵列及非易失存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104143358B (zh) | 具有不同的伪字线的三维快闪存储器件和数据储存设备 | |
| US10418072B2 (en) | Memories having select devices between access lines and in memory cells | |
| CN102881329A (zh) | 非易失性存储器件的擦除系统和方法 | |
| US8976583B2 (en) | Non-volatile semiconductor memory device and reading method thereof | |
| CN103794250A (zh) | 一种存储单元的操作方法及具有该存储单元的集成电路 | |
| CN101345085A (zh) | 闪存设备以及擦除闪存设备的方法 | |
| CN102314944B (zh) | 半导体存储器件的操作方法 | |
| CN104733047A (zh) | 一种包括参考单元的rram子阵列结构 | |
| JP5910689B2 (ja) | 共有されるリードライト回路を有するタイルを含むメモリデバイス | |
| CN105229745A (zh) | 在存储器中共享支持电路 | |
| CN104517639A (zh) | 存储器单元的击穿保护 | |
| CN104751888A (zh) | 一种非易失性存储器的掉电保护方法和装置 | |
| CN105469823A (zh) | 存储器阵列 | |
| CN105097018A (zh) | 半导体存储器件及其读取方法 | |
| CN103903650B (zh) | 存储器阵列及其控制方法和闪存 | |
| CN104217760A (zh) | 闪存的配置方法 | |
| CN104051011A (zh) | 一种非易失性存储器 | |
| CN103811060A (zh) | Eeprom及其存储阵列 | |
| CN103456358A (zh) | 存储器阵列 | |
| CN106024060B (zh) | 存储器阵列 | |
| CN112349311B (zh) | 存储器与其读写方法 | |
| CN104882165A (zh) | Flash芯片及flash芯片的擦除方法 | |
| CN104882164A (zh) | 快速擦除的flash芯片及擦除方法 | |
| CN103177752B (zh) | 一种存储器阵列结构及其操作方法 | |
| CN109767800A (zh) | 恢复过抹除记忆胞的快闪存储器装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140917 |
|
| RJ01 | Rejection of invention patent application after publication |