CN108346439A - 一种闪存阵列及其参考电流产生方法 - Google Patents

一种闪存阵列及其参考电流产生方法 Download PDF

Info

Publication number
CN108346439A
CN108346439A CN201810210397.5A CN201810210397A CN108346439A CN 108346439 A CN108346439 A CN 108346439A CN 201810210397 A CN201810210397 A CN 201810210397A CN 108346439 A CN108346439 A CN 108346439A
Authority
CN
China
Prior art keywords
memory unit
bit lines
grid line
block
control grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810210397.5A
Other languages
English (en)
Other versions
CN108346439B (zh
Inventor
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810210397.5A priority Critical patent/CN108346439B/zh
Publication of CN108346439A publication Critical patent/CN108346439A/zh
Application granted granted Critical
Publication of CN108346439B publication Critical patent/CN108346439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开一种闪存阵列及其参考电流产生方法，所述闪存阵列包括：n个存储单元子块，用于存储信息；参考单元子块，包括n个参考存储单元，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制该参考单元子块的操作，本发明通过单独使用存储单元当作参考存储单元，在存储器主阵列即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。

Description

一种闪存阵列及其参考电流产生方法
技术领域
本发明涉及存储器技术领域，特别是涉及一种闪存阵列及其参考电流产生方法。
背景技术
目前Flash(闪存)主要有两种NOR Flash(NOR闪存)和NADN Flash(NADN闪存)。NAND Flash没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价，适于存储大容量数据。但用户不能直接运行NAND Flash上的代码，因此使用NAND Flash的开发板和系统除了使用NANDFlash以外，还作上了一块小的NOR Flash来运行启动代码；而NOR Flash则基于随即读取技术，读取速度快且支持字节写入，因此一般用来存储操作系统等重要信息，常用于MCU等小型系统内部。
图1为现有技术之虚拟接地闪存阵列的结构示意图(NOR闪存)，该闪存阵列由多个子块组成，每个子块包含4个存储单元Cell0(2j)、Cell0(2j+1)、Cell1(2j)、Cell1(2j+1)(方框)和两个参考存储单元RefC0j和RefC1j(斜线方框)(j＝0,1,2,3)，其中，用字线WLi连接每一行的存储单元的字线区，用第一控制栅线CG0i/第二控制栅线CG1i(未示出)连接每一行的存储单元的第一控制栅区/第二控制栅区(i＝0,1)，用位线BL0(2j)/BL1(2j)和BL0(2j+1)/BL1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，用参考位线REFBL0j/REFBL1j连接每一列的参考存储单元的源极区/漏极区。
在读取存储单元时，需要从相应的位线中提取电流，将位线的电流和参考电流进行比较来判断存储单元的状态。参考电流在存储单元的读取过程中起到一个参考标准的作用，参考电流需要准确反映出存储单元的状态。
现有技术虚拟接地闪存阵列的参考单元都采用擦除状态，也即参考电流用饱和擦除的闪存单元(flash cell)获得。对于90nm非易失NOR闪存(NOR flash cell)，由于NOR存储单元(cell)擦除之后一直不饱和，电流会不断地上升，所以无法采用图1这种阵列结构。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种闪存阵列及其参考电流产生方法，通过单独使用存储单元当作参考存储单元，在存储器主阵列(main array)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。
为达上述及其它目的，本发明提出一种闪存阵列，包括：
n个存储单元子块，用于存储信息；
参考单元子块，包括n个参考存储单元，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制该参考单元子块的操作。
进一步地，所述闪存阵列包括四个存储单元子块Cell0(2j)、Cell0(2j+1)、Cell1(2j)、Cell1(2j+1)，j＝0,1,2,3，每个参考单元子块包括四个参考存储单元RefCj，j＝0,1,2,3。
进一步地，字线WLi连接每一行的存储单元的字线区，第一控制栅线CG0i/第二控制栅线CG1i连接每一行的存储单元的第一控制栅区/第二控制栅区，i＝0,1，位线BL0(2j)/BL1(2j)和BL0(2j+1)/BL1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，参考字线RWL连接所述参考单元子块的参考存储单元行的参考存储单元的字线区，第一参考控制栅线RCG0/第二参考控制栅线RCG1连接所述参考单元子块的参考存储单元行的参考存储单元的第一控制栅区/第二控制栅区，第一参考位线RBL0j/第二参考位线RBL1j连接所述参考单元子块的参考存储单元列的每一列的参考存储单元的源极区/漏极区。
进一步地，当校正控制位FT_RCELL＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。
进一步地，擦除时，参考字线RWL接擦除正高压，第一参考控制栅线RCG0和第二参考控制栅线RCG1接擦除负高压，第一参考位线RBL0和第二参考位线RBL1接地，参考存储单元产生隧穿效应，浮栅上的电子被带走，参考存储单元处于被擦除状态；
编程时，参考字线RWL接电源电压Vdd，第一参考控制栅线RCG0接擦除正高压且第二参考控制栅线RCG1接编程高压，第一参考位线接编程高压且第二参考位线接编程电压Vdp，参考存储单元的第一存储位被编程，第一浮栅被注入电子，参考存储单元的第一存储位处于被编程状态，对该参考存储单元的第零存储位进行编程时，与对该参考存储单元的第一存储位进行编程时类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线RBL0与第二参考位线RBL1所接电压交换；
测量参考存储单元参考电流时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接地，第一参考位线接读出电压VPP且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，对该参考存储单元的第一存储位进行参考电流测量时，与对该参考存储单元的第零存储位进行参考电流测量类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线与第二参考位线所接电压交换；
待机时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接xdbias偏置电压，第一参考位线/第二参考位线接地。
进一步地，当校正控制位FT_RCELL＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列擦除和编程动作对参考存储单元子块不产生影响。
进一步地，擦除所述闪存阵列的存储单元时，参考字线RWL接电源电压vdd，第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线和第二参考位线接地；
编程所述闪存阵列的存储单元时，参考字线RWL、第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线和第二参考位线接地；
读出所述闪存阵列的存储单元时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接地，第一参考位线接读出电压VPP且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，该参考电流与被选中的存储单元的第零存储位的读出电流进行比较以得到对应存储位的信息，对该参考存储单元的第一存储位进行读出时，与对该参考存储单元的第零存储位进行参考电流读出类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线与第二参考位线所接电压交换；
待机时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接xdbias偏置电压，第一参考位线/第二参考位线接地。
进一步地，所述方法通过单独包括n个参考存储单元的参考单元子块，产生n个存储单元子块读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制参考单元子块的操作。
进一步地，当校正控制位FT_RCELL＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。
进一步地，当FT_RCELL＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列的擦除和编程动作对所述参考存储单元子块不产生影响。
与现有技术相比，本发明一种闪存阵列及其参考电流产生方法通过单独使用四个存储单元当作参考存储单元，在存储器主阵列(main array)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。
附图说明
图1为现有技术之虚拟接地闪存阵列的结构示意图(NOR闪存)；
图2为本发明一种闪存阵列的结构示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种闪存阵列之较佳实施例的结构示意图。如图2所示，本发明一种闪存阵列，包括：参考单元子块10和四个存储单元子块20。
其中，每个存储单元子块20包含四个存储单元Cell0(2j)、Cell0(2j+1)、Cell1(2j)、Cell1(2j+1)(方框示意，其中，j＝0,1,2,3)，用于存储信息；参考单元子块10包括4个参考存储单元RefCj(斜线方框)(j＝0,1,2,3)，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制参考单元子块10的操作。
具体地，用字线WLi连接每一行的存储单元的字线区，用第一控制栅线CG0i/第二控制栅线CG1i(未示出)连接每一行的存储单元的第一控制栅区/第二控制栅区(i＝0,1)，用位线BL0(2j)/BL1(2j)和BL0(2j+1)/BL1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，用参考字线RWL连接额外增加的参考单元子块10的参考存储单元行的参考存储单元的字线区，用第一参考控制栅线RCG0/第二参考控制栅线RCG1连接额外增加的参考单元子块10的参考存储单元行的参考存储单元的第一控制栅区/第二控制栅区，用第一参考位线RBL0j/第二参考位线RBL1j连接额外增加的参考单元子块10的参考存储单元列的每一列的参考存储单元的源极区/漏极区。
于操作时，引入校正控制位FT_RCELL控制参考单元子块10的操作。具体地，如表1和表2所示。
表1
FT_RCELL＝1 ERSEN PROG Measure Iref Standby
RWL 8.3 1.4 4.9 4.9
RCG0 -7.8 8.6 4.9 4.9
RCG1 -7.8 5.25 0 xdbias
RBL0 0 5.25 VPP＝0.7 0
RBL1 0 Vdp 0 0
当FT_RCELL＝1时，校正参考存储单元子块10，此时主存储阵列(闪存阵列)的译码电路等被禁止，各操作仅对参考存储单元子块10有效。
擦除(ERSEN)时，参考字线RWL接擦除正高压(7～9V，典型值8.3V)，第一参考控制栅线RCG0和第二参考控制栅线RCG1接擦除负高压(-7～-9V，典型值-7.8V)，第一参考位线RBL0和第二参考位线RBL1接地0V，参考存储单元产生隧穿效应，浮栅上的电子被带走，参考存储单元处于被擦除状态；
编程(PROG)时，参考字线RWL接电源电压Vdd(1.2～1.6V，典型值1.4V)，第一参考控制栅线RCG0接擦除正高压(7～9V，典型值8.6V)且第二参考控制栅线RCG1接编程高压(4～6V，典型值5.25V)，第一参考位线RBL0接编程高压(4～6V，典型值5.25V)且第二参考位线RBL1接编程电压Vdp，参考存储单元之第一存储位被编程，第一浮栅被注入电子，参考存储单元之第一存储位处于被编程状态，对该参考存储单元的第零存储位进行编程时，与对该参考存储单元的第一存储位进行编程时类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线RBL0与第二参考位线RBL1所接电压交换；
测量参考存储单元参考电流(Measure Iref)时，参考字线RWL接读出高压(4～6V，典型值4.9V)，第一参考控制栅线RCG0接读出高压(4～6V，典型值4.9V)且第二参考控制栅线RCG1接地0V，第一参考位线RBL0(即RBL0j)接读出电压VPP(0.4～1V，典型值0.7V)且第二参考位线RBL1(即RBL1j)接地0V，参考存储单元之第零存储位的参考电流被读出，对该参考存储单元的第一存储位进行参考电流测量时，与对该参考存储单元的第零存储位进行参考电流测量类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线RBL0与第二参考位线RBL1所接电压交换；
待机(Standby)时，参考字线RWL接读出高压(4～6V，典型值4.9V)，第一参考控制栅线RCG0接读出高压(4～6V，典型值4.9V)且第二参考控制栅线RCG1接xdbias偏置电压(行译码产生的电压)，第一参考位线RBL0/第二参考位线RBL1接地0V。
表2
FT_RCELL＝0 ERSEN PROG Read Standby
RWL vdd 0 4.9 4.9
RCG0 0 0 4.9 4.9
RCG1 0 0 0 xdbias
RBL0 0 0 0.7 0
RBL1 0 0 0 0
当FT_RCELL＝0时，参考存储单元子块10用于产生读出主存储阵列(闪存阵列)的存储单元信息时所需的参考电流，主存储阵列擦除和编程动作对参考存储单元子块10不产生影响。
擦除主存储阵列的存储单元(ERSEN)时，参考字线RWL接电源电压vdd，第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线RBL0和第二参考位线RBL1接地0V；
编程主存储阵列的存储单元(PROG)时，参考字线RWL接、第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线RBL0和第二参考位线RBL1接地0V；
读出主存储阵列的存储单元(Read)时，参考字线RWL接读出高压(4～6V，典型值4.9V)，第一参考控制栅线RCG0接读出高压(4～6V，典型值4.9V)且第二参考控制栅线RCG1接地0V，第一参考位线RBL0接读出电压VPP(0.4～1V，典型值0.7V)且第二参考位线RBL1接地0V，参考存储单元之第零存储位的参考电流被读出，该参考电流与被选中的存储单元的第零存储位的读出电流进行比较以得到对应存储位的信息，对该参考存储单元的第一存储位进行读出时，与对该参考存储单元的第零存储位进行参考电流读出类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线RBL0与第二参考位线RBL1所接电压交换；
待机(Standby)时，参考字线RWL接读出高压(4～6V，典型值4.9V)，第一参考控制栅线RCG0接读出高压(4～6V，典型值4.9V)且第二参考控制栅线RCG1接xdbias偏置电压，第一参考位线RBL0/第二参考位线RBL1接地0V。
本发明单独使用4个存储单元当作参考存储单元，在存储器主阵列(main array)即多个存储单元子块20操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。
这里需说明的是，本发明仅以四个存储单元子块和包含四个参考存储单元的参考单元子块进行说明，当然，在行/列方向上，均可以进行相应的扩展，本发明不以此为限。
本发明一种前述闪存阵列的参考电流产生方法，通过包括4个参考存储单元RefCj(斜线方框)(j＝0,1,2,3)的参考单元子块，产生各存储单元读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制参考单元子块的操作，具体地，当FT_RCELL＝1时，校正参考存储单元子块，此时主存储阵列(闪存阵列)的译码电路等被禁止，各操作仅对参考存储单元子块10有效，当FT_RCELL＝0时，参考存储单元子块用于产生读出主存储阵列(闪存阵列)的存储单元信息时所需的参考电流，主存储阵列(闪存阵列)擦除和编程动作对参考存储单元子块10不产生影响。
综上所述，本发明一种闪存阵列及其参考电流产生方法通过单独使用四个存储单元当作参考存储单元，在存储器主阵列(main array)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种闪存阵列，包括：
n个存储单元子块，用于存储信息；
参考单元子块，包括n个参考存储单元，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制该参考单元子块的操作。
2.如权利要求1所述的一种闪存阵列，其特征在于：所述闪存阵列包括四个存储单元子块Cell0(2j)、Cell0(2j+1)、Cell1(2j)、Cell1(2j+1)，j＝0,1,2,3，每个参考单元子块包括四个参考存储单元RefCj，j＝0,1,2,3。
3.如权利要求2所述的一种闪存阵列，其特征在于：字线WLi连接每一行的存储单元的字线区，第一控制栅线CG0i/第二控制栅线CG1i连接每一行的存储单元的第一控制栅区/第二控制栅区，i＝0,1，位线BL0(2j)/BL1(2j)和BL0(2j+1)/BL1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，参考字线RWL连接所述参考单元子块的参考存储单元行的参考存储单元的字线区，第一参考控制栅线RCG0/第二参考控制栅线RCG1连接所述参考单元子块的参考存储单元行的参考存储单元的第一控制栅区/第二控制栅区，第一参考位线RBL0j/第二参考位线RBL1j连接所述参考单元子块的参考存储单元列的每一列的参考存储单元的源极区/漏极区。
4.如权利要求3所述的一种闪存阵列，其特征在于：当校正控制位FT_RCELL＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。
5.如权利要求4所述的一种闪存阵列，其特征在于：擦除时，参考字线RWL接擦除正高压，第一参考控制栅线RCG0和第二参考控制栅线RCG1接擦除负高压，第一参考位线RBL0和第二参考位线RBL1接地，参考存储单元产生隧穿效应，浮栅上的电子被带走，参考存储单元处于被擦除状态；
编程时，参考字线RWL接电源电压Vdd，第一参考控制栅线RCG0接擦除正高压且第二参考控制栅线RCG1接编程高压，第一参考位线接编程高压且第二参考位线接编程电压Vdp，参考存储单元的第一存储位被编程，第一浮栅被注入电子，参考存储单元的第一存储位处于被编程状态，对该参考存储单元的第零存储位进行编程时，与对该参考存储单元的第一存储位进行编程时类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线RBL0与第二参考位线RBL1所接电压交换；
测量参考存储单元参考电流时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接地，第一参考位线接读出电压VPP且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，对该参考存储单元的第一存储位进行参考电流测量时，与对该参考存储单元的第零存储位进行参考电流测量类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线与第二参考位线所接电压交换；
待机时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接xdbias偏置电压，第一参考位线/第二参考位线接地。
6.如权利要求3所述的一种闪存阵列，其特征在于：当校正控制位FT_RCELL＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列擦除和编程动作对参考存储单元子块不产生影响。
7.如权利要求6所述的一种闪存阵列，其特征在于：擦除所述闪存阵列的存储单元时，参考字线RWL接电源电压vdd，第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线和第二参考位线接地；
编程所述闪存阵列的存储单元时，参考字线RWL、第一参考控制栅线RCG0、第二参考控制栅线RCG1、第一参考位线和第二参考位线接地；
读出所述闪存阵列的存储单元时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接地，第一参考位线接读出电压VPP且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，该参考电流与被选中的存储单元的第零存储位的读出电流进行比较以得到对应存储位的信息，对该参考存储单元的第一存储位进行读出时，与对该参考存储单元的第零存储位进行参考电流读出类似，但第一参考控制栅线RCG0与第二参考控制栅线RCG1所接电压低交换，第一参考位线与第二参考位线所接电压交换；
待机时，参考字线RWL接读出高压，第一参考控制栅线RCG0接读出高压且第二参考控制栅线RCG1接xdbias偏置电压，第一参考位线/第二参考位线接地。
8.一种闪存阵列的参考电流产生方法，其特征在于：所述方法通过单独包括n个参考存储单元的参考单元子块，产生n个存储单元子块读出时的参考电流，于操作时，引入校正控制位FT_RCELL控制参考单元子块的操作。
9.如权利要求8所述的一种闪存阵列的参考电流产生方法，其特征在于：当校正控制位FT_RCELL＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。
10.如权利要求8所述的一种闪存阵列的参考电流产生方法，其特征在于：当FT_RCELL＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列的擦除和编程动作对所述参考存储单元子块不产生影响。
CN201810210397.5A 2018-03-14 2018-03-14 一种闪存阵列及其参考电流产生方法 Active CN108346439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810210397.5A CN108346439B (zh) 2018-03-14 2018-03-14 一种闪存阵列及其参考电流产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810210397.5A CN108346439B (zh) 2018-03-14 2018-03-14 一种闪存阵列及其参考电流产生方法

Publications (2)

Publication Number Publication Date
CN108346439A true CN108346439A (zh) 2018-07-31
CN108346439B CN108346439B (zh) 2020-12-18

Family

ID=62957205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810210397.5A Active CN108346439B (zh) 2018-03-14 2018-03-14 一种闪存阵列及其参考电流产生方法

Country Status (1)

Country Link
CN (1) CN108346439B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US6711062B1 (en) * 2002-07-17 2004-03-23 Taiwan Semiconductor Manufacturing Company Erase method of split gate flash memory reference cells
CN103903650A (zh) * 2014-03-17 2014-07-02 上海华虹宏力半导体制造有限公司 存储器阵列及其控制方法和闪存
CN104778972A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 存储器阵列及其操作方法
CN106601291A (zh) * 2016-11-15 2017-04-26 上海华虹宏力半导体制造有限公司 闪存的参考电流产生电路和方法
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法
CN107342106A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法
CN107591181A (zh) * 2017-09-26 2018-01-16 上海华虹宏力半导体制造有限公司 一种存储器阵列结构及其参考电流产生方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537358A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Flash memory having adaptive sensing and method
US6711062B1 (en) * 2002-07-17 2004-03-23 Taiwan Semiconductor Manufacturing Company Erase method of split gate flash memory reference cells
CN103903650A (zh) * 2014-03-17 2014-07-02 上海华虹宏力半导体制造有限公司 存储器阵列及其控制方法和闪存
CN104778972A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 存储器阵列及其操作方法
CN106601291A (zh) * 2016-11-15 2017-04-26 上海华虹宏力半导体制造有限公司 闪存的参考电流产生电路和方法
CN107204203A (zh) * 2017-05-03 2017-09-26 上海华虹宏力半导体制造有限公司 一种存储器阵列及其读、编程和擦除操作方法
CN107342106A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法
CN107591181A (zh) * 2017-09-26 2018-01-16 上海华虹宏力半导体制造有限公司 一种存储器阵列结构及其参考电流产生方法

Also Published As

Publication number Publication date
CN108346439B (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
KR101891164B1 (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR102026177B1 (ko) 셀 스트링의 선택 트랜지스터를 프로그램함으로 데이터를 보호하는 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
DE102013108907A1 (de) Nichtflüchtige Speichervorrichtung mit nahen/fernen Speicherzellengruppierungen und Datenverarbeitungsverfahren
CN102160118A (zh) 非易失性存储器阵列的最后字线的数据保持的改进
US8929139B2 (en) Method and apparatus for leakage suppression in flash memory
JPH10320987A (ja) 多値不揮発性半導体記憶装置
US8351276B2 (en) Soft program of a non-volatile memory block
KR20130139598A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9196366B2 (en) Semiconductor memory apparatus and method for erasing the same
CN110299174A (zh) 半导体存储装置
JP6102146B2 (ja) 半導体記憶装置
CN106601291B (zh) 闪存的参考电流产生电路和方法
CN103177765A (zh) 半导体存储器件及其操作方法
CN105976864A (zh) 非易失性存储装置与用于其的写入电路及方法
KR20140144990A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN104347117A (zh) 半导体存储装置及其擦除方法
CN105518793A (zh) 具有闭锁模式和非闭锁模式的半导体存储装置
JP2009158082A (ja) メモリへのデータ書き込み方法及びデータ読み取り方法
CN105321561A (zh) 用以修整三维与非门闪存的控制晶体管的系统与方法
KR20080040489A (ko) 플래시 메모리 장치 및 플래시 메모리의 독출 방법
JP2006294135A (ja) 半導体記憶装置
US8081520B2 (en) Over erase correction method of flash memory apparatus
CN108346439A (zh) 一种闪存阵列及其参考电流产生方法
KR20130133491A (ko) 반도체 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant