CN107591181A - 一种存储器阵列结构及其参考电流产生方法 - Google Patents

一种存储器阵列结构及其参考电流产生方法 Download PDF

Info

Publication number
CN107591181A
CN107591181A CN201710885049.3A CN201710885049A CN107591181A CN 107591181 A CN107591181 A CN 107591181A CN 201710885049 A CN201710885049 A CN 201710885049A CN 107591181 A CN107591181 A CN 107591181A
Authority
CN
China
Prior art keywords
memory
reference current
memory cell
array
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710885049.3A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710885049.3A priority Critical patent/CN107591181A/zh
Publication of CN107591181A publication Critical patent/CN107591181A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器阵列结构及其参考电流产生方法，该存储器阵列结构包括：第一存储器区块，用于存储数字信息和在第二存储区块的存储单元读出时产生参考电流；第二存储器区块，用于存储数字信息和在第一存储区块的存储单元读出时产生参考电流；行译码电路，用于在选定所需存储单元时将对应地址转换为对应行的电压；字线切换电路，用于在读出时选择被选中存储单元所在存储区块以外的存储区块的参考存储扇区对应列的参考存储单元；列译码电路，用于在选定所需存储单元时将对应地址转换为对应列的电压，通过本发明，可实现一种既可以跟踪字线等电压的变化，也可避免编程串扰的存储器阵列。

Description

一种存储器阵列结构及其参考电流产生方法
技术领域
本发明涉及一种非易失存储器技术领域，特别是涉及一种存储器阵列结构及其参考电流产生方法。
背景技术
在半导体存储装置中，电可擦可编程只读存储器(EEPROM)(flash memory)是一种易失性存储器，且属于可擦除可编程只读存储器(Erasable Programmable Read-OnlyMemory，EPROM)。电可擦可编程只读存储器(EEPROM)的优点是其可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒。因此，近年来，电可擦可编程只读存储器(EEPROM)已运用于各种消费性电子产品中，例如：数码相机、数码摄影机、移动电话或笔记本电脑等。
现有技术双分离栅闪存阵列结构中参考存储单元一般放置于存储阵列的某一列或某一行。若参考存储单元(ref bitcell)放置于存储阵列的某一列，则结构上一般是和存储单元共用字线而位线不同，读出时，选取同一行的参考存储单元产生参考电流，由于共用字线，编程时参考存储单元会产生编程干扰；若参考存储单元放置于存储阵列的某一行，则结构上一般是和存储单元共用位线的，读出时，选取不同列的参考存储单元产生参考电流，由于共用位线，编程时选中存储单元对应的参考存储单元会产生编程干扰。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种存储器阵列结构及其参考电流产生方法，以实现一种既可以跟踪字线等电压的变化，也可避免编程串扰的存储器阵列。
为达上述及其它目的，本发明提出一种存储器阵列结构，包括：
第一存储器区块，用于存储数字信息和在第二存储区块的存储单元读出时产生参考电流；
第二存储器区块，用于存储数字信息和在第一存储区块的存储单元读出时产生参考电流；
行译码电路，用于在选定所需存储单元时将对应地址转换为对应行的电压；
字线切换电路，用于在读出时选择被选中存储单元所在存储区块以外的存储区块的参考存储扇区对应列的参考存储单元；
列译码电路，用于在选定所需存储单元时将对应地址转换为对应列的电压。
进一步地，该存储器阵列还包括电荷泵与读出放大器，该电荷泵用于产生存储器操作所需电压；读出放大器用于将存储器的存储信息转换为数字信号。
进一步地，该第一存储器区块包括第一存储器子阵列和第一参考存储扇区。
进一步地，该第二存储器区块包括第二存储器子阵列和第二参考存储扇区。
进一步地，该存储器阵列于读出时，首先选择读出单元，该行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚，然后该字线切换电路选择参考电流产生扇区，最后设置参考电流产生存储单元的工作电压。
进一步地，如果被选中存储单元位于第一存储器区块，则该字线切换电路选择第二参考存储扇区的参考存储单元产生参考电流并将该参考电流连接至该读出放大器的参考电流输入端；如果被选中存储单元位于第二存储器区块，则该字线切换电路选择该第一参考存储扇区的参考存储单元产生参考电流。
进一步地，所述存储器阵列结构为双分离栅闪存阵列结构。
为达到上述目的，本发明还提供一种存储器阵列结构的参考电流产生方法，包括如下步骤：
步骤一，于读出时，选择读出单元，行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚；
步骤二，利用字线切换电路选择参考电流产生扇区；
步骤三，设置参考电流产生存储单元的工作电压。
进一步地，于步骤二中，如果被选中存储单元位于第一存储器区块，则该字线切换电路选择第二参考存储扇区的参考存储单元产生参考电流并将该参考电流连接至该读出放大器的参考电流输入端；如果被选中存储单元位于第二存储器区块，则该字线切换电路选择该第一参考存储扇区的参考存储单元产生参考电流。
进一步地，所述存储器阵列结构为双分离栅闪存阵列结构。
与现有技术相比，本发明一种存储器阵列结构及其参考电流产生方法将参考单元通过选择不同的存储区块实现从列方向移至行方向，通过字线切换电路，使得在列方向不冲突，而字线只有在读操作的时候才通过字线切换电路分开，其它模式常通，同时，通过测试阶段的编程得到存储信息为10的参考存储单元ref bitcell，即在双分离栅结构的存储器的参考存储单元中将一个存储位编程为1而另一个存储位保持擦除状态，既可以跟踪字线等电压的变化，也可避免编程串扰。
附图说明
图1为本发明一种存储器阵列结构的结构示意图；
图2为图1之存储器区块的细部结构图；
图3为本发明一种存储器阵列的参考电流产生方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种存储器阵列结构的结构示意图，图2为图1之存储器区块的细部结构图。如图1及图2所示，本发明一种存储器阵列结构，包括：存储器第一存储器区块(Bank0)10、第二存储器区块(Bank1)20、行译码电路30、字线切换电路40、列译码电路(未示出)、相应的电荷泵(未示出)以及读出放大器(未示出)。
其中，第一存储器区块(Bank0)10由第一存储器子阵列101和第一参考存储扇区(Sector0)102组成，用于存储数字信息和在第二存储区块的存储单元读出时产生参考电流；第二存储器区块(Bank1)20由第二存储器子阵列201和第二参考存储扇区(Sector1)202组成，用于存储数字信息和在第一存储区块的存储单元读出时产生参考电流；行译码电路30为通用电路，用于在选定所需存储单元时将对应地址转换为对应行的电压(字线电压和控制栅极电压)；字线切换电路40为逻辑电路，用于在读出时选择被选中存储单元所在存储区块以外的存储区块的参考存储扇区对应列的参考存储单元；列译码电路为通用电路，用于在选定所需存储单元时将对应地址转换为对应列的电压(位线电压)；电荷泵为通用电路，用于产生存储器操作所需电压；读出放大器为通用电路，用于将存储器的存储信息转换为数字信号。
读出时，首先选择读出单元，行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚如位线、控制栅极和字线；然后字线切换电路40选择参考电流产生扇区，如果被选中存储单元位于第一存储器区块(Bank0)10，则字线切换电路40选择第二参考存储扇区(Sector1)202的参考存储单元产生参考电流并将该参考电流连接至读出放大器的参考电流输入端，如果被选中存储单元位于第二存储器区块(Bank1)20，则字线切换电路选择第一参考存储扇区(Sector0)102的参考存储单元产生参考电流；设置参考电流产生存储单元的工作电压，以选择第一参考存储扇区(Sector0)102的第一列参考存储单元为例，设置参考存储单元a(Cell a)为编程模式，设置参考存储单元b(Cell b)为擦除模式，即设置参考存储单元第一控制栅极RCG00电压为VCG(4～6V)、设置参考存储单元第二控制栅极RCG10电压为0V、设置参考存储单元字线RWL0电压为VWL(4～6V)、位线电压与被选中单元所在列一致。编程时，设置参考存储单元第一控制栅极RCG00电压为0V、设置第二控制栅极RCG10电压为0V、设置参考存储单元字线RWL0电压为0V，由于参考存储单元a为编程模式，同时第一控制栅极RCG00电压为0V，处于关断状态，不会产生编程串扰。
图3为本发明一种存储器阵列结构的参考电流产生方法的步骤流程图。如图3所示，本发明一种存储器阵列结构的参考电流产生方法，包括如下步骤：
步骤301，于读出时，选择读出单元，行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚如位线、控制栅极和字线；
步骤302，字线切换电路选择参考电流产生扇区，如果被选中存储单元位于第一存储器区块(Bank0)，则字线切换电路选择第二参考存储扇区(Sector1)的参考存储单元产生参考电流并将该参考电流连接至读出放大器的参考电流输入端，如果被选中存储单元位于第二存储器区块(Bank1)，则字线切换电路选择第一参考存储扇区(Sector0)的参考存储单元产生参考电流；
步骤303，设置参考电流产生存储单元的工作电压，以选择第一参考存储扇区(Sector0)的第一列参考存储单元为例，设置参考存储单元a(Cell a)为编程模式，设置参考存储单元b(Cell b)为擦除模式，即设置参考存储单元第一控制栅极RCG00电压为VCG(4～6V)、设置参考存储单元第二控制栅极RCG10电压为0V、设置参考存储单元字线RWL0电压为VWL(4～6V)、位线电压与被选中单元所在列一致。
编程时，设置参考存储单元第一控制栅极RCG00电压为0V、设置第二控制栅极RCG10电压为0V、设置参考存储单元字线RWL0电压为0V。
可见，本发明将参考单元通过选择不同的存储区块实现从列方向移至行方向，通过字线切换电路，使得在列方向不冲突。字线只有在读操作的时候才通过字线切换电路分开，其它模式常通。同时，通过测试阶段的编程得到存储信息为10的参考存储单元refbitcell，即在双分离栅结构的存储器的参考存储单元中将一个存储位编程为1而另一个存储位保持擦除状态，既可以跟踪字线等电压的变化，也可避免编程串扰。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种存储器阵列结构，包括：
第一存储器区块，用于存储数字信息和在第二存储区块的存储单元读出时产生参考电流；
第二存储器区块，用于存储数字信息和在第一存储区块的存储单元读出时产生参考电流；
行译码电路，用于在选定所需存储单元时将对应地址转换为对应行的电压；
字线切换电路，用于在读出时选择被选中存储单元所在存储区块以外的存储区块的参考存储扇区对应列的参考存储单元；
列译码电路，用于在选定所需存储单元时将对应地址转换为对应列的电压。
2.如权利要求1所述的一种存储器阵列结构，其特征在于：该存储器阵列还包括电荷泵与读出放大器，该电荷泵用于产生存储器操作所需电压；读出放大器用于将存储器的存储信息转换为数字信号。
3.如权利要求2所述的一种存储器阵列结构，其特征在于：该第一存储器区块包括第一存储器子阵列和第一参考存储扇区。
4.如权利要求3所述的一种存储器阵列结构，其特征在于：该第二存储器区块包括第二存储器子阵列和第二参考存储扇区。
5.如权利要求4所述的一种存储器阵列结构，其特征在于：该存储器阵列于读出时，首先选择读出单元，该行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚，然后该字线切换电路选择参考电流产生扇区，最后设置参考电流产生存储单元的工作电压。
6.如权利要求5所述的一种存储器阵列结构，其特征在于：如果被选中存储单元位于第一存储器区块，则该字线切换电路选择第二参考存储扇区的参考存储单元产生参考电流并将该参考电流连接至该读出放大器的参考电流输入端；如果被选中存储单元位于第二存储器区块，则该字线切换电路选择该第一参考存储扇区的参考存储单元产生参考电流。
7.如权利要求1所述的一种存储器阵列结构，其特征在于：所述存储器阵列结构为双分离栅闪存阵列结构。
8.一种存储器阵列结构的参考电流产生方法，包括如下步骤：
步骤一，于读出时，选择读出单元，行译码和列译码电路输出相应电压至被选中存储单元的相关控制脚；
步骤二，利用字线切换电路选择参考电流产生扇区；
步骤三，设置参考电流产生存储单元的工作电压。
9.如权利要求8所述的一种存储器阵列结构的参考电流产生方法，其特征在于：于步骤二中，如果被选中存储单元位于第一存储器区块，则该字线切换电路选择第二参考存储扇区的参考存储单元产生参考电流并将该参考电流连接至该读出放大器的参考电流输入端；如果被选中存储单元位于第二存储器区块，则该字线切换电路选择该第一参考存储扇区的参考存储单元产生参考电流。
10.如权利要求8所述的一种存储器阵列结构的参考电流产生方法，其特征在于：所述存储器阵列结构为双分离栅闪存阵列结构。
CN201710885049.3A 2017-09-26 2017-09-26 一种存储器阵列结构及其参考电流产生方法 Pending CN107591181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710885049.3A CN107591181A (zh) 2017-09-26 2017-09-26 一种存储器阵列结构及其参考电流产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710885049.3A CN107591181A (zh) 2017-09-26 2017-09-26 一种存储器阵列结构及其参考电流产生方法

Publications (1)

Publication Number Publication Date
CN107591181A true CN107591181A (zh) 2018-01-16

Family

ID=61047184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710885049.3A Pending CN107591181A (zh) 2017-09-26 2017-09-26 一种存储器阵列结构及其参考电流产生方法

Country Status (1)

Country Link
CN (1) CN107591181A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346439A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 一种闪存阵列及其参考电流产生方法
CN108847266A (zh) * 2018-05-30 2018-11-20 上海华虹宏力半导体制造有限公司 双分离栅闪存的参考电流产生电路
CN114582398A (zh) * 2020-11-30 2022-06-03 无锡华润上华科技有限公司 一种半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054485A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法
CN106601291A (zh) * 2016-11-15 2017-04-26 上海华虹宏力半导体制造有限公司 闪存的参考电流产生电路和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054485A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法
CN106601291A (zh) * 2016-11-15 2017-04-26 上海华虹宏力半导体制造有限公司 闪存的参考电流产生电路和方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346439A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 一种闪存阵列及其参考电流产生方法
CN108346439B (zh) * 2018-03-14 2020-12-18 上海华虹宏力半导体制造有限公司 一种闪存阵列及其参考电流产生方法
CN108847266A (zh) * 2018-05-30 2018-11-20 上海华虹宏力半导体制造有限公司 双分离栅闪存的参考电流产生电路
CN108847266B (zh) * 2018-05-30 2020-08-11 上海华虹宏力半导体制造有限公司 双分离栅闪存的参考电流产生电路
CN114582398A (zh) * 2020-11-30 2022-06-03 无锡华润上华科技有限公司 一种半导体存储器
CN114582398B (zh) * 2020-11-30 2023-07-07 无锡华润上华科技有限公司 一种半导体存储器

Similar Documents

Publication Publication Date Title
US9286982B2 (en) Flash memory system with EEPROM functionality
US6525969B1 (en) Decoder apparatus and methods for pre-charging bit lines
CN109427397B (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
TWI443670B (zh) 電阻改變式記憶體胞架構及其操作方法
KR100896221B1 (ko) 비-휘발성 메모리의 조향 게이트 및 비트 라인 세그먼트화
CN104685572B (zh) 非易失性半导体存储装置
CN106157999A (zh) 包括虚设存储单元的半导体存储器件及其操作方法
KR100935889B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
DE112014001489T5 (de) Differenzieller Stromrichtungsverstärker und Verfahren für einen nichtflüchtigen Speicher
US20100157677A1 (en) Non-volatile semiconductor memory
US9153625B2 (en) Non-volatile semiconductor memory device
CN107591181A (zh) 一种存储器阵列结构及其参考电流产生方法
CN105304669A (zh) 一种非挥发性阻变式储存电路及其控制方法
JP3867624B2 (ja) 不揮発性半導体記憶装置およびその駆動方法
CN100552804C (zh) 用于产生调整增压电压的系统及产生增压电压的方法
US6363014B1 (en) Low column leakage NOR flash array-single cell implementation
CN100573719C (zh) 半导体器件及写入方法
KR20020094355A (ko) 계층적 섹터구조를 갖는 불휘발성 반도체 메모리 장치
CN103903650B (zh) 存储器阵列及其控制方法和闪存
US6980472B2 (en) Device and method to read a 2-transistor flash memory cell
KR100295794B1 (ko) 대용량및고속소거에적합한반도체메모리장치
US10163514B2 (en) Methods of operating a memory during a programming operation
JPWO2006018862A1 (ja) 不揮発性半導体メモリ
CN107729586B (zh) Eeprom模型电路及建模方法、仿真方法及测试结构
US6515902B1 (en) Method and apparatus for boosting bitlines for low VCC read

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180116

RJ01 Rejection of invention patent application after publication