JPWO2006018862A1 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリ Download PDFInfo
- Publication number
- JPWO2006018862A1 JPWO2006018862A1 JP2006531100A JP2006531100A JPWO2006018862A1 JP WO2006018862 A1 JPWO2006018862 A1 JP WO2006018862A1 JP 2006531100 A JP2006531100 A JP 2006531100A JP 2006531100 A JP2006531100 A JP 2006531100A JP WO2006018862 A1 JPWO2006018862 A1 JP WO2006018862A1
- Authority
- JP
- Japan
- Prior art keywords
- source
- memory cell
- lines
- nonvolatile
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
Description
特開平7−114796号公報の不揮発性半導体メモリでは、互いに隣接するワード線に接続され、ビット線に沿って配置されたメモリセルは、共通のビット線および共通のソース線に接続されている。これ等メモリセルを順次読み出す場合、互いに隣接するワード線の選択期間を重複させることができない。したがって、読み出し動作においてアドレスがランダムに供給される場合(ランダムアクセス)、メモリセルからのデータを連続して出力できない。特開平8−69696号公報では、ランダムアクセスは、サブアレイを交互にアクセスするときのみ可能になる。すなわち、1つのサブアレイでランダムアクセスを行う場合、データを連続して出力できない。特に、読み出し動作において、ワード線の活性化期間の一部を重複させて並列処理(パイプライン処理)を実施する不揮発性半導体メモリにおいて、ランダムアクセスを実行できない。
本発明の一形態における好ましい例では、各セルグループ対において、互いに対向する不揮発性メモリセル対は、異なるソース線に接続されている。ワード線の配線方向に沿って形成されるコンタクト部は、1つおきに一方および他方のソース線に接続されている。この例においても、コンタクト部の形成数を最小限にでき、チップサイズが増加することを防止できる。
メモリセルアレイ26は、マトリックス状に配置される複数の不揮発性メモリセルMCを有している。各メモリセルMCは、フローティングゲートを有するメモリセルトランジスタで構成されている。メモリセルMCのコントロールゲートは、ワード線WL(WL0、1、...)のいずれかに接続されている。メモリセルMCのドレインは、ビット線BL(BL0、1、...)のいずれかに接続されている。メモリセルMCのソースは、ソース線SL(SL0、1、...)のいずれかに接続されている。メモリセルアレイ26の詳細は、図2および図3で説明する。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
Claims (10)
- マトリックス状に配置される複数の不揮発性メモリセルと、
前記不揮発性メモリセルのゲートに接続される複数のワード線と、
前記不揮発性メモリセルのドレインに接続される複数のビット線と、
前記不揮発性メモリセルのソースに接続される複数のソース線と、
アドレス信号に応じて前記ワード線を活性化するとともに、異なるワード線が順次アクセスされるときに、アクセス動作を並列に実行するためにワード線の活性化期間の一部を互いに重複させるワードデコーダとを備え、
前記不揮発性メモリセルのドレインおよびソースに接続されるビット線およびソース線の組み合わせは、全て異なることを特徴とする不揮発性半導体メモリ。 - 請求項1記載の不揮発性半導体メモリにおいて、
前記不揮発性メモリセルを直列に接続して構成され、前記ワード線の配線方向に配列される複数のセルグループを備え、
互いに隣接する一対の前記セルグループであるセルグループ対毎に、一対のビット線が互いに交差しながらジグザク状に配線されていることを特徴とする不揮発性半導体メモリ。 - 請求項2記載の不揮発性半導体メモリにおいて、
前記各セルグループは、ソースが互いに接続された複数の不揮発性メモリセル対で構成され、
前記各セルグループ対において、互いに対向する前記不揮発性メモリセル対は、異なるソース線に接続されていることを特徴とする不揮発性半導体メモリ。 - 請求項3記載の不揮発性半導体メモリにおいて、
前記ワード線の間に、前記ソースが形成されるソース領域と前記ドレインが形成されるドレイン領域とが交互に形成され、
前記各セルグループ対において、互いに対向する前記不揮発性メモリセル対のソースに接続される一対の前記ソース線は、前記ソース領域上および前記ドレイン領域上にそれぞれ配線されていることを特徴とする不揮発性半導体メモリ。 - 請求項4記載の不揮発性半導体メモリにおいて、
前記ドレイン領域上のソース線は、前記ソース領域に向けて突出する突出部を備え、
前記ドレイン領域上のソース線は、前記ソース領域上のソース線より下層の配線層を使用して配線されていることを特徴とする不揮発性半導体メモリ。 - 請求項2記載の不揮発性半導体メモリにおいて、
前記各セルグループは、ソースが互いに接続された複数の不揮発性メモリセル対で構成され、
互いに隣接する前記セルグループ対において、互いに対向する前記各不揮発性メモリセル対のソースは、共通の拡散層により形成されていることを特徴とする不揮発性半導体メモリ。 - 請求項6記載の不揮発性半導体メモリにおいて、
前記セルグループ対の間に形成され、配線層を用いて形成される前記ソース線を前記拡散層に接続するためのコンタクト部を備え、
前記各ソース線は、前記コンタクト部を介して前記拡散層に接続されていることを特徴とする不揮発性半導体メモリ。 - 請求項7記載の不揮発性半導体メモリにおいて、
前記各セルグループ対において、互いに対向する前記不揮発性メモリセル対は、異なるソース線に接続され、
ワード線の配線方向に沿って形成される前記コンタクト部は、1つおきに一方および他方のソース線に接続されることを特徴とする不揮発性半導体メモリ。 - 請求項1記載の不揮発性半導体メモリにおいて、
前記メモリセルのアクセス時に、アクセスする不揮発性メモリセルに接続されたソース線を接地電圧に設定し、他のソース線をフローティング状態に設定するソースデコーダを備えていることを特徴とする不揮発性半導体メモリ。 - 請求項1記載の不揮発性半導体メモリにおいて、
前記メモリセルのアクセス時に、アクセスする不揮発性メモリセルに接続されたビット線をドレイン電圧に設定し、他のビット線をフローティング状態に設定するコラムデコーダを備えていることを特徴とする不揮発性半導体メモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/011751 WO2006018862A1 (ja) | 2004-08-16 | 2004-08-16 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006018862A1 true JPWO2006018862A1 (ja) | 2008-05-01 |
JP4511539B2 JP4511539B2 (ja) | 2010-07-28 |
Family
ID=35907259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006531100A Expired - Fee Related JP4511539B2 (ja) | 2004-08-16 | 2004-08-16 | 不揮発性半導体メモリ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7864576B2 (ja) |
JP (1) | JP4511539B2 (ja) |
CN (1) | CN101002278B (ja) |
WO (1) | WO2006018862A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4546795B2 (ja) * | 2004-09-15 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007179639A (ja) * | 2005-12-27 | 2007-07-12 | Elpida Memory Inc | 半導体記憶装置 |
US7596024B2 (en) * | 2006-07-14 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory |
KR100851546B1 (ko) * | 2006-09-22 | 2008-08-11 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 동작 방법 |
US7817454B2 (en) | 2007-04-03 | 2010-10-19 | Micron Technology, Inc. | Variable resistance memory with lattice array using enclosing transistors |
JP2009123294A (ja) * | 2007-11-15 | 2009-06-04 | Panasonic Corp | 半導体不揮発性メモリ |
KR102131812B1 (ko) | 2013-03-13 | 2020-08-05 | 삼성전자주식회사 | 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법 |
CN106205703B (zh) * | 2016-07-04 | 2020-01-17 | 上海华虹宏力半导体制造有限公司 | 存储器阵列及其读、编程、擦除操作方法 |
CN112309468A (zh) * | 2019-07-30 | 2021-02-02 | 华邦电子股份有限公司 | 用于快速读取的存储器装置及其控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204159A (ja) * | 1995-01-26 | 1996-08-09 | Sony Corp | 半導体不揮発性メモリ装置 |
JP2000082295A (ja) * | 1998-06-23 | 2000-03-21 | Invox Technol | 高帯域幅読出し及び書込みア―キテクチャを有する不揮発性メモリ |
JP2000228509A (ja) * | 1999-02-05 | 2000-08-15 | Fujitsu Ltd | 半導体装置 |
JP2004172355A (ja) * | 2002-11-20 | 2004-06-17 | National Institute Of Advanced Industrial & Technology | 強誘電体メモリアレイ |
JP2004318941A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114796A (ja) * | 1993-10-19 | 1995-05-02 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ |
JP3564610B2 (ja) | 1994-07-26 | 2004-09-15 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JPH0869696A (ja) * | 1994-08-31 | 1996-03-12 | Toshiba Corp | 半導体記憶装置 |
US5695358A (en) * | 1995-06-27 | 1997-12-09 | The Whitaker Corporation | Electrical connector with strain relief for a bundle of wires |
JP3517489B2 (ja) * | 1995-09-04 | 2004-04-12 | 株式会社日立製作所 | 不揮発性半導体記憶装置 |
JP2000068482A (ja) * | 1998-08-18 | 2000-03-03 | Toshiba Corp | 不揮発性半導体メモリ |
JP3389112B2 (ja) * | 1998-09-09 | 2003-03-24 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US6288938B1 (en) * | 1999-08-19 | 2001-09-11 | Azalea Microelectronics Corporation | Flash memory architecture and method of operation |
US6449188B1 (en) * | 2001-06-19 | 2002-09-10 | Advanced Micro Devices, Inc. | Low column leakage nor flash array-double cell implementation |
JP2003282823A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | 半導体集積回路 |
-
2004
- 2004-08-16 WO PCT/JP2004/011751 patent/WO2006018862A1/ja active Application Filing
- 2004-08-16 JP JP2006531100A patent/JP4511539B2/ja not_active Expired - Fee Related
- 2004-08-16 CN CN2004800437889A patent/CN101002278B/zh not_active Expired - Fee Related
-
2007
- 2007-02-16 US US11/707,130 patent/US7864576B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204159A (ja) * | 1995-01-26 | 1996-08-09 | Sony Corp | 半導体不揮発性メモリ装置 |
JP2000082295A (ja) * | 1998-06-23 | 2000-03-21 | Invox Technol | 高帯域幅読出し及び書込みア―キテクチャを有する不揮発性メモリ |
JP2000228509A (ja) * | 1999-02-05 | 2000-08-15 | Fujitsu Ltd | 半導体装置 |
JP2004172355A (ja) * | 2002-11-20 | 2004-06-17 | National Institute Of Advanced Industrial & Technology | 強誘電体メモリアレイ |
JP2004318941A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2006018862A1 (ja) | 2006-02-23 |
US20070140039A1 (en) | 2007-06-21 |
JP4511539B2 (ja) | 2010-07-28 |
CN101002278A (zh) | 2007-07-18 |
US7864576B2 (en) | 2011-01-04 |
CN101002278B (zh) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102222525B (zh) | 半导体存储器 | |
US7864576B2 (en) | Nonvolatile memory cell array architecture for high speed reading | |
JP5231972B2 (ja) | 不揮発性半導体記憶装置 | |
US8942023B2 (en) | Semiconductor device | |
JP5238741B2 (ja) | 不揮発性半導体記憶装置 | |
JP3118239B2 (ja) | 半導体記憶装置 | |
JP2007200540A (ja) | 共通ビットラインを有するnand構造の不揮発性メモリ素子 | |
JP2644426B2 (ja) | 不揮発性半導体記憶装置 | |
JP4709867B2 (ja) | 半導体記憶装置 | |
JP2001085646A (ja) | 不揮発性半導体記憶装置 | |
KR20100114071A (ko) | 감소된 전하 플루언스를 갖는 비휘발성 메모리 | |
JPH0869696A (ja) | 半導体記憶装置 | |
JP2007141286A (ja) | 半導体集積回路装置及びその制御方法 | |
US7139194B2 (en) | Nonvolatile semiconductor memory | |
JP3581170B2 (ja) | 半導体記憶装置 | |
KR100823820B1 (ko) | 불휘발성 반도체 메모리 | |
JP5498647B2 (ja) | 不揮発性メモリとその読み出し方法 | |
KR100732633B1 (ko) | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 | |
JPH03288399A (ja) | 半導体記憶装置 | |
US10418074B2 (en) | Semiconductor memory device | |
JP4209598B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004253135A (ja) | 不揮発性半導体記憶装置 | |
JP2011198415A (ja) | 不揮発性半導体記憶装置 | |
KR20220129378A (ko) | 불휘발성 메모리 장치 및 그것의 동작 방법 | |
JPH09121037A (ja) | 不揮発性半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4511539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |