DE102016122828A1 - Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises - Google Patents

Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises Download PDF

Info

Publication number
DE102016122828A1
DE102016122828A1 DE102016122828.1A DE102016122828A DE102016122828A1 DE 102016122828 A1 DE102016122828 A1 DE 102016122828A1 DE 102016122828 A DE102016122828 A DE 102016122828A DE 102016122828 A1 DE102016122828 A1 DE 102016122828A1
Authority
DE
Germany
Prior art keywords
memory cells
marking
memory
tagging
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016122828.1A
Other languages
English (en)
Other versions
DE102016122828B4 (de
Inventor
Jan Otterstedt
Christian Peters
Steffen Sonnekalb
Robin Boch
Gerd Dirscherl
Bernd Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016122828.1A priority Critical patent/DE102016122828B4/de
Priority to US15/821,871 priority patent/US10475520B2/en
Priority to CN201711191698.XA priority patent/CN108109658B/zh
Publication of DE102016122828A1 publication Critical patent/DE102016122828A1/de
Application granted granted Critical
Publication of DE102016122828B4 publication Critical patent/DE102016122828B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Bei verschiedenen Ausführungsformen wird ein Speicherschaltkreis bereitgestellt. Der Speicherschaltkreis kann umfassen: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet ist; einer Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen, wobei mindestens eine Wortleitung aus der Vielzahl von Wortleitungen einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; und eine Vielzahl von markierenden Bitleitungen, wobei jede markierende Bitleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; eine Vielzahl von markierenden Sourceleitungen, wobei jede markierende Sourceleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; wobei für eine oder mehrere markierende Speicherzellen aus der Vielzahl von markierenden Speicherzellen eine physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen festgelegt wird, um dadurch jene eine oder mehreren markierenden Speicherzellen für einen nichtveränderbaren Speicherzustand zu definieren, wobei die Vielzahl von markierenden Speicherzellen konfiguriert ist, um die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Speicherzellen in dem nichtveränderbaren Speicherzustand zu identifizieren.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein einen Speicherschaltkreis und ein Verfahren zum Betreiben eines Speicherschaltkreises.
  • Hintergrund
  • Bei einer grundlegenden typischen Anordnung können die Speicherzellen in einer Matrixform angeordnet werden, wobei die Speicherzellen in einer Richtung zu gemeinsamen Wortleitungen verbunden werden können und wobei sie in einer orthogonalen Richtung zu gemeinsamen Bitleitungen verbunden werden können. Auf dieser Anordnung können weitere Hierarchien beruhen, aber dies kann hier ohne Bedeutung sein.
  • Eine „Löschoperation“ kann alle die Speicherzellen betreffen, die mit mindestens einer Wortleitung verbunden sind, und kann diese alle auf einen Wert setzen, der einen unbeschriebenen Zustand definiert, z.B. „1“.
  • Eine „Schreiboperation“ kann einige der Speicherzellen betreffen, die mit einer Wortleitung verbunden sind, und kann diese auf einen Wert setzen, der einen beschriebenen Zustand definiert z.B. „0“, wobei die spezifischen zu beschreibenden Speicherzellen durch die Bitleitungen ausgewählt werden können.
  • Eine „Leseoperation“ kann einige Speicherzellen lesen, die mit einer Wortleitung verbunden sind, was zu Daten führt, die aus „1”en und „0”en bestehen, wobei die spezifischen zu lesenden Speicherzellen durch die Bitleitungen ausgewählt werden können.
  • Für alle diese Operationen kann eine Adresse definieren, auf welcher Wortleitung und (mit Ausnahme der Löschoperation) welchen Bitleitungen operiert wird.
  • Für den Betrieb eines äußerst sicheren Speichers kann es wesentlich sein, in der Lage zu sein, zuverlässig zu prüfen, dass die Speicheroperationen wie Löschen, Schreiben und Lesen wirklich auf den vorgesehenen Speicherzellen ausgeführt werden oder wurden, selbst in einem Fall, in dem ein Angreifer einen physischen Zugang zu dem Chip hat.
  • Dies kann schwierig zu erreichen sein, wenn angenommen werden muss, dass der Angreifer nicht nur in der Lage ist, die Lösch-, Schreib- und/oder Leseoperationen zu beeinflussen, sondern auch die Prüfoperation selbst zu beeinflussen.
  • Dieses Ziel kann aktuell teilweise erreicht werden, indem eine adressabhängige Datenverschlüsselung verwendet wird. Dadurch können jedoch nicht alle wichtigen Fälle abgedeckt werden.
  • Kurzdarstellung
  • Bei verschiedenen Ausführungsformen wird ein Speicherschaltkreis bereitgestellt. Der Speicherschaltkreis kann umfassen: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind; einer Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen, wobei mindestens eine Wortleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist, und eine Vielzahl von markierenden Bitleitungen, wobei jede markierende Bitleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; eine Vielzahl von markierenden Sourceleitungen, wobei jede markierende Sourceleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist, wobei für eine oder mehrere markierende Speicherzellen aus der Vielzahl von markierenden Speicherzellen eine physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen festgelegt wird, um dadurch jene eine oder mehreren markierenden Speicherzellen für einen nichtveränderbaren Speicherzustand zu definieren, wobei die Vielzahl von markierenden Speicherzellen konfiguriert ist, um die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Speicherzellen in dem nichtveränderbaren Speicherzustand zu identifizieren.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den verschiedenen Ansichten im Allgemeinen auf die jeweils gleichen Teile. Die Zeichnungen sind nicht unbedingt maßstabsgerecht gezeichnet, stattdessen wird allgemein Wert darauf gelegt, dass sie die Prinzipien der Erfindung darstellen. In der nachfolgenden Beschreibung werden verschiedene Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die nachfolgenden Zeichnungen beschrieben, in denen:
    • 1A und 1B schematische Zeichnungen von Speicherschaltkreisen gemäß verschiedenen Ausführungsformen zeigen;
    • 1C eine schematische Zeichnung des Speicherschaltkreises in 1A gemäß verschiedenen Ausführungsformen zeigt;
    • 2 eine schematische Übersicht einer Verteilung von Markierungsbits in einem Speicherschaltkreis gemäß verschiedenen Ausführungsformen zeigt;
    • 3A und 3B jeweils eine schematische Zeichnung eines Abschnitts entsprechender Speicherschaltkreise gemäß verschiedenen Ausführungsformen zeigen;
    • 4 eine schematische Übersicht einer Verteilung von Markierungsbits in einem Speicherschaltkreis gemäß verschiedenen Ausführungsformen zeigt;
    • 5 einen Ablaufplan eines Verfahrens zum Betreiben eines Speicherschaltkreises gemäß verschiedenen Ausführungsformen zeigt; und
    • 6 einen Ablaufplan eines Verfahrens zum Betreiben eines Speicherschaltkreises gemäß verschiedenen Ausführungsformen zeigt.
  • Beschreibung
  • Die nachfolgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die veranschaulichend spezifische Einzelheiten und Ausführungsformen zeigen, mit denen die Erfindung in die Praxis umgesetzt werden kann.
  • Das Wort „beispielhaft“ wird hier in der Bedeutung „als ein Beispiel, ein Fall oder eine Darstellung dienend“ verwendet. Jede Ausführungsform oder Bauform, die hier als „beispielhaft“ beschrieben wird, ist nicht unbedingt so zu verstehen, dass sie gegenüber anderen Ausführungsformen oder Bauformen bevorzugt wird oder vorteilhaft ist.
  • Das Wort „über“, das hinsichtlich eines abgeschiedenen Materials verwendet wird, das „über“ einer Seite oder einer Oberfläche gebildet wird, kann hier so verwendet werden, dass es bedeutet, dass das abgeschiedene Material „direkt auf z.B. in direktem Kontakt mit der betroffenen Seite oder Oberfläche gebildet werden kann. Das Wort „über“, das hinsichtlich eines abgeschiedenen Materials verwendet wird, das „über“ einer Seite oder einer Oberfläche gebildet wird, kann hier so verwendet werden, dass es bedeutet, dass das abgeschiedene Material „indirekt auf” der betroffenen Seite oder Oberfläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betroffenen Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Für verschiedene Elemente (z.B. Speicherzellen, Wortleitungen, Bitleitungen, markierende Bitleitungen usw.), die jeweils in einer Vielzahl auftreten können, kann hier ein gemeinsames grundlegendes Bezugszeichen verwendet werden, auf das z.B. in den Figuren und der Beschreibung derselben eine Nummer folgt, um individuelle Elemente aus der Vielzahl von Elementen zu identifizieren. Selbst in einem Fall, in dem nur die individuelle Identifizierung verwendet wird, ist das identifizierte Element so zu verstehen, dass es ein Repräsentant des grundlegenden Elements ist.
  • Bei verschiedenen Ausführungsformen kann eine Gestaltung und ein Betrieb eines äußerst sicheren nichtflüchtigen Speichers (Non-Volatile Memory, NVM) bereitgestellt werden. Zum Beispiel können ein Speicherschaltkreis und ein Verfahren zum Betreiben eines Speicherschaltkreises bereitgestellt werden.
  • Bei verschiedenen Ausführungsformen können sogenannte Markierungsbits zu dem Speicherschaltkreis hinzugefügt werden. Die Markierungsbits können bei verschiedenen Ausführungsformen konfiguriert sein, um Wortleitungen zu markieren.
  • Bei verschiedenen Ausführungsformen kann eine Fähigkeit bereitgestellt werden, um gleichzeitig von zwei Orten der Wortleitung in der Speichermatrix zu lesen, die sich nicht auf das gleiche Datenwort beziehen. Darauf kann als „verschachteltes Lesen“ Bezug genommen werden.
  • Bei verschiedenen Ausführungsformen können die Markierungsbits und das verschachtelte Lesen in einer Kombination angewandt werden, die sie beim Verbessern der Sicherheit äußerst leistungsfähig macht.
  • Bei verschiedenen Ausführungsformen können die beschriebenen Prinzipien aus verschiedenen Ausführungsformen einfach für andere Arten von Speichern angewandt werden.
  • 1A und 1B zeigen schematische Zeichnungen der Speicherschaltkreise 100a, 100b gemäß verschiedenen Ausführungsformen und 1C zeigt eine schematische Zeichnung des Speicherschaltkreises 100a aus 1A.
  • Die Speicherschaltkreise 100a, 100b können bei verschiedenen Ausführungsformen eine Vielzahl von elektrisch programmierbaren Speicherzellen 102 umfassen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix A102 entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind, wobei die Speicherzellmatrix A102 jede geeignete Anzahl von Speicherzellen, Zeilen bzw. Spalten aufweisen kann. Die Speicherzellen 102 können so gebildet werden, wie es aus dem Stand der Technik bekannt ist. Jede Speicherzelle 102 kann zum Beispiel mindestens einen Transistor umfassen, der eine Source, einen Drain und ein Gate aufweist. Der in 1A gezeigte beispielhafte Speicherschaltkreis 100a, der auf einer Speichermatrix HS3P beruhen kann, kann zum Beispiel zwei Transistoren pro Speicherzelle umfassen und der in 1B gezeigte beispielhafte Speicherschaltkreis 100b, der auf einer Speichermatrix 1T-UCP beruhen kann, kann zum Beispiel einen Transistor pro Speicherzelle umfassen.
  • Die Speicherschaltkreise 100a, 100b können bei verschiedenen Ausführungsformen außerdem eine Vielzahl von Wortleitungen 114 umfassen. Jede der Wortleitungen 114 kann zum Beispiel, wie es aus dem Stand der Technik bekannt ist, mit einer oder mehreren Speicherzellen 102 aus der Vielzahl von Speicherzellen 102 verbunden sein. Jede Wortleitung 114 kann zum Beispiel mit einer Gateklemme der entsprechenden einen oder mehreren Speicherzellen 102 elektrisch verbunden sein, mit denen die Wortleitung 114 verbunden ist. Die Speicherzellen 102 können bei verschiedenen Ausführungsformen so konfiguriert sein, dass sie mindestens zwei unterschiedliche Zustände annehmen können. Die Speicherzellen 102 können zum Beispiel auf zwei, drei, vier oder mehr Zustände (auf die auch als Ebenen Bezug genommen wird) eingestellt werden und/oder zwischen diesen umgeschaltet werden. Bei den nachfolgenden Beispielen werden Speicherzellen mit zwei Ebenen beschrieben und auf die zwei Ebenen wird als 1 bzw. 0 Bezug genommen, aber die beschriebenen Prinzipien sind so zu verstehen, dass sie auch auf Speicherzellen mit drei, vier oder mehr Ebenen anwendbar sind.
  • Bei verschiedenen Ausführungsformen können die Speicherschaltkreise 100a, 100b eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen 102m umfassen. In 1A und 1B sind zwei aus der Vielzahl von markierenden Speicherzellen als 102m identifiziert und vier der markierenden Speicherzellen sind für einen späteren Bezug als 102m1, 102m2, 102m3 und 102m4 nummeriert.
  • Bei verschiedenen Ausführungsformen können die markierenden Speicherzellen 102m, wie sie in 1A und 1B gezeigt werden, eine aus markierenden Speicherzellen bestehende Matrix A102m bilden. Die aus markierenden Speicherzellen bestehende Matrix A102m kann zum Beispiel eine Erweiterung der Speicherzellmatrix A102 oder ein Teil einer ursprünglichen Speicherzellmatrix sein, der eine Funktionalität der aus markierenden Speicherzellen bestehenden Matrix A102m zusätzlich zugewiesen wird. Bei verschiedenen Ausführungsformen kann die aus markierenden Speicherzellen bestehende Matrix A102m von der Speicherzellmatrix A102 getrennt sein.
  • Bei verschiedenen Ausführungsformen kann die Vielzahl von markierenden Speicherzellen 102m nicht als die aus markierenden Speicherzellen bestehende Matrix A102m angeordnet sein, sondern sie kann stattdessen zum Beispiel verteilten individuellen Speicherzellen 102 der Speicherzellmatrix A102 bestehen, der eine Funktionalität der markierenden Speicherzellen 102m zusätzlich zugewiesen wird und eine Verteilung der markierenden Speicherzellen 102m kann bekannt sein.
  • Bei verschiedenen Ausführungsformen kann mindestens eine Wortleitung 114 aus der Vielzahl von Wortleitungen 114 der einen oder den mehreren markierenden Speicherzellen 102m aus der Vielzahl von markierenden Speicherzellen 102m zugeordnet werden.
  • Bei verschiedenen Ausführungsformen kann die mindestens eine Wortleitung 114, die der einen oder den mehreren markierenden Speicherzellen 102m zugeordnet ist, mit der einen oder den mehreren markierenden Speicherzellen 102m z.B. mit den entsprechenden Gateklemmen der markierenden Speicherzellen 102m elektrisch verbunden sein. In anderen Worten können die eine oder mehreren markierenden Speicherzellen 102m, die der mindestens einen Wortleitung 114 zugeordnet werden können, auf der gleichen Wortleitung 114 liegen wie die Vielzahl von Speicherzellen 102, die mit der Wortleitung verbunden sind. Bei der in 1A gezeigten beispielhaften Ausführungsform kann die Wortleitung 114_3 zum Beispiel mit zwei der Speicherzellen 102 z.B. den Speicherzellen 102 verbunden sein, die in 1A unten gezeigt werden, und sie kann auch mit den markierenden Speicherzellen 102m4, 102m5, 102m6 und einer weiteren markierenden Speicherzelle verbunden sein, die in 1A unten gezeigt wird.
  • Bei verschiedenen (nicht gezeigten) Ausführungsformen kann die Wortleitung 114 einer oder mehreren markierenden Speicherzellen 102m zugeordnet sein, selbst wenn die eine oder mehreren markierenden Speicherzellen 102m nicht auf der Wortleitung 114 liegen, sondern stattdessen auf einer anderen Wortleitung liegen können. Zum Beispiel kann eine Software oder eine Hardware konfiguriert sein, um die Wortleitung 114 der einen oder den mehreren markierenden Speicherzellen 102m zuzuordnen. Die eine oder mehreren markierenden Speicherzellen 102m können zum Beispiel mit einem Schalter elektrisch verbunden sein, der konfiguriert ist, um die Wortleitung 114 auszuwählen, zu der die eine oder mehreren markierenden Speicherzellen 102m in einer Weise zugeordnet werden, dass ein Auswählen der Wortleitung 114 auch die Wortleitung auswählen kann, mit der die eine oder mehreren markierenden Speicherzellen 102m verbunden werden. Bei einem weiteren Beispiel kann die Software z.B. eine Speicherschaltkreistreibersoftware konfiguriert sein, um die eine oder mehreren markierenden Speicherzellen 102m der Wortleitung 114 zuzuordnen.
  • Bei verschiedenen Ausführungsformen können die Speicherschaltkreise 100a, 100b eine Vielzahl von markierenden Bitleitungen 110m umfassen, wobei jede markierende Bitleitung 110m einer oder mehreren markierenden Speicherzellen 102m aus der Vielzahl von markierenden Speicherzellen 102m zugeordnet ist. Bei verschiedenen Ausführungsformen können die eine oder mehreren markierenden Speicherzellen 102m auf der markierenden Bitleitung 110m liegen, der sie zugeordnet sind. Bei verschiedenen Ausführungsformen kann die Zuordnung zwischen den markierenden Speicherzellen 102m und der markierenden Bitleitung 110m eine räumliche Zuordnung sein, z.B. kann die markierende Speicherzelle 102m der markierenden Bitleitung 110m zugeordnet werden, die am Nächsten zu ihr liegt. Bei verschiedenen Ausführungsformen können mindestens einige aus der Vielzahl von markierenden Speicherzellen 102m mit der Vielzahl von markierenden Bitleitungen 110m elektrisch verbunden sein, wobei jede der verbundenen markierenden Speicherzellen 102m mit nur einer markierenden Bitleitung 110m elektrisch verbunden sein kann, wohingegen jede markierende Bitleitung 110m mit keiner, einer oder mehreren der markierenden Speicherzellen 102m verbunden sein kann. Bei verschiedenen Ausführungsformen können die verbleibenden markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen 102m nicht mit der markierenden Bitleitung 110m elektrisch verbunden sein (z.B. elektrisch von ihr getrennt sein). Die elektrisch getrennten verbleibenden markierenden Speicherzellen 102m können zum Beispiel einen Kontakt mit der markierenden Bitleitung 110m aufweisen, der aufgelöst oder nicht gebildet wurde, oder die markierende Speicherzelle 102m selbst kann bei verschiedenen Ausführungsformen nicht oder nur teilweise ausgebildet sein, wobei die markierende Speicherzelle 102m ausreichend ausgebildet sein kann, sodass sie mithilfe der markierenden Bitleitung 110m und der Wortleitung adressierbar ist, auf denen sie liegen können.
  • Bei verschiedenen Ausführungsformen können die markierenden Bitleitungen 110m verschieden sein von den Bitleitungen 110 der Speicherzellmatrix A102. Bei verschiedenen Ausführungsformen können die markierenden Bitleitungen 110m in einem Fall, in dem die markierenden Speicherzellen 102m in der Speicherzellmatrix A102 gebildet sind, zum Beispiel mindestens teilweise die Bitleitung 110 umfassen oder aus ihr bestehen.
  • Bei verschiedenen Ausführungsformen können die markierenden Bitleitungen 110m und/oder die Bitleitungen 110 eine hierarchische Struktur aufweisen, die eine oder mehrere globale (markierende) Bitleitungen und eine Vielzahl von lokalen (markierenden) Bitleitungen umfasst. In 1B werden lokale markierende Bitleitungen 110m und lokale Bitleitungen 110 gezeigt.
  • Bei der beispielhaften Ausführungsform in 1A kann die markierende Bitleitung 110m_3 zum Beispiel den markierenden Speicherzellen 102m1, 102m2 und 102m5 zugeordnet sein, wobei die lokale markierende Bitleitung 110m3 nur mit der markierenden Speicherzelle 102m5 elektrisch verbunden und von den markierenden Speicherzellen 102m1 und 102m2 getrennt sein kann. Bei der beispielhaften Ausführungsform in 1B kann die mit 110m3 markierte lokale markierende Bitleitung zum Beispiel den markierenden Speicherzellen 102m7, 102m8 und 102m10 zugeordnet sein, wobei die lokale markierende Bitleitung 110m3 nur mit der markierenden Speicherzelle 102m10 elektrisch verbunden und von den markierenden Speicherzellen 102m7 und 102m8 getrennt sein kann.
  • Bei verschiedenen Ausführungsformen können die Speicherschaltkreise 100a, 100b eine Vielzahl von markierenden Sourceleitungen 112m umfassen, wobei jede markierende Sourceleitung 112m einer oder mehreren markierenden Speicherzellen 102m aus der Vielzahl von markierenden Speicherzellen 102m zugeordnet ist.
  • Bei verschiedenen Ausführungsformen können die eine oder mehreren markierenden Speicherzellen 102m auf der markierenden Sourceleitung 112m liegen, zu der sie zugeordnet sind. Bei verschiedenen Ausführungsformen kann die Zuordnung zwischen den markierenden Speicherzellen 102m und der markierenden Sourceleitung 112m eine räumliche Zuordnung sein, z.B. kann die markierende Speicherzelle 102m der markierenden Sourceleitung 112m zugeordnet werden, die am Nächsten zu ihr liegt. Bei verschiedenen Ausführungsformen können mindestens einige aus der Vielzahl von markierenden Speicherzellen 102m mit der Vielzahl von markierenden Sourceleitungen 112m elektrisch verbunden sein, wobei jede der verbundenen markierenden Speicherzellen 102m mit nur einer markierenden Sourceleitung 112m elektrisch verbunden sein kann, wohingegen jede markierende Sourceleitung 112m mit keiner, einer oder mehreren der markierenden Speicherzellen 102m verbunden sein kann. Bei verschiedenen Ausführungsformen können die verbleibenden markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen 102m nicht mit der markierenden Sourceleitung 112m elektrisch verbunden sein (z.B. elektrisch von ihr getrennt sein). Die elektrisch getrennten verbleibenden markierenden Speicherzellen 102m können zum Beispiel einen Kontakt mit der markierenden Sourceleitung 112m aufweisen, der aufgelöst oder nicht gebildet wurde, oder die markierende Speicherzelle 102m selbst kann bei verschiedenen Ausführungsformen nicht oder nur teilweise ausgebildet sein, wobei die markierende Speicherzelle 102m ausreichend ausgebildet sein kann, sodass sie mithilfe der Wortleitung adressierbar ist, auf der sie liegen kann.
  • Wie zum Beispiel in 1A gezeigt wird, können bei verschiedenen Ausführungsformen, die Sourceleitungen 112 und die Wortleitungen 114 entlang den Zeilen der Speicherzellmatrix A102 verlaufen. Bei verschiedenen Ausführungsformen können die markierenden Sourceleitungen 112 entlang den Zeilen der Speicherzellmatrix A102 verlaufen.
  • Wie zum Beispiel in 1B gezeigt wird, können bei verschiedenen Ausführungsformen, die Wortleitungen 114 entlang der Zeilen der Speicherzellmatrix A102 verlaufen, während die (lokalen) Sourceleitungen 112 und die (lokalen) markierenden Sourceleitungen 112m entlang der Spalten der Speicherzellmatrix A102 bzw. der aus markierenden Zellen bestehenden Matrix A102m verlaufen können.
  • Bei verschiedenen Ausführungsformen können die markierenden Sourceleitungen 112m verschieden sein von den Sourceleitungen 112 der Speicherzellmatrix A102. In einem Fall, in dem die markierenden Speicherzellen 102m zum Beispiel in der Speicherzellmatrix A102 ausgebildet sind, können die markierenden Sourceleitungen 112m bei verschiedenen Ausführungsformen mindestens teilweise die Sourceleitungen 112 umfassen oder aus diesen bestehen.
  • Wie z.B. in 1B gezeigt wird, können die markierenden Sourceleitungen 112m und/oder die Sourceleitungen 112 bei einigen Ausführungsformen eine hierarchische Struktur aufweisen, die eine oder mehrere globale (markierende) Sourceleitungen und eine Vielzahl von lokalen (markierenden) Sourceleitungen umfasst. In 1B werden lokale markierende Sourceleitungen 112m und lokale Sourceleitungen 112 gezeigt.
  • Bei der beispielhaften Ausführungsform der 1A, kann die markierende Sourceleitung 112m2, die gleichzeitig als Sourceleitung 112_2 dienen kann, zum Beispiel den markierenden Speicherzellen 102m4, 102m5, 102m6 und einer weiteren (in 1A zum Vermeiden einer Überladung der Figur nicht benannten) markierenden Speicherzelle 102m zugeordnet sein, wobei diese auf der rechten Seite der markierenden Speicherzelle 102m4 gezeigt wird, wobei die markierende Sourceleitung 112m2 mit den markierenden Speicherzellen 102m5, 102m6 und der weiteren unbenannten Speicherzelle elektrisch verbunden sein kann, und sie kann von der markierenden Speicherzelle 102m4 elektrisch getrennt sein. Bei der beispielhaften Ausführungsform in 1B kann die lokale markierende Sourceleitung 112m4 zum Beispiel den markierenden Speicherzellen 102m9, 102m1 1 und 102m12 zugeordnet sein, wobei die lokale markierende Sourceleitung 112m4 mit der markierenden Speicherzelle 102m1 2 elektrisch verbunden und von den markierenden Speicherzellen 102m9 und 102m1 1 getrennt sein kann.
  • Bei verschiedenen Ausführungsformen kann für eine oder mehrere markierende Speicherzellen 102m aus der Vielzahl von markierenden Speicherzellen 102m eine physische Verbindung 106, 108 zwischen einer zugeordneten markierenden Sourceleitung 112m und/oder einer zugeordneten markierenden Bitleitung 110m und der einen oder den mehreren markierenden Speicherzellen 102m festgelegt werden (indem sie in diesem Fall zum Beispiel entfernt wird), um dadurch jene eine oder mehreren markierenden Speicherzellen 102m für einen nichtveränderbaren Speicherzustand zu definieren, wobei die Vielzahl von markierenden Speicherzellen 102m konfiguriert sein kann, um die zugeordnete Wortleitung 114 der entsprechenden einen oder mehreren markierenden Speicherzellen 102m in dem nichtveränderbaren Speicherzustand zu identifizieren.
  • Bei verschiedenen Ausführungsformen können eine oder mehrere aus der Vielzahl von markierenden Speicherzellen 102m physisch von der Bitleitung 110 und/oder der Sourceleitung 112 getrennt sein, um ein Trennungsmuster in einer Matrix zu bilden, die aus der Vielzahl von markierenden Speicherzellen 102m gebildet wird.
  • Wie in 1A und 1B gezeigt wird, kann das Festlegen der physischen Verbindung bei verschiedenen Ausführungsformen ein Nichtbilden oder Trennen der physischen Verbindung umfassen. Bei verschiedenen Ausführungsformen kann das Festlegen statt oder zusätzlich zu dem Nichtbilden oder Trennen der physischen Verbindung ein (mindestens teilweises) Nichtbilden der entsprechenden markierenden Speicherzelle 102m umfassen.
  • In 1A ist ein weggelassener Sourceleitungskontakt als 106f markiert. Bei verschiedenen Ausführungsformen der Speicherschaltkreise, zum Beispiel in einem HS3P-Speicherschaltkreis, kann eine einzige Sourceleitungsverbindung 106 verwendet werden, um zwei benachbarte Speicherzellen 102 mit der Sourceleitung 112 zu verbinden. Als die markierenden Speicherzellen 102m können normale Speicherzellen einer nichtflüchtigen Speichervorrichtung verwendet werden, wobei der Speicherschaltkreis 100a ein Teil dieser Vorrichtung sein kann. Somit können zwei benachbarte markierende Speicherzellen 102m durch eine einzige Sourceleitungsverbindung 106 mit der markierenden Sourceleitung 112m verbunden werden. Somit können durch das Nichtbilden, Entfernen oder Zerstören einer einzigen Sourceleitungsverbindung 106 (dargestellt durch 106f) die zwei benachbarten markierenden Speicherzellen (in 1A sind dies die markierenden Speicherzellen 102m3 und 102m4) festgelegt werden. Auf diese kann als markierendes Sourceleitungspaar oder als ein Sourceleitungsmarkierungspaar Bezug genommen werden. Bei dem beispielhaften Speicherschaltkreis 100a kann das Fehlen eines Kontakts an der Stelle 106f bedeuten, dass die markierenden Speicherzellen 102m3, 102m4 niemals in der Lage sein werden einen Strom zu treiben und somit erscheinen sie immer als beschrieben (ihnen kann ein Bitwert von 0 zugewiesen werden).
  • In 1A ist ein weggelassener Bitleitungskontakt als 108f markiert. Bei verschiedenen Ausführungsformen der Speicherschaltkreise zum Beispiel in einer HS3P-Speichervorrichtung kann eine einzige Bitleitungsverbindung 108 (auf die auch als Bitleitungskontakt 108 Bezug genommen wird) verwendet werden, um zwei benachbarte Speicherzellen 102 mit der Bitleitung 110 zu verbinden und um auf ähnliche Weise zwei benachbarte markierende Speicherzellen 102m mit der markierenden Bitleitung 110m zu verbinden. Somit können zwei benachbarte markierende Speicherzellen 102m durch eine einzige Bitleitungsverbindung 108 mit der markierenden Bitleitung 110m verbunden werden. Infolgedessen können durch das Nichtbilden, Entfernen oder Zerstören einer einzigen Bitleitungsverbindung 108 (dargestellt durch 108f) die zwei benachbarten markierenden Speicherzellen (in 1A sind dies die markierenden Speicherzellen 102m1 und 102m2) festgelegt werden. Auf diese kann als markierendes Bitleitungspaar oder als Bitleitungsmarkierungspaar Bezug genommen werden. Bei dem beispielhaften Speicherschaltkreis 100a kann das Fehlen eines Kontakts an der Stelle 108f bedeuten, dass die markierenden Speicherzellen 102m1, 102m2 niemals in der Lage sein werden einen Strom zu treiben und somit erscheinen sie immer als beschrieben, z.B. ihnen kann ein Bitwert von 0 zugewiesen werden.
  • Bei verschiedenen Ausführungsformen können die zwei benachbarten markierenden Speicherzellen 102m3, 102m4, die durch den fehlenden Sourceleitungskontakt 106f beeinträchtigt sein können, zwei unterschiedlichen Wortleitungen 114_1, 114_3 zugewiesen werden.
  • Bei verschiedenen Ausführungsformen können die zwei benachbarten markierenden Speicherzellen 102m1, 102m2, die durch den fehlenden Bitleitungskontakt 108f beeinträchtigt sein können, zwei unterschiedlichen Wortleitungen 114_1, 114_2 zugewiesen werden.
  • Bei verschiedenen Ausführungsformen kann das Paar Wortleitungen 114_1, 114_3, dem die markierenden Speicherzellen 102m3, 102m4 zugewiesen sein können, die von dem fehlenden Bitleitungskontakt 108f beeinträchtigt sein können, um eine Wortleitung 114 versetzt sein (oder allgemeiner um eine ungerade Anzahl von Wortleitungen 114) von dem Paar Wortleitungen 114_1, 114_2, dem die markierenden Speicherzellen 102m1, 102m2 zugewiesen sein können, die von dem fehlenden Sourceleitungskontakt 106f beeinträchtigt sein können.
  • In einem Speicherschaltkreis, in dem, wie oben beschrieben wurde, ein einziger fehlender Kontakt 108f, 106f die entsprechenden beiden benachbarten markierenden Speicherzellen 102m beeinträchtigen kann, kann durch ein Entfernen nur eines oder mehrerer Sourceleitungskontakte 106 oder nur eines oder mehrerer Bitleitungskontakte 108 nicht ermöglicht werden, jede Wortleitung 114 mit einer einzigartigen Anordnung zugewiesener festgelegter markierender Speicherzellen 102m auszustatten, da Paare von Wortleitungen 114 mit identischen Anordnungen festgelegter zugewiesener markierender Speicherzellen 102m geschaffen würden.
  • Bei verschiedenen Ausführungsformen kann jedoch eine Kombination aus einer oder mehreren entfernten Sourceleitungskontakten 106 und einer oder mehreren entfernten Bitleitungskontakten 108 verwendet werden, um jede Wortleitung mit einer einzigartigen Anordnung zugewiesener festgelegter markierender Speicherzellen 102m auszustatten. Bei dem in 1A gezeigten Beispiel kann das Paar markierender Speicherzellen 102m1, 102m2, das durch den entfernten Bitleitungskontakt 108f festgelegt werden kann, den Wortleitungen 114_2 bzw. 114_1 zugewiesen werden. Das Paar markierender Speicherzellen 102m3, 102m4, das durch den entfernten Sourceleitungskontakt 106f festgelegt werden kann, kann den Wortleitungen 114_1 bzw. 114_3 zugewiesen werden. Das gegenseitige Versetzen der beiden Wortleitungspaare 114 um eine Wortleitung 114 kann aus der Tatsache erkannt werden, dass eine der markierenden Speicherzellen aus jedem Paar (in dem Beispiel 102m2 und 102m3) auf der gleichen Wortleitung 114_1 liegen können, während die jeweiligen anderen markierenden Speicherzellen 102m1 und 102m4 der beiden Paare auf den Wortleitungen 114_2 bzw. 114_3 liegen können, die untereinander verschieden und andere als die Wortleitung 114_1 sein können.
  • Dadurch kann bei verschiedenen Ausführungsformen jede der Wortleitungen 114_1, 114_2, 114_3 einer Vielzahl von markierenden Speicherzellen 102m zugewiesen werden, die eine einzigartige Anordnung der festgelegten markierenden Speicherzellen 102m aufweist.
  • Bei dem Beispiel der 1A kann nur die erste markierende Speicherzelle 102m1 der vier gezeigten markierenden Speicherzellen 104m, die der Wortleitung 114_2 zugewiesen sind, festgelegt werden z.B. auf den „Beschrieben“-Wert 0 festgelegt werden. Die anderen drei markierenden Speicherzellen 102m können zum Beispiel den „Gelöscht“-Wert 1 aufweisen; nur die erste und die dritte markierende Speicherzelle 102m2, 102m3 der vier gezeigten markierenden Speicherzellen 104m, die der Wortleitung 114_1 zugewiesen sind, können z.B. auf den „Beschrieben“-Wert 0 festgelegt werden. Die anderen beiden markierenden Speicherzellen 102m können zum Beispiel den „Gelöscht“-Wert 1 aufweisen und nur die dritte markierende Speicherzelle 102m4 der vier gezeigten markierenden Speicherzellen 104m, die der Wortleitung 114_3 zugewiesen sind, kann z.B. auf den „Beschrieben“-Wert 0 festgelegt werden. Die erste, zweite und vierte markierende Speicherzelle 102m können zum Beispiel den „Gelöscht“-Wert 1 aufweisen. Auf die Bitwerte der markierenden Speicherzellen 102m kann als Markierungsbits Bezug genommen werden.
  • Somit kann bei verschiedenen Ausführungsformen durch das Lesen der vier markierenden Speicherzellen 102m, die einer Wortleitung zugeordnet sind und durch das Ermitteln ihrer jeweiligen Bitwerte, die für jede Wortleitung eine einzigartige Sequenz aufweisen, ermittelt werden, welcher Wortleitung 114 die gelesenen markierenden Speicherzellen 102m zugeordnet sind. In anderen Worten können die markierenden Speicherzellen konfiguriert sein, um eine Identifizierung der zugeordneten Wortleitung zu erlauben. Wenn zum Beispiel eine Zeichenfolge von 0111 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_2 sein, wenn eine Zeichenfolge von 0101 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_1 sein und wenn eine Zeichenfolge von 1101 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_3 sein.
  • Bei verschiedenen Ausführungsformen können weniger oder mehr als die drei in 1A gezeigten Wortleitungen 114 aus den markierenden Speicherzellen 102m identifiziert werden.
  • In 1B wird eine weitere beispielhafte Ausführungsform für eine Anordnung von festgelegten markierenden Speicherzellen 102m gezeigt, die konfiguriert sein können, um eine Identifizierung entsprechender zugewiesener Wortleitungen 114 zu erlauben. Wenn zum Beispiel eine Zeichenfolge von 0111 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_5 sein, wenn eine Zeichenfolge von 0101 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_4 sein und wenn eine Zeichenfolge von 1101 gelesen wird, kann die zugeordnete Wortleitung die Wortleitung 114_6 sein.
  • Bei verschiedenen Ausführungsformen kann der festgelegte Wert dem Bitwert 1 zugewiesen werden, zum Beispiel in einem Fall, in dem der Speicherschaltkreis ein Teil einer ohmschen Direktzugriffsspeichervorrichtung (Restrictive Random Access Memory device, RRAM-Vorrichtung) sein. Bei den festgelegten markierenden Speicherzellen 102m können zum Beispiel ihre Speicherelemente durch Kontakte oder Durchkontaktierungen ersetzt werden, sodass sie immer einen Strom treiben können. Die RRAM-Zelle kann in diesem Fall als festgelegt erscheinen und ihr kann ein Wert von 1 zugewiesen werden.
  • In dem RRAM-Speicherschaltkreis können die markierenden Speicherzellen 102m gemäß verschiedenen weiteren Ausführungsformen individuell festgelegt werden, indem mindestens einige der Bitleitungskontakte 108 oder der Sourceleitungskontakte 106 entfernt oder nicht gebildet werden oder indem die entsprechenden markierenden Speicherzellen 102m mindestens teilweise nicht gebildet werden. Die RRAM-Zelle kann in diesem Fall als zurückgesetzt erscheinen und ihr kann ein Wert von 0 zugewiesen werden.
  • Durch das Ersetzen von Speicherelementen durch Kontakte oder Durchkontaktierungen oder durch das Weglassen von Bitleitungskontakten 108 oder von Sourceleitungskontakten müssen in dem RRAM-Speicherschaltkreis keine Paare benachbarter markierender Speicherzellen 102m beeinträchtigt werden. Stattdessen können individuelle markierende Speicherzellen 102m festgelegt werden.
  • Die Vielzahl von markierenden Speicherzellen 102m kann bei verschiedenen Ausfiihrungsformen als ein Code konfiguriert sein, auf den auch als markierender Code oder Markierungscode Bezug genommen werden kann. Eine Verteilung der festgelegten markierenden Speicherzellen 102m innerhalb der Vielzahl von markierenden Speicherzellen 102m kann so angeordnet werden, dass ein Code gebildet werden kann, der die Identifizierung der entsprechenden zugeordneten Wortleitung 114 erlauben kann.
  • Bei verschiedenen Ausführungsformen können die Markierungsbits typischerweise in der Speicherzellmatrix A102m in einer Weise angebracht werden, dass jede Wortleitung 114 eindeutig durch ihre individuelle Codierung identifiziert werden kann.
  • Bei verschiedenen Ausführungsformen können zusätzlich n markierende Speicherzellen 102m zu jeder Wortleitung 114 hinzugefügt werden, die typischerweise parallel zu der Speicherzellmatrix 102 auf der Wortleitung gelesen werden können. Bei verschiedenen Ausführungsformen können die markierenden Speicherzellen 102m (mindestens einen Teil) eines Markierungsworts M bilden.
  • Bei verschiedenen Ausführungsformen kann auf jeder Wortleitung 114 eine unterschiedliche Gruppe aus diesen zusätzlichen n markierenden Speicherzellen durch festgelegte Markierungsbits gebildet werden, was dazu führen kann, dass jede Wortleitung einen unterschiedlichen Wert für M aufweist, solange alle normalen (in anderen Worten nicht festgelegten) Bits in M für eine zulässige Identifizierung der Wortleitung gelöscht werden (weiter unten wird eine Ausführungsform beschrieben, bei der ein oder mehrere der nicht festgelegten Markierungsbits gezielt auf einen unzulässigen Bitwert festgelegt werden),
  • Aufgrund der Paare festgelegter markierender Bits 102m, die durch das Weglassen eines Kontakts erzeugt werden, können bei verschiedenen Ausführungsformen dem Wort M keine beliebigen Werte zugewiesen werden.
  • Eine Ausführungsform einer möglichen Codierung (aus vielen möglichen Codierungen) kann eine bijektive Beziehung zwischen der Wortleitungsadresse und der festgelegten markierenden Bitcodierung angeben: die markierenden Bitpaare können so festgelegt werden, dass jeder Wortleitung 114 eine einzigartige Sequenz von markierenden Bits zugeordnet wird, wobei die erzeugten festgelegten markierenden Bitpaare berücksichtigt werden. Jede Sequenz markierender Bits, die einer Wortleitung 114 aus der Vielzahl von Wortleitungen zugeordnet wird, kann als das Bilden eines markierenden Worts betrachtet werden. Das markierende Wort kann ein Wort des Codes sein, auf das auch als Codewort Bezug genommen wird.
  • Die obigen Ausführungsformen, die eine 0 als den festgelegten Wert aufweisen oder eine 1 als den festgelegten Wert aufweisen, sind so zu verstehen, dass sie nur als ein anschauliches Beispiel dienen. Die festgelegten Werte können abhängig von dem verwendeten Speicherschaltkreis und abhängig von der Bearbeitung, mit der das Festlegen der Speicherzelle auf den unveränderbaren Zustand ausgeführt wurde, zum Beispiel entweder 0 oder 1 oder ein anderer Wert einer mehrwertigen Speicherzelle sein.
  • 2 zeigt eine schematische Übersicht einer Verteilung von Markierungsbits in einem Speicherschaltkreis 200 gemäß verschiedenen Ausführungsformen.
  • Bei verschiedenen Ausführungsformen kann ein „X“ einen Bitwert eines festgelegten Markierungsbits darstellen, was als „0“ (beschrieben) gelesen werden kann und ein „N“ kann ein „normales“ (in andern Worten ein nicht festgelegtes) Bit darstellen, das als „1“ (gelöscht) gelesen werden kann.
  • Bei verschiedenen Ausführungsformen können die Bitwerte der Adressen 0, ..., 7 und größer der Wortleitung 114 ein markierendes Wort M bilden (acht markierende Wörter werden gezeigt).
  • Bei verschiedenen Ausführungsformen können die Bits n-2...0 des Worts M von der Wortleitungsadresse abgeleitet werden (wobei ihr niederwertiges Bit (Least Significant Bit, LSB) ignoriert wird). Eine oder mehrere markierende Speicherzellen 102m (die in 2 als markierende Speicherzellen 102m1, 102m2 angezeigt werden) und somit die Bits, die sie repräsentieren, können festgelegt (worauf auch als umgesetzt Bezug genommen wird) werden, indem BL-Kontakte (die als 108f angezeigt werden) entfernt werden.
  • Bei verschiedenen Ausführungsformen ist M[n-2] ... M[0] = addr[n-1] ... addr[1]; mit anderen Worten kann jedes der markierenden Wörter mindestens einen Teil der Wortleitungsadresse der entsprechenden Wortleitung umfassen, die dem markierenden Wort zugeordnet wird. Das Bit n-1 des Worts M kann aus den beiden niedrigsten Bits der Wortleitungsadresse abgeleitet werden und kann umgesetzt werden, indem ein Kontakt einer Sourceleitung 112 entfernt wird: M[n-1] = addr[1] XOR addr[0].
  • Bei verschiedenen Ausführungsformen kann eine Fehlererkennung und/oder eine Fehlerkorrekturfähigkeit für die Wörter M hinzugefügt werden, wie sie aus dem Stand der Technik bekannt ist, indem zum Beispiel ein Paritätsbit (oder mehrere Paritätsbits) oder eine ECC-Codierung in die Wörter M eingebunden wird.
  • Bei verschiedenen Ausführungsformen können zwei oder mehrere Codes kombiniert werden, um einen minimalen Abstand (auf den auch als Hammingabstand Bezug genommen wird) der Markierungscodes zu vergrößern. Ein linearer (10, 5, 3) Code, der alle Randbedingungen hinsichtlich eines Markierens benachbarter Wortleitungen erfüllt, kann zum Beispiel durch ein Verketten eines (3, 1, 3) Wiederholungscodes und eines linearen (7, 4, 3) Codes konstruiert werden. Dabei ist der (7, 4, 3) Code durch die Zeilen {0x0B, 0x15, 0x26, 0x47} der Erzeugermatrix gegeben und [m3, ..., m0] bezeichnen die zu codierenden Nachrichtenbits. Der Wiederholungscode kann das Bit ml XOR m0 codieren und der (7, 4, 3) Code kann die Bits [m3, ..., m1] codieren. Dann kann das sich ergebende Codewort eine Verkettung der Codewörter sein. Die ersten Codewörter können 0x000, 0x380, 0x395, 0x015, 0x026, 0x3A6, ... sein.
  • Bei verschiedenen Ausführungsformen kann ein Code ausgewählt werden, der einen Hammingabstand von drei oder mehr, z.B. vier, fünf, sechs oder mehr aufweist.
  • Mithilfe der Markierungsbits kann bei verschiedenen Ausführungsformen überprüft werden, dass die Speicheroperationen wie „Löschen“, „Schreiben“, „Lesen“ tatsächlich auf den vorgesehenen Speicherzellen 102 ausgeführt werden oder darauf ausgeführt wurden.
  • Bei verschiedenen Ausführungsformen kann ein korrektes Ausführen einer Löschoperation für eine Wortleitung 114 nach dem Beenden der eigentlichen Löschoperation überprüft werden, indem der normale Wortleitungsinhalt ausgelesen wird (der jetzt gelöscht sein sollte) und zusätzlich (z.B. sequenziell oder gleichzeitig) das markierende Wort M ausgelesen wird, das der Wortleitung zugeordnet ist und das zum Beispiel auf dieser gleichen Wortleitung liegen kann (wie in 1A und 1B gezeigt wird). Das markierende Wort M sollte, wie in der beispielhaften Ausführungsform der 2 gezeigt wird, der Adresse der physischen Wortleitung 114 entsprechen, die für ein Löschen vorgesehen war. Bei weiteren Ausführungsformen, bei denen das Codewort M nicht die eigentliche Wortleitungsadresse sein kann, sollte für das gelesene Codewort M bekannt sein, dass es der anvisierten Wortleitung 114 zugeordnet ist. Wenn eine dieser beiden Bedingungen nicht erfüllt ist, kann eine andere als die vorgesehene Wortleitung oder möglicherweise überhaupt keine Wortleitung für das Löschen anvisiert worden sein.
  • Bei verschiedenen Ausführungsformen kann ein korrektes Ausführen einer Schreiboperation für eine Wortleitung 114 nach dem Beenden der eigentlichen Schreiboperation überprüft werden, indem der normale Wortleitungsinhalt ausgelesen wird (der jetzt mit den geschriebenen Daten übereinstimmen sollte) und zusätzlich (z.B. sequenziell oder gleichzeitig) das markierende Wort M ausgelesen wird, das der Wortleitung zugeordnet ist und das zum Beispiel auf dieser gleichen Wortleitung liegen kann (wie in 1A und 1B gezeigt wird). Das markierende Wort M sollte, wie in der beispielhaften Ausführungsform der 2 gezeigt wird, der Adresse der physischen Wortleitung entsprechen, die für das Beschreiben vorgesehen war. Bei weiteren Ausführungsformen, bei denen das Codewort M nicht die eigentliche Wortleitungsadresse sein kann, sollte für das markierende Codewort M bekannt sein, dass es der anvisierten Wortleitung 114 zugeordnet ist. Wenn eine dieser beiden Bedingungen nicht erfüllt ist, kann eine andere als die vorgesehene Wortleitung oder möglicherweise überhaupt keine Wortleitung für das Schreiben anvisiert worden sein.
  • Bei verschiedenen Ausführungsformen kann ein korrektes Ausführen einer Leseoperation für eine Wortleitung überprüft werden, indem nicht nur der normale Inhalt der Wortleitung 114 (welches die angefragten Daten sein können) sondern zusätzlich das markierende Wort M ausgelesen wird, das der Wortleitung zugeordnet ist, von der die Daten kommen. Das markierende Wort M sollte, wie in der beispielhaften Ausführungsform der 2 gezeigt wird, der Adresse der physischen Wortleitung entsprechen, die für das Beschreiben vorgesehen war. Bei weiteren Ausführungsformen, bei denen das Codewort M nicht die eigentliche Wortleitungsadresse sein kann, sollte für das markierende Codewort M bekannt sein, dass es der anvisierten Wortleitung 114 zugeordnet ist. Wenn eine dieser beiden Bedingungen nicht erfüllt ist, kann eine andere als die vorgesehene Wortleitung oder möglicherweise überhaupt keine Wortleitung für das Lesen anvisiert worden sein.
  • Da die „normalen“ Bits im Wort M wie alle normalen Speicherzellen beschrieben werden können, kann bei verschiedenen Ausführungsformen eine Wortleitung absichtlich als unzulässig markiert werden, indem mindestens ein Teil des markierenden Worts M mit einem Wert z.B. komplett mit „0“ beschrieben wird, der unzulässig ist, sodass die oben beschriebene Prüfung von M sicher fehlschlägt, bis die Wortleitung 114 erneut gelöscht wird.
  • Diese Funktionalität kann zum Beispiel verwendet werden, um Wortleitungen zu sperren. Bei einem Beispiel können in einer Speichervorrichtung, die für Zahlungen verwendet wird und in der eine auszugebende Summe als Dateninhalt in einer Wortleitung gespeichert ist, nach einem Ausgeben der Summe anstatt eines Löschens der Wortleitung, was ein relativ zeitaufwendiger Prozess sein kann, ein oder mehrere Bits des (bis dahin noch nicht festgelegten und somit beschreibbaren) zugeordneten markierenden Worts beschrieben werden, was verursacht, dass eine zukünftige Überprüfung eines Leseprozesses fehlschlagen wird. Dadurch kann die ausgegebene Summe mithilfe eines Schreibprozesses außer Kraft gesetzt werden, was schneller sein kann als der Löschprozess.
  • Bei verschiedenen Ausführungsformen kann die oben beschriebene Nutzung der markierenden Wörter einen Speicherschaltkreis gegen eine eher statische Manipulation absichern.
  • 3A und 3B zeigen jeweils eine schematische Zeichnung eines Abschnitts entsprechender Speicherschaltkreise 300 bzw. 301 gemäß verschiedenen Ausführungsformen. Mit Ausnahme der unten beschriebenen Unterschiede können die Speicherschaltkreise 300, 301 ähnlich oder identisch sein wie die oben beschriebenen Speicherschaltkreise. Bei verschiedenen Ausführungsformen können die Speicherschaltkreise 300, 301 so verwendet werden, wie es oben für die Speicherschaltkreise 100a, 100b und 200 beschrieben wurde.
  • Wenn ein Angreifer eine Fähigkeit aufweist, seinen Angriff dynamisch anzupassen, wird ihn ein Prozess bezwingen, auf den als „verschachteltes Lesen“ Bezug genommen wird. Das verschachtelte Lesen kann bei verschiedenen Ausführungsformen eine Fähigkeit bereitstellen, gleichzeitig von zwei Orten der Wortleitung zu lesen, die sich nicht auf das gleiche Datenwort beziehen.
  • Bei verschiedenen Ausführungsformen, von denen ein beispielhaftes Beispiel in 3A schematisch gezeigt wird, kann dies durch ein Hinzufügen einer zusätzlichen Leseschaltung erreicht werden, die zusätzlich zum Lesen eines Datenworts 330, das in den Speicherzellen 102 gespeichert sein kann, gleichzeitig in der Lage ist ein Markierungswort M, wie es zum Beispiel oben beschrieben wurde, der adressierten Wortleitung zu lesen, das in den markierenden Speicherzellen 102m gespeichert sein kann. Durch das gleichzeitige Lesen des Datenworts 330 und des zugeordneten Markierungsworts, das konfiguriert sein kann, um die Wortleitung 114 zu identifizieren, kann auf diese Weise sichergestellt werden, das das Datenwort 330 und das Markierungswort M tatsächlich aus der gleichen Wortleitung 114 gelesen werden und darüber hinaus kann sichergestellt werden, dass die gleiche Wortleitung die adressierte Wortleitung 114 ist.
  • Zum Erlauben eines gleichzeitigen Lesens des Datenworts 330 und des Markierungsworts M können bei verschiedenen Ausführungsformen eine zusätzliche Leseschaltung z.B. die markierenden Speicherzellen 102m, eine zusätzliche markierende Bitleitung 110m und ein zusätzlicher Erfassungsverstärker 334_2 z.B. zusätzlich zu den Speicherzellen 102, einer Bitleitung 110 und einem Erfassungsverstärker 334_1 erforderlich sein.
  • Die zusätzliche Leseschaltung kann einen zusätzlichen Bereich auf einem Chip benötigen. Eine solche Anforderung kann durch die folgenden verschiedenen Ausführungsformen stark verringert werden, von denen ein anschauliches Beispiel in 3B schematisch gezeigt wird.
  • Bei verschiedenen Ausführungsformen kann keine oder nur eine kleine Leseschaltung bereitgestellt werden, die zum Beispiel nur einen kleinen oder keinen zusätzlichen Chipbereich benötigt und die zu einer bestehenden Leseschaltung, wie sie z.B. aus dem Stand der Technik bekannt ist, nur eine Fähigkeit zum teilweisen Lesen aus verschiedenen Adressen der gleichen adressierten Wortleitung 114 hinzufügt.
  • Bei verschiedenen Ausführungsformen kann die Leseschaltung des Speicherschaltkreises 301 in mindestens zwei Teile geteilt werden. Für ein einfaches Verständnis des Konzepts wird in 3B eine Ausführungsform mit zwei Teilen gezeigt und beschrieben, aber in verschiedenen Ausführungsformen können drei oder mehr Teile in ähnlicher Weise verwendet werden.
  • In 3B kann der erste Teil der Leseschaltung einen ersten Speicherzellenteil 102A, in dem ein erster Teil eines Datenworts 330A gespeichert werden kann, einen ersten markierenden Speicherzellenteil 102mA, in dem ein erster Teil M_A des markierenden Worts M gespeichert werden kann, eine erste Bitleitung/markierende Bitleitung 110_31, 110m31 und einen ersten Erfassungsverstärker 334_3 umfassen. Der zweite Teil der Leseschaltung kann einen zweiten Speicherzellenteil 102B, in dem ein zweiter Teil eines Datenworts 330B gespeichert werden kann, einen zweiten markierenden Speicherzellenteil 102mB, in dem ein zweiter Teil M_B des markierenden Worts M gespeichert werden kann, eine zweite Bitleitung/markierende Bitleitung 110_32, 110m32 und einen zweiten Erfassungsverstärker 334_4 umfassen.
  • Bei verschiedenen Ausführungsformen kann jeder Teil die Fähigkeit aufweisen, entweder aus dem normalen Datenwort 330 oder aus dem Markierungswort M zu lesen.
  • Bei der beispielhaften Ausführungsform der 3B können das markierende Wort M und das normale Datenwort aus rein anschaulichen Zwecken, und ohne die verschiedenen Ausführungsformen darauf zu beschränken, jeweils eine Breite n aufweisen und den beiden Teilen können aufeinanderfolgende Bits zugewiesen werden.
  • Der Teil 330A kann die Bits m-1 bis hinab zu 0 umfassen und der Teil 330B kann die Bits n-1 bis hinab zu m umfassen, wobei m < n ist. Bei einer typischen Wahl, die am besten für die Sicherheit ist, kann m wie folgt ausgewählt werden:
    • m = n/2 (für gerade n)
    • m = (n - 1 )/2 oder m = (n + 1)/2 (für ungerade n)
  • Eine normale Leseoperation kann mit beiden Leseteilen ausgeführt werden, die entweder ein normales Datenwort 330A, 330B oder ein Markierungswort M_A, M_B anvisieren.
  • Eine sichere (verschachtelte) Leseoperation kann zwei verschachtelte Leseoperationen umfassen oder daraus bestehen, die in beliebiger Reihenfolge ausgeführt werden:
    1. 1) Der erste Leseteil eines ersten Leseprozesses visiert den ersten Teil 330A des normalen Datenworts 330 an und liefert D[m-1 ... 0] und der zweite Leseteil des ersten Leseprozesses visiert den zweiten Teil M_B des markierenden Worts M an und liefert M[n-1 ... m].
    2. 2) Der erste Leseteil eines weiteren Leseprozesses visiert den zweiten Teil 330B des normalen Datenworts 330 an und liefert D[n-1 ... m] und der zweite Leseteil des zweiten Leseprozesses visiert den ersten Teil M_A des markierenden Worts M an und liefert M[m-1 ... 0].
  • Zusammen können die Leseoperationen 1) und 2) das vollständige normale Datenwort 330 und das vollständige Markierungswort M liefern, welche die Markierungsbits enthalten können, die jetzt, wie oben beschrieben wurde, hinsichtlich ihrer Konsistenz geprüft werden.
  • Da die Leseoperationen 1) und 2) verschachtelt lesen, kann es für das verschachtelte Lesen bei verschiedenen Ausführungsformen nicht möglich sein, dass das Datenwort 330 und das markierende Wort M von verschiedenen Wortleitungen kommen, sondern höchstens aus zwei verschiedenen Wortleitungen gemischt sein können, was durch eine geeignete Codierung für M erkannt werden kann, dass sie z.B. zweimal die Adressinformationen enthält, einmal in M[m-1 ... 0] und einmal in M[n-1 ... m], wie zum Beispiel in 4 gezeigt wird.
  • Bei verschiedenen Ausführungsformen kann mehr als ein markierendes Wort M pro Wortleitung 114 enthalten sein.
  • Für das verschachtelte Lesen können bei verschiedenen Ausführungsformen die festgelegten Markierungsbits, die konfiguriert sein können, um eine zugeordnete Wortleitung aus der Vielzahl von Wortleitungen zu identifizieren, auf den nichtveränderbaren Zustand festgelegt werden, wie weiter oben beschrieben wurde. Für das verschachtelte Lesen können bei verschiedenen Ausführungsformen die festgelegten Markierungsbits nicht auf den nichtveränderbaren Zustand festgelegt werden, sondern können stattdessen normal beschriebene Markierungsbits sein, die nichtsdestotrotz konfiguriert sein können, um die zugeordnete Wortleitung aus der Vielzahl von Wortleitungen zu identifizieren, indem sie zum Beispiel die Wortleitungsadresse oder einen anderen Code zum Identifizieren der zugeordneten Wortleitung 114 umfassen.
  • Bei verschiedenen Ausführungsformen muss das verschachtelte Lesen keine Markierungsbits benötigen, die eine zweckbestimmte Codierung verwenden und sogar ein spezielles zusätzliches Wort M muss nicht erforderlich sein.
  • Bei einer beispielhaften Ausführungsform kann die Leseschaltung in x Teile geteilt sein.
  • Jeder Teil kann die Fähigkeit aufweisen, aus einem von x Wörtern zu lesen, die unabhängig voneinander auf der selben Wortleitung 114 adressiert sind.
  • Bei verschiedenen Ausführungsformen können x Leseoperationen ausgeführt werden, wobei jeder der Leseteile gleichzeitig seinen Teil von einem anderen der x Wörter liest, und wobei, nachdem alle x Leseoperationen ausgeführt wurden, jeder Leseteil seinen Teil aus allen x verschiedenen Wörtern gelesen hat, sodass ein vollständiges verschachteltes Lesen aller x Wörter ausgeführt worden sein kann.
  • Eine Konsistenzprüfung der Daten kann bestätigen, dass die Wörter konsistent aus der gleichen Wortleitung 114 gelesen wurden. Diese Prüfung kann zum Beispiel einen Fehlererkennungscode oder ein Prüfen, dass eines der Wörter die richtige Wortleitungsadresse codiert, umfassen oder daraus bestehen. In dem letzteren Fall kann die Ausführungsform ähnlich wie weiter oben beschriebene Ausführungsformen sein, aber normal programmierte Daten (z.B. bekannte Daten) anstatt der markierenden Wörter verwendet.
  • Bei verschiedenen Ausführungsformen kann der Speicherschaltkreis zum Ausführen des verschachtelten Lesens und/oder zum Verwenden der Markierungsbits z.B. die festgelegten Markierungsbits und/oder zum Prüfen einer korrekten Ausführung einer Schreib- oder einer Leseoperation mindestens aus einer Gruppe stammen, die alle Arten von nichtflüchtigen Speichern umfassen, z.B. einen RRAM, einen CBRAM, einen PCRAM, einen MRAM, einen Flashspeicher (wie UCP, HS3P, Nanokristalle, MONOS, ETOX, SST, SONOS, DiNOR), EEPROM usw. Der (die) Speicherschaltkreis(e) kann (können) in verschiedenen Ausführungsformen in einer Speichervorrichtung, einem SSD, einem eingebetteten NVM, einer eigenständigen Speichervorrichtung (wie z.B. einem Speicherstick) und Ähnlichen enthalten sein.
  • Bei verschiedenen Ausführungsformen kann der Speicherschaltkreis zum Ausführen der Prüfung für eine korrekte Ausführung einer Löschoperation mindestens einer aus einer Gruppe von nichtflüchtigen Speichern sein, die eine zweckbestimmte Löschoperation bereitstellen, die ein Löschen jeweils einer Wortleitung anvisiert, wobei die Gruppe umfasst: Flashspeicher (wie UCP, HS3P, Nanokristalle, MONOS, ETOX, SST, SONOS, DiNOR) usw. Der (die) Speicherschaltkreis(e) kann (können) in verschiedenen Ausführungsformen in einer Speichervorrichtung, einem SSD, einem eingebetteten NVM, einer eigenständigen Speichervorrichtung (wie z.B. einem Speicherstick) und Ähnlichen enthalten sein.
  • Bei verschiedenen Ausführungsformen kann der Speicherschaltkreis, der die Markierungsbits und/oder ein Ausführen des verschachtelten Lesens und/oder das Prüfen der korrekten Ausführung von Operationen (Lesen, Schreiben) aufweist, in anderen Arten von Speichern z.B. einem RAM (SRAM, DRAM) und Ähnlichen enthalten sein.
  • 5 zeigt einen Ablaufplan 500 eines Verfahrens zum Betreiben eines Speicherschaltkreises gemäß verschiedenen Ausführungsformen.
  • Für das Verfahren zum Betreiben eines Speicherschaltkreises kann ein Speicherschaltkreis verwendet werden, wie er oben beschrieben wurde.
  • Bei verschiedenen Ausführungsformen kann das Verfahren (in 510) ein Lesen einer oder mehrerer Speicherzellen aus der Vielzahl von Speicherzellen umfassen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, und und es kann (in 520) ein Lesen einer oder mehrerer der markierenden Speicherzellen umfassen, die der Wortleitung zugeordnet sind.
  • 6 zeigt einen Ablaufplan eines Verfahrens zum Betreiben eines Speicherschaltkreises gemäß verschiedenen Ausführungsformen.
  • Für das Verfahren zum Betreiben eines Speicherschaltkreises kann ein Speicherschaltkreis verwendet werden, wie er oben beschrieben wurde.
  • Bei verschiedenen Ausführungsformen kann das Verfahren (in 610) ein Bereitstellen eines Speicherschaltkreises aufweisen, der eine Vielzahl von elektrisch programmierbaren Speicherzellen und eine Vielzahl von elektrisch programmierbaren markierenden Speicherzellen umfasst, und es kann (in 620) ein Lesen mindestens einer Speicherzelle aus der einen oder den mehreren Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, gleichzeitig mit mindestens einer markierenden Speicherzelle aus der einen oder den mehreren markierenden Speicherzellen umfassen, die der Wortleitung zugeordnet sind.
  • Bei verschiedenen Ausführungsformen wird ein Speicherschaltkreis bereitgestellt. Der Speicherschaltkreis kann umfassen: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind; eine Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen, wobei mindestens eine Wortleitung aus der Vielzahl von Wortleitungen einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; und eine Vielzahl von markierenden Bitleitungen, wobei jede markierende Bitleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; eine Vielzahl von markierenden Sourceleitungen, wobei jede markierende Sourceleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; wobei für eine oder mehrere markierende Speicherzellen in der aus markierenden Zellen bestehenden Matrix eine physische Verbindung von einer zugeordneten markierenden Sourceleitung und/oder von einer zugeordneten markierenden Bitleitung mit einer oder mehreren markierenden Speicherzellen festgelegt wird, um dadurch jene eine oder mehreren markierenden Speicherzellen auf einen nichtveränderbaren Zustand zu definieren wobei die markierenden Speicherzellen konfiguriert sind, um die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Zellen in dem nichtveränderbaren Speicherzustand zu identifizieren.
  • Bei verschiedenen Ausführungsformen können die markierenden Speicherzellen einen Code bilden, der konfiguriert ist, um die zugeordnete Wortleitung der jeweiligen einen oder mehreren markierenden Zellen in dem nichtveränderbaren Speicherzustand zu identifizieren.
  • Bei verschiedenen Ausführungsformen kann der Code mindestens einen aus einer Gruppe von Codes umfassen, wobei die Gruppe einen linearen Code und einen Wiederholungscode umfasst.
  • Bei verschiedenen Ausführungsformen kann die festgelegte physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen eine getrennte physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen sein.
  • Bei verschiedenen Ausführungsformen kann jede der nicht verbundenen physischen Verbindungen zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen konfiguriert sein, um ein Paar zweier benachbarter Speicherzellen zu trennen, das einem Paar benachbarter Wortleitungen zugeordnet ist.
  • Bei verschiedenen Ausführungsformen können die eine oder mehreren markierenden Speicherzellen ein erstes Paar zweier benachbarter Speicherzellen, die einem ersten Paar benachbarter Wortleitungen zugeordnet sind, und ein zweites Paar zweier benachbarter Speicherzellen umfassen, wobei eine Speicherzelle des zweiten Paars einer Wortleitung des ersten Paars benachbarter Wortleitungen zugeordnet ist, wohingegen die andere Speicherzelle des zweiten Paars einer Wortleitung zugeordnet ist, die verschieden ist von dem ersten Paar zugeordneter Wortleitungen.
  • Bei verschiedenen Ausführungsformen kann der Speicherschaltkreis konfiguriert werden, um eine oder mehrere Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, gleichzeitig mit einer oder mehreren der markierenden Speicherzellen zu lesen, die der Wortleitung zugeordnet sind.
  • Bei verschiedenen Ausführungsformen kann der Speicherschaltkreis außerdem eine Vielzahl von Erfassungsverstärkern umfassen, wobei die eine oder mehreren Speicherzellen, die mit einer Wortleitung verbunden sind, mit einem ersten Erfassungsverstärker aus der Vielzahl von Erfassungsverstärkern verbunden sein können, während die eine oder mehreren markierenden Speicherzellen, die der Wortleitung zugeordnet sind, mit einem weiteren Erfassungsverstärker aus der Vielzahl von Erfassungsverstärkern verbunden sein können.
  • Bei verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben des Speicherschaltkreises gemäß verschiedenen Ausführungsformen bereitgestellt werden, wobei das Verfahren ein Lesen einer oder mehrerer Speicherzellen aus der Vielzahl von Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, und ein Lesen einer oder mehrerer der markierenden Speicherzellen umfasst, die der Wortleitung zugeordnet sind.
  • Bei verschiedenen Ausführungsformen können das Lesen einer oder mehrerer Speicherzellen und das Lesen einer oder mehrerer der markierenden Speicherzellen gleichzeitig ausgeführt werden.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Schreiben in die eine oder mehreren Speicherzellen umfassen.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Löschen der einen oder mehreren Speicherzellen umfassen.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem nach dem Lesen einer oder mehrerer Speicherzellen und nach dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Prüfen umfassen, dass die Daten, die aus den Speicherzellen gelesen werden, von der einen oder den mehreren Speicherzellen stammen, die mit der Wortleitung verbunden sind, wobei für das Prüfen Informationen, die aus den markierenden Speicherzellen gelesen werden, und der Code verwendet werden.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem ein Schreiben in mindestens eine der markierenden Speicherzellen mit Ausnahme der festgelegten Speicherzellen umfassen, wodurch ein Dateninhalt der zugeordneten Wortleitung außer Kraft gesetzt wird.
  • Bei verschiedenen Ausführungsformen kann ein Speicherschaltkreis bereitgestellt werden. Der Speicherschaltkreis kann umfassen: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind; eine Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; und eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen; wobei sich eine oder mehrere markierende Zellen in der aus markierenden Zellen bestehenden Matrix in einem bekannten Speicherzustand befinden, wobei die markierenden Zellen einen Code bilden, der konfiguriert ist, um die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Zellen in dem nichtveränderbaren Speicherzustand zu identifizieren, und wobei der Speicherschaltkreis konfiguriert ist, um für jede der Wortleitungen mindestens eine Speicherzelle der einen oder den mehreren Speicherzellen gleichzeitig mit mindestens einer markierenden Speicherzelle der einen oder den mehreren markierenden Speicherzellen zu lesen.
  • Bei verschiedenen Ausführungsformen kann die mindestens eine Speicherzelle einen Datenteil der mindestens einen Speicherzelle und einen weiteren Datenteil der mindestens einen Speicherzelle umfassen, wobei die mindestens eine markierende Speicherzelle einen markierenden Teil der mindestens einen markierenden Speicherzelle und einen weiteren markierenden Teil der mindestens einen markierenden Speicherzelle umfassen kann, wobei die Speicherzelle konfiguriert werden kann, um für jede der Wortleitungen den Datenteil gleichzeitig mit dem weiteren markierenden Teil zu lesen und um den weiteren Datenteil gleichzeitig mit dem markierenden Teil zu lesen.
  • Bei verschiedenen Ausführungsformen kann die Speichervorrichtung außerdem mindestens zwei Erfassungsverstärker umfassen, wobei ein erster Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit der mindestens einen Speicherzelle verbunden ist und wobei ein zweiter Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit der mindestens einen markierenden Speicherzelle verbunden ist.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem mindestens zwei Erfassungsverstärker umfassen, wobei ein erster Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit dem Datenteil und dem markierenden Teil verbunden sein kann und wobei ein zweiter Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit dem weiteren Datenteil und dem weiteren markierenden Teil verbunden sein kann.
  • Bei verschiedenen Ausführungsformen kann mindestens ein Teil der einen oder mehreren markierenden Zellen in der aus markierenden Zellen bestehenden Matrix, die sich in einem bekannten Speicherzustand befinden, einen noch anderen Datenteil umfassen, der bekannte Daten aufweist.
  • Bei verschiedenen Ausführungsformen kann sich mindestens eine markierende Zelle der einen oder mehreren markierenden Zellen in der aus markierenden Zellen bestehenden Matrix, die sich in einem bekannten Speicherzustand befinden, in einem nichtveränderbaren Speicherzustand befinden.
  • Bei verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben eines Speicherschaltkreises gemäß verschiedenen Ausführungsformen bereitgestellt werden. Das Verfahren kann ein Lesen mindestens einer Speicherzelle aus der einen oder mehreren Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, gleichzeitig mit mindestens einer markierenden Speicherzelle aus der einen oder den mehreren markierenden Speicherzellen umfassen, die der Wortleitung zugeordnet sind.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Schreiben in eine oder mehrere Speicherzellen umfassen.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Löschen einer oder mehrerer Speicherzellen umfassen.
  • Bei verschiedenen Ausführungsformen kann das Verfahren außerdem nach dem Lesen einer oder mehrerer Speicherzellen und nach dem Lesen einer oder mehrerer der markierenden Speicherzellen ein Prüfen umfassen, dass die Daten, die aus den Speicherzellen gelesen werden, von der einen oder den mehreren Speicherzellen stammen, die mit der Wortleitung verbunden sind, wobei für das Prüfen Informationen, die aus den markierenden Speicherzellen gelesen werden, und der Code verwendet werden.
  • Verschiedene Ausführungsformen wurden im Zusammenhang mit einer Vorrichtung beschrieben und verschiedene Ausführungsformen wurden im Zusammenhang mit einem Verfahren beschrieben. Weitere Ausführungsformen der Vorrichtung können durch die Beschreibung des Verfahrens und umgekehrt bereitgestellt werden.
  • Obwohl die Erfindung in Bezug auf spezifische Ausführungsformen genauer dargestellt und beschrieben wurde, versteht der Fachmann, dass zahlreiche Änderungen an Gestaltungen und Einzelheiten ausgeführt werden können, ohne sich vom Erfindungsgedanken und dem Umfang der Erfindung zu entfernen, wie er in den Ansprüchen definiert wird. Der Umfang der Erfindung wird somit durch die angefügten Ansprüche definiert, und alle Änderungen, die aus der Bedeutung und der Reichweite der Äquivalenzen der Ansprüche hervorgehen, sind daher als einbegriffen zu verstehen.

Claims (22)

  1. Speicherschaltkreis, umfassend: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet ist; eine Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen; wobei mindestens eine Wortleitung aus der Vielzahl von Wortleitungen einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; und eine Vielzahl von markierenden Bitleitungen, wobei jede markierende Bitleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; eine Vielzahl von markierenden Sourceleitungen, wobei jede markierende Sourceleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; wobei für eine oder mehrere markierende Speicherzellen aus der Vielzahl von markierenden Speicherzellen eine physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen festgelegt wird, um dadurch jene eine oder mehreren markierenden Speicherzellen für einen nichtveränderbaren Speicherzustand zu definieren, wobei die Vielzahl von markierenden Speicherzellen konfiguriert ist, die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Speicherzellen in dem nichtveränderbaren Speicherzustand zu identifizieren.
  2. Speicherschaltkreis nach Anspruch 1, wobei die markierenden Speicherzellen einen Code bilden, der konfiguriert ist, die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Zellen in dem nichtveränderbaren Speicherzustand zu identifizieren.
  3. Speicherschaltkreis nach Anspruch 1 oder 2, wobei die festgelegte physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen eine getrennte physische Verbindung zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen ist.
  4. Speicherschaltkreis nach Anspruch 3, wobei jede der nicht verbundenen physischen Verbindungen zwischen einer zugeordneten markierenden Sourceleitung und/oder einer zugeordneten markierenden Bitleitung und der einen oder den mehreren markierenden Speicherzellen konfiguriert ist, um ein Paar zweier benachbarter Speicherzellen zu trennen, das einem Paar benachbarter Wortleitungen zugeordnet ist.
  5. Speicherschaltkreis nach Anspruch 4, wobei die eine oder mehreren markierenden Speicherzellen ein erstes Paar zweier benachbarter Speicherzellen, die einem ersten Paar benachbarter Wortleitungen zugeordnet sind, und ein zweites Paar zweier benachbarter Speicherzellen umfassen, wobei eine Speicherzelle des zweiten Paars einer Wortleitung des ersten Paars benachbarter Wortleitungen zugeordnet ist, wohingegen die andere Speicherzelle des zweiten Paars einer Wortleitung zugeordnet ist, die verschieden ist von dem ersten Paar zugeordneter Wortleitungen.
  6. Speicherschaltkreis nach einem der Ansprüche 1 bis 5, wobei der Speicherschaltkreis konfiguriert ist, um eine oder mehrere Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, gleichzeitig mit einer oder mehreren der markierenden Speicherzellen zu lesen, die der Wortleitung zugeordnet sind.
  7. Speicherschaltkreis nach einem der Ansprüche 1 bis 6, der außerdem umfasst: eine Vielzahl von Erfassungsverstärkern, wobei die eine oder mehreren Speicherzellen, die mit einer Wortleitung verbunden sind, mit einem ersten Erfassungsverstärker aus der Vielzahl von Erfassungsverstärkern verbunden sind, während die eine oder mehreren markierenden Speicherzellen, die der Wortleitung zugeordnet sind, mit einem weiteren Erfassungsverstärker aus der Vielzahl von Erfassungsverstärkern verbunden sind.
  8. Verfahren zum Betreiben des Speicherschaltkreises nach einem der Ansprüche 1 bis 7, umfassend: Lesen einer oder mehrerer Speicherzellen aus der Vielzahl von Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind; und Lesen einer oder mehrerer der markierenden Speicherzellen, die der Wortleitung zugeordnet sind.
  9. Verfahren nach Anspruch 8, wobei das Lesen einer oder mehrerer Speicherzellen und das Lesen einer oder mehrerer der markierenden Speicherzellen gleichzeitig ausgeführt werden.
  10. Verfahren nach Anspruch 8 oder 9, das außerdem umfasst: vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen, Schreiben in die eine oder mehreren Speicherzellen.
  11. Verfahren nach einem der Ansprüche 8 bis 10, das außerdem umfasst: vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen, Löschen der einen oder mehreren Speicherzellen.
  12. Verfahren nach einem der Ansprüche 8 bis 11, das außerdem umfasst: nach dem Lesen einer oder mehrerer Speicherzellen und nach dem Lesen einer oder mehrerer der markierenden Speicherzellen, Prüfen, dass die Daten, die aus den Speicherzellen gelesen werden, von der einen oder den mehreren Speicherzellen stammen, die mit der Wortleitung verbunden sind, wobei für das Prüfen Informationen, die aus den markierenden Speicherzellen gelesen werden, und der Code verwendet werden.
  13. Verfahren nach einem der Ansprüche 8 bis 12, das außerdem umfasst: Schreiben in mindestens eine der markierenden Speicherzellen mit Ausnahme der festgelegten Speicherzellen, wodurch ein Dateninhalt der zugeordneten Wortleitung außer Kraft gesetzt wird.
  14. Speicherschaltkreis, umfassend: eine Vielzahl von elektrisch programmierbaren Speicherzellen, die in einer elektrisch programmierbaren nichtflüchtigen Speicherzellmatrix entlang einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet ist; eine Vielzahl von Wortleitungen, wobei jede Wortleitung mit einer oder mehreren Speicherzellen aus der Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von elektrisch programmierbaren nichtflüchtigen markierenden Speicherzellen; wobei jede Wortleitung einer oder mehreren markierenden Speicherzellen aus der Vielzahl von markierenden Speicherzellen zugeordnet ist; wobei sich eine oder mehrere markierende Zellen in der aus markierenden Zellen bestehenden Matrix in einem bekannten Speicherzustand befinden, wobei die markierenden Zellen einen Code bilden, der konfiguriert ist, um die zugeordnete Wortleitung der entsprechenden einen oder mehreren markierenden Zellen in dem bekannten Speicherzustand zu identifizieren, und wobei der Speicherschaltkreis konfiguriert ist, um für jede der Wortleitungen mindestens eine Speicherzelle der einen oder mehreren Speicherzellen gleichzeitig mit mindestens einer markierenden Speicherzelle der einen oder mehreren markierenden Speicherzellen zu lesen.
  15. Speicherschaltkreis nach Anspruch 14, wobei die mindestens eine Speicherzelle einen Datenteil der mindestens einen Speicherzelle und einen weiteren Datenteil der mindestens einen Speicherzelle umfasst; wobei die mindestens eine markierende Speicherzelle einen markierenden Teil der mindestens einen markierenden Speicherzelle und einen weiteren markierenden Teil der mindestens einen markierenden Speicherzelle umfasst; wobei der Speicherschaltkreis konfiguriert ist, um für jede der Wortleitungen den Datenteil gleichzeitig mit dem weiteren markierenden Teil zu lesen und um den weiteren Datenteil gleichzeitig mit dem markierenden Teil zu lesen.
  16. Speicherschaltkreis nach Anspruch 14 oder 15, der außerdem umfasst: mindestens zwei Erfassungsverstärker, wobei ein erster Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit der mindestens einen Speicherzelle verbunden ist und wobei ein zweiter Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit der mindestens einen markierenden Speicherzelle verbunden ist.
  17. Speicherschaltkreis nach Anspruch 14 oder 15, der außerdem umfasst: mindestens zwei Erfassungsverstärker, wobei ein erster Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit dem Datenteil und dem markierenden Teil verbunden ist und wobei ein zweiter Erfassungsverstärker der mindestens zwei Erfassungsverstärker mit dem weiteren Datenteil und dem weiteren markierenden Teil verbunden ist.
  18. Speicherschaltkreis nach einem der Ansprüche 14 bis 17, wobei sich mindestens eine markierende Zelle der einen oder mehreren markierenden Zellen in der aus markierenden Zellen bestehenden Matrix, die sich in einem bekannten Speicherzustand befinden, in einem nichtveränderbaren Speicherzustand befindet.
  19. Verfahren zum Betreiben des Speicherschaltkreises nach einem der Ansprüche 14 bis 18, umfassend: Lesen mindestens einer Speicherzelle aus der einen oder den mehreren Speicherzellen, die mit einer Wortleitung aus der Vielzahl von Wortleitungen verbunden sind, gleichzeitig mit mindestens einer markierenden Speicherzelle aus der einen oder den mehreren markierenden Speicherzellen, die der Wortleitung zugeordnet sind.
  20. Verfahren nach Anspruch 19, das außerdem umfasst: vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen, Schreiben in die eine oder mehreren Speicherzellen.
  21. Verfahren nach Anspruch 19 oder 20, das außerdem umfasst: vor dem Lesen einer oder mehrerer Speicherzellen und vor dem Lesen einer oder mehrerer der markierenden Speicherzellen, Löschen der einen oder mehreren Speicherzellen.
  22. Verfahren nach einem der Ansprüche 19 bis 21, das außerdem umfasst: nach dem Lesen einer oder mehrerer Speicherzellen und nach dem Lesen einer oder mehrerer der markierenden Speicherzellen, Prüfen, dass die Daten, die aus den Speicherzellen gelesen werden, von der einen oder den mehreren Speicherzellen stammen, die mit der Wortleitung verbunden sind, wobei für das Prüfen Informationen, die aus den markierenden Speicherzellen gelesen werden, und der Code verwendet werden.
DE102016122828.1A 2016-11-25 2016-11-25 Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises Active DE102016122828B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016122828.1A DE102016122828B4 (de) 2016-11-25 2016-11-25 Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises
US15/821,871 US10475520B2 (en) 2016-11-25 2017-11-24 Memory circuit including at least one marking cell and method of operating said memory circuit
CN201711191698.XA CN108109658B (zh) 2016-11-25 2017-11-24 存储电路及操作存储电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016122828.1A DE102016122828B4 (de) 2016-11-25 2016-11-25 Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises

Publications (2)

Publication Number Publication Date
DE102016122828A1 true DE102016122828A1 (de) 2018-05-30
DE102016122828B4 DE102016122828B4 (de) 2024-05-23

Family

ID=62117762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016122828.1A Active DE102016122828B4 (de) 2016-11-25 2016-11-25 Speicherschaltkreis und Verfahren zum Betreiben eines Speicherschaltkreises

Country Status (3)

Country Link
US (1) US10475520B2 (de)
CN (1) CN108109658B (de)
DE (1) DE102016122828B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285326A1 (en) * 2007-05-16 2008-11-20 Atmel Corporation High density non-volatile memory array
DE102011108933A1 (de) * 2010-07-30 2012-02-02 Infineon Technologies Ag Sichere Speicherung durch interneBetriebssicherstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014036A1 (en) * 1998-12-21 2001-08-16 Karl Rapp Lock bit for an electrically erasable memory word
DE10350168B4 (de) * 2003-10-28 2008-07-03 Qimonda Ag Speicheranordnung und Verfahren zum Betreiben einer solchen
JP4609722B2 (ja) * 2005-12-09 2011-01-12 セイコーエプソン株式会社 強誘電体記憶装置および電子機器
JP2012160230A (ja) * 2011-01-31 2012-08-23 Elpida Memory Inc 半導体装置
US9153307B2 (en) * 2013-09-09 2015-10-06 Qualcomm Incorporated System and method to provide a reference cell
CN103903650B (zh) * 2014-03-17 2018-01-26 上海华虹宏力半导体制造有限公司 存储器阵列及其控制方法和闪存
CN104882157B (zh) * 2015-05-26 2017-05-10 湖北中部慧易数据科技有限公司 一种磁随机存储系统及其读取操作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285326A1 (en) * 2007-05-16 2008-11-20 Atmel Corporation High density non-volatile memory array
DE102011108933A1 (de) * 2010-07-30 2012-02-02 Infineon Technologies Ag Sichere Speicherung durch interneBetriebssicherstellung

Also Published As

Publication number Publication date
CN108109658A (zh) 2018-06-01
US10475520B2 (en) 2019-11-12
DE102016122828B4 (de) 2024-05-23
US20180151244A1 (en) 2018-05-31
CN108109658B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
DE102018105529B4 (de) Managementschema zur Vermeidung einer Lösch- und Programmierstörung von Subblöcken im nichtflüchtigen Datenspeicher
DE602004002947T2 (de) NAND Flash Speicher mit Speicherredundanz
DE60300777T2 (de) Nichtflüchtiger redundanzadressen-speicher
DE102005045031B4 (de) Programmierverfahren und Programmierwiederaufnahmeverfahren für ein nichtflüchtiges Speicherbauelement
DE112017002776T5 (de) Nichtflüchtiger Speicher mit angepasster Steuerung vom Typ der Störinjektion während der Programmüberprüfung für eine verbesserte Programmleistung
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE102019123709A1 (de) Verwendung verschachtelter schreibvorgänge zur trennung von die-ebenen
DE102018123891A1 (de) Handhabung nichtabgestimmter Schreibvorgänge
DE112019000165T5 (de) Gleichzeitiges programmieren mehrerer zellen für nichtflüchtigespeichervorrichtungen
DE112012002843B4 (de) Anpassungsfähige Mehrbit-Fehlerkorrektur in Speichern mit begrenzter Lebensdauer
DE102017128940A1 (de) System und Verfahren zum dynamischen Falten oder direkten Schreiben basierend auf Block-Störungsfreiheit in einem nichtflüchtigen Speichersystem
DE102007016460A1 (de) Nichtflüchtiges Speicherbauelement, nichtflüchtiges Speichersystem und Leseverfahren für ein nichtflüchtiges Speicherbauelement
DE10026993B4 (de) Flash-Speicherbauelement mit einer neuen Redundanzansteuerschaltung
DE112015006285T5 (de) Mehrchip-doppelschreiben
DE102013108456B4 (de) Nichtflüchtige Speichervorrichtung und Programmierverfahren
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
DE102015113414B4 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE102020115935A1 (de) Nichtflüchtiger speicher mit dem überspringen der programmprürung
DE102017113967A1 (de) Adaptiver betrieb von 3-d-speicher
DE112019005811T5 (de) Cam-speicherschemata und cam-lesevorgänge zur erkennung von übereinstimmenden schlüsseln mit bitfehlern
DE112020000174T5 (de) Adaptive vpass für 3d-flash-speicher mit paarkettenstruktur
DE102018123961A1 (de) Gruppen-leseaktualisierung
DE102020105991A1 (de) SUBBLOCK-GRÖßENREDUKTION FÜR NICHTFLÜCHTIGE 3D-SPEICHER
DE102020107504A1 (de) Nichtflüchtiges speicher-array, das zur leistungsverbesserung von beiden seiten angesteuert wird
DE102019133156A1 (de) Ldpc-code-längeneinstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division