KR101498472B1 - 메모리 디바이스를 동작시키는 시스템 및 방법 - Google Patents

메모리 디바이스를 동작시키는 시스템 및 방법 Download PDF

Info

Publication number
KR101498472B1
KR101498472B1 KR1020127015172A KR20127015172A KR101498472B1 KR 101498472 B1 KR101498472 B1 KR 101498472B1 KR 1020127015172 A KR1020127015172 A KR 1020127015172A KR 20127015172 A KR20127015172 A KR 20127015172A KR 101498472 B1 KR101498472 B1 KR 101498472B1
Authority
KR
South Korea
Prior art keywords
signal
word line
circuit
sense amplifier
loop circuit
Prior art date
Application number
KR1020127015172A
Other languages
English (en)
Other versions
KR20120091360A (ko
Inventor
성 일 조
세 승 윤
나빈 건두보구라
모하메드 에이치. 아브라흐마
동규 박
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43558335&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101498472(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120091360A publication Critical patent/KR20120091360A/ko
Application granted granted Critical
Publication of KR101498472B1 publication Critical patent/KR101498472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

메모리 디바이스를 동작시키는 시스템 및 방법이 기재된다. 특정한 실시형태에서, 제 1 비트 라인 및 제 2 비트 라인에 커플링된 비트 셀을 포함하는 장치가 기재된다. 장치는, 제 1 비트 라인 및 제 2 비트 라인에 커플링된 감지 증폭기를 또한 포함한다. 장치는 제 1 신호를 수신하는 것에 응답하여 감지 증폭기에 감지 증폭기 인에이블 신호를 제공하도록 구성된 루프 회로를 포함한다. 장치는 제 2 신호를 수신하는 것에 응답하여 워드라인 드라이버에 워드라인 인에이블 신호를 제공하도록 구성된 워드라인 인에이블 회로를 또한 포함한다. 루프 회로는, 워드라인 인에이블 회로가 제 2 신호를 수신하기 전에 제 1 신호를 수신한다.

Description

메모리 디바이스를 동작시키는 시스템 및 방법{SYSTEM AND METHOD OF OPERATING A MEMORY DEVICE}
본 발명은 일반적으로 메모리 디바이스를 동작시키는 것에 관련된다.
기술에서의 진보들은 더 작고 더 강력한 컴퓨팅 디바이스들을 초래했다. 예를 들어, 작고 경량이며 사용자들에 의해 용이하게 소지되는 휴대용 무선 전화기들, 개인 휴대 정보 단말(PDA)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인용 컴퓨팅 디바이스들이 현재 존재한다. 더 상세하게, 셀룰러 전화기들 및 인터넷 프로토콜(IP) 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 추가적으로, 많은 그러한 무선 전화기들은 그 내부에 포함되는 다른 타입들의 디바이스들을 포함한다. 예를 들어, 무선 전화기는 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 또한 포함할 수 있다. 또한, 그러한 무선 전화기들은, 인터넷에 액세스하는데 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 그로서, 이들 무선 전화기들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
휴대용 개인용 컴퓨팅의 전력 소비를 감소시키는 것은, 배터리 재충전 또는 교체 사이의 증가된 동작 시간을 가능하게 한다. 통상적으로, 전자 엘리먼트들의 공급 전압을 감소시키는 것은 더 낮은 전력 소비를 초래한다. 그러나, 몇몇 전자 엘리먼트들은 감소된 공급 전압을 이용하여 더 느린 속도로 동작할 수도 있다.
그러한 더 느린 속도는 전자 디바이스 내의 특정한 회로들의 동작에 영향을 줄 수도 있다. 예를 들어, 정적 랜덤 액세스 메모리(SRAM) 디바이스들과 같은 몇몇 메모리 디바이스들은, 비트 셀에 커플링된 비트 라인들의 쌍을 미리충전하고 비트 셀에 저장된 데이터 값에 기초하여 미리충전된 비트 라인들 중 하나를 방전함으로써 그 비트 셀에 저장된 데이터 값을 판독할 수도 있다. 비트 라인들에 커플링된 감지(sense) 증폭기는 비트 라인들에서의 전압들을 비교하고 비트 셀에서 데이터 값을 표시하는 출력을 생성할 수도 있다. 감지 증폭기는, 신뢰가능한 결과에 대해서는 충분한 차동 전압 전개를 대기하지만 전력 효율도에 대해서는 불필요한 지연을 감소시키는 경쟁 요건들의 관점에서 제어될 수도 있다. 전력 소비를 감소시키기 위해 메모리 제어 엘리먼트들에 대한 공급 전압을 낮춤으로써 달성될 수도 있는 전력 절약들은, 낮춰진 공급 전압이 감지 증폭기의 지연된 동작을 초래할 경우 비트 라인들에서 증가된 전압 차이에 의해 적어도 부분적으로 오프셋될 수도 있다.
로직 공급 전압들의 범위에서 동작할 수 있는 메모리 시스템이 기재된다. 감지 증폭기 인에이블 신호는 루프 회로에서의 제 1 신호에 기초하여 그 루프 회로에서 생성되지만, 워드라인 활성화는 워드라인 인에이블 회로에서 수신된 추후의 신호에 기초한다. 워드라인 인에이블 회로 및 루프 회로의 타이밍을 제어함으로써, 메모리 디바이스는 더 큰 범위의 공급 전압들에서 동작될 수도 있다.
예를 들어, 워드라인 인에이블 회로의 동작을 개시하기 전에 루프 회로의 동작을 개시함으로써, 감소된 로직 공급 전압으로 인한 상당한 지연들은, 워드라인 바이어스와 감지 증폭기 인에이블 신호 사이의 실질적으로 일정한 지연을 유지하기 위해 루프 회로에서 보상될 수도 있다. 결과로서, 메모리 판독 동안의 차동 전압 전개의 양은 로직 공급 전압을 낮춤으로써 실질적으로 영향을 받지 않을 수도 있어서, 증가된 전력 절약들이 가능하게 된다.
특정한 실시형태에서, 제 1 비트 라인 및 제 2 비트 라인에 커플링된 비트 셀을 포함하는 장치가 기재된다. 또한, 장치는 제 1 비트 라인 및 제 2 비트 라인에 커플링된 감지 증폭기를 포함한다. 장치는, 제 1 신호를 수신하는 것에 응답하여 감지 증폭기에 감지 증폭기 인에이블 신호를 제공하도록 구성된 루프 회로를 더 포함한다. 장치는, 제 2 신호를 수신하는 것에 응답하여 워드라인 드라이버 회로에 워드라인 인에이블 신호를 제공하도록 구성된 워드라인 인에이블 회로를 포함한다. 루프 회로는, 워드라인 인에이블 회로가 제 2 신호를 수신하기 전에 제 1 신호를 수신한다.
또 다른 특정한 실시형태에서, 방법은, 워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 수신하는 단계를 포함한다. 방법은, 입력 신호를 수신하는 것에 응답하여, 루프 회로의 동작을 개시하도록 루프 회로에 제 1 신호를 전송하는 단계, 및 워드라인에서 워드라인 신호의 생성을 개시하도록 워드라인 인에이블 회로에 제 2 신호를 전송하는 단계를 포함한다. 제 1 신호는 제 2 신호 이전에 전송된다.
기재된 실시형태들 중 적어도 하나에 의해 제공되는 하나의 특정한 이점은, 워드라인 인에이블 신호가 제 2 신호를 수신하기 전에 루프 회로가 제 1 신호를 수신하기 때문에, 감소된 공급 전압으로 인한 감지 증폭기 인에이블 신호를 생성할 시의 루프 회로의 지연이, 제 2 신호가 워드라인 인에이블 회로에서 수신된 이후 전개될 임계 차동 전압에 대해 요구되는 시간을 그 지연이 초과할 경우라도 수용될 수 있다는 것이다. 결과로서, 루프 회로 및 워드라인 인에이블 회로가 공통 신호에 의해 트리거링되는 시스템들에서보다 더 낮은 전력 동작이 달성될 수도 있다.
본 발명의 다른 양상들, 이점들, 및 특성들은 다음의 섹션들, 즉 도면의 간단한 설명, 상세한 설명, 및 청구항들을 포함하는 전체 명세서의 검토 이후 명백해질 것이다.
도 1은 루프 회로 및 워드라인 인에이블 회로를 갖는 메모리 시스템의 제 1 예시적인 실시형태의 블록도이다.
도 2는 루프 회로 및 워드라인 인에이블 회로를 갖는 메모리 시스템의 제 2 예시적인 실시형태의 다이어그램이다.
도 3은 도 2의 메모리 시스템의 신호들의 특정한 실시형태의 타이밍도이다.
도 4는 도 2의 시스템의 동작의 방법의 특정한 예시적인 실시형태의 흐름도이다.
도 5는 메모리 시스템을 동작시키는 방법의 제 1 특정한 예시적인 실시형태의 흐름도이다.
도 6은 메모리 시스템을 동작시키는 방법의 제 2 특정한 예시적인 실시형태의 흐름도이다.
도 7은 워드라인 인에이블 회로 이전에 인에이블되는 루프 회로를 갖는 메모리 시스템을 포함하는 휴대용 디바이스의 블록도이다.
도 8은 워드라인 인에이블 회로 이전에 인에이블되는 루프 회로를 갖는 메모리 시스템을 포함하는 전자 디바이스들을 제조하기 위한 제조 프로세스의 특정한 예시적인 실시형태의 데이터 흐름도이다.
도 1을 참조하면, 비트 셀로부터 데이터를 리트리브(retrieve)하기 위한 시스템의 제 1 예시적인 실시형태가 도시되어 있고, 일반적으로 100으로 지정된다. 시스템(100)은 워드라인(106), 제 1 비트 라인(108), 및 제 2 비트 라인(110)에 커플링된 대표적인 비트 셀(102)을 포함한다. 감지 증폭기(104)는 제 1 비트 라인(108) 및 제 2 비트 라인(110)에 커플링된다. 워드라인 인에이블 회로(112)는 워드라인(106)에 커플링된 워드라인 드라이버(138)에 커플링된다. 루프 회로(114)는 감지 증폭기(104)에 커플링된다. 루프 회로(114)는 제 1 신호(101)에 응답하고, 워드라인 인에이블 회로(112)는 제 2 신호(103)에 응답한다. 제 1 신호(101)는, 제 2 신호(103)가 워드라인 인에이블 회로(112)에 제공되기 전에 루프 회로(114)에 제공된다. 결과로서, 루프 회로(114)의 동작의 타이밍은 공급 전압 값으로 인한 루프 회로(114) 내의 지연을 수용하도록 조정될 수도 있다.
특정한 실시형태에서, 비트 셀(102)은 로직 하이 또는 로직 로우 데이터 값과 같은 데이터 값을 저장하도록 구성된다. 예를 들어, 비트 셀(102)은 정적 랜덤 액세스 메모리(SRAM)의 비트 셀일 수도 있다. 예시하기 위해, 비트 셀(102)은 6-트랜지스터(6T) 비트 셀일 수도 있다. 비트 셀(102)은, 비트 셀(102)이 제 1 및 제 2 비트 라인들(108 및 110)에 선택적으로 커플링되게 하도록 워드라인(106)에서의 전압에 응답한다. 특정한 실시형태에서, 워드라인(106)에 적용된 전압은 비트 셀(102)이 제 1 비트 라인(108)에 제 1 전압을 적용하게 하고 제 2 비트 라인(110)에 제 2 전압을 적용하게 할 수도 있다. 예를 들어, 제 1 비트 라인(108)에 적용된 전압은 비트 셀(102)에 저장된 데이터 값을 나타낼 수도 있고, 비트 라인(108)에 적용된 값의 로직 "부정(not)" 과 같은 상보적인 데이터 값은 제 2 비트 라인(110)(예를 들어, 비트 라인 바 또는 BLB)에 적용될 수도 있다.
특정한 실시형태에서, 감지 증폭기(104)는 제 1 비트 라인(108)을 통해 제 1 전압을 수신하고 제 2 비트 라인(110)을 통해 제 2 전압을 수신하도록 구성된다. 감지 증폭기(104)는 제 1 비트 라인(108)과 제 2 비트 라인(110) 사이의 전압 차동을 표시하는 출력값(116)을 생성하도록 구성된다. 예를 들어, 제 1 비트 라인(108)이 제 2 비트 라인(110)보다 더 높은 전압을 가질 경우, 출력값(116)은 로직 하이 값일 수도 있고, 제 1 비트 라인(108)이 제 2 비트 라인(110)보다 더 낮은 전압을 가질 경우, 출력값(116)은 로직 로우 값일 수도 있다. 감지 증폭기(104)는 루프 회로(114)로부터 수신되는 감지 증폭기 인에이블(SAEN) 신호(105)에 응답할 수도 있다. 감지 증폭기(104)는 임계 차동 감도를 가질 수도 있으므로, 임계 차동 감도를 초과하는 제 1 비트 라인(108)과 제 2 비트 라인(110) 사이의 전압 차이는 신뢰가능하게 판독될 수도 있지만, 임계 차동 감도를 초과하지 않는 전압 차동은 신뢰가능하게 판독되지 않을 수도 있다.
특정한 실시형태에서, 워드라인 인에이블 회로(112)는 제 2 신호(103)에 응답한다. 워드라인 인에이블 회로(112)는, 워드라인 신호를 통한 비트 셀(102)로의 액세스를 가능하게 하기 위해 워드라인 드라이버(138)에 워드라인 인에이블(WLEN) 신호(113)를 제공하도록 구성된다. 예를 들어, 워드라인 드라이버(138)는, 워드라인 인에이블 회로(112)로부터의 워드라인 인에이블 신호(113)에 응답하여 워드라인(106)에 적용된 전압과 같은 워드라인 신호를 워드라인(106)에 제공할 수도 있다.
특정한 실시형태에서, 루프 회로(114)는 제 1 신호(101)에 응답하고, 감지 증폭기 인에이블(SAEN) 신호(105)를 감지 증폭기(104)에 제공하도록 구성된다. 루프 회로(114)는, 감지 증폭기 인에이블 신호(105)를 개시할 타이밍을 결정하기 위해 비트 라인의 방전을 표시하는 하나 또는 그 초과의 신호들(미도시)에 추가로 응답할 수도 있다. 예를 들어, 제 1 및 제 2 비트 라인들(108, 110)이 전압 레벨로 미리충전될 경우 그리고 워드라인(106)이 비트 셀(102)을 비트 라인들(108, 110)에 커플링시키도록 전압으로 바이어싱된 이후, 비트 라인들(108 및 110)에서 임계 차동 감도를 초과하는 차동 신호가 달성되기 전에 일 양의 시간이 경과할 수도 있다. 결과로서, 비트 라인들(108 및 110)에서의 전개된 전압 차동이 신뢰가능한 데이터 판독에 충분한 이후 감지 증폭기 인에이블 신호(105)가 감지 증폭기(104)에 제공되도록 지연이 루프 회로(114)에 도입된다.
도 1의 타이밍도의 다양한 예시적인 신호 트레이스(trace)들로 도시된 바와 같이, 제 1 신호(101)는 제 2 신호(103)의 활성화 이전에 활성화된다. 루프 회로(114)는, 워드라인 인에이블 회로(112)가 제 2 신호(103)를 수신하기 전에 제 1 신호(101)를 수신한다. 본 발명 전반에 걸쳐 로우 로직 레벨로부터 하이 로직 레벨로의 천이로서 활성화가 도시되었지만, 활성화 신호들이 하이 로직 레벨로부터 로우 로직 레벨로의 천이, 하나 또는 그 초과의 펄스들, 또는 다른 활성화 신호들을 포함할 수도 있음을 이해할 것이다. 부가적으로, 몇몇 신호 천이들이 예시의 명확화를 위해 순시적인(instantaneous) 것으로서 도시되어 있지만, 임의의 또는 모든 천이들이 천이 주기에 걸쳐 발생할 수도 있고 순시적이지 않을 수도 있다.
제 2 신호(103)가 활성화되는 것에 응답하여, 워드라인 인에이블 신호(113)가 워드라인 드라이버(138)에 제공된다. 응답하여, 워드라인(106)의 전압은 로우 로직 레벨로부터 하이 로직 레벨로 천이하는 것으로서 도시되어 있다. 예시하기 위해, 워드라인(106)은 비트 셀(102)의 노드들을 비트 라인들(108 및 110)에 커플링시키기 위해 n-형 전계 효과 트랜지스터(NFET)들과 같은 n-형 트랜지스터들의 게이트들에 제공될 수도 있다. 워드라인(106) 전압이 로직 하이값으로 천이하는 것에 응답하여, 미리충전된 제 1 비트 라인(108)과 미리충전된 제 2 비트 라인(110) 사이의 차동 전압이 전개하기 시작하며, 이는 임계 차동 감도(120)에 도달할 때까지 시간에 따라 증가한다. 임계 차동 감도(120)에 도달한 직후, 감지 증폭기 인에이블 신호(105)는 로우 로직 레벨로부터 하이 로직 레벨로 천이하며, 감지 증폭기 인에이블 신호(105)의 천이에 응답하여, 감지 증폭기(104)는 비트 라인들(108 및 110) 사이의 차동 전압을 나타내는 값을 갖는 감지 증폭기 출력(116)을 생성한다.
시스템(100)은 다양한 공급 전압들을 갖는 전자 디바이스들에서 사용될 수도 있다. 그러나, 공급 전압이 감소함에 따라, 루프 회로(114) 내의 로직 트랜지스터들과 연관된 지연이 증가할 수도 있다. 예를 들어, 공급 전압이 루프 회로(114) 내의 트랜지스터의 임계 전압에 접근함에 따라, 트랜지스터를 통한 전류는 감소할 수도 있으며, 이는 루프 회로(114) 내의 회로의 동작을 느리게 한다. 따라서, 감지 증폭기 인에이블 신호(105)는, 다양한 저전력 애플리케이션들에서와 같이 공급 전압이 감소함에 따라 제 1 신호(101)에 응답하는 증가된 지연을 경험할 수도 있다. 결과로서, 감지 증폭기 인에이블 신호(105)가 임계 차동 감도(120)를 초과하여 지연되면, 비트 라인들(108 및 110) 사이의 증가한 전압 차동으로 인한 전력 소비가 증가한다. 따라서, 제 2 신호(103) 이전에 제 1 신호(101)를 제공함으로써, 감지 증폭기(105)는 더 낮은 동작 전압에 대해 조정할 부가적인 시간을 갖는다. 결과로서, 시스템(100)의 전력 소비는 동작 전압들의 범위에 걸쳐 감소되고 실질적으로 개선될 수도 있다.
도 2를 참조하면, 비트 셀로부터 데이터를 판독할 시스템의 제 2 예시적인 실시형태가 도시되고 일반적으로 200으로 지정된다. 시스템(200)은 감지 증폭기(204)에 커플링된 대표적인 비트 셀(202)을 갖는 메모리 디바이스(220)를 포함한다. 비트 셀(202)은 워드라인(206), 제 1 비트 라인(208), 및 제 2 비트 라인(210)에 커플링된다. 워드라인 인에이블 회로(212)는 워드라인 드라이버(238)에 커플링된다. 워드라인 드라이버(238)는 워드라인 신호를 표현하는 전압을 워드라인(206)에 제공하도록 커플링된다. 루프 회로(214)는 감지 증폭기(204) 및 워드라인 인에이블 회로(212)에 출력을 제공하도록 커플링된다. 타이밍 회로(232)는 입력 신호(231)를 수신하고, 제 1 신호(201)를 루프 회로(214)에 제공하고 제 2 신호(203)를 워드라인 인에이블 회로(212)에 제공하도록 커플링된다. 특정한 실시형태에서, 도 2의 시스템(200)은 도 1의 시스템(100)에 대응한다.
특정한 실시형태에서, 타이밍 회로(232)는 입력 신호(231)를 수신하기 위한 입력(250)을 포함한다. 예를 들어, 입력 신호(231)는 클록 신호일 수도 있다. 직렬로 커플링된 인버터들과 같은 게이트들의 제 1 세트(234)는, 제 1 출력(252)에서 제 1 신호(201)를 생성하기 위해 지연을 입력 신호(231)에 적용하도록 적응된다. 제 1 신호(201)는 루프 회로(214)의 동작을 개시한다. 게이트들의 제 2 세트(236)는 제 2 출력(254)에서 제 2 신호(203)를 생성한다. 타이밍 회로(232)가 게이트들의 제 1 세트(234) 및 게이트들의 제 2 세트(236)를 갖는 것으로 도시되지만, 다른 실시형태들에서, 타이밍 회로(232)는 더 많은 게이트들, 더 적은 게이트들, 또는 다른 회로 엘리먼트들을 포함할 수도 있어서, 타이밍 회로(232)가 입력 신호(231)에 응답하고, 제 1 신호(201)를 제공하기 위한 제 1 출력(252) 및 제 2 신호(203)를 제공하기 위한 제 2 출력(254)을 포함하며, 여기서, 제 1 신호(201)는 제 2 신호(203) 이전에 발생한다.
특정한 실시형태에서, 워드라인 인에이블 회로(213)는 제 2 신호(238)를 수신하는 것에 응답하여 워드라인 인에이블(WLEN) 신호(213)를 워드라인 드라이버(238)에 제공하도록 구성된다. 워드라인 인에이블 회로(212)는 워드라인 인에이블 신호(213)를 생성하도록 제 2 신호(203)에 응답한다. 워드라인 인에이블 회로(212)는 워드라인 인에이블 신호(213)를 디스에이블시키기 위해 루프 회로(214)의 출력으로부터의 디스에이블 신호(245)에 또한 응답할 수도 있다. 워드라인 인에이블 신호(213)는 워드라인 드라이버(238)에 제공된다.
특정한 실시형태에서, 워드라인 드라이버(238)는 워드라인 인에이블 회로(212)로부터 전송된 워드라인 인에이블 신호(213)에 응답한다. 워드라인 드라이버(238)는 워드라인 인에이블 신호(213)에 응답하여 워드라인(206)에 바이어스를 적용하도록 적응될 수도 있다. 대표적인 워드라인 드라이버(238) 및 비트 셀(202)을 포함하는 메모리 디바이스(220)는 메모리 전압 도메인(264)에 존재할 수도 있지만, 시스템(200)의 다른 컴포넌트들은 로직 전압 도메인(260)에 존재할 수도 있다. 메모리 전압 도메인(264)은 로직 전압 도메인(260)의 공급 전압(262)(Vdd_L)보다 더 높은 공급 전압(266)(Vdd_H)을 가질 수도 있다. 레벨 시프터(미도시)는, 로직 전압 도메인(260)으로부터 메모리 전압 도메인(264)으로의 워드라인 인에이블 신호(213)의 전압을 조정하도록 워드라인 인에이블 회로(212)와 워드라인 드라이버(238) 사이에 커플링될 수도 있다.
특정한 실시형태에서, 메모리 디바이스(220)는 대표적인 비트 셀(202), 워드라인(206), 비트 라인들(208 및 210), 및 감지 증폭기(204)를 포함한다. 예를 들어, 메모리 디바이스(220)는 SRAM 디바이스일 수도 있고, 비트 셀(202)은 6T 비트 셀일 수도 있다. 메모리 디바이스(220)는, 다수의 더미 셀들(240)을 통해 더미 비트 라인(243)에 커플링된 더미 워드라인(242)을 또한 포함할 수도 있다. 더미 워드라인(242), 더미 비트 라인(243), 및 더미 셀들(240)은 비트 라인들(208 및 210) 중 하나 또는 그 초과 및 워드라인(206) 상에서 발생할 수도 있는 커패시턴스 및 로드의 양을 시뮬레이팅(simulate)할 수도 있다. 더미 비트 라인(243)은, 루프 회로(214)가 비트 라인들(208 및 210)의 방전에 관련된 타이밍 정보를 획득할 수 있도록 그 루프 회로(214)에 제공될 수도 있다. 예를 들어, 더미 비트 라인(243)은 미리충전될 수도 있으며, 미리충전된 더미 비트 라인(243)의 방전의 시간은, 다양한 프로세스, 전압, 온도, 또는 다른 동작 조건들 하에서 비트 라인들(208 및 210) 중 하나의 방전 시간에 근사할 수도 있다. 따라서, 더미 비트 라인(243)은, 비트 라인들(208, 210)에서의 차동 전압의 전개에 영향을 줄 수도 있는 동작 조건들에 따라 감지 증폭기 인에이블 신호(205)를 타이밍하는데 사용될 수도 있다.
특정한 실시형태에서, 루프 회로(214)는 더미 비트 라인(243)에 커플링되고, 프로그래밍가능 회로 부분(244)을 포함한다. 루프 회로(214)는 또한 로직 회로 부분(246)을 포함한다. 루프 회로(214)는 감지 증폭기 인에이블 신호(205)의 지연을 조정하도록 프로그래밍가능하다. 예를 들어, 루프 회로(214)는 워드라인(206)에서의 워드라인 신호의 활성화와 감지 증폭기 인에이블 신호(205)의 활성화 사이에서 실질적으로 일정한 지연을 유지하도록 프로그래밍가능할 수도 있다. 실질적으로 일정한 지연은 공급 전압 Vdd_L(262)와 같은 로직 도메인 전압(260)의 공급 전압과는 실질적으로 독립적일 수도 있다. 특정한 실시형태에서, 프로그래밍가능 회로 부분(244)은, 더미 비트 라인(243)에 커플링되고 미리충전된 더미 비트 라인(243)의 방전의 조정가능한 레이트를 가능하게 하도록 제어가능한 다수의 방전 디바이스들(248)을 포함한다. 예를 들어, 더미 비트 라인(243)의 방전은 제 1 신호(201)에 의해 인에이블된다. 제어 신호(215)는, 미리충전된 더미 비트 라인(243)의 방전 레이트를 증가 또는 감소시키기 위해, 예를 들어, 스위칭 트랜지스터들의 하나 또는 그 초과의 게이트들을 바이어싱하기 위한 다수의 방전 디바이스들(248)에 대한 하나 또는 그 초과의 신호들을 포함할 수도 있다.
로직 회로 부분(246)은 더미 비트 라인(243)의 방전에 응답하고, 감지 증폭기 인에이블 신호(205)를 생성한다. 로직 도메인 공급 전압 Vdd_L(262)이 감소되는 것만큼 감소된 속도로 동작할 수도 있는 회로를 로직 회로 부분(246)이 포함하기 때문에, 활성화되는 워드라인(206)과 인에이블되는 감지 증폭기(204) 사이의 지연이 로직 전압 도메인(260)의 공급 전압(262)과는 독립적으로 실질적으로 일정하게 유지되기 위해, 프로그래밍가능 회로 부분(244)은 로직 회로 부분(246)의 지연을 보상하도록 제어될 수도 있다.
시스템(200)의 신호들의 특정한 실시형태의 타이밍도를 도시하는 시스템(200)의 동작이 도 3에 관해 설명된다. 로우로부터 하이로 천이하는 바와 같이 도시된 입력 신호(231)가 시간 t1에서 생성된다. 입력 신호(231)에 응답하여, 제 1 신호(201)가 시간 t2에서 생성된다. 부가적으로, 제 2 신호(203)는 시간 t2 이후 생성된다.
제 1 신호(201)에 응답하여, 감지 증폭기 인에이블 신호(205)가 생성된다. 감지 증폭기 인에이블 신호(205)는 감지 증폭기 출력(216)의 동작을 트리거링한다. 제 1 신호(201)의 천이로부터 감지 증폭기 인에이블 신호(205)의 천이까지의 감지 증폭기 인에이블 신호의 지연(302)은, 프로그래밍가능 부분(244)에 기여가능한 프로그래밍가능 지연(304) 및 로직 회로 부분(246)에 기여가능한 공급 전압-의존 지연(306)을 포함한다. 예를 들어, 제 1 공급 전압 Vdd_L1(308)에서, 공급 전압-의존 지연(306)은 비교적 짧지만, 프로그래밍가능 지연(304)은 비교적 길다. Vdd_L2(310) 및 Vdd_L3(312)와 같은 공급 전압이 감소됨에 따라, 공급 전압-의존 지연(305)이 증가하며, 감지 증폭기 인에이블 신호(205)의 실질적으로 일정한 지연(302)을 유지하기 위해 프로그래밍가능 지연(304)이 감소한다.
제 2 신호(203)에 응답하여, 워드라인 인에이블 회로(212)는 워드라인 인에이블 신호(213)를 생성한다. 워드라인 인에이블 신호(213)에 응답하여, 시간 t3에서 워드라인 드라이버(238)는 워드라인(206)에서의 로직 로우 전압을 로직 하이 전압으로 천이한다. 워드라인(206)의 천이에 응답하여, 미리충전된 비트 라인들(208 및 210)은 시간 t4 직후까지 시간 t3로부터 증가하는 전압 차동(314)을 전개하도록 시작한다. 전압 차동(314)이 감지 증폭기(204)의 임계 차동 감도와 같은 임계치(320)를 초과할 경우, 감지 증폭기 인에이블 신호(205)는 시간 t4에서 천이한다. 감지 증폭기 인에이블 신호(205)가 시간 t4에서 천이한 이후, 감지 증폭기 출력(210)은 대표적인 비트 셀(202)에 저장된 데이터 값을 표시하는 감지 증폭기 출력 신호(216)를 생성한다.
루프 회로(214)의 프로그래밍가능 부분(244)을 제어함으로써, 감지 증폭기 인에이블 신호(205)의 지연(302)은 실질적으로 일정할 수도 있다. 결과로서, 워드라인(206)이 천이하는 것과 감지 증폭기(204)가 차동 값을 판독하는 것 사이의 실질적으로 일정한 지연(322)이 유지될 수도 있다. 실질적으로 일정한 지연(322)은, 감지 증폭기(204)가 비트 셀(202)의 데이터 값을 표시하는 출력(216)을 생성하기 전에, 임계 차동 감도(320)를 초과하도록 프로그래밍될 수도 있다. 실질적으로 부가적인 전력 소비가 전개되는 전압 차동(314)으로 인해 발생하기 전에 감지 증폭기(204)가 동작하도록, 실질적으로 일정한 지연(322)이 부가적으로 프로그래밍될 수 있다.
루프 회로(214)가 제 2 신호(203) 이전에 발생하는 제 1 신호(201)에 응답하기 때문에, 실질적으로 일정한 지연(322)은, 루프 회로(214) 및 워드라인 인에이블 회로(212)가 공통 신호에 직접 응답했던 경우보다 더 큰 범위의 공급 전압 Vdd_L(262)에 걸쳐 유지될 수도 있다. 예를 들어, 루프 회로(214)가 제 2 신호(203)에 응답했다면, 감지 증폭기 인에이블 신호(205)의 지연(302)은, 불필요한 전력 소비를 방지하기 위해 임계치(320)를 충족하는 제 2 신호(203)와 전압 차동(314) 사이의 지연을 초과하지 않아야 한다. 제 1 도시된 공급 전압 Vdd_L1(308)에서, 프로그래밍가능 지연(304)은, 감지 증폭기 인에이블 신호(205)가 시간 t4에서 발생하기 위해 지연(302)을 단축시키도록 조정될 수도 있다. 그러나, 로직 전압 도메인(260)의 공급 전압(262)이 감소됨에 따라 공급 전압-의존 지연(306)이 증가한다. 최소의 도시된 공급 전압 Vdd_L3(312)에서, 전압-의존 지연(306)에서의 증가는, 시간 t4에서 감지 증폭기 인에이블 신호(205)를 유지하기 위해 프로그래밍가능 지연(304)에서의 감소에 의해 오프셋되기에는 너무 클 수도 있다. 결과로서, 공급 전압을 감소시키는 것과 함께, 감지 증폭기 인에이블 신호(205)는 전압 차동(314)의 더 큰 전개로 인한 전력 소비에서의 대응하는 증가를 이용하여 시간 t4 이후 화이어(fire)하도록 시작할 것이다. 대신, 제 2 신호(203) 이전에 제 1 신호(210)에 기초하여 루프 회로의 동작을 개시함으로써, 루프 회로(214)는 (t2로부터 t4까지의) 증가된 타이밍 윈도우를 갖고, 감소된 공급 전압 Vdd_L3(312)에서 실질적으로 일정한 지연(322)을 유지할 수 있다.
예시하기 위해, 로직 전압 도메인(260)의 공급 전압 Vdd_L3(312)를 사용하는 시스템(200)의 동작은, 루프 회로(214)의 로직 회로 부분(246)의 지연(306)이 실질적으로 일정한 지연(322)을 초과하게 한다. 따라서, 루프 회로(214)가 제 2 신호(203)에 응답했다면, 실질적으로 일정한 지연(322)은 공급 전압 Vdd_L3(312)에서 유지될 수 없다. 그러나, 도 3에 도시된 바와 같이, 워드라인 인에이블 회로(212)가 제 2 신호(203)를 수신하기 전에 제 1 신호(201)를 수신하는 루프 회로(214)는, 루프 회로(214)의 프로그래밍가능 회로 부분(244)이 실질적으로 일정한 지연(322)을 유지하기 위해 로직 회로 부분(246)의 지연(306)을 보상할 수 있게 한다. 제 2 신호(203)와 비교하여 제 1 신호(201)를 전진시키는 것은, 로직 회로 부분(246)으로 인한 지연(306)을 보상하도록 프로그래밍가능 회로 부분(244)에 이용가능한 타이밍 마진을 증가시키고, 더 낮은 공급 전압(262)이 실질적으로 일정한 지연(322)을 유지하면서 시스템(200)에 의해 사용될 수 있게 한다.
도 4를 참조하면, 도 2의 시스템을 동작시키는 방법의 특정한 실시형태가 도시된다. 입력 신호(231)가 (402)에서 수신된다. (404)에서, 제 1 신호(201)가 제 1 지연 이후 생성되고, 루프 회로(214)에 전송된다. 제 1 지연은 타이밍 회로(232)의 게이트들의 제 1 세트(234)를 통한 전파 시간에 대응한다.
(406)에서, 감지 증폭기 인에이블 신호(205)가 루프 회로에서 생성된다. 감지 증폭기 인에이블 신호(205)는 미리충전된 더미 비트 라인(243)이 다수의 방전 디바이스들(248) 중 하나 또는 그 초과를 통해 방전된 이후 생성될 수도 있으며, 이는 프로그래밍가능 지연(408)에 대응한다. 더미 비트 라인(243)이 방전되는 것에 응답하여, 감지 증폭기 인에이블 신호(205)는 전압 의존 지연(410) 이후 루프 회로(214)의 로직 회로 부분(246)에 의해 생성된다.
(412)에서, 감지 증폭기(204)는 감지 증폭기 인에이블 신호(205)를 수신하고, 제 1 비트 라인(208) 및 제 2 비트 라인(210)에서의 비트 라인-비트 라인 바(BL/BLB) 전압 차동에 기초하여 감지 증폭기 출력 신호(216)를 생성한다.
(404)에서 제 1 신호(201)를 생성한 이후, (414)에서, 제 2 지연 이후 제 2 신호(203)가 생성된다. 제 2 지연은 타이밍 회로(232)의 게이트들의 제 2 세트(236)를 통한 전파 시간에 대응할 수도 있다. 제 2 신호(203)는 워드 라인 인에이블 회로(212)에 제공된다.
(416)에서, 워드라인 인에이블 회로(212)는 워드라인 드라이버(238)에 전송되는 워드라인 인에이블 신호(213)를 생성한다. 워드라인 드라이버(238)는 워드라인(206) 상에서 워드라인 신호를 생성한다. 예를 들어, (418)에서, 워드라인 드라이버(238)는 비트 셀(202)에서의 액세스 트랜지스터들을 턴 온하기 위해 워드라인(206)에 바이어스를 적용할 수도 있다.
(420)에서, 워드라인 신호는 비트 셀(202)이 제 1 비트 라인(208) 또는 제 2 비트 라인(210)(예를 들어, BL 또는 BLB) 중 어느 하나를 방전하기를 시작하게 하고, BL/BLB 전압 차동의 전개를 개시한다. BL/BLB 전압 차동은 (422)에서 워드라인 바이어스가 턴 오프될 때까지 계속 전개한다. 예를 들어, 더미 비트 라인(243)이 방전하는 것에 응답하여, 디스에이블 신호(245)는 워드라인 인에이블 회로(212)에 제공될 수도 있다. 워드라인 인에이블 회로(212)는 워드라인 인에이블 신호(213)를 턴 오프함으로써 디스에이블 신호에 응답할 수도 있으며, 이는 워드라인 드라이버(238)가 로직 로우 레벨로 워드라인(206)을 바이어싱하게 한다.
도 4의 방법은 전자 디바이스에 통합된 프로세서에서 수행될 수도 있다. 예를 들어, 도 7에 관해 설명될 바와 같이, 제 1 신호(201)를 전송하는 것은 컴퓨터 또는 다른 전자 디바이스에 의해 개시될 수도 있다. 대안적으로 또는 부가적으로, 당업자는, 도 4의 방법(400)이 필드 프로그래밍가능 게이트 어레이(FPGA), 주문형 집적 회로(ASIC), 중앙 프로세싱 유닛(CPU), 디지털 신호 프로세서(DSP), 제어기, 또 다른 하드웨어 디바이스, 또는 이들의 임의의 조합에 의해 구현되거나 개시될 수도 있음을 인식할 것이다.
도 5를 참조하면, 메모리 시스템을 동작시키는 방법의 제 1 실시형태가 도시되어 있다. 예시적인 실시형태에서, 방법은 도 1 또는 도 2의 시스템에서 수행될 수도 있다. 방법은, (502)에서, 워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 수신하는 단계를 포함한다. 예를 들어, 도 2의 입력 신호(231)는, 비트 라인들(208 및 210)을 통해 감지 증폭기(204)에 커플링된 비트 셀(202)을 또한 포함하는 메모리 시스템(200)의 타이밍 회로(232)에서 수신된다.
방법은 입력 신호를 수신하는 것에 응답하여, (504)에서, 루프 회로의 동작을 개시하도록 루프 회로에 제 1 신호를 전송하는 단계, 및 (506)에서, 워드라인에서의 워드라인 신호의 생성을 개시하기 위해 워드라인 인에이블 회로에 제 2 신호를 전송하는 단계를 포함한다. 제 1 신호는 제 2 신호 이전에 전송된다. 예를 들어, 도 2의 제 1 신호(201)는, 제 2 신호(203)가 워드라인 인에이블 회로(212)에 제공되기 전에 루프 회로(214)에 제공된다.
제 2 신호 이전에 제 1 신호를 전송함으로써, 루프 회로는 워드라인 신호와 감지 증폭기 인에이블 신호 사이에서 실질적으로 일정한 지연을 달성하도록 조정될 수도 있다. 실질적으로 일정한 지연은 로직 도메인 전압과는 실질적으로 독립적일 수도 있다. 따라서, 전력 소비는, 메모리가 판독할 동안 동적 전력 소비를 실질적으로 증가시키지 않으면서, 감소된 로직 도메인 전압의 동작에 의해 감소될 수도 있다.
도 5의 방법은 전자 디바이스에 통합된 프로세서에서 수행될 수도 있다. 예를 들어, 도 7에 관해 설명될 바와 같이, 제 1 신호(201)는 컴퓨터 또는 다른 전자 디바이스에 의해 생성될 수도 있다. 대안적으로 또는 부가적으로, 당업자는, 도 5의 방법(500)이 필드 프로그래밍가능 게이트 어레이(FPGA), 주문형 집적 회로(ASIC), 중앙 프로세싱 유닛(CPU), 디지털 신호 프로세서(DSP), 제어기, 또 다른 하드웨어 디바이스, 또는 이들의 임의의 조합에 의해 구현되거나 개시될 수도 있음을 인식할 것이다.
도 6을 참조하면, 메모리 시스템을 동작시키는 방법의 제 2 실시형태가 도시되어 있다. 예시적인 실시형태에서, 방법은 도 1 또는 도 2의 시스템에서 수행될 수도 있다.
방법은, (602)에서, 워드라인 신호와 감지 증폭기 인에이블 신호 사이에서 실질적으로 일정한 지연을 유지하기 위해 로직 도메인의 공급 전압에 기초하여 루프 회로를 프로그래밍하는 단계를 포함할 수도 있다. 실질적으로 일정한 지연은 로직 도메인 전압과 실질적으로 독립적이다. 예를 들어, 도 2의 루프 회로(214)는, 도 3의 실질적으로 일정한 지연(322)을 유지하기 위해 공급 전압 Vdd_L(262)에 기초하여 프로그래밍될 수도 있다.
특정한 실시형태에서, (604)에서, 미리충전된 더미 비트 라인의 방전의 레이트를 제어하기 위해 제어 신호가 프로그래밍가능 회로 부분의 다수의 방전 디바이스들에 제공된다. 예를 들어, 제어 신호는, 미리충전된 더미 비트 라인(243)의 방전의 레이트를 제어하기 위해 다수의 방전 디바이스들(248)에 제공된 도 2의 제어 신호(215)일 수도 있다.
(606)에서, 입력 신호는, 워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 수신된다. 예를 들어, 도 2의 입력 신호(231)는, 비트 라인들(208 및 210)을 통해 감지 증폭기(204)에 커플링된 비트 셀(202)을 또한 포함하는 메모리 시스템(200)의 타이밍 회로(232)에서 수신된다.
방법은, 입력 신호를 수신하는 것에 응답하여 (608)에서, 제 1 지연을 입력 신호에 부가함으로써 제 1 신호를 생성하는 단계 및 제 2 지연을 제 1 신호에 부가함으로써 제 2 신호를 생성하는 단계를 또한 포함한다. 예를 들어, 제 1 신호는 도 2의 제 1 신호(201)일 수도 있으며, 제 2 신호는 도 2의 제 2 신호(203)일 수도 있다. 제 1 신호는 도 2의 게이트들의 제 1 세트(234)와 같은 지연 엘리먼트들의 제 1 세트에 의해 생성될 수도 있고, 제 2 신호는, 예를 들어, 도 2의 게이트들의 제 1 및 제 2 세트(234 및 236)를 직렬로 커플링시킴으로써 지연 엘리먼트들의 제 2 세트에 의해 생성될 수도 있다.
제 1 신호는 (610)에서 루프 회로의 동작을 개시하기 위해 루프 회로에 전송되고, 제 2 신호는 (612)에서 워드라인 신호의 생성을 개시하기 위해 워드라인 인에이블 회로에 전송된다. 제 1 신호는 제 2 신호 이전에 전송된다. 특정한 실시형태에서, 루프 회로의 동작은, 감지 증폭기가 제 1 비트 라인 및 제 2 비트 라인의 전압 차동을 검출할 수 있도록 감지 증폭기 인에이블 신호를 생성한다. 예를 들어, 도 2의 제 1 신호(201)는, 제 2 신호(203)가 워드라인 인에이블 회로(212)에 제공되기 전에 루프 회로(214)에 제공된다.
워드라인 인에이블 회로는 도 2의 제 1 공급 전압 Vdd_L(262)과 같은 제 1 공급 전압을 갖는 로직 전압 도메인에 있을 수도 있고, 비트 셀은 도 2의 제 2 공급 전압 Vdd_H(266)와 같은 제 2 공급 전압을 갖는 메모리 전압 도메인에 있을 수도 있다. 루프 회로는, 프로그래밍가능 회로 부분(244) 및 로직 회로 부분(246)과 같은 프로그래밍가능 회로 부분 및 로직 회로 부분을 포함할 수도 있다. 프로그래밍가능 회로 부분은, 로직 전압 도메인의 공급 전압 레벨로 인한 로직 회로 부분의 지연을 보상하도록 조정가능할 수도 있다.
도 6의 방법은 전자 디바이스에 통합된 프로세서에서 수행될 수도 있다. 예를 들어, 도 7에 관해 설명될 바와 같이, 제 1 신호(201)는 컴퓨터 또는 다른 전자 디바이스에 의해 생성될 수도 있다. 대안적으로 또는 부가적으로, 당업자는, 도 6의 방법(600)이 필드 프로그래밍가능 게이트 어레이(FPGA), 주문형 집적 회로(ASIC), 중앙 프로세싱 유닛(CPU), 디지털 신호 프로세서(DSP), 제어기, 또 다른 하드웨어 디바이스, 또는 이들의 임의의 조합에 의해 구현되거나 개시될 수도 있음을 인식할 것이다.
도 7을 참조하면, 워드라인 인에이블이 개시되기 전에 개시되도록 구성된 루프 회로를 갖는 메모리 디바이스를 포함하는 전자 디바이스의 특정한 예시적인 실시형태의 블록도가 도시되어 있고 일반적으로 (700)으로 지정된다. 디바이스(700)는, 메모리(732)에 커플링되며 워드라인 인에이블이 개시되기 전에 개시되도록 구성된 루프 회로를 갖는 메모리 디바이스(764)를 포함하는 디지털 신호 프로세서(DSP)와 같은 프로세서(710)를 포함한다. 예시적인 예에서, 메모리 디바이스(764)는 도 1 또는 도 2에 도시된 메모리 시스템을 포함하거나, 도 3 내지 도 6 중 하나 또는 그 초과에 따라 동작하거나, 또는 이 둘의 임의의 조합일 수도 있다.
프로세서(710)는 레지스터 파일 또는 다른 삽입된 메모리와 같은 메모리 디바이스(764)를 포함할 수도 있고, 도 2의 타이밍 회로(232)와 같은 제 1 신호 및 제 2 신호를 전송하는 것을 가능하게 하기 위한 회로를 포함할 수도 있다. 특정한 실시형태에서, 프로세서(710)는 도 4 내지 도 6의 방법들 중 하나 또는 그 초과를 구현할 수도 있다. 또 다른 실시형태에서, 메모리 디바이스(764)는 프로세서(710) 외부에 있을 수도 있고, 프로세서(710)는, 예를 들어, 메모리 디바이스(764)에서 메모리 판독 동작을 개시하기 위해 입력 신호(201)를 생성함으로써 메모리 디바이스(764)에서 메모리 동작들을 개시하도록 구성될 수도 있다.
예를 들어, 프로세서(710)에 커플링된 메모리(732)는, 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 생성하도록 프로세서(710)에 의해 실행가능한 컴퓨터 실행가능 명령들을 포함한 소프트웨어(734)를 저장하는 컴퓨터 판독가능 유형 매체일 수도 있다. 비트 셀은, 도 2의 메모리 시스템(200)과 같이, 워드라인에 커플링되고, 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된다. 입력 신호를 수신하는 것에 응답하여, 제 1 신호는 루프 회로의 동작을 개시하도록 루프 회로에 전송된다. 입력 신호를 수신하는 것에 응답하여, 제 2 신호는 워드라인에서 워드라인 신호의 생성을 개시하도록 워드라인 인에이블 회로에 전송된다. 도 3의 타이밍도에서 제 1 신호(201) 및 제 2 신호(203)에 의해 도시된 바와 같이, 제 1 신호는 제 2 신호 이전에 전송된다. 루프 회로의 동작은, 감지 증폭기가 제 1 비트 라인 및 제 2 비트 라인의 전압 차동을 검출할 수 있도록 감지 증폭기 인에이블 신호를 생성할 수도 있다.
소프트웨어(734)는 워드라인 신호와 감지 증폭기 인에이블 신호 사이에서 실질적으로 일정한 지연을 유지하기 위해 로직 도메인의 공급 전압에 기초하여 루프 회로를 프로그래밍하도록 실행가능한 명령들을 더 포함할 수도 있다. 예를 들어, 프로세서(710)는, 프로세서(710)의 로직 공급 전압에 기초하여 (도 3에 도시된) 실질적으로 일정한 지연(322)을 유지하기 위해 방전 엘리먼트들(248) 중 하나 또는 그 초과를 선택적으로 동작시키도록 도 2의 제어 신호(214)의 하나 또는 그 초과의 전압을 셋팅할 수도 있다.
도 7은 프로세서(710) 및 디스플레이(728)에 커플링된 디스플레이 제어기(726)를 또한 도시한다. 코더/디코더(코텍)(734)는 프로세서(710)에 또한 커플링될 수 있다. 스피커(736) 및 마이크로폰(738)은 코텍(734)에 커플링될 수 있다.
도 7은, 무선 제어기(740)가 프로세서(710) 및 무선 안테나(742)에 커플링될 수 있다는 것을 또한 표시한다. 특정한 실시형태에서, 프로세서(710), 디스플레이 제어기(726), 메모리(732), 코텍(734), 무선 제어기(740), 및 메모리 디바이스(764)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(722)에 포함된다. 특정한 실시형태에서, 입력 디바이스(730) 및 전력 공급부(744)는 시스템-온-칩 디바이스(722)에 커플링된다. 또한, 특정한 실시형태에서, 도 7에 도시된 바와 같이, 디스플레이(728), 입력 디바이스(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전력 공급부(744)는 시스템-온-칩 디바이스(722) 외부에 있다. 그러나, 디스플레이(728), 입력 디바이스(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전력 공급부(744)는 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스(722)의 컴포넌트에 커플링될 수 있다.
상기 기재된 디바이스들 및 기능들은 컴퓨터 판독가능 매체들 상에 저장된 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계 및 구성될 수도 있다. 몇몇 또는 모든 그러한 파일들은 그러한 파일들에 기초하여 디바이스들을 제조하는 제조 취급자들에 제공될 수도 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함하며, 그 후, 그 웨이퍼는 반도체 다이로 절단되고 반도체 칩으로 패키징된다. 그 후, 칩들은 상술된 디바이스들에서 이용된다. 도 8은 전자 디바이스 제조 프로세스(800)의 특정한 예시적인 실시형태를 도시한다.
물리 디바이스 정보(802)는 연구(research) 컴퓨터(806)에서와 같이 제조 프로세스(800)에서 수신된다. 물리 디바이스 정보(802)는 도 1 및 도 2의 시스템들과 같은 반도체 디바이스의 적어도 하나의 물리적 속성을 표현하는 설계 정보를 포함할 수도 있다. 예를 들어, 연구 컴퓨터(806)에 커플링된 사용자 인터페이스(804)를 통하여 입력되는 물리 디바이스 정보(802)는 물리 파라미터들, 재료 특징들, 및 구조 정보를 포함할 수도 있다. 연구 컴퓨터(806)는 메모리(810)와 같은 컴퓨터 판독가능 매체에 커플링된 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(808)를 포함한다. 메모리(810)는, 프로세서(808)가 파일 포맷에 따르고 라이브러리 파일(812)을 생성하기 위해 물리 디바이스 정보(802)를 변환하게 하도록 실행가능한 컴퓨터 판독가능 명령들을 저장할 수도 있다.
특정한 실시형태에서, 라이브러리 파일(812)은 변환된 설계 정보를 포함하는 적어도 하나의 데이터 파일을 포함한다. 예를 들어, 라이브러리 파일(812)은, 전자 설계 자동화(EDA) 툴(820)과 함께 사용을 위하여 제공되는 도 1 또는 도 2의 시스템을 포함하는 반도체 디바이스들의 라이브러리를 포함할 수도 있다.
라이브러리 파일(812)은 메모리(818)에 커플링된 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(816)를 포함하는 설계 컴퓨터(814)에서 EDA 툴(820)과 함께 사용될 수도 있다. EDA 툴(820)은, 설계 컴퓨터(814)의 사용자가 라이브러리 파일(812)의 도 1 또는 도 2 또는 이들의 임의의 조합의 시스템을 사용하여 회로를 설계할 수 있게 하기 위한 프로세서 실행가능 명령들로서 메모리(818)에 저장될 수도 있다. 예를 들어, 설계 컴퓨터(814)의 사용자는 설계 컴퓨터(814)에 커플링된 사용자 인터페이스(824)를 통해 회로 설계 정보(822)를 입력할 수도 있다. 회로 설계 정보(822)는 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합과 같은 반도체 디바이스의 적어도 하나의 물리 속성을 표현하는 설계 정보를 포함할 수도 있다. 예시하기 위해, 회로 설계 정보는, 회로 설계에서 다른 엘리먼트들에 대한 특정한 회로들 및 관계들의 식별, 포지셔닝 정보, 피처(feature) 사이즈 정보, 상호접속 정보, 또는 반도체 디바이스의 물리 속성을 표현하는 다른 정보를 포함할 수도 있다.
설계 컴퓨터(814)는 파일 포맷에 따르기 위한 회로 설계 정보(822)를 포함하는 설계 정보를 변환하도록 구성될 수도 있다. 예시하기 위해, 파일 포메이션(formation)은, 그래픽 데이터 시스템(GDSII) 파일 포맷과 같은, 평면 지오메트릭 형상들, 텍스트 라벨들, 및 계층적 포맷에서 회로 레이아웃에 관한 다른 정보를 표현하는 데이터베이스 바이너리 파일 포맷을 포함할 수도 있다. 설계 컴퓨터(814)는 다른 회로들 또는 정보에 부가하여 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합을 설명하는 정보를 포함한 GDSII 파일(826)과 같은 변환된 설계 정보를 포함하는 데이터 파일을 생성하도록 구성될 수도 있다. 예시하기 위해, 데이터 파일은, 도 1의 시스템을 포함하고 시스템-온-칩(SOC) 내의 부가적인 전자 회로들 및 컴포넌트들을 또한 포함하는 SOC에 대응하는 정보를 포함할 수도 있다.
GDSII 파일(826)은 GDSII 파일(826) 내의 변환된 정보에 따라 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합을 제조하기 위해 제조 프로세스(828)에서 수신될 수도 있다. 예를 들어, 디바이스 제조 프로세스는, 대표적인 마스크(832)로서 도시되어 있는 포토리소그래피 프로세싱을 위해 사용될 마스크들과 같은 하나 또는 그 초과의 마스크들을 생성하도록 마스크 제조기(830)에 GDSII 파일(826)을 제공하는 단계를 포함할 수도 있다. 마스크(832)는, 테스트될 수도 있고 대표적인 다이(836)와 같은 다이들로 분리될 수도 있는 하나 또는 그 초과의 웨이퍼들(834)을 생성하도록 제조 프로세스 동안 사용될 수도 있다. 다이(836)는 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합을 포함하는 회로를 포함한다.
다이(836)는, 그 다이(836)가 대표적인 패키지(840)로 포함되는 패키징 프로세스(838)에 제공될 수도 있다. 예를 들어, 패키지(840)는 시스템-인-패키지(SiP) 어레이지먼트와 같은 단일 다이(836) 또는 다수의 다이들을 포함할 수도 있다. 패키지(840)는 조인트 전자 디바이스 엔지니어링 협의회(JEDEC) 표준들과 같은 하나 또는 그 초과의 표준들 또는 규격들에 따르도록 구성될 수도 있다.
패키지(840)에 관한 정보는, 예를 들어, 컴퓨터(846)에 저장된 컴포넌트 라이브러리를 통해 다양한 제품 설계자들에 분배될 수도 있다. 컴퓨터(846)는 메모리(850)에 커플링된 하나 또는 그 초과의 프로세싱 코어들과 같은 프로세서(848)를 포함할 수도 있다. 인쇄 회로 보드(PCB) 툴은 사용자 인터페이스(844)를 통해 컴퓨터(846)의 사용자로부터 수신된 PCB 설계 정보(842)를 프로세싱하도록 메모리(850)에 프로세서 실행가능 명령들로서 저장될 수도 있다. PCB 설계 정보(842)는 회로 보드 상의 패키징된 반도체 디바이스의 물리 포지셔닝 정보를 포함할 수도 있으며, 패키징된 반도체 디바이스는 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합을 포함하는 패키지(840)에 대응한다.
컴퓨터(846)는, 회로 보드 상의 패키징된 반도체 디바이스의 물리 포지셔닝 정보 뿐만 아니라 트레이스들 및 비아들과 같은 전기 접속들의 레이아웃을 포함하는 데이터를 갖는 GERBER 파일(852)과 같은 데이터 파일을 생성하기 위해 PCB 설계 정보(842)를 변환하도록 구성될 수도 있으며, 여기서, 패키징된 반도체 디바이스는 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합을 포함하는 패키지(840)에 대응한다. 다른 실시형태들에서, 변환된 PCB 설계 정보에 의해 생성된 데이터 파일은 GERBER 포맷 이외의 포맷을 가질 수도 있다.
GERBER 파일(852)은 보드 어셈블리 프로세스(854)에서 수신될 수도 있고, GERBER 파일(852) 내에 저장된 설계 정보에 따라 제조된 대표적인 PCB(856)와 같은 PCB들을 생성하는데 사용될 수도 있다. 예를 들어, GERBER 파일(852)은 PCB 제조 프로세스의 다양한 단계들을 수행하기 위해 하나 또는 그 초과의 머신들에 업로딩될 수도 있다. PCB(856)에는, 표현된 인쇄 회로 어셈블리(PCA)(858)를 형성하기 위해 패키지(840)를 포함하는 전자 컴포넌트들이 파퓰레이트(populate)될 수도 있다.
PCA(858)는 제품 제조 프로세스(860)에서 수신될 수도 있고, 제 1 대표적인 전자 디바이스(862) 및 제 2 대표적인 전자 디바이스(864)와 같은 하나 또는 그 초과의 전자 디바이스들로 통합될 수도 있다. 일 예시적인 비-제한적 예로서, 제 1 대표적인 전자 디바이스(862), 제 2 대표적인 전자 디바이스(864) 또는 그 양자는 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터의 그룹으로부터 선택될 수도 있다. 또 다른 예시적인 비제한적 예로서, 전자 디바이스들(862 및 864) 중 하나 또는 그 초과는 이동 전화기들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인 휴대 정보 단말들과 같은 휴대용 데이터 유닛들, 글로벌 포지셔닝 시스템(GPS) 인에이블된 디바이스들, 네비게이션 디바이스들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합과 같은 원격 유닛들일 수도 있다. 도 1 내지 도 7 중 하나 또는 그 초과가 본 발명의 교시들에 따라 원격 유닛들을 도시할 수도 있지만, 본 발명은 이들 예시적인 도시된 유닛들로 제한되지는 않는다. 본 발명의 실시형태들은, 메모리 및 온-칩 회로를 포함하는 활성 집적 회로를 포함하는 임의의 디바이스에서 적절히 이용될 수도 있다.
따라서, 도 1 또는 도 2의 시스템 또는 이들의 임의의 조합은 예시적인 프로세스(800)에서 설명된 바와 같이, 제조되고, 프로세싱되며 전자 디바이스에 포함될 수도 있다. 도 1 내지 도 7에 관해 기재된 실시형태들의 하나 또는 그 초과의 양상들은, 예를 들어, 라이브러리 파일(812), GDSII 파일(826), 및 GERBER 파일(852) 내의 다양한 프로세싱 스테이지들에 포함될 수도 있을 뿐만 아니라, 보드 어셈블리 프로세스(854)에서와 같이, 연구 컴퓨터(806)의 메모리(810), 설계 컴퓨터(814)의 메모리(818), 컴퓨터(846)의 메모리(850), 다양한 스테이지들에서 사용된 하나 또는 그 초과의 다른 컴퓨터들 또는 프로세서들(미도시)의 메모리에 저장될 수도 있으며, 또한, 마스크(832), 다이(836), 패키지(840), PCA(858), 프로토타입 회로들 또는 디바이스들(미도시)과 같은 다른 제품들, 또는 이들의 임의의 조합과 같은 하나 또는 그 초과의 다른 물리 실시형태들에 포함될 수도 있다. 물리 디바이스 설계로부터 최종 물건까지의 제조의 다양한 대표적인 스테이지들이 도시되었지만, 다른 실시형태들에서는, 더 적은 스테이지들이 사용될 수도 있거나 부가적인 스테이지들이 포함될 수도 있다. 유사하게, 프로세스(800)는 단일 엔티티에 의해 또는 프로세스(800)의 다양한 스테이지들을 수행하는 하나 또는 그 초과의 엔티티들에 의해 수행될 수도 있다.
당업자는, 여기에 기재된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합들로서 구현될 수도 있음을 추가로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현될지 소프트웨어로서 구현될지는 전체 시스템에 부과된 특정한 애플리케이션 및 설계 제약들에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
여기에 기재된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독-전용 메모리(ROM), 프로그래밍가능 판독-전용 메모리(PROM), 소거가능한 프로그래밍가능 판독-전용 메모리(EPROM), 전기적으로 소거가능한 프로그래밍가능 판독-전용 메모리(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되어, 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있게 한다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 주문형 집적회로(ASIC)에 상주할 수도 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.
기재된 실시형태들의 이전 설명은 당업자가 기재된 실시형태들을 수행 또는 사용할 수 있도록 제공된다. 이들 실시형태들에 대한 다양한 변형들은 당업자들에게는 용이하게 명백할 것이며, 여기에 정의된 원리들은 본 발명의 범위를 벗어나지 않고도 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에 설명된 실시형태들로 제한되도록 의도되지 않으며, 다음의 청구항들에 의해 정의된 바와 같은 원리들 및 신규한 특성들에 가능한 부합하는 최광의 범위를 허여하려는 것이다.

Claims (32)

  1. 장치로서,
    제 1 비트 라인 및 제 2 비트 라인에 커플링된 비트 셀;
    상기 제 1 비트 라인 및 상기 제 2 비트 라인에 커플링된 감지 증폭기;
    타이밍 회로로부터 제 1 신호를 수신하는 것에 응답하여 상기 감지 증폭기에 감지 증폭기 인에이블 신호를 제공하도록 구성된 루프 회로; 및
    상기 타이밍 회로로부터 제 2 신호를 수신하는 것에 응답하여 워드라인 드라이버에 워드라인 인에이블 신호를 제공하도록 구성된 워드라인 인에이블 회로를 포함하며 - 상기 워드라인 드라이버는 워드라인을 통해 상기 비트 셀에 커플링됨 - ,
    상기 워드라인 인에이블 회로가 상기 제 2 신호를 수신하기 전에 상기 루프 회로가 상기 제 1 신호를 수신하는, 장치.
  2. 제 1 항에 있어서,
    상기 타이밍 회로를 더 포함하는 - 상기 타이밍 회로는 상기 제 1 신호 및 상기 제 2 신호를 생성하기 위해 입력 신호에 응답함 - ,
    장치.
  3. 제 2 항에 있어서,
    상기 타이밍 회로는 추가적으로:
    상기 입력 신호를 수신하기 위한 입력;
    상기 제 1 신호를 제공하기 위한 제 1 출력;
    상기 제 2 신호를 제공하기 위한 제 2 출력;
    상기 제 1 출력에서 상기 제 1 신호를 생성하기 위한 제 1 세트의 게이트들 - 상기 루프 회로의 제 1 동작은 상기 제 1 신호에 기초하여 개시됨 - ; 및
    상기 제 2 출력에서 상기 제 2 신호를 생성하기 위한 제 2 세트의 게이트들 - 상기 워드라인 인에이블 회로의 제 2 동작은 상기 제 2 신호에 기초하여 개시됨 -
    를 포함하는, 장치.
  4. 제 1 항에 있어서,
    상기 루프 회로는 상기 감지 증폭기 인에이블 신호의 지연을 조정하도록 프로그래밍가능한, 장치.
  5. 제 4 항에 있어서,
    상기 루프 회로는, 상기 워드라인 드라이버에 의한 워드라인 신호의 활성화와 상기 감지 증폭기 인에이블 신호의 활성화 사이에서 실질적으로 일정한 지연을 유지하도록 프로그래밍가능하며, 그리고
    상기 실질적으로 일정한 지연은 상기 루프 회로와 연관되는 로직 도메인의 공급 전압과는 실질적으로 독립적인, 장치.
  6. 제 5 항에 있어서,
    상기 로직 도메인의 공급 전압은, 상기 루프 회로의 로직 회로 부분의 제 2 지연이 상기 실질적으로 일정한 지연을 초과하게 하며; 그리고,
    상기 루프 회로의 프로그래밍가능 회로 부분은 상기 실질적으로 일정한 지연을 유지하기 위해 상기 루프 회로의 프로그래밍가능 지연을 감소시킴으로써 상기 로직 회로 부분의 제 2 지연을 보상하도록 구성되고, 상기 감지 증폭기 인에이블 신호의 지연은 상기 제 2 지연 및 상기 프로그래밍가능 지연에 기초하는, 장치.
  7. 제 5 항에 있어서,
    상기 워드라인 신호는 상기 비트 셀이 상기 제 1 비트 라인과 상기 제 2 비트 라인 사이의 전압 차동(differential)의 전개를 개시하게 하며,
    상기 감지 증폭기는 임계 차동 감도를 갖고, 상기 실질적으로 일정한 지연은, 상기 감지 증폭기가 상기 비트 셀의 데이터 값을 표시하는 출력을 생성하기 전에 상기 전압 차동이 상기 임계 차동 감도를 초과하게 하는, 장치.
  8. 제 1 항에 있어서,
    상기 루프 회로는 프로그래밍가능 회로 부분 및 로직 회로 부분을 포함하는, 장치.
  9. 제 8 항에 있어서,
    상기 프로그래밍가능 회로 부분은 미리충전된(precharged) 더미 비트 라인의 방전의 조정가능한 레이트를 가능하게 하도록 제어가능한 다수의 방전 디바이스들을 포함하는, 장치.
  10. 제 1 항에 있어서,
    상기 비트 셀 및 상기 감지 증폭기를 포함하는 정적 랜덤 액세스 메모리(SRAM) 디바이스를 더 포함하며,
    상기 비트 셀은 상기 워드라인 드라이버에 응답하는 워드라인에 커플링되는, 장치.
  11. 제 1 항에 있어서,
    상기 비트 셀, 상기 감지 증폭기, 상기 루프 회로, 및 상기 워드라인 인에이블 회로는 적어도 하나의 반도체 다이에서 통합되는, 장치.
  12. 제 1 항에 있어서,
    셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택되는 디바이스를 더 포함하고,
    상기 디바이스에 상기 비트 셀, 상기 감지 증폭기, 상기 워드라인 인에이블 회로, 및 상기 루프 회로가 통합되는, 장치.
  13. 방법으로서,
    워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 수신하는 단계; 및
    상기 메모리 디바이스의 타이밍 회로에서 상기 입력 신호를 수신하는 것에 응답하여,
    루프 회로의 동작을 개시하도록 상기 타이밍 회로로부터 상기 루프 회로에 제 1 신호를 전송하는 단계 - 상기 루프 회로는 상기 감지 증폭기에 커플링됨 - ; 및
    상기 워드라인에서 워드라인 신호의 생성을 개시하도록 상기 타이밍 회로로부터 워드라인 인에이블 회로에 제 2 신호를 전송하는 단계 － 상기 제 1 신호는 상기 제 2 신호 이전에 전송됨 －
    를 포함하는, 방법.
  14. 제 13 항에 있어서,
    상기 루프 회로의 동작은, 상기 감지 증폭기가 상기 제 1 비트 라인 및 상기 제 2 비트 라인의 전압 차동을 검출할 수 있도록 감지 증폭기 인에이블 신호를 생성하는, 방법.
  15. 제 13 항에 있어서,
    상기 워드라인 인에이블 회로는 제 1 공급 전압을 갖는 로직 전압 도메인에 있고, 상기 비트 셀은 제 2 공급 전압을 갖는 메모리 전압 도메인에 있으며, 상기 루프 회로는 프로그래밍가능 회로 부분 및 로직 회로 부분을 포함하고, 그리고 상기 프로그래밍가능 회로 부분은, 상기 루프 회로와 연관되는 상기 로직 전압 도메인의 공급 전압 레벨로 인한 상기 로직 회로 부분의 제 2 지연을 보상하도록 조정가능한, 방법.
  16. 제 15 항에 있어서,
    미리충전된 더미 비트 라인의 방전의 레이트를 제어하도록 상기 프로그래밍가능 회로 부분의 다수의 방전 디바이스들에 제어 신호를 제공하는 단계를 더 포함하는, 방법.
  17. 제 13 항에 있어서,
    상기 워드라인 신호의 활성화와 감지 증폭기 인에이블 신호의 활성화 사이에서 실질적으로 일정한 지연을 유지하기 위해 로직 도메인의 공급 전압에 기초하여 상기 루프 회로를 프로그래밍하는 단계를 더 포함하며,
    상기 실질적으로 일정한 지연은 로직 도메인 전압과는 실질적으로 독립적인, 방법.
  18. 제 17 항에 있어서,
    상기 타이밍 회로는 제 1 지연 만큼 상기 입력 신호를 지연시킴으로써 상기 제 1 신호를 생성하고, 상기 타이밍 회로는 제 2 지연 만큼 상기 제 1 신호를 지연시킴으로써 상기 제 2 신호를 생성하는, 방법.
  19. 제 13 항에 있어서,
    상기 제 1 신호를 전송하는 단계 및 상기 제 2 신호를 전송하는 단계는, 전자 디바이스에 통합된 프로세서에서 수행되는, 방법.
  20. 컴퓨터에 의해 실행가능한 명령들을 저장하는 컴퓨터 판독가능 유형 매체로서,
    상기 컴퓨터에 의해 실행가능한 상기 명령들은 상기 컴퓨터로 하여금:
    워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 생성하게 하고,
    상기 메모리 디바이스의 타이밍 회로에서 상기 입력 신호를 수신하는 것에 응답하여, 제 1 신호는 루프 회로의 동작을 개시하도록 상기 타이밍 회로로부터 상기 루프 회로에 전송되고, 상기 타이밍 회로에서 상기 입력 신호를 수신하는 것에 응답하여, 제 2 신호는 상기 워드라인에서 워드라인 신호의 생성을 개시하도록 상기 타이밍 회로로부터 워드라인 인에이블 회로에 전송되며, 상기 제 1 신호는 상기 제 2 신호 이전에 전송되고, 상기 루프 회로는 상기 감지 증폭기에 커플링되는, 컴퓨터 판독가능 유형 매체.
  21. 제 20 항에 있어서,
    상기 컴퓨터에 의해 실행가능한 상기 명령들은 상기 컴퓨터로 하여금 추가적으로, 상기 워드라인 신호의 활성화와 상기 감지 증폭기 인에이블 신호의 활성화 사이에서 실질적으로 일정한 지연을 유지하도록 공급 전압에 기초하여 상기 루프 회로를 프로그래밍하게 하는, 컴퓨터 판독가능 유형 매체.
  22. 제 20 항에 있어서,
    상기 루프 회로의 동작은, 상기 감지 증폭기가 상기 제 1 비트 라인 및 상기 제 2 비트 라인의 전압 차동을 검출할 수 있도록 감지 증폭기 인에이블 신호를 생성하는, 컴퓨터 판독가능 유형 매체.
  23. 제 20 항에 있어서,
    상기 명령들은, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택되는 디바이스에 통합된 프로세서에 의해 실행가능한, 컴퓨터 판독가능 유형 매체.
  24. 장치로서,
    데이터 값을 저장하기 위한 수단;
    상기 저장하기 위한 수단에 커플링되고, 제 1 비트 라인 및 제 2 비트 라인의 차동 전압에 기초하여 상기 데이터 값을 결정하기 위한 수단;
    타이밍 수단으로부터 제 1 신호를 수신하는 것에 응답하여 상기 결정하기 위한 수단에 인에이블 신호를 제공하기 위한 수단; 및
    상기 타이밍 수단으로부터 제 2 신호를 수신하는 것에 응답하여 워드라인을 드라이브하기 위한 수단으로 워드라인 인에이블 신호를 제공하기 위한 수단을 포함하며 - 상기 워드라인을 드라이브하기 위한 수단은 상기 워드라인을 통해 상기 데이터 값을 저장하기 위한 수단에 커플링됨 - ,
    상기 워드라인 인에이블 신호를 제공하기 위한 수단이 상기 제 2 신호를 수신하기 전에 상기 인에이블 신호를 제공하기 위한 수단이 상기 제 1 신호를 수신하는, 장치.
  25. 제 24 항에 있어서,
    상기 데이터 값을 저장하기 위한 수단, 상기 데이터 값을 결정하기 위한 수단, 상기 인에이블 신호를 제공하기 위한 수단, 및 상기 워드라인 인에이블 신호를 제공하기 위한 수단은 적어도 하나의 반도체 다이에 통합되는, 장치.
  26. 제 24 항에 있어서,
    셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테이먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택되는 디바이스를 더 포함하며,
    상기 디바이스에 상기 저장하기 위한 수단 및 상기 데이터 값을 결정하기 위한 수단이 통합되는, 장치.
  27. 방법으로서,
    워드라인에 커플링되고 제 1 비트 라인 및 제 2 비트 라인을 통해 감지 증폭기에 커플링된 비트 셀을 포함하는 메모리 디바이스에서 입력 신호를 수신하기 위한 제 1 단계; 및
    상기 메모리 디바이스의 타이밍 회로에서 상기 입력 신호를 수신하는 것에 응답하여,
    루프 회로의 동작을 개시하도록 상기 타이밍 회로로부터 루프 회로에 제 1 신호를 전송하기 위한 제 2 단계 - 상기 루프 회로는 상기 감지 증폭기에 커플링됨 - ; 및
    상기 워드라인에서 워드라인 신호의 생성을 개시하도록 상기 타이밍 회로로부터 워드라인 인에이블 회로에 제 2 신호를 전송하기 위한 제 3 단계를 포함하며,
    상기 제 1 신호는 상기 제 2 신호 이전에 전송되는, 방법.
  28. 제 27 항에 있어서,
    상기 제 1 단계, 상기 제 2 단계, 및 상기 제 3 단계는 전자 디바이스에 통합된 프로세서에 의해 수행되는, 방법.
  29. 방법으로서,
    반도체 디바이스에 대응하는 설계 정보를 포함한 데이터 파일을 수신하는 단계; 및
    상기 설계 정보에 따라 상기 반도체 디바이스를 제조하는 단계를 포함하며,
    상기 반도체 디바이스는,
    제 1 비트 라인 및 제 2 비트 라인에 커플링된 비트 셀;
    상기 제 1 비트 라인 및 상기 제 2 비트 라인에 커플링된 감지 증폭기;
    타이밍 회로로부터 제 1 신호를 수신하는 것에 응답하여 상기 감지 증폭기에 감지 증폭기 인에이블 신호를 제공하도록 구성된 루프 회로; 및
    상기 타이밍 회로로부터 제 2 신호를 수신하는 것에 응답하여 워드라인 드라이버 회로에 워드라인 인에이블 신호를 제공하도록 구성된 워드라인 인에이블 회로를 포함하며 - 상기 워드라인 드라이버 회로는 워드라인을 통해 상기 비트 셀에 커플링됨 - ,
    상기 워드라인 인에이블 회로가 상기 제 2 신호를 수신하기 전에 상기 루프 회로가 상기 제 1 신호를 수신하는, 방법.
  30. 제 29 항에 있어서,
    상기 데이터 파일은 GDSII 포맷을 갖는, 방법.
  31. 방법으로서,
    회로 보드 상의 패키징된 반도체 디바이스의 물리 포지셔닝 정보를 포함하는 설계 정보를 수신하는 단계; 및
    데이터 파일을 생성하기 위해 상기 설계 정보를 변환하는 단계를 포함하며,
    상기 패키징된 반도체 디바이스는,
    제 1 비트 라인 및 제 2 비트 라인에 커플링된 비트 셀;
    상기 제 1 비트 라인 및 상기 제 2 비트 라인에 커플링된 감지 증폭기;
    타이밍 회로로부터 제 1 신호를 수신하는 것에 응답하여 상기 감지 증폭기에 감지 증폭기 인에이블 신호를 제공하도록 구성된 루프 회로; 및
    상기 타이밍 회로로부터 제 2 신호를 수신하는 것에 응답하여 워드라인 드라이버 회로에 워드라인 인에이블 신호를 제공하도록 구성된 워드라인 인에이블 회로를 포함하며 - 상기 워드라인 드라이버 회로는 워드라인을 통해 상기 비트 셀에 커플링됨 - ,
    상기 워드라인 인에이블 회로가 상기 제 2 신호를 수신하기 전에 상기 루프 회로가 상기 제 1 신호를 수신하는, 방법.
  32. 제 31 항에 있어서,
    상기 데이터 파일은 GERBER 포맷을 갖는, 방법.
KR1020127015172A 2009-11-12 2010-11-11 메모리 디바이스를 동작시키는 시스템 및 방법 KR101498472B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/617,305 US8279659B2 (en) 2009-11-12 2009-11-12 System and method of operating a memory device
US12/617,305 2009-11-12
PCT/US2010/056384 WO2011060172A1 (en) 2009-11-12 2010-11-11 System and method of operating a memory device

Publications (2)

Publication Number Publication Date
KR20120091360A KR20120091360A (ko) 2012-08-17
KR101498472B1 true KR101498472B1 (ko) 2015-03-04

Family

ID=43558335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015172A KR101498472B1 (ko) 2009-11-12 2010-11-11 메모리 디바이스를 동작시키는 시스템 및 방법

Country Status (8)

Country Link
US (1) US8279659B2 (ko)
EP (1) EP2499640B1 (ko)
JP (1) JP5432385B2 (ko)
KR (1) KR101498472B1 (ko)
CN (1) CN102612715B (ko)
ES (1) ES2543388T3 (ko)
TW (1) TWI463494B (ko)
WO (1) WO2011060172A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760953B2 (en) * 2010-10-01 2014-06-24 Qualcomm Incorporated Sense amplifier with selectively powered inverter
US8300492B2 (en) * 2010-10-04 2012-10-30 Himax Technologies Limited Memory
US8477549B1 (en) * 2010-12-22 2013-07-02 Lattice Semiconductor Corporation Triggered sense amplifier
JP2015503818A (ja) * 2012-01-17 2015-02-02 マーベル ワールド トレード リミテッド センス増幅器のアクティブ化を修正するシステムおよび方法
US9196330B2 (en) 2012-01-17 2015-11-24 Qualcomm Incorporated Mimicking multi-voltage domain wordline decoding logic for a memory array
TWI475565B (zh) * 2012-09-06 2015-03-01 Univ Nat Chiao Tung 靜態隨機存取記憶體的控制電路及其操作方法
US9508405B2 (en) 2013-10-03 2016-11-29 Stmicroelectronics International N.V. Method and circuit to enable wide supply voltage difference in multi-supply memory
US9418716B1 (en) * 2015-04-15 2016-08-16 Qualcomm Incorporated Word line and bit line tracking across diverse power domains
US9865316B2 (en) * 2016-01-21 2018-01-09 Qualcomm Incorporated Memory with a word line assertion delayed by a bit line discharge for write operations with improved write time and reduced write power
US10755770B2 (en) * 2016-09-30 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for writing to a bit cell
US10127971B1 (en) * 2017-05-01 2018-11-13 Micron Technology, Inc. Systems and methods for memory cell array initialization
US10262732B2 (en) * 2017-08-03 2019-04-16 Winbond Electronics Corp. Programmable array logic circuit and operating method thereof
US10043557B1 (en) * 2017-10-10 2018-08-07 Micron Technology, Inc. Apparatuses and methods for parallel I/O operations in a memory
US10666438B2 (en) * 2018-07-13 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Balanced coupling structure for physically unclonable function (PUF) application
US11594276B2 (en) * 2019-05-19 2023-02-28 Synopsys, Inc. Self-adjustable self-timed dual-rail SRAM
US11017848B2 (en) * 2019-10-22 2021-05-25 Samsung Electronics Co., Ltd. Static random-access memory (SRAM) system with delay tuning and control and a method thereof
US11532335B2 (en) * 2020-01-31 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and power management method using the same
KR20210110012A (ko) * 2020-02-28 2021-09-07 에스케이하이닉스 주식회사 서브 워드라인 드라이버
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
US11361817B2 (en) 2020-08-25 2022-06-14 Qualcomm Incorporated Pseudo-triple-port SRAM bitcell architecture
US11398274B2 (en) * 2020-08-25 2022-07-26 Qualcomm Incorporated Pseudo-triple-port SRAM
US11302388B2 (en) 2020-08-25 2022-04-12 Qualcomm Incorporated Decoding for pseudo-triple-port SRAM
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
CN111933194B (zh) * 2020-09-01 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050044515A1 (en) * 2003-08-22 2005-02-24 International Business Machines Corporation Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit
US20080037338A1 (en) * 2006-08-09 2008-02-14 Zhiqin Chen Self-timing circuit with programmable delay and programmable accelerator circuits

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589285A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPH0812756B2 (ja) * 1987-06-22 1996-02-07 松下電子工業株式会社 スタチックｒａｍ回路
US5132931A (en) * 1990-08-28 1992-07-21 Analog Devices, Inc. Sense enable timing circuit for a random access memory
US5424985A (en) * 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
JPH08153392A (ja) * 1994-11-29 1996-06-11 Sony Corp 半導体メモリ回路
JP3498450B2 (ja) * 1995-11-21 2004-02-16 株式会社日立製作所 半導体回路
US5627789A (en) * 1995-12-27 1997-05-06 Intel Corporation Sense amplifier circuitry for differential semiconductor memories
US5596539A (en) * 1995-12-28 1997-01-21 Lsi Logic Corporation Method and apparatus for a low power self-timed memory control system
US5802004A (en) 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Clocked sense amplifier with wordline tracking
US5858622A (en) * 1996-07-23 1999-01-12 Wisconsin Alumni Research Foundation Thick metal integrated transmission line fabrication
JP2001101868A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体記憶装置
KR100416623B1 (ko) * 2002-05-03 2004-02-05 삼성전자주식회사 프로세스 트랙킹 회로를 구비하는 감지증폭기 인에이블신호 발생회로 및 이를 구비하는 반도체 메모리장치
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US7069522B1 (en) * 2003-06-02 2006-06-27 Virage Logic Corporation Various methods and apparatuses to preserve a logic state for a volatile latch circuit
JP2006235762A (ja) * 2005-02-22 2006-09-07 Orion Denki Kk プリント基板用ｃａｄシステム
US7355905B2 (en) * 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US7248508B1 (en) * 2006-01-11 2007-07-24 Arm Limited Data retention in a semiconductor memory
US7564738B2 (en) * 2006-08-11 2009-07-21 Freescale Semiconductor, Inc. Double-rate memory
US20080080266A1 (en) * 2006-09-27 2008-04-03 Khellah Muhammad M Memory driver circuits with embedded level shifters
US7755964B2 (en) * 2006-10-25 2010-07-13 Qualcomm Incorporated Memory device with configurable delay tracking
KR101311713B1 (ko) * 2007-07-31 2013-09-26 삼성전자주식회사 메모리 코어, 이를 포함하는 반도체 메모리 장치
US7622979B2 (en) * 2007-10-31 2009-11-24 Sun Microsytems, Inc. Dynamic voltage scaling for self-timed or racing paths
EP2243140B1 (en) * 2007-12-15 2018-06-06 QUALCOMM Incorporated Improving memory read stability using selective precharge of bit line sections
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050044515A1 (en) * 2003-08-22 2005-02-24 International Business Machines Corporation Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit
US20080037338A1 (en) * 2006-08-09 2008-02-14 Zhiqin Chen Self-timing circuit with programmable delay and programmable accelerator circuits

Also Published As

Publication number Publication date
JP2013511111A (ja) 2013-03-28
WO2011060172A1 (en) 2011-05-19
KR20120091360A (ko) 2012-08-17
CN102612715B (zh) 2015-09-09
JP5432385B2 (ja) 2014-03-05
US20110110174A1 (en) 2011-05-12
TWI463494B (zh) 2014-12-01
US8279659B2 (en) 2012-10-02
ES2543388T3 (es) 2015-08-18
EP2499640A1 (en) 2012-09-19
TW201137875A (en) 2011-11-01
CN102612715A (zh) 2012-07-25
EP2499640B1 (en) 2015-05-13

Similar Documents

Publication Publication Date Title
KR101498472B1 (ko) 메모리 디바이스를 동작시키는 시스템 및 방법
EP2286314B1 (en) Clock gating system and method
KR101402150B1 (ko) 전류 미러링 및 기준 메모리 셀을 갖는 차동 감지 증폭기
JP6096991B2 (ja) 感知遅延が低減され感知マージンが改善されたｓｒａｍリードバッファ
CN106463165B (zh) 双写字线sram单元
KR101549076B1 (ko) 선택적으로 전력공급되는 인버터를 갖는 감지 증폭기
KR101424663B1 (ko) 로컬 전류 싱크를 갖는 메모리 디바이스
US8964888B2 (en) System and method of generating a pre-emphasis pulse
JP5808858B2 (ja) 検知回路
KR20160098319A (ko) 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 5