CN113327635A - 子字线驱动器 - Google Patents

Abstract

公开了用于半导体存储器装置的子字线驱动器。子字线驱动器包括选择控制器和多个驱动电路。选择控制器响应于选择信号和字线驱动信号而选择性地输出第一组字线选择信号和第二组字线选择信号中的任何一个。多个驱动电路响应于主字线驱动信号、字线驱动信号、第一组字线选择信号和第二组字线选择信号，选择性地输出多个子字线驱动信号中的任何一个。

Description

子字线驱动器

技术领域

在本专利文档中公开的技术和实现总体上涉及子字线驱动器，并且更具体地涉及用于半导体存储器装置的子字线驱动器。

背景技术

半导体装置可以向或从联接到字线和位线的存储器单元写入或读取数据。联接到字线的存储器单元可以形成单行，使得存储器单元响应于施加到字线的电压而操作。

随着高容量半导体装置的数量增加，在布置成单行的存储器单元中的线(或布线)的电阻也增大。因此，需要减小联接到存储器单元的字线的长度，以降低电阻并优化最小延迟时间。在一个提出的解决方案中，一种布置用于选择存储器单元阵列的行的字线的改进方法包括将该线划分为多个区段。也就是说，分层级的字线驱动方法已广泛使用以通过将字线分成多个区段(每个区段具有合适的较短长度)而形成多条子字线。

发明内容

所公开的技术的各种实施方式涉及一种具有子字线驱动器的改进的存储器装置结构，该子字线驱动器具有减小的面积或占据区(footprint)，其允许将子字线分成更短的区段以减少或最小化延迟时间。

根据所公开的技术的实施方式，子字线驱动器可以包括：选择控制器，其被配置为响应于选择信号和字线驱动信号，选择性地输出第一组字线选择信号和第二组字线选择信号中的任何一个；以及多个驱动电路，其被配置为响应于主字线驱动信号、字线驱动信号、第一组字线选择信号和第二组字线选择信号，选择性地输出多个子字线驱动信号中的任何一个。

根据所公开的技术的另一实施方式，子字线驱动器可以包括：多个第一有源区，其在第一区域内在第一方向和第二方向中的每个方向上以预定距离彼此间隔开；以及主字线，其形成为通过在第一方向上延伸而横穿多个第一有源区。主字线可以包括：第一线，其形成为在第一方向上延伸；第二线，其形成为在第一方向上延伸，并且被配置为在第二方向上与第一线间隔开预定距离，以及连接线，其被配置为在第一区域的端部在第二方向上将第一线和第二线互连。

根据所公开的技术的又一实施方式，子字线驱动器可以包括：多个第一有源区和多个第二有源区，其在第一区域内在第一方向和第二方向中的每个方向上彼此间隔开预定距离；多个第三有源区和多个第四有源区，其在与第一区域邻近的第二区域内在第一方向和第二方向中的每个方向上彼此间隔开预定距离；第一主字线，其形成为在第一方向上延伸，并被配置为横穿多个第一有源区和多个第三有源区；以及第二主字线，其形成为在第一方向上延伸，并被配置为横穿多个第二有源区和多个第四有源区。第一主字线和第二主字线中的每一者包括：第一线，其形成为在第一方向上延伸；以及第二线，其形成为在第一方向上延伸，并且被配置为在第二方向上与第一线间隔开预定距离，其中，连接线被配置为在第二区域的端部在第二方向上将第一主字线的第一线和第二线互连，以及其中，连接线被配置为在第一区域的端部在第二方向上将第二主字线的第一线和第二线互连。

应当理解，所公开的技术的前述概括描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。

附图说明

当结合附图参考以下详细描述时，所公开的技术的上述和其它特征以及有益方面将变得显而易见。

图1是例示根据本公开的实施方式的半导体装置中的具有子字线驱动器和其它元件的单元阵列的示意图的框图。

图2例示了根据本公开的实施方式的图1的子字线驱动器的示例。

图3是例示根据本公开的实施方式的图2所示的选择控制器的示例的详细电路图。

图4是例示根据本公开的实施方式的图2中的子字线驱动器部分的布局结构的示意图。

图5是例示根据本公开的实施方式的图2中的子字线驱动器的一部分的另一布局结构的示意图。

图6是例示根据本公开的实施方式的图2中的子字线驱动器的又一布局结构的示意图。

图7例示了根据本公开的实施方式的图2的子字线驱动器的示例。

图8是例示根据本公开的实施方式的图7中的子字线驱动器的布局结构的示意图。

具体实施方式

本专利文档描述了基本解决了由相关技术的局限和缺点引起的一个或更多个问题的子字线驱动器的实现和示例。所公开的技术的一些实现或实施方式提出了一种用于改进半导体存储器装置结构使得子字线驱动器所占据的区域能够在尺寸上最小化的子字线驱动器。认识到以上问题，所公开的技术提供了子字线驱动器的各种实现，该子字线驱动器被配置为使得子字线驱动器所占据的面积或占据区能够在尺寸上最小化。

现在将详细参照所公开的技术的实施方式进行说明，其示例在附图中示出。尽可能地，贯穿附图使用相同的附图标记指代相同或相似的部分。

从下文结合附图描述的实施方式中，将清楚地理解所公开的技术的优点和特征以及实现所公开的技术的优点和特征的方法。然而，本公开不限于以下实施方式，并且可以以各种不同的方式或形式来实现。提供示例性实施方式仅是为了将所公开的技术完全传达给所公开的技术所属领域的普通技术人员。在附图中，为了描述的清楚，可能夸大了层和区域的尺寸或相对尺寸。

本文所使用的术语仅出于描述特定实施方式的目的，并非旨在限制所公开的技术。如本文所使用的，单数形式也旨在包括复数形式，除非上下文另外明确指出。还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“所包含的”和/或“所包括的”指示存在所提及的组成元件、步骤、操作和/或组件，但不排除存在或添加一个或更多个其它组成元件、步骤、操作和/或组件。术语“和/或”可以包括多个项的组合或多个项中的任何一个。在整个说明书中，将使用相同的附图标记指代相同或相似的组成元件。

在所公开的技术的描述中，术语“第一”、“第二”等可以用于描述各种元件、组件和/或区段，但是元件、组件和/或区段不受这些术语的限制。这些术语可以用于将一个组件、一个组成元件或一个区段与另一组件、另一组成元件或另一区段区分开。因此，在不脱离所公开的技术的范围的情况下，第一元件、第一组成元件或第一区段也可以被称为第二元件、第二组成元件或第二区段。

当元件或层被称为在另一元件或另一层“上”时，其可以直接在所述元件或所述层上，或者也可以存在一个或更多个中间的元件或层。相反，当元件或层被称为“直接在”另一元件或另一层“上”时，这意味着不存在中间的元件或层。术语“和/或”可以包括多个项的组合或多个项中的任何一个。

在本文中可以使用诸如“下方”、“之下”、“下”、“之上”或“上”之类的空间相对术语来描述如图所示的一个元件与另一元件的关系。将理解的是，除了在附图中描绘的方位之外，空间相对术语旨在涵盖在元件的使用或操作期间元件的不同方位。尽可能地，贯穿说明书将使用相同的附图标记指代相同或相似的元件。

此外，可以参考截面图和平面图，即所公开的技术的理想示例图，来理解本文所述的实施方式。因此，示例图的形式可以根据制造技术和/或公差而变化。因此，所公开的技术的实施方式不限于所示的特定形式，而是可以包括根据制造工艺的形式的变化。因此，附图中示出的区域具有示意性属性，并且示出的区域的形状旨在例示元件(或装置)的区域的特定形式，并非旨在限制本公开的范围。

图1是例示根据本公开的实施方式的半导体装置中的具有子字线驱动器和其它元件的单元阵列的示意图的框图。

参照图1，在实施方式中，半导体装置可以包括至少一个单元阵列、以及用于控制包括主字线的单元阵列的电路。图1例示了多个单元阵列(CA)。每个单元阵列(CA)可以包括至少一个位线感测放大器(BLSA)、至少一个子字线驱动器(SWD)和至少一个子孔(S/H)。

每个单元阵列(CA)可以包括形成为阵列形状的、用于存储数据的多个存储器单元。单元阵列(CA)可以包括多条子字线(SWL)。子字线(SWL)可以顺序地并且相继地布置在单元阵列(CA)上方。主字线可以联接到多条子字线，并且每条子字线可以联接到多个存储器单元。

在半导体装置中，字线可以用作传送驱动存储器单元的一个或更多个单元晶体管所需的栅极电压的导电线(也称为导线)。单元晶体管可以响应于字线的电位状态而操作，使得可以通过单元晶体管将数据写入存储器单元或从存储器单元读取数据。

因此，随着芯片尺寸和芯片的存储器容量的增加，由此类字线引起的线延迟可以被认为是限制半导体装置的操作速度的最重要的延迟因素之一。为了使此类字线的线延迟最小化，最近已经开发了用于将长字线划分为多条子字线以及用于使用本地驱动器或中继器(repeater)来驱动每条子字线的改进方法。在本公开中，为了便于描述，在下文中将本地驱动器称为子字线驱动器(SWD)。

子字线驱动器(SWD)可以响应于主字线驱动信号(MWLB)而选择性地驱动一条或更多条子字线。在这种情况下，主字线驱动信号(MWLB)可以表示通过主字线传输的存储器单元驱动信号。

在图1中，子字线驱动器(SWD)可以分为沿着单元阵列(CA)的一侧设置的偶数子字线驱动器电路SWD(EVEN)和沿着相对于单元阵列(CA)的相对侧设置的奇数子字线驱动器电路SWD(ODD)。偶数子字线驱动器电路SWD(EVEN)可以驱动一条或更多条偶数子字线SWL(EVEN)，并且奇数子字线驱动器电路SWD(ODD)可以驱动一条或更多条奇数子字线SWL(ODD)。

感测放大器(BLSA)可以感测并放大相关联的单元阵列(CA)的单元数据。感测放大器可以沿着单元阵列(CA)的另一侧布置。子孔(S/H)可以位于感测放大器(BLSA)与偶数子字线驱动器电路和奇数子字线驱动器电路汇合的交叉区域。

图2例示了根据本公开的实施方式的图1的子字线驱动器(SWD)的示例。为了便于描述，在下文中将使用来自图1的偶数子字线驱动器电路SWD(EVEN)来描述图2中所示的子字线驱动器(SWD)。本领域技术人员将理解，奇数子字线驱动器电路SWD(ODD)具有基本相似的结构。

参照图2，子字线驱动器(SWD)可以包括选择控制器100和多个驱动电路D1～D4。

在示例中，选择控制器100可以响应于选择信号(SEL)和字线驱动信号FXB0、FXB2、FXB4和FXB6而生成字线选择信号FX0A、FX0B、FX2A、FX2B、FX4A、FX4B、FX6A和FX6B。

驱动电路D1～D4可以分别响应于主字线驱动信号MWLB0，字线选择信号FX0A、FX0B、FX2A、FX2B、FX4A、FX4B、FX6A和FX6B，以及字线驱动信号FXB0、FXB2、FXB4和FXB6而输出子字线驱动信号SWL0和SWL8；SWL2和SWL10；SWL4和SWL12；以及SWL6和SWL14。

除了输入/输出(I/O)字线驱动、子字线驱动和选择信号之外，驱动电路D1～D4的元件在结构和布置上可以彼此相同。因此，为了便于描述和更好地理解所公开的技术，在下文中将参考图2描述来自多个驱动电路D1～D4当中的仅第一级驱动电路D1的详细结构。

驱动电路D1可以包括多个PMOS晶体管P1和P2以及多个NMOS晶体管N1～N4。PMOS晶体管P1和P2以及NMOS晶体管N1和N2可以通过公共栅极端子接收主字线驱动信号(MWLB0)。NMOS晶体管N3和N4可以通过公共栅极端子接收字线驱动信号(FXB0)。

PMOS晶体管P1和NMOS晶体管N1可以串联联接在字线选择信号(FX0A)的输入端子和背偏置电压(VBBW)(或接地电压VSS或背偏置电压VBB)的输入端子之间。PMOS晶体管P1和NMOS晶体管N1可以通过公共漏极端子输出子字线驱动信号(SWL0)。

PMOS晶体管P2和NMOS晶体管N2可以串联联接在字线选择信号(FX0B)的输入端子与背偏置电压VBBW(或接地电压VSS或背偏置电压VBB)的输入端子之间。PMOS晶体管P2和NMOS晶体管N2可以通过公共漏极端子输出子字线驱动信号(SWL8)。

NMOS晶体管N3和N4可以串联联接在子字线驱动信号(SWL0)的输出端子和子字线驱动信号(SWL8)的输出端子之间。NMOS晶体管N3和N4可以通过公共连接端子接收背偏置电压VBBW。

返回参照图1，子字线驱动器(SWD)可以包括偶数子字线驱动器电路SWD(EVEN)和奇数子字线驱动器电路SWD(ODD)。对应于偶数子字线驱动器电路SWD(EVEN)的四个偶数字线选择信号FX0、FX2、FX4和FX6可以施加至子字线驱动器(SWD)，并且对应于奇数子字线驱动器电路SWD(ODD)的四个奇数字线选择信号FX1、FX3、FX5、FX7也可以施加至子字线驱动器(SWD)。因此，子字线驱动器(SWD)可以响应于单个主字线驱动信号(MWLB0)而接收总共8个字线选择信号FX0～FX7，使得全部8个子字线驱动信号SWL0～SWL7能够被驱动。

随着子字线驱动器(SWD)的尺寸逐渐减小，区域增益可以逐渐增大，因此子字线驱动器(SWD)当在半导体装置应用中使用时优选的是使尺寸最小化。例如，可以根据子字线的间距来设置子字线驱动器(SWD)。然而，随着半导体存储器装置不断增加的高度集成化，子字线的间距可以逐渐减小，使得难以在不进行进一步结构改变的情况下单独基于子字线的间距来布置子字线驱动器。

因此，根据所公开的技术的实施方式的子字线驱动器(SWD)可以被设计为通过将字线选择信号分类为第一组字线选择信号FX0A、FX2A、FX4A和FX6A以及第二组字线选择信号FX0B、FX2B、FX4B和FX6B，并通过响应于选择信号(SEL)来选择第一组字线选择信号FX0A、FX2A、FX4A和FX6A或第二组字线选择信号FX0B、FX2B、FX4B和FX6B，来驱动多条子字线。

在这种情况下，针对总共16个子字线驱动信号SWL0～SWL15，根据所公开的技术的实施方式的子字线驱动器(SWD)可以响应于单个主字线驱动信号(MWLB0)，而输出八个偶数子字线驱动信号SWL0、SWL2、SWL4、SWL6、SWL8、SWL10、SWL12和SWL14以及八个奇数子字线驱动信号SWL1、SWL3、SWL5、SWL7、SWL9、SWL11、SWL13和SWL15。

结果，与本领域中已知的其它子字线驱动器相比，根据本公开的技术的实施方式的子字线驱动器(SWD)能够设置在单元阵列的较小面积或区域中，同时能够处理更多信号以输出更多的子字线驱动信号SWL0～SWL15。换句话说，与普通子字线驱动器相比，对于相同数量的子字线驱动信号，根据本公开的实施方式的子字线驱动器(SWD)能够在诸如单元阵列之类的有限区域内减少主字线驱动信号(MWLB)的数量。

随着主字线驱动信号(MWLB)的数量减少，可以增加主字线驱动信号(MWLB)的线宽。结果，能够改善每个主字线驱动信号(MWLB)的传输(Tx)定时点，并且同时，能够减小由制造较细的主字线时的缺陷引起的断连概率。另外，随着半导体存储器装置已经被开发为具有更高集成度，以期望间距布置行解码器已经变得更加困难。然而，根据本公开的实施方式的子字线驱动器能够减少被设计为生成字线驱动信号的行解码器的数量，从而允许行解码器能够以较小的间距布置。

图3是例示根据本公开的实施方式的、图2所示的选择控制器的示例的详细电路图。为了便于说明，将参照来自图1的偶数子字线驱动器电路SWD(EVEN)来描述图2和图3所示的选择控制器。本领域技术人员将理解，用于奇数子字线驱动器电路SWD(ODD)的选择控制器具有基本相似的结构。

参照图3，选择控制器100可以响应于选择信号(SEL)和字线驱动信号FXB0、FXB2、FXB4和FXB6来选择第一组字线选择信号FX0A、FX2A、FX4A和FX6A或第二组字线选择信号FX0B、FX2B、FX4B和FX6B。

子字线驱动器SWD可以具有四个选择控制器100，一个选择控制器100用于图2中所示的每个驱动电路D1～D4。然而，为了便于描述和更好地理解所公开的技术，以下将参照图3描述来自多个驱动器D1～D4当中仅与第一级驱动电路D1相对应的一个选择控制器100的详细结构。

选择控制器100可以包括或非门NOR1、与非门ND1、和反相器IV1。在这种情况下，或非门NOR1可以执行选择信号(SEL)和字线驱动信号(FXB0)之间的或非运算，使得或非门NOR1可以输出第一组字线选择信号(FX0A)。与非门ND1可以执行字线驱动信号(FXB0)和由反相器IV1反相后的选择信号(SEL)之间的与非运算，使得与非门ND1可以输出第二组字线选择信号(FX0B)。

以下将参照下表1来描述包括图3中所示的选择控制器100的子字线驱动器(SWD)的操作。

[表1]

在表1中，当选择信号(SEL)处于逻辑低电平(L)并且字线驱动信号(FXB0)处于逻辑低电平(L)时，选择控制器100可以输出处于逻辑高电平(H)的字线选择信号(FX0A)。

[表2]

在表2中，当选择信号(SEL)处于逻辑高电平(H)并且字线驱动信号(FXB0)处于逻辑低电平(L)时，选择控制器100可以输出处于逻辑高电平(H)的字线选择信号(FX0B)。

也就是说，当选择信号(SEL)处于逻辑低电平(L)时，选择控制器100可以输出处于逻辑高电平(H)的字线选择信号(FX0A)。当选择信号处于逻辑高电平(H)时，选择控制器100可以输出处于逻辑高电平(H)的字线选择信号(FX0B)。换句话说，当选择信号(SEL)处于逻辑低电平(L)时，选择控制器100可以激活第一组字线选择信号(FX0A)。当选择信号(SEL)处于逻辑高电平(H)时，选择控制器100可以激活第二组字线选择信号(FX0B)。

[表3]

在表3中，假设选择信号(SEL)处于逻辑低电平(L)，使得能够以逻辑高电平(H)输出字线选择信号(FX0A)。另外，还假设主字线驱动信号(MWLB0)处于逻辑低电平(L)。因此，在图2的驱动电路D1中，NMOS晶体管N1和N2可以截止并且PMOS晶体管P1可以导通。结果，子字线驱动信号(SWL0)可以被激活和驱动。

[表4]

在表4中，假设选择信号(SEL)处于逻辑高电平(H)，使得能够以逻辑高电平(H)输出字线选择信号(FX0B)。另外，还假设主字线驱动信号(MWLB0)处于逻辑低电平(L)。

因此，在图2的驱动电路D1中，NMOS晶体管N1和N2可以截止，并且PMOS晶体管P2可以导通。结果，子字线驱动信号(SWL8)可以被激活和驱动。

根据所公开的技术的实施方式，选择控制器可以布置在如图1所示的子孔区域(S/H)中。例如，子孔区域(S/H)可以包括选择控制器100、用于生成主字线驱动信号(MWLB0)的主字线驱动器(未示出)、用于将升压(boosting)信号发送给子字线驱动器(SWD)的字线升压驱动器(未示出)、用于控制形成于子孔区域(S/H)中的电路的子孔控制电路(未示出)。在这种情况下，升压信号可以表示响应于用于选择一条或更多条子字线的地址信息而具有预定电压电平(通常，电平高于存储器单元电压VCORE的电压(VPP))的信号。

图4是例示根据本公开的实施方式的、图2中的子字线驱动器(SWD)部分的布局结构的示意图。为了便于描述，在下文中将使用图1的偶数子字线驱动器电路SWD(EVEN)来描述图4中所示的子字线驱动器(SWD)。本领域技术人员将理解，奇数子字线驱动器电路SWD(ODD)具有基本相似的结构。

参照图4，偶数子字线驱动器电路SWD(EVEN)可以分类为PMOS区域和NMOS区域。PMOS区域可以对应于图2所示的PMOS晶体管P1和P2，并且NMOS区域可以对应于图2中所示的NMOS晶体管N1～N4。

在PMOS区域中可以设置有多个有源区A_P1～A_P8，并且在NMOS区域中可以设置有多个有源区A_N1和A_N2。在布局结构中，包含在PMOS区域中的有源区A_P1～A_P8中的每个可以形成为直线形状。包含在PMOS区域中的有源区A_P1～A_P8可以不仅在X轴方向上而且在Y轴方向上彼此间隔开预定距离。X轴方向和Y轴方向可以彼此正交。包含在NMOS区域中的有源区A_N1和A_N2可以由子有源区形成为字母“H”形状，并且每个有源区具有将子有源区联接在一起的中央子有源区。

在X轴方向上延伸的主字线驱动信号(MWLB0)线可以设置在PMOS区域的有源区A_P1～A_P8以及NMOS区域的有源区A_N1和A_N2上方。在下面的描述中，为了便于描述，上述主字线驱动信号(MWLB0)线在下文中将称为主字线(MWLB0)。

在PMOS区域中，主字线(MWLB0)可以被划分为在Y轴方向上彼此间隔开预定距离的两条线M1和M2。线M1和M2在X轴方向上延伸，并且可以在PMOS区域和NMOS区域之间的区域或区中在Y轴方向上彼此联接。PMOS区域中的主字线(MWLB0)的线宽可以与NMOS区域中的主字线(MWLB0)的线宽不同。例如，在主字线(MWLB0)中，线M1或M2的形成为穿过PMOS区域的有源区A_P1～A_P8的部分的线宽可以大于穿过NMOS区域的有源区A_N1和A_N2的其余部分的线宽。

在主字线(MWLB0)中，线M1和M2中与有源区A_P1～A_P8和A_N1～A_N2交叠的部分可以用作子字线驱动器(SWD)接收主字线驱动信号(MWLB0)的栅极。

接收字线选择信号FX0A、FX2A、FX4A、FX6A、FX0B、FX2B、FX4B和FX6B的线可以在X轴方向上彼此间隔开预定距离。接收字线选择信号FX0A、FX2A、FX4A、FX6A、FX0B、FX2B、FX4B和FX6B的线可以通过在Y轴方向上延伸而设置在有源区A_P1～A_P8上方。

在PMOS有源区中，承载字线选择信号FX0A、FX2A、FX4A、FX6A、FX0B、FX2B、FX4B和FX6B的字线对可以形成为穿过有源区A_P1～A_P8。在下面的描述中，为了描述的方便，上述字线在下文中将称为字线选择信号。更详细地，一对第一组字线选择信号FX0A和第二组字线选择信号FX0B可以设置为穿过在Y轴方向上彼此邻近或相邻的有源区A_P1和A_P2。一对第一组字线选择信号FX2A和第二组字线选择信号FX2B可以设置为穿过在Y轴方向上彼此邻近或相邻的有源区A_P3和A_P4。一对第一组字线选择信号FX4A和第二组字线选择信号FX4B可以设置为穿过在Y轴方向上彼此邻近或相邻的有源区A_P5和A_P6。一对第一组字线选择信号FX6A和第二组字线选择信号FX6B可以设置为穿过在Y轴方向上彼此邻近或相邻的有源区A_P7和A_P8。

在PMOS区域的有源区A_P1～A_P8中，用于分别接收字线选择信号FX0A、FX2A、FX4A、FX6A、FX0B、FX2B、FX4B和FX6B的金属接触件201～208可以沿着主字线(MWLB0)的在Y轴方向上间隔开的各侧中的一侧设置。

更详细地，用于接收第一组字线选择信号FX0A、FX2A、FX4A和FX6A或第二组字线选择信号FX0B、FX2B、FX4B和FX6B的金属接触件201～204可以在X轴方向上延伸，并且可以在Y轴方向上与上线M1的一侧间隔开地设置在各个有源区(A_P1、A_P3、A_P5和A_P7)的边缘。用于接收第一组字线选择信号FX0A、FX2A、FX4A和FX6A或第二组字线选择信号FX0B、FX2B、FX4B和FX6B的金属接触件205～208可以在X轴方向上延伸，并且可以在Y轴方向与下线M2的一侧间隔开地设置在有源区(A_P2、A_P4、A_P6和A_P8)的边缘。

另外，要分别与子字线驱动信号SWL0、SWL2、SWL4和SWL6的线联接的金属接触件211～214可以在X轴方向上延伸并且可以设置在有源区(A_P1、A_P3、A_P5和A_P7)的与金属接触件201～204相对的边缘，并在Y轴方向上与上线M1间隔开。要分别与子字线驱动信号SWL8、SWL10、SWL12和SWL14的线联接的金属接触件215～218可以在X轴方向上延伸并且可以设置在有源区(A_P2、A_P4、A_P6和A_P8)与金属接触件205～208相对的边缘，并在Y轴方向上与下线M2间隔开。

金属接触件201～204和215～218可以在Y轴方向上设置在两条线M1和M2之间。也就是说，金属接触件201～204和215～218可以设置在两条线M1和M1之间的中央部分或间隙。金属接触件211～214和205～208可以分别设置在主字线(MWLB0)的外边缘部。也就是说，金属接触件211～214和205～208可以分别设置在两条线M1和M2的两个边缘部。

如上所述，第一组字线选择信号FX0A、FX2A、FX4A和FX6A以及第二组字线选择信号FX0B、FX2B、FX4B和FX6B彼此分离，然后施加至子字线驱动器(SWD)，使得用于接收第一组字线选择信号FX0A、FX2A、FX4A和FX6A的有源区和用于接收第二组字线选择信号FX0B、FX2B、FX4B和FX6B的有源区也能够彼此分离。

换句话说，关于Y轴方向，其中设置有与第一组字线选择信号FX0A、FX2A、FX4A和FX6A相对应的金属接触件201～204的有源区A_P1、A_P3、A_P5和A_P7可以与其中设置有与第二组字线选择信号FX0B、FX2B、FX4B和FX6B相对应的金属接触件205～208的其它有源区A_P2、A_P4、A_P6和A_P8分离。

例如，有源区A_P1～A_P8当中的在Y轴方向上彼此邻近或相邻的有源区A_P1和A_P2可以通过金属接触件201和205联接到两个字线选择信号FX0A和FX0B中的任何一个。在Y轴方向上彼此邻近或相邻的有源区A_P1和有源区A_P2可以联接到第一组字线选择信号FX0A和第二组字线选择信号FX0B，使得有源区A_P1和A_P2可以输出不同的子字线驱动信号(即，子字线驱动信号SWL0和子字线驱动信号SWL8)。更详细地，有源区A_P1可以输出子字线驱动信号SWL0，或者有源区A_P2可以输出子字线驱动信号SWL8。

此外，在NMOS区域中，有源区A_N1和A_N2可以在X轴方向上彼此间隔开预定距离。有源区A_N1和A_N2中的每个可以各自形成为字母“H”形状。有源区A_N1和A_N2二者可以形成为具有相同的图案。

例如，有源区A_N1可以包括有源子区220至223。有源子区220和221在X轴方向上间隔开，并且有源子区222和223在X轴方向上间隔开。有源子区220和222在Y轴方向上间隔开，并且有源子区221和223在Y轴方向上间隔开。有源区A_N1的有源子区可以通过另一有源子区224联接在一起，该另一有源子区224布置在其它四个有源子区220-223的中央。有源子区224可以具有类似“H”的形状并且设置在NMOS区域中的线M1和M2之间。有源区A_N2可以包括有源子区225至228。有源子区225和226在X轴方向上间隔开，并且有源子区227和228在X轴方向上间隔开。有源子区225和227在Y轴方向上间隔开，并且有源子区226和228在Y轴方向上间隔开。有源区A_N2的有源子区可以通过另一有源子区229联接在一起，该另一有源子区229布置在其它四个有源子区225-229的中央。有源子区229可以具有类似“H”的形状并且设置在NMOS区域中的线M1和M2之间。

在以上描述中，有源子区220-224被描述为单独的元件或组件，但是在本公开所预期的其它实施方式中，有源子区没有被分离并且可以集成在单个有源区中。在又一实施方式中，有源子区220-224可以选择性地配置为使得有源子区220-224中的一个或更多个的仅一部分用作有源区A_N1。

类似地，有源子区225-229在以上被描述为单独的元件或组件，但是在本公开所预期的其它实施方式中，有源子区没有被分离并且可以集成到单个有源区中。在再一实施方式中，有源子区225至229可以选择性地配置为使得有源子区225至229中的一个或更多个的仅一部分用作有源区A_N2。

在图4的布局结构中，有源区A_N1和A_N2可以布置为使得上主字线M1穿过有源子区220、221、225和226，而下主字线M2穿过有源子区222、223、227和228。如下所述，有源子区可以具有设置在主字线M1和M2的两侧的边缘处的接触件。在其它实施方式中，有源子区可以形成为“

”或“

”形状，其中有源子区220～223或225～228的一侧是弯曲的。

在NMOS区域的有源区A_N1和A_N2中，接收字线驱动信号FXB0、FXB2、FXB4和FXB6的四个选择栅230～233可以设置在主字线(MWLB0)的线M1和M2之间。具体地，选择栅230～233可以设置在有源区220～223和225～228与有源区224和229汇合或接触的部分或区域。

选择栅230～233中的每个可以形成为“匚”形或反“匚”形状，诸如具有基部和从基部的端部垂直延伸的平行支腿的形状。也就是说，选择栅230～233中的每个可以形成为其中矩形条带形状的一侧的一部分开口的特定形状。

在每个有源区A_N1和A_N2中，选择栅230～233的支腿可以跨越有源子区224和229的类似“H”的形状的支腿垂直地延伸。从有源子区224和229的中央在X轴方向上向外布置基部，并且在有源子区224和229的外部，基部平行于类似“H”的形状的支腿。选择栅230～233的支腿的端部不接触，并且在X轴方向上彼此间隔开与以上描述的在X轴方向上有源子区之间(例如，在有源子区220和221之间等)的距离基本相似的距离。例如，选择栅230和选择栅231可以在有源区A_N1的中央处相对于Y轴在水平方向上彼此对称地布置。选择栅232和选择栅233可以在有源区A_N2的中央处相对于Y轴在水平方向上彼此对称地布置。

在有源子区220～223和225～228中，要联接至子字线驱动信号SWL0/SWL8、SWL2/SWL10、SWL4/SWL12和SWL6/SWL14的线的金属接触件241～248可以设置在主字线(MWLB0)内侧的一侧。

例如，金属接触件241、242、243和244可以分别设置于在Y轴方向上位于上线M1和选择栅230～233之间的有源子区220、221、225和226中。金属接触件245、246、247和248可以分别设置于在Y轴方向上位于下线M2和选择栅230～233之间的有源子区222、223、227和228中。

在有源子区220～223和225～228中，要联接到背偏置电压(VBBW)线的金属接触件251～258可以设置在主字线(MWLB0)的外侧的一侧。

例如，金属接触件251、252、253和254可以分别设置于在Y轴方向上位于线M1外侧的有源子区220、221、225和226中。金属接触件255、256、257和258可以分别设置于在Y轴方向上位于线M2外侧的有源子区222、223、227和228中。金属接触件260和261可以分别设置于位于选择栅230～233之间的有源子区224和229的中央部分中。选择栅230～233中的每个可以形成为“匚”或反“匚”形状，并且金属接触件260和261可以形成为在选择栅的支腿之间并且与之平行地延伸。

图5是例示根据本公开的实施方式的图2中的子字线驱动器(SWD)的一部分的另一布局结构的示意图。为了便于描述，在下文中将使用来自图1的偶数子字线驱动器电路SWD(EVEN)来描述图5中所示的子字线驱动器(SWD)。本领域技术人员将理解，奇数子字线驱动器电路SWD(ODD)具有基本相似的结构。此外，在下面对图5所示的子字线驱动器(SWD)的描述中，为了便于描述，本文将省略与图4相同的组成元件，并且在下文中将参照图5仅描述与图4的组成元件不同的其余组成元件。

与图4相比，在图5中字线选择信号FX0A、FX2A、FX4A、FX6A、FX0B、FX2B、FX4B和FX6B的布置可以在PMOS区域中改变。在下面的描述中，为了描述的方便，以上所称字线在下文中将称为字线选择信号。例如，承载字线选择信号的、在X轴方向上间隔开的成对字线可以重新布置为FX0A和FX4A；FX0B和FX4B；FX2A和FX6A；以及FX2B和FX6B。类似地，承载子字线驱动信号的线在X轴方向上的布置可以改变为SWL0/SWL4、SWL8/SWL12、SWL2/SWL6和SWL10/SWL14。

在图5所示的NMOS区域的有源子区220～223和225～228中，子字线驱动信号SWL0/SWL8、SWL2/SWL10、SWL4/SWL12和SWL6/SWL14的布置可以以与图4不同的方式改变。也就是说，子字线驱动信号可以改变为在X轴方向上间隔开的布置对SWL0/SWL4、SWL8/SWL12、SWL2/SWL6和SWL10/SWL14。

此外，在图5所示的NMOS区域的有源区A_N1和A_N2中，可以改变四个选择栅230～233的位置和形状。也就是说，选择栅234～237中的每个可以形成为横穿每个有源区A_N1和A_N2的中央部分的条形状。

例如，选择栅234和选择栅236可以形成为通过在X轴方向上并且基本垂直于有源子区224和229的类似“H”的形状的支腿延伸而横穿有源区A_N1。选择栅234可以设置为穿过金属接触件260与金属接触件241和242之间的间隔，并且选择栅236可以设置为穿过金属接触件260与金属接触件245和246之间的间隔。

选择栅235和选择栅237中的每个可以在X轴方向上延伸并且横穿有源区A_N2。也就是说，选择栅235可以设置为横穿金属接触件261与金属接触件243和244之间的间隔，并且选择栅237可以设置为横穿金属接触件261与金属接触件247和248之间的间隔。

图6是例示根据本公开的实施方式的图2中的子字线驱动器(SWD)的一部分的又一布局结构的示意图。为了便于描述，在下文中将使用来自图1的偶数子字线驱动器电路SWD(EVEN)来描述图6中所示的子字线驱动器(SWD)。本领域技术人员将理解，奇数子字线驱动器电路SWD(ODD)具有基本相似的结构。此外，在图6所示的子字线驱动器(SWD)的以下描述中，为了便于描述，本文将省略与图4相同的组成元件，并且在下文中将参考图6仅描述与图4的组成元件不同的其余组成元件。

参照图6，子字线驱动器(SWD)可以以各个晶体管以阶梯状设置的方式来配置。也就是说，子字线驱动器(SWD)可以以主字线(MWLB0)的线移位预定距离从而不形成为单条线形状的方式来配置。

例如，在子字线驱动器(SWD)的PMOS区域和NMOS区域中的每一个中，主字线(MWLB0)的线可以形成为阶梯状。更详细地，在PMOS区域中，主字线(MWLB0)的线可以形成为与主字线(MWLB0)的X方向的延伸长度的增加成比例地在Y轴方向逐渐上升的阶梯状。另外，在NMOS区域中，主字线(MWLB0)的线可以形成为与主字线(MWLB0)的X方向的延伸长度的增加成比例地在Y轴方向逐渐下降的阶梯状。

如果子字线驱动器(SWD)中的主字线(MWLB0)的线被移位，则不仅联接至主字线(MWLB0)的金属接触件，而且联接至主字线(MWLB0)的有源区也可移位预定距离。

图7例示了根据本公开的实施方式的图2中的子字线驱动器(SWD)的示例。为了便于描述，在下文中将使用来自图1的偶数子字线驱动器电路SWD(EVEN)来描述图7中所示的子字线驱动器(SWD)。本领域技术人员将理解，奇数子字线驱动器电路SWD(ODD)具有基本相似的结构。此外，为了便于描述，本文将省略与图4相同的组成元件，并且在下文中将参照图7仅描述与图4的组成元件不同的其余组成元件。另外，为了便于描述，图7中所示的电路图未示出选择控制器100。

图7中所示的子字线驱动器(SWD)可以包括八个驱动电路D1～D8。八个驱动电路D1～D8当中的四个驱动电路D1～D4中的每个可以接收主字线驱动信号(MWLB0)。八个驱动电路D1～D8当中的四个驱动电路D5～D8中的每个可以接收主字线驱动信号(MWLB1)。

子字线驱动器(SWD)可以响应于主字线(MWLB0)而使能驱动电路D1～D4以输出子字线驱动信号SWL0、SWL2、SWL4、SWL6、SWL8、SWL10、SWL12和SWL14，或者可以响应于另一主字线(MWLB1)而使能驱动器D5～D8以输出子字线驱动信号SWL0、SWL2、SWL4、SWL6、SWL8、SWL10、SWL12和SWL14。

图8是例示根据本公开的实施方式的图7中的子字线驱动器(SWD)的布局结构的示意图。在图8所示的电路图的以下描述中，为了便于描述，本文将省略图4相同的组成元件，并且在下文中将参照图8仅描述与图4的组成元件不同的其余组成元件。

参照图8，可以在PMOS区域中设置多个有源区A_P1～A_P16，并且可以在NMOS区域中设置多个有源区A_N1～A_N4。PMOS区域的有源区A_P1～A_P16可以不仅在X轴方向上而且在Y轴方向上彼此间隔开预定距离。

在X轴方向上延伸的主字线驱动信号MWLB0和MWLB1的线可以设置在PMOS区域的有源区A_P1～A_P16和NMOS区域的有源区A_N1～A_N4上方。在下面的描述中，为了便于描述，主字线驱动信号MWLB0和MWLB1的线在下文中将被称为主字线MWLB0和MWLB1。

主字线(MWLB0)可以分成两条线M1和M2，并且两条线M1和M2可以从PMOS区域在X轴方向上延伸，使得最终两条线M1和M2可以通过在NMOS区域的端部的连接线在Y轴方向上彼此联接。主字线(MWLB1)可以分成两条线M3和M4，并且两条线M3和M4可以在X轴方向上延伸，使得最终两条线M3和M4可以在PMOS区域和NMOS区域之间的区域或区中在Y轴方向上彼此联接。

在PMOS区域中，主字线(MWLB0)可以分成两条线M1和M2，并且两条线M1和M2可以在Y轴方向上彼此间隔开预定距离。主字线(MWLB1)可以分为两条线M3和M4，使得两条线M3和M4可以在Y轴方向上彼此间隔开预定距离。主字线(MWLB1)的线M3和M4可以设置在两条线M1和M2之间。

主字线(MWLB0)的线M1可以设置在来自有源区A_P1～A_P16当中的有源区A_P1、A_P3、A_P5和A_P7上方。主字线(MWLB0)的线M2可以设置在来自有源区A_P1～A_P16当中的有源区A_P2、A_P4、A_P6和A_P8上方。另外，主字线(MWLB1)的线M3可以设置在来自有源区A_P1～A_P16当中的有源区A_P9、A_P11、A_P13和A_P15上方。主字线(MWLB1)的线M4可以设置在来自有源区A_P1～A_P16当中的有源区A_P10、A_P12、A_P14和A_P16上方。

子字线驱动器(SWD)可以响应于主字线(MWLB0)而输出子字线驱动信号SWL0、SWL2、SWL4、SWL6、SWL8、SWL10、SWL12和SWL14，或者可以响应于主字线(MWLB1)输出子字线驱动信号SWL0、SWL2、SWL4、SWL6、SWL8、SWL10、SWL12和SWL14。

在NMOS区域中，有源区A_N1～A_N4可以以使得图4中所示的有源区A_N1和A_N2在Y轴方向上重复并且布置或变换的方式来配置。有源区A_N1～A_N4可以形成为具有相同的图案。有源区A_N1和A_N2与有源区A_N3和A_N4可以在X轴方向上相对于轴线彼此对称地布置。有源区A_N1、A_N3与有源区A_N2、A_N4可以在X轴方向上彼此间隔开预定距离。

有源区A_N1和A_N2可以由子有源区形成为字母“H”形状，每个有源区具有将子有源区联接在一起的中央子有源区。有源区A_N1和A_N3可以在Y轴方向上沿相同基准线布置或变换。有源区A_N2和有源区A_N4可以在Y轴方向上沿着相同的基准线布置或变换。

在NMOS区域的有源区A_N1和A_N2中，用于接收字线驱动信号FXB0和FXB2的两个选择栅300和301可以设置在线M1和M3之间。在有源区A_N3和A_N4中，用于接收字线驱动信号FXB4和FXB6的两个选择栅302和303可以设置在线M4和M2之间。

例如，选择栅300和选择栅301可以相对于Y轴方向上的轴线在水平方向上彼此对称地布置。选择栅300和选择栅301可以各自形成为“匚”或反“匚”形状的结构，诸如具有基部和从基部的端部垂直延伸的平行支腿的结构。选择栅302和选择栅303可以相对于Y轴方向上的轴线在水平方向上彼此对称地布置。选择栅302和选择栅303可以各自形成为“匚”或反“匚”形状的结构，诸如具有基部和从基部的端部垂直延伸的平行腿柱的结构。也就是说，选择栅300至303中的每个可以形成为其中矩形条带形状的一侧的一部分开口的特定形状。在每个有源区A_N1和A_N2中，选择栅300和301的支腿可以跨越有源区的类似“H”形状的支腿垂直地延伸。选择栅300和301的支腿的端部不接触，并且在X轴方向上间隔开与在X轴方向上在有源区A_N1和A_N2之间的距离基本相似的距离。选择栅300和301的基部从有源区A_N1和A_N2之间的区域在X轴方向上向外布置。选择栅302和303相对于有源区A_N3和A_N4以类似的方式布置。

从上面的描述显而易见的是，以使得子字线驱动器所占据的区域的尺寸能够最小化的方式来配置根据所公开的技术的实施方式的子字线驱动器。

本领域技术人员将理解，在不脱离本公开的精神和实质特性的情况下，可以以除了本文阐述的方式之外的其它特定方式来执行实施方式。因此，以上实施方式在所有方面解释为示例性的而非限制性的。本公开的范围应由所附权利要求及其合法等同物确定，并非由以上描述确定。此外，所有落入所附权利要求的含义和等同范围内的变型旨在包含在其中。另外，本领域的技术人员将理解，在提交申请之后，在所附权利要求中彼此未明确引用的权利要求可以作为实施方式组合呈现，或者通过后续修改作为新权利要求包括进来。

尽管已经描述了许多示例性实施方式，但是应该理解，本领域技术人员可以设计出将落入本公开原理的精神和范围内的许多其它修改和实施方式。具体地，在本公开、附图和所附权利要求的范围内，在组成部件和/或布置中可以进行多种变型和修改。除了组成部分和/或布置的变型和修改之外，替代使用对本领域技术人员也将是显而易见的。

相关申请的交叉引用

本专利文档要求于2020年2月28日提交的韩国专利申请No.10-2020-0025389的优先权和权益，其全部内容通过引用合并于此。

Claims (20)

1.一种子字线驱动器，该子字线驱动器包括：

选择控制器，所述选择控制器被配置为响应于选择信号和字线驱动信号而选择性地输出第一组字线选择信号和第二组字线选择信号中的任何一个；以及

多个驱动电路，所述多个驱动电路被配置为响应于主字线驱动信号、所述字线驱动信号、所述第一组字线选择信号和所述第二组字线选择信号而选择性地输出多个子字线驱动信号中的任何一个。

2.根据权利要求1所述的子字线驱动器，其中，

所述选择控制器被配置为当所述选择信号和所述字线驱动信号处于第一逻辑电平时，激活所述第一组字线选择信号，并且

所述选择控制器被配置为当所述选择信号处于第二逻辑电平并且所述字线驱动信号处于所述第一逻辑电平时激活所述第二组字线选择信号。

3.根据权利要求1所述的子字线驱动器，其中，所述选择控制器设置在子孔区域中。

4.根据权利要求1所述的子字线驱动器，其中，所述多个驱动电路中的每个包括：

第一晶体管，所述第一晶体管联接在所述第一组字线选择信号的输入端子与第一子字线驱动信号的输出端子之间，并被配置为通过所述第一晶体管的栅极端子接收所述主字线驱动信号；

第二晶体管，所述第二晶体管联接在所述第二组字线选择信号的输入端子与第二子字线驱动信号的输出端子之间，并被配置为通过所述第二晶体管的栅极端子接收所述主字线驱动信号；

第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管串联联接在所述第一晶体管和所述第二晶体管之间，并被配置为通过所述第三晶体管和所述第四晶体管的公共栅极端子接收所述主字线驱动信号；以及

第五晶体管和第六晶体管，所述第五晶体管和第六晶体管串联联接在所述第一子字线驱动信号的输出端子和所述第二子字线驱动信号的输出端子之间，并被配置为通过所述第五晶体管和第六晶体管的公共栅极端子接收所述字线驱动信号。

5.根据权利要求4所述的子字线驱动器，其中，所述第一晶体管和所述第二晶体管中的每一个是PMOS晶体管。

6.根据权利要求4所述的子字线驱动器，其中，所述第三晶体管至所述第六晶体管中的每一个是NMOS晶体管。

7.一种子字线驱动器，该子字线驱动器包括：

多个第一有源区，所述多个第一有源区在第一区域内在第一方向和第二方向中的每个方向上以预定距离彼此间隔开；以及

主字线，所述主字线形成为通过在所述第一方向上延伸而横穿所述多个第一有源区，

其中，所述主字线包括：

第一线，所述第一线形成为在所述第一方向上延伸；

第二线，所述第二线形成为在所述第一方向上延伸，并且被配置为在所述第二方向上与所述第一线间隔开预定距离；以及

连接线，所述连接线被配置为在所述第一区域的端部在所述第二方向上将所述第一线和所述第二线互连。

8.根据权利要求7所述的子字线驱动器，其中，所述多个第一有源区中的每一个包括：

第一金属接触件，所述第一金属接触件形成在所述主字线的一侧并在所述第二方向上布置，并被配置为接收第一组字线选择信号或第二组字线选择信号；以及

第二金属接触件，所述第二金属接触件形成在所述主字线的另一侧并在所述第二方向上布置，并且联接到子字线驱动信号的线。

9.根据权利要求7所述的子字线驱动器，其中，

来自所述多个第一有源区当中的在所述第二方向上彼此邻近的有源区以如下方式配置：联接至第一组字线选择信号的金属接触件和联接至第二组字线选择信号的金属接触件彼此分离并且联接至不同子字线驱动信号的线。

10.根据权利要求7所述的子字线驱动器，其中，所述多个第一有源区中的每一个形成为矩形形状。

11.根据权利要求7所述的子字线驱动器，该子字线驱动器还包括：

多个第二有源区，所述多个第二有源区设置在所述第一方向上与所述第一区域邻近的第二区域中，并且被配置为使所述主字线在所述第二有源区上方在所述第一方向上延伸。

12.根据权利要求11所述的子字线驱动器，其中，所述多个第二有源区形成为字母“H”形状。

13.根据权利要求11所述的子字线驱动器，其中，所述主字线的所述第一线和所述第二线形成为使得在所述第一区域内在所述第二方向上布置的线宽能够与在所述第二区域内在所述第二方向上布置的线宽不同。

14.根据权利要求11所述的子字线驱动器，该子字线驱动器还包括：

多个选择栅，所述多个选择栅在所述第二区域中设置在所述第一线和所述第二线之间，并被配置为接收多个字线驱动信号。

15.根据权利要求14所述的子字线驱动器，其中，在所述第一方向上彼此邻近的两个选择栅形成为以“匚”或反“匚”形状彼此面对。

16.根据权利要求14所述的子字线驱动器，其中，所述多个选择栅形成为条形状，其中在所述第二方向上彼此邻近的两个选择栅形成为所述第一方向上横穿所述多个第二有源区。

17.根据权利要求14所述的子字线驱动器，其中，所述多个第二有源区中的每一个包括：

第三金属接触件，所述第三金属接触件形成在所述主字线的在所述第二方向上的上侧或下侧，并且联接至背偏置电压的线；

第四金属接触件，所述第四金属接触件在所述第二方向上设置在所述主字线与所述多个选择栅之间，并且联接至子字线驱动信号的线；以及

第五金属接触件，所述第五金属接触件在每个第二有源区中设置在所述多个选择栅之间。

18.根据权利要求7所述的子字线驱动器，其中，所述主字线的线设置成阶梯状。

19.一种子字线驱动器，该子字线驱动器包括：

多个第一有源区和多个第二有源区，所述多个第一有源区和所述多个第二有源区在第一区域内在第一方向和第二方向中的每个方向上彼此间隔开预定距离；

多个第三有源区和多个第四有源区，所述多个第三有源区和所述多个第四有源区在与所述第一区域邻近的第二区域内在所述第一方向和所述第二方向中的每个方向上彼此间隔开预定距离；

第一主字线，所述第一主字线形成为在所述第一方向上延伸，并被配置为横穿所述多个第一有源区和所述多个第三有源区；以及

第二主字线，所述第二主字线形成为在所述第一方向上延伸，并被配置为横穿所述多个第二有源区和所述多个第四有源区，

其中，所述第一主字线和所述第二主字线中的每一者包括：

第一线，所述第一线形成为在所述第一方向上延伸；以及

第二线，所述第二线形成为在所述第一方向上延伸，并且被配置为在所述第二方向上与所述第一线间隔开预定距离，

其中，连接线被配置为在所述第二区域的端部在所述第二方向上将所述第一主字线的所述第一线和所述第二线互连，并且

其中，连接线被配置为在所述第一区域的端部在所述第二方向上将所述第二主字线的所述第一线和所述第二线互连。

20.根据权利要求19所述的子字线驱动器，其中，所述多个第一有源区和所述第二有源区中的每一个包括：1

第一金属接触件，所述第一金属接触件形成在所述第一主字线或所述第二主字线的一侧并在所述第二方向上布置，并被配置为接收第一组字线选择信号或第二组字线选择信号；以及

第二金属接触件，所述第二金属接触件形成在所述第一主字线或所述第二主字线的另一侧并在所述第二方向上布置，并联接至子字线驱动信号的线。

Images