CN115172364A - 半导体结构及存储器 - Google Patents

半导体结构及存储器 Download PDF

Info

Publication number
CN115172364A
CN115172364A CN202211070194.3A CN202211070194A CN115172364A CN 115172364 A CN115172364 A CN 115172364A CN 202211070194 A CN202211070194 A CN 202211070194A CN 115172364 A CN115172364 A CN 115172364A
Authority
CN
China
Prior art keywords
word line
gates
sub
sub word
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211070194.3A
Other languages
English (en)
Other versions
CN115172364B (zh
Inventor
吴奇龙
刘志拯
李宗翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Technology Group Co ltd
Original Assignee
Innotron Memory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innotron Memory Co ltd filed Critical Innotron Memory Co ltd
Priority to CN202211070194.3A priority Critical patent/CN115172364B/zh
Priority to PCT/CN2022/124056 priority patent/WO2024045264A1/zh
Priority to EP22946032.4A priority patent/EP4358137A1/en
Publication of CN115172364A publication Critical patent/CN115172364A/zh
Application granted granted Critical
Publication of CN115172364B publication Critical patent/CN115172364B/zh
Priority to US18/530,183 priority patent/US20240130119A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Abstract

本公开实施例公开了一种半导体结构及存储器，其中，所述半导体结构包括：至少一个子字线驱动器，所述子字线驱动器包括：多个第一有源区；以及主字线，包括互连的多个第一栅极和多个第二栅极；所述多个第一栅极对应所述多个第一有源区；其中，所述主字线中的所述多个第一栅极的延伸方向和/或所述主字线中的至少部分第二栅极的延伸方向与第一方向和第二方向均相交；所述第一方向平行于所述第一有源区延伸的方向，所述第二方向与所述第一有源区所在的平面平行且垂直于所述第一方向。

Description

半导体结构及存储器
技术领域
本公开涉及半导体技术领域，具体地，涉及一种半导体结构及存储器。
背景技术
半导体结构，例如动态随机存取存储器（DRAM，Dynamic Random Access Memory），字线可以用作传送驱动存储单元的一个或更多个晶体管所需的栅极电压的导电线。其中，晶体管可以响应于字线的电位状态而操作，使得动态随机存取存储器可以通过晶体管将数据写入存储单元或从存储单元读取数据。
随着芯片尺寸和芯片的存储器容量的增加，由此类字线引起的线延迟可以被认为是限制动态随机存取存储器的操作速度的最重要的延迟因素之一。为了使此类字线的线延迟最小化，已经开发了用于将长的主字线（MWL，Main Wordline）划分为多条子字线（SWL，Sub Wordline）以及用于驱动每条子字线的子字线驱动器（SWD，Sub Wordline Driver）。
发明内容
有鉴于此，本公开实施例提出一种半导体结构及存储器。
根据本公开的一个方面，提供了一种半导体结构，包括：至少一个子字线驱动器，所述子字线驱动器包括：
多个第一有源区；以及
主字线，包括互连的多个第一栅极和多个第二栅极；所述多个第一栅极对应所述多个第一有源区；
其中，所述主字线中的所述多个第一栅极的延伸方向和/或所述主字线中的至少部分第二栅极的延伸方向与第一方向和第二方向均相交；所述第一方向平行于所述第一有源区延伸的方向，所述第二方向与所述第一有源区所在的平面平行且垂直于所述第一方向。
上述方案中，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第一有源区沿所述第三方向间隔排布，至少部分所述第二栅极物理连接均沿第四方向延伸；
所述第三方向所在直线与所述第二方向所在直线的夹角范围为：0-45°；和/或，所述第四方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
上述方案中，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸。
上述方案中，所述多个第一栅极物理连接且均沿第三方向延伸，一部分所述第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸，另一部分所述第二栅极物理连接在所述多个第一栅极的另一端且均沿第五方向延伸，所述第五方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
上述方案中，所述第四方向所在的直线与所述第三方向所在的直线之间的夹角为第一夹角，所述第五方向所在的直线与所述第三方向所在的直线之间的夹角为第二夹角，所述第一夹角与所述第二夹角相等。
上述方案中，所述第三方向所在直线与所述第二方向所在直线的夹角为45°，所述多个第一有源区呈步进状间隔排布，所述第四方向所在直线与所述第二方向所在直线的夹角为45°，所述第五方向所在直线与所述第二方向所在直线的夹角为45°。
上述方案中，所述第一栅极整体均沿所述第三方向延伸；
或者，
所述第一栅极包括沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分。
上述方案中，所述半导体结构包括N个子字线驱动器，所述N为大于等于1的正整数；
所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第一栅极均平行且两端均齐平；
所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第二栅极均平行且两端均齐平。
上述方案中，所述子字线驱动器还包括：多个第三栅极，所述多个第三栅极均位于所述N个子字线驱动器中相邻的两个子字线驱动器的第二栅极之间。
上述方案中，所述N个子字线驱动器包括第一子字线驱动器和第二子字线驱动器；
所述第一子字线驱动器和第二子字线驱动器中的第三栅极均位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间。
上述方案中，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的第一栅极整体均沿所述第一方向延伸；所述第一子字线驱动器和第二子字线驱动器的第二栅极之间的距离为L1，所述第二子字线驱动器和第三子字线驱动器的第二栅极之间的距离为L2，所述第三子字线驱动器和第四子字线驱动器的第二栅极之间的距离为L3；其中，L1=L3，L1＞L2；
所述N个子字线驱动器的第三栅极位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间，以及所述第三子字线驱动器的第二栅极和第四子字线驱动器的第二栅极之间。
上述方案中，所述第二子字线驱动器的第一栅极与所述第三子字线驱动器的第一栅极存在共用的有源区。
上述方案中，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的所述第一栅极包括沿所述第一方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分；相邻的两个子字线驱动器之间的第一栅极的第一部分的间距为第一距离或第二距离，相邻的两个子字线驱动器之间的第一栅极的第二部分的间距为所述第二距离或所述第一距离，所述第一距离大于所述第二距离；
所述N个子字线驱动器的第三栅极位于所述N个子字线驱动器中间距为第一距离的两个相邻第一栅极连接的第二栅极之间。
上述方案中，所述N个子字线驱动器中间距为第二距离的两个相邻第一栅极之间存在共用的所述第一有源区。
上述方案中，沿所述第一方向相邻的两个第三栅极形成为“C”字型或“I”字型。
上述方案中，所述第一栅极对应的晶体管包括P型晶体管；所述第二栅极对应的晶体管、所述第三栅极对应的晶体管均包括N型晶体管。
上述方案中，所述子字线驱动器还包括至少一个第二有源区，与所述多个第二栅极、所述多个第三栅极对应；
所述第一有源区的形状为长条形，所述第二有源区的形状为网格状。
上述方案中，所述子字线驱动器结构还包括多个导电接触；每个所述导电接触分别与所述第一有源区或所述第二有源区中的源极或漏极连接。
根据本公开的一个方面，提供了一种存储器，包括：如本公开上述实施例中所述的半导体结构。
本公开实施例提供的半导体结构中，将第一栅极对应的第一有源区的延伸方向定义为第一方向，将与第一有源区所在的平面平行且垂直于第一方向的方向定义为第二方向，通过将主字线中的多个第一栅极形成的连线、至少部分第二栅极形成的连线中至少之一的延伸方向设置为与第一方向和第二方向均相交，从而可以在保持沟道长度不变的前提下，使得主字线沿第二方向的宽度（主字线在第一方向上的投影尺寸）缩小，子字线驱动器的占用面积缩小，进而提高半导体结构的集成度。
附图说明
图1a为本公开实施例中提供的一种存储器的局部电路示意图；
图1b为本公开实施例中提供的一种具有子字线驱动器的半导体结构的布局示意图；
图2为本公开实施例中提供的一种子字线驱动器的电路示意图；
图3a为本公开实施例中提供的一种子字线驱动器的布线方式示意图；
图3b为本公开实施例中提供的另一种子字线驱动器的布线方式示意图；
图4a为本公开实施例中提供的一种第一导线沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图4b为本公开实施例中提供的一种第二导线沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图4c为本公开实施例中提供的另一种第二导线沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图4d为本公开实施例中提供的一种第一导线、第二导线均沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图5a为本公开实施例中提供的另一种第一导线沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图5b为本公开实施例中提供的另一种第二导线沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图5c为本公开实施例中提供的另一种第一导线、第二导线均沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图5d为本公开实施例中提供的又一种第一导线、第二导线均沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图；
图6a为本公开实施例中提供的一种第一导线呈“Z”字型的半导体结构的示意图；
图6b为图6a示出的呈“Z”字型的第一导线的放大示意图；
图7为本公开实施例中提供的再一种第一导线、第二导线均沿与第一方向和第二方向均相交的方向延伸的半导体结构示意图。
在上述附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
具体实施方式
为使本公开实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层（即直接在某物上）的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
此外，为了便于描述，可以在本文中使用诸如“在……上”、“在……之上”、“在……上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向（旋转90度或处于其它取向）并且同样可以相应地解释本文使用的空间相对描述词。
在本公开实施例中，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、硅锗、锗、砷化嫁、磷化锢等。替代地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层（其中形成互连线和/或过孔触点）、以及一个或多个电介质子层。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本公开实施例涉及的半导体结构是将被用于后续制程以形成最终的器件结构的至少一部分。这里，所述最终的器件可以包括存储器，所述存储器包括但不限于动态随机存取存储器，以下仅以动态随机存取存储器为例进行说明，并不用来限制本公开的范围。
随着动态随机存取存储器技术的发展，存储单元阵列的架构由8F2到6F2再到4F2；然而，不论8F2还是4F2的阵列架构，动态随机存取存储器均由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容构成，即动态随机存取存储器是1个晶体管（T，Transistor）和1个电容（C，Capacitor）（1T1C）的架构；其主要的作用原理是利用电容内存储电荷的多少来代表一个二进制比特是l还是0。
图1a为本公开实施例中提供的一种存储器采用1T1C架构的示意图；如图1a所示，晶体管T的漏极与位线（BL，Bit Line）电连接，晶体管T的源极与电容C的其中一个电极板电连接，电容C的另外一个电极板可以连接参考电压，所述参考电压可以是地电压也可以是其他电压，晶体管T的栅极与字线（WL，Word Line）连接；通过字线WL施加电压控制晶体管T导通或截止，位线BL用于在晶体管T导通时，对所述晶体管T执行读取或写入操作。
图1b为本公开实施例中提供的一种具有子字线驱动器的半导体结构的布局示意图。如图1b所示，动态随机存取存储器可以包括至少一个存储单元阵列（CA，Cell Array）、以及用于控制包括主字线的单元阵列的电路。图1b示出了多个存储单元阵列CA，每个存储单元阵列CA可以包括至少一个位线感测放大器（BLSA，Bit Line Sense Amplifier）和至少一个子字线驱动器SWD。
每个存储单元阵列CA可以包括呈阵列形状的、用于存储数据的多个存储单元。存储单元阵列可以包括多条子字线SWL，每条子字线可以联接到多个存储单元，多条子字线可以顺序地并且相继地布置在存储单元阵列上方，并且多条子字线可以连接到一条主字线MWL。
前已述及，为了使主字线的线延迟最小化，已经开发了将长的主字线及主字线驱动器划分为多条子字线以及用于驱动相应的每条子字线的多个子字线驱动器。子字线驱动器可以响应于主字线驱动信号而选择性地驱动一条或更多条子字线。在这种情况下，主字线驱动信号可以表示通过主字线传输的存储单元驱动信号。
在图1b中，子字线驱动器可以分为沿着存储单元阵列的一侧设置的偶数子字线驱动器电路SWD（EVEN）和沿着相对于存储单元阵列的相对侧设置的奇数子字线驱动器电路SWD（ODD）。偶数子字线驱动器电路可以驱动一条或更多条偶数子字线，奇数子字线驱动器电路可以驱动一条或更多条奇数子字线。可以理解的是，偶数子字线驱动器电路和奇数子字线驱动器电路具有基本相似的结构，以下将偶数子字线驱动器电路和奇数子字线驱动器统称为子字线驱动器。感测放大器可以感测并放大相关联的存储单元阵列的单元数据。感测放大器可以沿着存储单元阵列的另一侧布置。
图2示出了一实施例中子字线驱动器的电路示意图。如图2所示，子字线驱动器用于驱动四个子字线，包括四个P型金属-氧化物-半导体（PMOS，P-Metal-Oxide-Semiconductor）晶体管和四个N型金属-氧化物-半导体（NMOS，N-Metal-Oxide-Semiconductor）晶体管，换言之，每一子字线SWL包括一个PMOS晶体管和一个NMOS晶体管，其中，所述PMOS晶体管和NMOS晶体管可以形成为反相器以用于控制目标子字线的开关状态。示例性的，晶体管控制电压VPP使子字线开启或控制电压VKK使子字线关闭。需要说明的是，四个PMOS晶体管和四个NMOS晶体管对应的栅极相互连接，形成主字线MWL。子字线驱动器还包括与一组PMOS晶体管和NMOS晶体管均连接的晶体管，该晶体管为噪声抑制单元（Noise Killer），所述噪声抑制单元可以用于在某一个子字线开启时，对其他子字线输入VKK电压使其关闭，防止影响开启子字线的信号。需要说明的是，图2中示出的子字线驱动器的电路仅用于作为示例，不用于限定本公开实施例中的子字线驱动器的电路结构。
为了降低延迟时间，缩小子字线驱动器所占的面积，子字线驱动器中各元件的布线方式尤为重要。图3a、图3b中示出了两种不同的子字线驱动器的布线方式。需要说明的是，图3a、图3b均对应两个（两组）图2中示出的主字线驱动器。如图3a所示，301对应的区域为PMOS晶体管放置的区域，302对应的区域为NMOS晶体管放置的区域，303对应的区域为噪声抑制单元放置的区域，其中，301对应的区域中PMOS晶体管的栅极与302对应的区域为NMOS晶体管的栅极连接形成主字线。
如图3b所示，304对应的区域为PMOS晶体管的栅极放置的区域，305对应的区域为NMOS晶体管的栅极放置的区域，306对应的区域为噪声抑制单元放置的区域，其中，304对应的区域中PMOS晶体管的栅极与设置在304区域两侧的305对应的区域为NMOS晶体管的栅极连接形成主字线。
实际应用中，半导体结构包含的所有子字线驱动器的面积可以等效为沿X轴方向的长度和沿Y轴方向的长度乘积，而沿Y轴方向的长度是由主字线的间距（Pitch）和数量（包括起实际作用的字线和虚设的字线的总数量）决定的，设置空间有限，因此，可以通过优化子字线驱动器沿X轴方向的长度来达到优化子字线驱动器的面积的效果。需要说明的是，图3b中示出的长度H可以理解为子字线驱动器沿Y轴方向的长度，宽度L可以理解为子字线驱动器沿X轴方向的长度。
从图3a、图3b可以看出，噪声抑制单元放置在两个晶体管栅极的中间相较于放置在晶体管的一侧，可以缩小子字线驱动器的宽度L；同时，子字线驱动器的宽度受栅极的设计限制。
鉴于此，本公开实施例提供了一种半导体结构，包括：至少一个子字线驱动器，所述子字线驱动器包括：
多个第一有源区；以及
主字线，包括互连的多个第一栅极和多个第二栅极；所述多个第一栅极对应所述多个第一有源区；
其中，所述主字线中的所述多个第一栅极的延伸方向和/或所述主字线中的至少部分第二栅极的延伸方向与第一方向和第二方向均相交；所述第一方向平行于所述第一有源区延伸的方向，所述第二方向与所述第一有源区所在的平面平行且垂直于所述第一方向。
这里及下文中，为了便于描述本公开实施例，第一方向为多个第一有源区的延伸方向；多个第一有源区中的每一个第一有源区的延伸方向相同且均为第一方向；第二方向为与第一方向垂直且与第一有源区所在的平面平行的方向。在一些具体示例中，第一方向可以表示为附图中的Y轴方向；第二方向可以表示为附图中的X轴方向；第一有源区所在的平面可以表示为附图中的XOY平面。
这里，与第一方向和第二方向均相交的方向并不指代某一个固定的方向，而是可以理解为平行于所第一有源区所在的平面，且不与第一方向平行也不与第二方向平行的任意一个方向。
这里，多个第一栅极物理连接形成第一导线；多个第二栅极物理连接形成第二导线。需要说明的是，本公开实施例中，每一个主字线中多个第一栅极可以形成一个第一导线；多个第二栅极可以形成一个或两个第二导线。所有的第一导线和第二导线连接，形成主字线。
在一些具体实施例中，每一主字线可以包括一个第一导线和一个第二导线，第一导线的一端和第二导线的一端相连，第一导线和第二导线的位置可以互换。此时，第一导线和第二导线的排布方式可以是：第一导线的延伸方向与第一方向和第二方向均相交，第二导线的延伸方向与第二方向平行；也可以是：第一导线的延伸方向与第二方向平行，第二导线的延伸方向与第一方向和第二方向均相交；还可以是：第一导线的延伸方向与第一方向和第二方向均相交，第二导线的延伸方向也与第一方向和第二方向均相交。
在一些具体实施例中，每一主字线可以包括一个第一导线和两个第二导线，两个第二导线分别位于第一导线的两侧；此时，第一导线和第二导线的排布方式可以是：第一导线的延伸方向与第一方向和第二方向均相交，两个第二导线中的一个第二导线的延伸方向与第二方向平行，另一个第二导线的延伸方向与第一方向和第二方向均相交；也可以是：第一导线的延伸方向与第二方向平行，两个第二导线的延伸方向与第一方向和第二方向均相交；还可以是：第一导线的延伸方向与第一方向和第二方向均相交，两个第二导线的延伸方向与第一方向和第二方向均相交；这里，第一导线的延伸方向与第二导线的延伸方向可以相交也可以垂直。
需要说明的是，第一栅极和第二栅极表征的晶体管类型不同，第一栅极和第二栅极表征的晶体管类型可以互换。示例性地，所述第一栅极对应的晶体管可以包括PMOS晶体管；所述第二栅极对应的晶体管可以包括NMOS晶体管；或者，所述第一栅极对应的晶体管可以包括NMOS晶体管；所述第二栅极对应的晶体管可以包括PMOS晶体管。
为了便于理解本公开的立意，下面结合附图，对第一导线和第二导线的具体排布方式进行详细说明。图4a至图4d示出了多种不同的子字线驱动器的布线方式，需要说明的是，本公开实施例中半导体结构可以包括至少一个子字线驱动器，图4a至图4d中均示出了半导体结构包括2个子字线驱动器的情况。此外，为了方便后续的计算比较，将第一导线的总长度和第二导线的总长度设定为相同，将与第一方向和第二方向均相交的方向设定为与第一方向和第二方向的夹角均为45°，同时将第一导线和第二导线均沿第二方向延伸时，图3b中子字线驱动器在X轴方向上的宽度L作为参考值。
图4a对应的半导体结构100中示出了第一导线401沿与第一方向和第二方向均相交的方向延伸，第二导线（402a、402b）与第二方向平行。此时，第一导线401在第二方向上的投影宽度，小于第一导线401沿第二方向设置时第一导线401在第二方向上的宽度。根据计算，图4a中子字线驱动器在第二方向上的宽度相较于参考值减小了29.3%。
图4b对应的半导体结构200中示出了第二导线（402a、402b）沿与第一方向和第二方向均相交的方向延伸，第一导线401与第二方向平行。第二导线（402a、402b）在第二方向上的投影宽度，小于第二导线（402a、402b）沿第二方向设置时第二导线（402a、402b）在第二方向上的宽度。根据计算，子字线驱动器在第二方向上的宽度相较于参考值减小了29.3%。
图4c对应的半导体结构300与图4b中示出的半导体结构200中不同之处在于第一导线401的形状不同，第二导线的两个部分（402a、402b）的延伸方向不同，二者在第二方向上的宽度相同。根据计算，子字线驱动器在第二方向上的宽度相较于参考值减小了29.3%。
图4d对应的半导体结构400中示出了第一导线401、第二导线（402a、402b）均沿与第一方向和第二方向均相交的方向延伸。第一导线401和第二导线（402a、402b）在第二方向上的宽度均减小；根据计算，子字线驱动器在第二方向上的宽度相较于参考值减小了58.6%。
然而，在第一导线和/或第二导线与第一方向和第二方向均相交时，第一导线和/或第二导线在第一方向上的宽度相对增加。其增大的宽度与第一导线或第二导线与第二方向之间的夹角相关，根据计算，在第一导线和第二导线与第二方向的夹角均为α时，子字线驱动器的面积缩小了1-（2-2cosα）/4。示例性的，在夹角α为45°时，子字线驱动器的面积缩小了14.6%。
可以理解的是，通过将主字线中的多个第一栅极形成的连线、至少部分第二栅极形成的连线中至少之一的延伸方向设置为与第一方向和第二方向均相交，如此，可以在保持沟道长度不变的前提下，使得主字线沿第二方向的宽度出现不同程度的缩小，从而达到缩小子字线驱动器面积的目的。
实际应用中，考虑到当沿与第一方向和第二方向均相交的方向与第二方向的角度大于预设角度时，存在两方面问题：一方面，主字线沿第一方向的长度增加过大；另一方面，主字线中相邻位置处的栅极对应的有源区可能出现重叠、相交的情况。基于此，进一步限定第一导线或第二导线延伸方向与第二方向的角度可以优化上述存在的两个问题。在一些实施例中，所述预设角度为45°。
在一些实施例中，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第一有源区沿所述第三方向间隔排布，至少部分所述第二栅极物理连接均沿第四方向延伸；所述第三方向所在直线与所述第二方向所在直线的夹角范围为：0-45°；和/或，所述第四方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
例如，在一些实施例中，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸。
例如，在一些实施例中，所述多个第一栅极物理连接且均沿第三方向延伸，一部分所述第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸，另一部分所述第二栅极物理连接在所述多个第一栅极的另一端且均沿第五方向延伸，所述第五方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
这里，第三方向为第一导线的延伸方向，其为与第一方向和第二方向均相交的方向；第四方向和第五方向均为部分第二导线的延伸方向，其均为与第一方向和第二方向均相交的方向。在第二导线仅位于第一导线的一侧时，第二导线仅沿第四方向延伸；在第二导线分别位于第一导线的两侧时，第二导线分别沿第四方向和第五方向延伸。考虑到在预设角度过大时可能存在前述的两个问题，本公开实施例中，将第三方向、第四方向以及第五方向所在直线与所述第二方向所在直线的夹角范围均设置为0-45°。
需要说明的是，第一导线对应的多个第一有源区沿着第一导线的延伸方向间隔排布。
示例性的，参考图5a，半导体结构500中包括多个第一有源区403和四个主字线404，每一主字线404中包括第一导线401和第二导线（402a、402b）；第二导线（402a、402b）分别位于第一导线401的两侧，每一第一导线401均沿第三方向（参考图5a中AP方向）延伸，第二导线（402a、402b）均沿第四方向延伸（这里，第四方向与附图5a中的X轴方向平行）。
示例性的，参考图5b，半导体结构600中，每一主字线404中包括第一导线401和第二导线（402a、402b），第二导线（402a、402b）分别位于第一导线401的两侧，第一导线401沿第三方向（这里，第三方向与附图5b中的X轴方向平行）延伸，一部分第二导线402a沿第四方向（参考图5b中BP方向）延伸，另一部分第二导线402b沿第五方向（参考图5b中CP方向）延伸。
示例性的，参考图5c，半导体结构700中，每一主字线404中包括第一导线401和第二导线（402a、402b），第二导线（402a、402b）分别位于第一导线401的两侧，第一导线401沿第三方向（参考图5c中DP方向）延伸，一部分第二导线402a沿第四方向（参考图5c中EP方向）延伸，另一部分第二导线402b沿第五方向（参考图5c中PF方向）延伸。
示例性的，参考图5d，半导体结构800中，每一主字线404中包括第一导线401和第二导线402，第二导线402仅位于第一导线401的一侧，第一导线401沿第三方向（参考图5d中GP方向）延伸；第二导线402沿第四方向（参考图5d中HP方向）延伸。
需要说明的是，图5a至图5d中，在第三方向、第四方向、第五方向均与所述第一方向、第二方向相交时，第三方向、第四方向、第五方向所在直线分别与所述第二方向所在直线的夹角的值可以相同，也可以不同。
在一些实施例中，所述第四方向所在的直线与所述第三方向所在的直线之间的夹角为第一夹角，所述第五方向所在的直线与所述第三方向所在的直线之间的夹角为第二夹角，所述第一夹角与所述第二夹角相等。
示例性的，参考图5b，所述第一夹角为∠CPX，所述第二夹角为∠BP（-X），这里，所述第一夹角与所述第二夹角相等，即∠CPX=∠BP（-X）。
示例性的，参考图5c，所述第一夹角为∠DPE，所述第二夹角为∠DPF，这里，所述第一夹角与所述第二夹角相等，即∠DPE=∠DPF。此时，第四方向和第五方向平行。
在另一些实施例中，所述第一夹角与所述第二夹角不同。
可以理解的是，当第一夹角与第二夹角相同时，第二导线的两个部分沿第二方向的宽度出现缩减的程度相同，同时第二导线的两个部分（402a、402b）沿第一方向的长度的变化程度也是相同的，这将有利于第二栅极的整体尺寸的控制。
在一些实施例中，所述第三方向所在直线与所述第二方向所在直线的夹角为45°，所述多个第一有源区呈步进状间隔排布，所述第四方向所在直线与所述第二方向所在直线的夹角为45°，所述第五方向所在直线与所述第二方向所在直线的夹角为45°。
示例性的，参考图5c，第三方向与X轴方向的夹角为∠DPO；第四方向与X轴方向的夹角为∠EPX；第五方向与X轴方向的夹角为∠OPF；这里，∠DPO=∠EPX=∠OPF=45°。
结合前面的计算方法，当第三方向、第四方向、第五方向的夹角均为45度时，子字线驱动器在第二方向上的宽度相较于参考值减小的程度最大。同时，当第四方向和第五方向平行，但不与第三方向平行时，相较于当第四方向与第五方向和第三方向均平行时，子字线驱动器在第一方向上的长度更小。
在一些实施例中，所述第一栅极整体均沿所述第三方向延伸；或者，所述第一栅极包括沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分。
示例性的，参考图5a、图5b、图5c、图5d，多个第一栅极物理连接形成的第一导线401呈直线型。在另一些实施例中，多个第一栅极物理连接形成的第一导线401呈“Z”字型或反“Z”字型，如图6a、图6b所示。
具体地，参考图6a、图6b，第一导线401包括相互连接的第一部分401a、第二部分401b和第三部分401c，第一部分401a和第二部分401b均沿第三方向延伸但不重叠，第三部分401c用于连接第一部分401a和第二部分401b，进而使得第一导线401呈“Z”字型或反“Z”字型。其中，半导体结构900中多个呈“Z”字型的第一导线401和呈反“Z”字型的第一导线401间隔排布，如此，可以使得沿Y轴方向相邻设置的两个第一导线401之间的部分区域间距较大，该较大间距区域可以根据需求设置其他器件结构，例如噪声抑制单元；后文中有相关内容，这里不再详述。
需要说明的是，图6b为图6a中呈“Z”字型的第一导线401的放大示意图。
在一些实施例中，所述半导体结构包括N个子字线驱动器，所述N为大于等于1的正整数；所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第一栅极均平行且两端均齐平；所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第二栅极均平行且两端均齐平。
示例性的，参考图5b，半导体结构600包括N个子字线驱动器404，这里，N=4；其中，每一个子字线驱动器404包含四个第一栅极物理连接，形成第一导线401；其中，四个第一栅极相互平行，且两端基本齐平。
需要说明的是，每一个子字线驱动器404中包含四个第一栅极，以及与其对应的四个第一有源区403，四个第一有源区403沿第三方向间隔排布。
示例性的，参考图5a，半导体结构500包括N个子字线驱动器404，这里，N=4；其中，每一个子字线驱动器404包含四个第二栅极物理连接；其中，两个第二栅极位于第一导线401的一侧，两个第二栅极位于第一导线401的另一侧。这里，四个第二栅极相互平行，且两端基本齐平。
在一些实施例中，所述子字线驱动器还包括：多个第三栅极，第三栅极均位于所述N个子字线驱动器中相邻的两个子字线驱动器的第二栅极之间。
参考图5a，在半导体结构500中相邻的两个子字线驱动器404之间还设置有第三栅极405，所述第三栅极405位于沿第一方向并列设置的相邻两个第二栅极（第二导线402a）之间。
在一些实施例中，所述子字线驱动器还包括至少一个第二有源区，与所述多个第二栅极、所述多个第三栅极对应；所述第一有源区的形状为长条形，所述第二有源区的形状为网格状。
参考图5a，第一有源区403的形状可以为长条状，所述第一栅极与所述第一有源区403一一对应。第二有源区406的形成可以为长条状，也可以为网格状；在第二有源区406的形成为长条状时，一个第二栅极与一个第二有源区一一对应；在第二有源区的形成为网格状时，多个第二栅极与一个第二有源区对应。另外，在第二有源区406的形成为网格状时，位于相邻两个第二栅极之间的第三栅极也与该第二有源区对应，即多个第二栅极和多个第三栅极共用一个第二有源区406；如此，可以减少有源区的设置，进而减小子字线驱动器的面积。
需要说明的是，第三栅极及其对应的晶体管可以用于形成噪声抑制单元。
参考图7，在第二导线402位于两个第一导线401之间时，第三栅极405位于沿Y中方向上相邻的两个第二栅极（即相邻的第二导线402）之间。另外，图7中仅示出了一种第二导线402与第一导线401的排布方式，在另一些实施例中，还可以是其他类型的排布方式，这里不再一一赘述。
在一些实施例中，沿所述第一方向相邻的两个第三栅极形成为“C”字型或“I”字型。
参考图5a，在第二导线（402a或402b）与X轴方向平行时，位于沿Y轴方向相邻两个第二导线（402a或402b）之间的第三栅极405呈“C”字型或反“C”字型。
参考图6a，在第二导线（402a或402b）与X轴方向所在的直线相交时，沿Y轴方向相邻设置的两个第三栅极405呈“I”字型。
在一些实施例中，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器和第二子字线驱动器；所述第一子字线驱动器和第二子字线驱动器中的第三栅极均位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间。
参考图4a，图4a中示出的半导体结构100包括2个子字线驱动器，即沿Y轴方向相邻设置的第一子字线驱动器100-1和第二子字线驱动器100-2，第三栅极405位于第一子字线驱动器100-1的第二栅极402a和第二子字线驱动器100-2的第二栅极402a之间；或者，第三栅极405位于第一子字线驱动器100-1的第二栅极402b和第二子字线驱动器100-2的第二栅极402b之间。
在一些实施例中，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的第一栅极整体均沿所述第一方向延伸；第一子字线驱动器和第二子字线驱动器的第二栅极之间的距离为L1，第二子字线驱动器和第三子字线驱动器的第二栅极之间的距离为L2，第三子字线驱动器和第四子字线驱动器的第二栅极之间的距离为L3，其中，L1=L3，L1＞L2；所述N个子字线驱动器的第三栅极位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间，以及所述第三子字线驱动器的第二栅极和第四子字线驱动器的第二栅极之间。
参考图5b，图5b中示出的半导体结构600包括4个沿所述第一方向依次设置的子字线驱动器，即第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器，其中，第一子字线驱动器的第二栅极402a-1与第二子字线驱动器的第二栅极402a-2之间的距离为L1，第二子字线驱动器的第二栅极402a-2与第三子字线驱动器的第二栅极402a-3之间的距离为L2，第三子字线驱动器的第二栅极402a-3与第四子字线驱动器的第二栅极402a-4之间的距离为L3，这里，L1＞L2，L3＞L2；在一些实施例中，L1=L3；基于此，L1=L3＞L2。
在此情况下，为了减小子字线驱动器的总面积，将第三栅极405设置在第一子字线驱动器的第二栅极402a-1与第二子字线驱动器的第二栅极402a-2之间；和/或，将第三栅极405设置在第三子字线驱动器的第二栅极402a-3与第四子字线驱动器的第二栅极402a-4之间。
在一些实施例中，第二子字线驱动器的第一栅极与所述第三子字线驱动器的第一栅极存在共用的有源区。
图5b中示出的半导体结构600中包括多个第二子字线驱动器的第一栅极401-1和多个第三子字线驱动器的第一栅极401-2，以及多个第一有源区403。沿Y轴方向相邻的第二子字线驱动器的第一栅极401-1和第三子字线驱动器的第一栅极401-2之间的距离为L2，对应的，第二子字线驱动器的第二栅极402a-2与第三子字线驱动器的第二栅极402a-3之间的距离也为L2，相较于沿Y轴方向相邻的第一子字线驱动器和第二子字线驱动器之间的距离L1而言相对较小，因此，可以将第二子字线驱动器的第一栅极401-1与所述第三子字线驱动器的第一栅极401-2共用一个第一有源区403，如此，也可以减小子字线驱动器的总面积。
在一些实施例中，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的所述第一栅极包括沿所述第一方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分；相邻的两个子字线驱动器之间的第一栅极的第一部分的间距为第一距离或第二距离，相邻的两个子字线驱动器之间的第一栅极的第二部分的间距为所述第一距离或所述第二距离，所述第一距离大于所述第二距离；所述N个子字线驱动器的第三栅极位于所述N个子字线驱动器中间距为第一距离的两个相邻第一栅极连接的第二栅极之间。
参考图6a，半导体结构900中，第一子字线驱动器400-1对应的多个第一栅极物理连接，形成的第一导线包括第一部分401a和第二部分401b以及连接所述第一部分和第二部分的第三部分401c。第二子字线驱动器400-2对应的多个第一栅极物理连接，形成的第一导线包括第一部分401a和第二部分401b以及连接所述第一部分和第二部分的第三部分401c。第三子字线驱动器400-3对应的多个第一栅极物理连接，形成的第一导线包括第一部分401a和第二部分401b以及连接所述第一部分和第二部分的第三部分401c。第四子字线驱动器400-4对应的多个第一栅极物理连接，形成的第一导线401包括第一部分401a和第二部分401b以及连接所述第一部分和第二部分的第三部分401c。
第一子字线驱动器400-1对应的第一部分401a与第二子字线驱动器400-2对应的第一部分401a之间的距离为R1；第一子字线驱动器400-1对应的第二部分401b与第二子字线驱动器400-2对应的第二部分401b之间的距离为R2。
第二子字线驱动器400-2对应的第一部分401a与第三子字线驱动器400-3对应的第一部分401a之间的距离为R2；第二子字线驱动器400-2对应的第二部分401b与第三子字线驱动器400-3对应的第二部分401b之间的距离为R1。
第三子字线驱动器400-3对应的第一部分401a与第四子字线驱动器400-4对应的第一部分401a之间的距离为R1；第三子字线驱动器400-3对应的第二部分401b与第四子字线驱动器400-4对应的第二部分401b之间的距离为R2。
这里，所述第一距离R1大于所述第二距离R2；基于此，将N个子字线驱动器对应的多个第三栅极设置在相距第一距离R1的沿Y轴方向相邻设置的两个第一栅极连接的第二栅极之间。换言之，第三栅极位于相邻的两个第二栅极之间，且与该相邻的两个第二栅极分别连接的两个第一栅极之间的距离为第一距离R1。
在一些实施例中，所述N个子字线驱动器中间距为第二距离的两个相邻第一栅极之间存在共用的所述第一有源区。
参考图6a，第一子字线驱动器400-1对应的第二部分401b与第二子字线驱动器400-2对应的第二部分401b之间、第二子字线驱动器400-2对应的第一部分401a与第三子字线驱动器400-3对应的第一部分401a之间、以及第三子字线驱动器400-3对应的第二部分401b与第四子字线驱动器400-4对应的第二部分401b之间的距离均为第二距离R2，基于此，该区域中，相邻的两个第一栅极之间可以共用一个第一有源区403，以减子小字线驱动器的总面积。
在一些实施例中，所述第一栅极对应的晶体管包括PMOS晶体管；所述第二栅极对应的晶体管、所述第三栅极对应的晶体管均包括NMOS晶体管。
这里，上述第一栅极、第二栅极、第三栅极对应图2中示出的子字线驱动器电路时，可以有上述的PMOS和NMOS的对应关系。
可以理解的是，在另一些实施例中，所述第一栅极对应的晶体管包括NMOS晶体管；所述第二栅极对应的晶体管、所述第三栅极对应的晶体管均包括PMOS晶体管。此时，可以根据电路的功能需求，调整相应的电路连接关系。
在一些实施例中，所述子字线驱动器还包括多个导电接触；每个所述导电接触分别与第一有源区或第二有源区中的源极或漏极连接。
参考图5a、图6a，每一子字线驱动器中还设置有多个导电接触407；所述导电接触407可以位于第一栅极的至少一侧，与所述第一有源区403中的源极或漏极连接；所述导电接触407也可以位于第二栅极的至少一侧，与所述第二有源区406中的源极或漏极连接。
基于此，本公开实施例中，将第一栅极对应的第一有源区的延伸方向定义为第一方向，将与第一有源区所在的平面平行且垂直于第一方向的方向定义为第二方向，通过将主字线中的多个第一栅极形成的连线、至少部分第二栅极形成的连线中至少之一的延伸方向设置为与第一方向和第二方向均相交，从而可以在保持沟道长度不变的前提下，使得主字线沿第二方向的宽度（主字线在第一方向上的投影尺寸）缩小，子字线驱动器的占用面积缩小，进而提高存储器的集成度。
本公开实施例还提供了一种存储器，包括：如本公开上述实施例中所述的半导体结构。
这里，所述存储器中的相关结构的布局可以参考前述的图1b的相关描述。
本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种半导体结构，其特征在于，包括：至少一个子字线驱动器，所述子字线驱动器包括：
多个第一有源区；以及
主字线，包括互连的多个第一栅极和多个第二栅极；所述多个第一栅极对应所述多个第一有源区；
其中，所述主字线中的所述多个第一栅极的延伸方向和/或所述主字线中的至少部分第二栅极的延伸方向与第一方向和第二方向均相交；所述第一方向平行于所述第一有源区延伸的方向，所述第二方向与所述第一有源区所在的平面平行且垂直于所述第一方向。
2.根据权利要求1所述的半导体结构，其特征在于，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第一有源区沿所述第三方向间隔排布，至少部分所述第二栅极物理连接均沿第四方向延伸；
所述第三方向所在直线与所述第二方向所在直线的夹角范围为：0-45°；和/或，所述第四方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
3.根据权利要求2所述的半导体结构，其特征在于，所述多个第一栅极物理连接且均沿第三方向延伸，所述多个第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸。
4.根据权利要求2所述的半导体结构，其特征在于，所述多个第一栅极物理连接且均沿第三方向延伸，一部分所述第二栅极物理连接在所述多个第一栅极的一端且均沿第四方向延伸，另一部分所述第二栅极物理连接在所述多个第一栅极的另一端且均沿第五方向延伸，所述第五方向所在直线与所述第二方向所在直线的夹角范围为：0-45°。
5.根据权利要求4所述的半导体结构，其特征在于，所述第四方向所在的直线与所述第三方向所在的直线之间的夹角为第一夹角，所述第五方向所在的直线与所述第三方向所在的直线之间的夹角为第二夹角，所述第一夹角与所述第二夹角相等。
6.根据权利要求5所述的半导体结构，其特征在于，所述第三方向所在直线与所述第二方向所在直线的夹角为45°，所述多个第一有源区呈步进状间隔排布，所述第四方向所在直线与所述第二方向所在直线的夹角为45°，所述第五方向所在直线与所述第二方向所在直线的夹角为45°。
7.根据权利要求2所述的半导体结构，其特征在于，
所述第一栅极整体均沿所述第三方向延伸；
或者，
所述第一栅极包括沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分。
8.根据权利要求2至7中任一项所述的半导体结构，其特征在于，所述半导体结构包括N个子字线驱动器，所述N为大于等于1的正整数；
所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第一栅极均平行且两端均齐平；
所述N个子字线驱动器中每一子字线驱动器包含的物理连接的所述第二栅极均平行且两端均齐平。
9.根据权利要求8所述的半导体结构，其特征在于，所述子字线驱动器还包括：多个第三栅极，所述多个第三栅极均位于所述N个子字线驱动器中相邻的两个子字线驱动器的第二栅极之间。
10.根据权利要求9所述的半导体结构，其特征在于，所述N个子字线驱动器包括第一子字线驱动器和第二子字线驱动器；
所述第一子字线驱动器和第二子字线驱动器中的第三栅极均位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间。
11.根据权利要求9所述的半导体结构，其特征在于，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的第一栅极整体均沿所述第一方向延伸；所述第一子字线驱动器和第二子字线驱动器的第二栅极之间的距离为L1，所述第二子字线驱动器和第三子字线驱动器的第二栅极之间的距离为L2，所述第三子字线驱动器和第四子字线驱动器的第二栅极之间的距离为L3；其中，L1=L3，L1＞L2；
所述N个子字线驱动器的第三栅极位于所述第一子字线驱动器的第二栅极和第二子字线驱动器的第二栅极之间，以及所述第三子字线驱动器的第二栅极和第四子字线驱动器的第二栅极之间。
12.根据权利要求11所述的半导体结构，其特征在于，所述第二子字线驱动器的第一栅极与所述第三子字线驱动器的第一栅极存在共用的有源区。
13.根据权利要求9所述的半导体结构，其特征在于，所述N个子字线驱动器包括沿所述第一方向依次设置的第一子字线驱动器、第二子字线驱动器、第三子字线驱动器和第四子字线驱动器；所述N个子字线驱动器的所述第一栅极包括沿所述第一方向延伸的第一部分和第二部分以及连接所述第一部分和第二部分的第三部分；相邻的两个子字线驱动器之间的第一栅极的第一部分的间距为第一距离或第二距离，相邻的两个子字线驱动器之间的第一栅极的第二部分的间距为所述第二距离或所述第一距离，所述第一距离大于所述第二距离；
所述N个子字线驱动器的第三栅极位于所述N个子字线驱动器中间距为第一距离的两个相邻第一栅极连接的第二栅极之间。
14.根据权利要求13所述的半导体结构，其特征在于，所述N个子字线驱动器中间距为第二距离的两个相邻第一栅极之间存在共用的所述第一有源区。
15.根据权利要求9所述的半导体结构，其特征在于，沿所述第一方向相邻的两个第三栅极形成为“C”字型或“I”字型。
16.根据权利要求9所述的半导体结构，其特征在于，所述第一栅极对应的晶体管包括P型晶体管；所述第二栅极对应的晶体管、所述第三栅极对应的晶体管均包括N型晶体管。
17.根据权利要求9所述的半导体结构，其特征在于，所述子字线驱动器还包括至少一个第二有源区，与所述多个第二栅极、所述多个第三栅极对应；
所述第一有源区的形状为长条形，所述第二有源区的形状为网格状。
18.根据权利要求17所述的半导体结构，其特征在于，所述子字线驱动器结构还包括多个导电接触；每个所述导电接触分别与所述第一有源区或所述第二有源区中的源极或漏极连接。
19.一种存储器，其特征在于，包括：
如权利要求1至18任一项所述的半导体结构。
CN202211070194.3A 2022-09-02 2022-09-02 半导体结构及存储器 Active CN115172364B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211070194.3A CN115172364B (zh) 2022-09-02 2022-09-02 半导体结构及存储器
PCT/CN2022/124056 WO2024045264A1 (zh) 2022-09-02 2022-10-09 半导体结构及存储器
EP22946032.4A EP4358137A1 (en) 2022-09-02 2022-10-09 Semiconductor structure and memory
US18/530,183 US20240130119A1 (en) 2022-09-02 2023-12-05 Semiconductor structure and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211070194.3A CN115172364B (zh) 2022-09-02 2022-09-02 半导体结构及存储器

Publications (2)

Publication Number Publication Date
CN115172364A true CN115172364A (zh) 2022-10-11
CN115172364B CN115172364B (zh) 2022-12-06

Family

ID=83481368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211070194.3A Active CN115172364B (zh) 2022-09-02 2022-09-02 半导体结构及存储器

Country Status (4)

Country Link
US (1) US20240130119A1 (zh)
EP (1) EP4358137A1 (zh)
CN (1) CN115172364B (zh)
WO (1) WO2024045264A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187978A (ja) * 1998-12-22 2000-07-04 Hitachi Ltd 半導体装置
US20080112253A1 (en) * 2006-11-09 2008-05-15 Jae-Youn Youn Semiconductor memory device having split word line driver circuit with layout patterns that provide increased integration density
US20080278987A1 (en) * 2007-05-07 2008-11-13 Samsung Electronics Co., Ltd. Layout structure of sub-word line driver and forming method thereof
US20170005096A1 (en) * 2015-06-30 2017-01-05 SK Hynix Inc. Sub word line driver of a semiconductor memory device
US20180166119A1 (en) * 2016-12-14 2018-06-14 SK Hynix Inc. Sub word line driver of semiconductor memory device
US10008256B1 (en) * 2016-12-27 2018-06-26 SK Hynix Inc. Sub word line driver of semiconductor memory device
CN111446236A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 带状单元版图及存储器版图、带状单元结构及存储器
CN113327635A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 子字线驱动器
CN114864538A (zh) * 2022-05-07 2022-08-05 长鑫存储技术有限公司 半导体结构及芯片
CN114913891A (zh) * 2021-02-09 2022-08-16 美光科技公司 存储器子字驱动器布局

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187978A (ja) * 1998-12-22 2000-07-04 Hitachi Ltd 半導体装置
US20080112253A1 (en) * 2006-11-09 2008-05-15 Jae-Youn Youn Semiconductor memory device having split word line driver circuit with layout patterns that provide increased integration density
US20080278987A1 (en) * 2007-05-07 2008-11-13 Samsung Electronics Co., Ltd. Layout structure of sub-word line driver and forming method thereof
US20170005096A1 (en) * 2015-06-30 2017-01-05 SK Hynix Inc. Sub word line driver of a semiconductor memory device
US20180166119A1 (en) * 2016-12-14 2018-06-14 SK Hynix Inc. Sub word line driver of semiconductor memory device
US10008256B1 (en) * 2016-12-27 2018-06-26 SK Hynix Inc. Sub word line driver of semiconductor memory device
CN111446236A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 带状单元版图及存储器版图、带状单元结构及存储器
CN113327635A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 子字线驱动器
CN114913891A (zh) * 2021-02-09 2022-08-16 美光科技公司 存储器子字驱动器布局
CN114864538A (zh) * 2022-05-07 2022-08-05 长鑫存储技术有限公司 半导体结构及芯片

Also Published As

Publication number Publication date
WO2024045264A1 (zh) 2024-03-07
US20240130119A1 (en) 2024-04-18
EP4358137A1 (en) 2024-04-24
CN115172364B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
KR102634614B1 (ko) 수직형 메모리 장치
US8611122B2 (en) Semiconductor memory device having vertical transistors
JP5222761B2 (ja) 抵抗変化型不揮発性記憶装置
US6333866B1 (en) Semiconductor device array having dense memory cell array and heirarchical bit line scheme
US6909646B2 (en) Semiconductor memory device having improved arrangement for replacing failed bit lines
EP0905785A2 (en) High density semiconductor memory
US20150055414A1 (en) Memory device structure with page buffers in a page-buffer level separate from the array level
JP2009199713A5 (zh)
US7259977B2 (en) Semiconductor device having hierarchized bit lines
US6882557B2 (en) Semiconductor memory device
KR0142037B1 (ko) 반도체 디바이스
US6930908B2 (en) Semiconductor integrated circuit device having ferroelectric capacitor
CN115172364B (zh) 半导体结构及存储器
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
KR100265770B1 (ko) 워드라인 보다 짧은 비트라인을 갖는 에스램 셀
US5420816A (en) Semiconductor memory apparatus with configured word lines to reduce noise
US20060126416A1 (en) Memory cell array structure adapted to maintain substantially uniform voltage distribution across plate electrode
US20100237394A1 (en) Semiconductor memory device
US6710385B2 (en) Semiconductor memory device using ferroelectric film
US20060039177A1 (en) Ferroelectric memory
CN114765038A (zh) 集成组合件和半导体存储器装置
TW202412272A (zh) 半導體結構及記憶體
JP2021176157A (ja) 半導体記憶装置
US6791132B2 (en) Memory semiconductor device with reduced sense amplifier area
JP2005277170A (ja) 強誘電体メモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: Changxin Technology Group Co.,Ltd.

Address before: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province

Patentee before: INNOTRON MEMORY CO.,Ltd.