JP5319012B2 - 発振器におけるフリッカー雑音消去 - Google Patents

発振器におけるフリッカー雑音消去 Download PDF

Info

Publication number
JP5319012B2
JP5319012B2 JP2012510032A JP2012510032A JP5319012B2 JP 5319012 B2 JP5319012 B2 JP 5319012B2 JP 2012510032 A JP2012510032 A JP 2012510032A JP 2012510032 A JP2012510032 A JP 2012510032A JP 5319012 B2 JP5319012 B2 JP 5319012B2
Authority
JP
Japan
Prior art keywords
switch
oscillator
capacitor
current source
reference node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012510032A
Other languages
English (en)
Other versions
JP2012526493A (ja
Inventor
コリン、シルバン・エム．
パク、ジュン・ユン
ペドラリ−ノイ、マルツィオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012526493A publication Critical patent/JP2012526493A/ja
Application granted granted Critical
Publication of JP5319012B2 publication Critical patent/JP5319012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/02—Reduction of undesired oscillations originated from natural noise of the circuit elements of the oscillator
    • H03B2202/022—Reduction of undesired oscillations originated from natural noise of the circuit elements of the oscillator the noise being essentially white noise, i.e. frequency independent noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本開示は、一般にワイヤレス通信システムに関する。より詳細には、本開示は、発振器におけるフリッカー雑音消去のためのシステム及び方法に関する。
ワイヤレス通信機器は、消費者のニーズを満たし、携帯性と利便性とを高めるために、より小さく、より強力になった。消費者は、携帯電話、携帯情報端末（ＰＤＡ）、ラップトップコンピュータなどのワイヤレス通信機器に依存するようになった。消費者は、信頼できるサービス、カバレージエリアの拡大、及び機能の増加を期待するようになった。
ワイヤレス通信機器において電力を節約する一般的な方法は、ワイヤレス通信機器が使用されていないときに、電子機器を低消費電力状態（例えば、「スリープモード」）にすることである。ワイヤレス通信機器がスリープモードにあるとき、スリープクロックを使用して、時間を追跡し、ワイヤレス通信機器が「起動する」ときをスケジュールすることができる。
クロックは、従来、低周波水晶発振器など、共振器ベースの発振器（例えば、一般に腕時計に見られる３２キロヘルツ（ｋＨｚ）発振器）を含む。しかしながら、水晶発振器は、そのサイズ及びコストのために、大量生産されるマイクロシステムに適していない。スリープモードでは、共振器ベースの発振器の代わりに、緩和発振器が使用され得る。しかしながら、緩和発振器など、非共振器ベースの発振器は、同じレベルの消費電力に対して、共振器ベースの発振器によって示されるジッタよりも高いジッタを示し得る。ジッタは、クロック信号期間対時間の時間変動である。ジッタは、様々な雑音源によって生じることがある。
回路のジッタは、回路の熱雑音によるジッタと、回路のフリッカー雑音によるジッタとによって生じることがある。緩和発振器の基準電圧に反比例することがわかっている、緩和発振器における熱雑音によるジッタを低減するために、様々な解決策が提案されている。しかしながら、そのような提案された回路は、フリッカー雑音によるジッタには対処していない。
フリッカー雑音によるジッタは、一般に、回路中のトランジスタのサイズを増加させることによって低減される。しかしながら、回路中のトランジスタのサイズを増加させることは、大量生産されるマイクロシステムの場合、実現可能でないことがある。さらに、より大きいトランジスタによる追加のキャパシタンスは、回路の速度を低減し、回路の電荷注入を増加させ得る。フリッカー雑音によるジッタを低減する緩和発振器の改善によって、利益が実現され得る。
関連出願
本出願は、発明者Sylvain M. Colin、Jun Young Park及びMarzio Pedrali-Noyによる「Flicker noise cancellation In Oscillators」と題する２００９年５月７日に出願された米国仮特許出願第６１／１７６，３５８号に関し、その優先権を主張する。
発振器におけるフリッカー雑音消去のための方法について説明する。発振器の発振期間の第１の時間期間中に第１の電流源を発振器の第１のキャパシタに選択的に結合する。発振期間の第２の時間期間中に第１の電流源を発振器の基準ノードに選択的に結合する。
第１の電流源によって生成される電流は、発振器におけるフリッカー雑音によって影響を及ぼされ得る。発振器は水晶を含まないことがある。発振器は緩和発振器であり得る。第１の電流源は、第１のキャパシタに選択的に結合され、スイッチを介して基準ノードに選択的に結合され得る。基準ノードは抵抗器に結合され得る。第１の時間期間と第２の時間期間との和は発振期間に実質的に等しいことがある。
発振期間の第３の時間期間中に第２の電流源を発振器の第２のキャパシタに選択的に結合し得る。発振期間の第４の時間期間中に第２の電流源を基準ノードに選択的に結合し得る。第３の時間期間と第４の時間期間との和は発振期間に実質的に等しいことがある。
第１のキャパシタを発振器の比較器の第１の入力に選択的に結合し得る。第２のキャパシタを比較器の第２の入力に選択的に結合し得る。基準ノードを第１の入力又は第２の入力に選択的に結合し得る。第１のキャパシタと第２のキャパシタとのうちの少なくとも１つを比較器に結合し得る。
発振器について説明する。発振器は、第１のキャパシタと、基準ノードと、第１の時間期間中に第１の電流源を第１のキャパシタに選択的に結合することと、第２の時間期間中に第１の電流源を基準ノードに選択的に結合することとを行うように構成されたコントローラとを含む。
発振器は水晶発振素子を含まないことがある。コントローラはスイッチを含み得る。基準ノードは抵抗器に結合され得る。第１の時間期間と第２の時間期間との和は発振器の発振期間に実質的に等しいことがある。第１の電流源によって生成される電流は、発振器におけるフリッカー雑音によって影響されるかもしれない。
発振器は、第２のキャパシタと第２のコントローラとを含み得る。第２のコントローラは、第３の時間期間中に第２の電流源を第２のキャパシタに選択的に結合することと、第４の時間期間中に第２の電流源を基準ノードに選択的に結合することとを行うように構成され得る。第３の時間期間と第４の時間期間との和は発振器の発振期間に実質的に等しいことがある。
発振器は、第１の入力と第２の入力とを含む比較器をも含み得る。比較器は、第１のキャパシタを第１の入力に選択的に結合し、基準ノードを第２の入力に選択的に結合するための論理を含む。比較器は、基準ノードを第１の入力に選択的に結合し、第２のキャパシタを第２の入力に選択的に結合するための論理をも含み得る。比較器は、第１のキャパシタを第１の入力に選択的に結合し、第２のキャパシタを第２の入力に選択的に結合するための論理をさらに含み得る。
発振器についても説明する。発振器は、第１のキャパシタと、第２のキャパシタと、第１の電流源と、第２の電流源と、第１の入力と第２の入力とを有する比較器とを含む。発振器は、基準ノードと、第１の時間期間中に第１の電流源を第１のキャパシタに選択的に結合することと、第２の電流源を基準ノードに選択的に結合することとを行うように構成されたコントローラとをも含む。
コントローラは、第２の時間期間中に第１の電流源を基準ノードに選択的に結合することと、第２の電流源を第２のキャパシタに選択的に結合することとを行うように構成され得る。第１の時間期間と第２の時間期間との和は発振器の発振期間に実質的に等しいことがある。コントローラは、第３の時間期間中に第１の電流源を第１のキャパシタに選択的に結合することと、第２の電流源を第２のキャパシタに選択的に結合することとを行うように構成され得る。発振器は基準抵抗を含み得る。基準ノードは基準抵抗に結合され得る。
コントローラは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチと、第６のスイッチとを含み得る。コントローラは、発振器におけるフリッカー雑音を低減するために、スイッチの５つの構成を使用して複数の状態にわたって発振器を循環させ得る。第１のスイッチと第２のスイッチとは、位相発生器によって発生される第１の位相に応答し得る。第３のスイッチは、位相発生器によって発生される第２の位相に応答し得る。第４のスイッチは、位相発生器によって発生される第３の位相に応答し得る。第５のスイッチと第６のスイッチとは、位相発生器によって発生される第４の位相に応答し得る。
位相発生器は、比較器の出力によって制御され得る。比較器の出力の立上りエッジは、第１の位相の立上りエッジをトリガし、続いて第２の位相の立上りエッジをトリガし、続いて第３の位相の立上りエッジをトリガし、続いて第４の位相の立上りエッジをトリガし得る。比較器の出力の立下りエッジは、第４の位相の立下りエッジをトリガし、続いて第３の位相の立下りエッジをトリガし、続いて第２の位相の立下りエッジをトリガし、続いて第１の位相の立下りエッジをトリガする。
第１のスイッチは、第１の電流源と比較器の第１の入力とを選択的に結合し得る。第２のスイッチは、第１のキャパシタを第１の位置において接地に選択的に結合し、第２の位置において第１の電流源に選択的に結合し得る。第３のスイッチは、比較器の第１の入力を第１の位置において基準ノードに選択的に結合し、第２の位置において第１のキャパシタに選択的に結合し得る。第４のスイッチは、比較器の第２の入力を第１の位置において第２の電流源に選択的に結合し、第２の位置において基準ノードに選択的に結合し得る。第５のスイッチは、第２のキャパシタを第１の位置において第２の電流源に選択的に結合し、第２の位置において接地に選択的に結合し得る。第６のスイッチは、基準ノードを第２の電流源に選択的に結合し得る。
スイッチの第１の構成は、閉じた第１のスイッチと、第１の位置にある第２のスイッチと、第１の位置にある第３のスイッチと、第１の位置にある第４のスイッチと、第１の位置にある第５のスイッチと、開いた第６のスイッチとを含み得る。スイッチの第２の構成は、開いた第１のスイッチと、第２の位置にある第２のスイッチと、第１の位置にある第３のスイッチと、第１の位置にある第４のスイッチと、第１の位置にある第５のスイッチと、開いた第６のスイッチとを含み得る。スイッチの第３の構成は、開いた第１のスイッチと、第２の位置にある第２のスイッチと、第２の位置にある第３のスイッチと、第１の位置にある第４のスイッチと、第１の位置にある第５のスイッチと、開いた第６のスイッチとを含み得る。
スイッチの第４の構成は、開いた第１のスイッチと、第２の位置にある第２のスイッチと、第２の位置にある第３のスイッチと、第２の位置にある第４のスイッチと、第１の位置にある第５のスイッチと、開いた第６のスイッチとを含み得る。スイッチの第５の構成は、開いた第１のスイッチと、第２の位置にある第２のスイッチと、第２の位置にある第３のスイッチと、第２の位置にある第４のスイッチと、第２の位置にある第５のスイッチと、閉じた第６のスイッチとを含み得る。発振器は緩和発振器であり得る。発振器はワイヤレス通信機器において使用され得る。
発振器におけるフリッカー雑音消去のための方法について説明する。比較器は、第１の構成、第２の構成、第３の構成、第４の構成又は第５の構成のうちの１つを用いて選択的に構成される。比較器は、第１の入力と第２の入力とを有し得る。発振器の構成要素は、コントローラを使用して複数の状態にわたって循環される。発振器の構成要素は、第１の電流源と、第２の電流源と、第１のキャパシタと、第２のキャパシタと、基準ノードとを含む。複数の状態にわたって発振器の構成要素を循環させることにより、発振器は、フリッカー雑音が低減されて発振するようになる。
コントローラは、第１の時間期間中に第１の電流源を第１のキャパシタに選択的に結合することと、第２の時間期間中に第１の電流源を基準ノードに選択的に結合することとを行うように構成され得る。第１の時間期間と第２の時間期間との和は発振器の発振期間に実質的に等しいことがある。コントローラは、第３の時間期間中に第２の電流源を第２のキャパシタに選択的に結合することと、第４の時間期間中に第２の電流源を基準ノードに選択的に結合することとを行うように構成され得る。第３の時間期間と第４の時間期間との和は発振器の発振期間に実質的に等しいことがある。
発振器は基準抵抗をも含み得る。基準ノードは基準抵抗に結合され得る。コントローラは、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチと、第６のスイッチとを含み得る。コントローラは、発振器におけるフリッカー雑音を低減するために、スイッチの５つの構成を使用して複数の状態にわたって発振器を循環させ得る。
複数の状態にわたって発振器の構成要素を循環させることは、第１の電流源を基準ノードに結合することと、第２の電流源を第１のキャパシタに結合することと、第１のキャパシタの両端間の電圧を基準ノードにおける電圧＋オフセット電圧と比較することとを含み得る。第１のキャパシタの両端間の電圧が基準ノードにおける電圧＋オフセット電圧よりも大きくない場合、低クロック信号を出力し得る。第１のキャパシタの両端間の電圧が基準ノードにおける電圧＋オフセット電圧よりも大きい場合、高クロック信号を出力し得る。
複数の状態にわたって発振器の構成要素を循環させることは、第１のスイッチを開くことと、第２のスイッチを第１の位置から第２の位置に移動することと、第１の電流源を第２のキャパシタに結合することと、第３のスイッチを第１の位置から第２の位置に移動することと、第４のスイッチを第１の位置から第２の位置に移動することと、第５のスイッチを第１の位置から第２の位置に移動することと、第６のスイッチを閉じることと、基準ノードにおける電圧を第１のキャパシタの両端間の電圧＋オフセット電圧と比較することとをも含み得る。基準ノードにおける電圧が第１のキャパシタの両端間の電圧＋オフセット電圧よりも大きくない場合、高クロック信号を出力し得る。基準ノードにおける電圧が第１のキャパシタの両端間の電圧＋オフセット電圧よりも大きい場合、低クロック信号を出力し得る。
複数の状態にわたって発振器の構成要素を循環させることは、第６のスイッチを開くことと、第５のスイッチを第２の位置から第１の位置に移動することと、第４のスイッチを第２の位置から第１の位置に移動することと、第３のスイッチを第２の位置から第１の位置に移動することと、第２のスイッチを第２の位置から第１の位置に移動することと、第１のスイッチを閉じることとをさらに含む。
発振器におけるフリッカー雑音消去のための装置について説明する。本装置は、第１の構成、第２の構成、第３の構成、第４の構成及び第５の構成のうちの１つを用いて比較器を選択的に構成するための手段を含む。比較器は、第１の入力と第２の入力とを有する。本装置はまた、コントローラを使用して複数の状態にわたって発振器の構成要素を循環させるための手段を含む。発振器の構成要素は、第１の電流源と、第２の電流源と、第１のキャパシタと、第２のキャパシタと、基準ノードとを含む。複数の状態にわたって発振器の構成要素を循環させることにより、発振器は、フリッカー雑音が低減されて発振するようになる。
本システム及び方法において使用するための電子機器を示すブロック図。 フリッカー雑音消去を用いる緩和発振器を含む電子機器を動作させるための方法の流れ図。 第１のキャパシタＣ１と第２のキャパシタＣ２とを用いる緩和発振器におけるフリッカー雑音効果を示す電圧及びタイミング図。 フリッカー雑音消去を用いる緩和発振器を示す回路図。 第１の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第２の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第３の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第４の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第５の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第６の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第７の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第８の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第９の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 第１０の状態にある、フリッカー雑音消去を用いる緩和発振器を示す回路図。 緩和発振器におけるフリッカー雑音消去のための方法の流れ図。 緩和発振器におけるフリッカー雑音消去のための別の方法の流れ図。 本システム及び方法において使用するための位相発生器を示す回路図。 緩和発振器におけるフリッカー雑音消去を示す電圧及びタイミング図。 緩和発振器におけるフリッカー雑音消去のための別の方法の流れ図。 本システム及び方法において使用するための緩和発振器の電子機器製造プロセスのための方法の流れ図。 電子機器内に含まれ得るいくつかの構成要素を示す図。
図１は、本システム及び方法において使用するための電子機器１０１を示すブロック図である。電子機器１０１はワイヤレス通信機器であり得る。ワイヤレス通信機器は、移動局、加入者局、アクセス端末、リモート局、ユーザ端末、端末、加入者ユニット、ユーザ機器（ＵＥ）などと呼ばれることがある。
ワイヤレス通信機器は、アップリンク及びダウンリンク上の伝送を介して1つ以上の基地局と通信し得る。アップリンク（又は逆方向リンク）は、ワイヤレス通信機器から基地局への通信リンクを指し、ダウンリンク（又は順方向リンク）は、基地局からワイヤレス通信機器への通信リンクを指す。ワイヤレス通信システムは、複数のワイヤレス通信機器のための通信を同時にサポートし得る。
ワイヤレス通信システムは、利用可能なシステムリソース（例えば、帯域幅及び送信電力）を共有することによって複数のユーザとの通信をサポートすることが可能な多重接続システムであり得る。そのような多重接続システムの例には、符号分割多重接続（ＣＤＭＡ）システム、時分割多重接続（ＴＤＭＡ）システム、周波数分割多重接続（ＦＤＭＡ）システム、直交周波数分割多重接続（ＯＦＤＭＡ）システム、及び空間分割多重接続（ＳＤＭＡ）がある。
一構成では、電子機器１０１はブルートゥース（登録商標）を使用し得る。例えば、電子機器１０１はブルートゥースヘッドセットであり得る。ブルートゥースは、固定及びモバイル機器から短い距離にわたってデータを交換するためのワイヤレスプロトコルである。
電子機器１０１は、メモリ１０９に結合され、水晶発振器１０６と緩和発振器１１０とにも結合された、デジタル信号プロセッサ（ＤＳＰ）１０８などのプロセッサを含み得る。緩和発振器１１０は水晶レスの発振器であり得る。緩和発振器１１０は水晶（又は他の共振器）を有しないので、緩和発振器１１０の周波数はプロセスパラメータ及び環境変数（温度及び供給電圧など）によって異なり得る。さらに、緩和発振器の発振周波数は、共振器を使用する発振器と同じ電流消費量に対して１桁高いジッタを示し得る。緩和発振器１１０はフリッカー雑音消去を含み得る。緩和発振器１１０について、図４に関して以下でさらに詳細に説明する。緩和発振器１１０は、1つ以上のスイッチ１１１と、1つ以上の電流源１１２と、1つ以上のキャパシタ１１４と、1つ以上の基準抵抗１１３と、比較器１５４とを含み得る。一構成では、緩和発振器１１０は、６つのスイッチ１１１と、２つの電流源１１２と、２つのキャパシタ１１４と、１つの基準抵抗１１３と、比較器１５４とを含み得る。
水晶発振器１０６は第１のクロック信号を発生し得、緩和発振器１１０は第２のクロック信号１１５を発生し得る。水晶発振器１０６及び緩和発振器１１０はそれぞれ較正回路１０７に結合され得る。較正回路１０７は、水晶発振器１０６によって発生された第１のクロック信号を用いて緩和発振器１１０を較正し得る。
電子機器１０１は位相発生器１１６をも含み得る。位相発生器１１６は、緩和発振器１１０から第２のクロック信号１１５を受信し得る。位相発生器１１６は、次いで、1つ以上の位相１１７を発生し得る。位相１１７は、緩和発振器１１０中のスイッチ１１１に印加され得る。位相１１７に応じて、スイッチ１１１は、第１の位置又は第２の位置のいずれかにあり得る。
電子機器１０１は、デジタル信号プロセッサ１０８とディスプレイ１０２とに結合されたディスプレイコントローラ１０５を含み得る。コーダ／デコーダ（コーデック）１１９もデジタル信号プロセッサ１０８に結合され得る。スピーカー１２０及びマイクロフォン１１８はコーデック１１９に結合され得る。
電子機器１０１はワイヤレスコントローラ１２２をも含み得る。ワイヤレスコントローラ１２２（例えば、ブルートゥースコントローラ）は、デジタル信号プロセッサ１０８とワイヤレスアンテナ１２３とに結合され得る。一構成では、ＤＳＰ１０８と、ディスプレイコントローラ１０５と、メモリ１０９と、ＣＯＤＥＣ１１９と、ワイヤレスコントローラ１２２と、発振器１０６及び１１０と、較正回路１０７とは、システムインパッケージ又はシステムオンチップ１０４中に含まれ得る。入力機器１０３及び電源１２１がオンチップシステム１０４に結合され得る。ディスプレイ１０２と、入力機器１０３と、スピーカー１２０と、マイクロフォン１１８と、ワイヤレスアンテナ１２３と、電源１２１とは、オンチップシステム１０４の外部にあり得る。しかしながら、各々は、インターフェース又はコントローラなど、オンチップシステム１０４の構成要素に結合され得る。
図２は、フリッカー雑音消去を用いる緩和発振器１１０を含む電子機器１０１を動作させるための方法２００の流れ図である。方法２００は、電子機器１０１によって実行され得る。電子機器１０１は、水晶発振器１０６と緩和発振器１１０とを含み得る。緩和発振器１１０は水晶レスの発振器であり得る。緩和発振器１１０はフリッカー雑音消去を含み得る。２０２において、電子機器１０１は、水晶発振器１０６によって発生された第１のクロック信号を使用して第１のモードで動作する。一構成では、第１のモードは電源投入モード又は全電力モードであり得る。
２０４において、電子機器１０１は、次いで、水晶発振器１０６を使用して緩和発振器１１０を較正する。緩和発振器１１０は、水晶発振器１０６を使用して較正回路１０７によって較正され得る。緩和発振器１１０は、第１の時間期間中に第１の電流源Ｉ１を第１のキャパシタＣ１に選択的に結合することと、第２の時間期間中に第１の電流源Ｉ１を基準ノードに選択的に結合することとを行うように構成され得る。２０６において、電子機器１０１は第１のモードから第２のモードに切り替わる。一構成では、第２のモードは低電力消費モードであり得る。例えば、第２のモードは「スリープ」モードであり得る。２０８において、電子機器１０１は、次いで、フリッカー雑音消去を用いる緩和発振器１１０によって発生される第２のクロック信号１１５を使用して、第２のモードで動作する。第２のモードにある間、電子機器１０１の1つ以上の構成要素は第２のクロック信号１１５を使用し得る。
２１０において、電子機器１０１は第２のモードから第１のモードに切り替わる。例えば、２１０において、電子機器１０１は「スリープ」モードから「アウェイク」モードに切り替わる。２０２において、電子機器１０１は、次いで、水晶発振器１０６によって発生された第１のクロック信号を使用して第１のモードで動作する。図２の方法は、電子機器１０１が、通常動作中に水晶発振器１０６を使用して動作し、低電力消費モード中に水晶レスの緩和発振器１１０を使用して動作することを可能にし得る。電子機器１０１中での水晶レスの緩和発振器１１０の使用を可能にすることにより、電子機器１０１のサイズならびに電子機器１０１の製造コストの両方の低減がもたらされ得る。
図３は、第１のキャパシタＣ１と第２のキャパシタＣ２とを用いる緩和発振器１１０におけるフリッカー雑音効果を示す電圧及びタイミング図３００である。破線Ｖｒｅｆ３２４、ＶＣ１ ３２６、及びＶＣ２ ３２８は、フリッカー雑音によって影響を及ぼされない緩和発振器１１０についてのタイミング及び電圧を示す。理想的な状態下で、緩和発振器１１０の（電圧曲線ＶＣ１ ３２６によって示される）第１のキャパシタＣ１を充電する時間ＴＣ１ ３２９と、（電圧曲線ＶＣ２ ３２８によって示される）第２のキャパシタＣ２を充電する時間ＴＣ２ ３３０とは、一定である。言い換えれば、ＴＣ１ ３２９及びＴＣ２ ３３０は発振期間にわたって変動せず、電圧曲線ＶＣ１ ３２６及びＶＣ２ ３２８は発振期間にわたって傾きが一貫している。
緩和発振器１１０はフリッカー雑音によって影響を及ぼされ得る。緩和発振器１１０中フリッカー雑音は、緩和発振器１１０のキャパシタに印加される電流の変動を生じ得る。緩和発振器１１０がフリッカー雑音によって影響を及ぼされたとき、緩和発振器１１０中のキャパシタは、理想的な状態中よりも速く又は遅く充電し得る。例えば、フリッカー雑音が、第１のキャパシタＣ１を充電する電流の増加を生じたとき、第１のキャパシタＣ１は、ＴＣ１ ３２９よりも短い時間期間Ｔcurrentincrease３３１中に（電圧曲線Ｖcurrentincrease３２５によって示されるように）最大電圧まで充電し得る。同様に、フリッカー雑音が、第１のキャパシタＣ１を充電する電流の減少を生じたとき、第１のキャパシタＣ１は、ＴＣ１ ３２９よりも長い時間期間Ｔcurrentdecrease３３１中に（電圧曲線Ｖcurrentdecrease３２７によって示すように）最大電圧まで充電し得る。
緩和発振器１１０中のフリッカー雑音は、多くの発振期間にわたって変動を伴う、数個の発振期間にわたって本質的に一定である、緩やかに変動するオフセットとして近似され得る。緩和発振器の、値Ｃの２つのキャパシタを給電する第１の電流源Ｉ１と第２の電流源Ｉ２とによって発生される電流雑音の和は、Ｉｎｃと呼ばれることがある。緩和発振器１１０の基準ノード中に注入される電流雑音は、Ｉｎｒｅｆと呼ばれることがある。緩和発振器１１０の周波数に対する電流雑音の影響は、以下の式（１）を使用してモデル化され得る。
Figure 0005319012
式（１）では、ｆ0（雑音なし）は、雑音がないときの緩和発振器１１０の周波数であり、ＩCrefは、基準ノードにおける電流であり、Ｖrefは、基準ノードの電圧であり、Ｒrefは、基準ノードにおける抵抗である。雑音が存在する場合、緩和発振器１１０の周波数は、以下の式（２）を使用してモデル化され得る。
Figure 0005319012
緩和発振器１１０中のフリッカー雑音は、概して、緩和発振器１１０中の電流源１１２によるフリッカー雑音と、緩和発振器１１０中の比較器１５４によるフリッカー雑音との２つの源に起因し得る。
緩和発振器１１０の期間タイミングに対する電流源１１２によるフリッカー雑音の影響を打ち消すために、緩和発振器１１０中の第１の電流源Ｉ１と第２の電流源Ｉ２とはそれぞれ基準抵抗Ｒｒｅｆ１１３を交互に給電し得る。基準抵抗Ｒｒｅｆ１１３を給電しないとき、第１の電流源Ｉ１は第１のキャパシタＣ１を給電し、第２の電流源Ｉ２は第２のキャパシタＣ２を給電し得る。
第１の半期間では、第１の電流源Ｉ１はＣ１を供給し、第２の電流源Ｉ２はＲｒｅｆを給電し得る。第２の半期間では、第１の電流源Ｉ１はＲｒｅｆを供給し、第２の電流源Ｉ２はＣ２を給電し得る。電流雑音は１つの時間期間にわたって一定として近似され得るので、第１の半期間中に第１のキャパシタの充電時間に対して第１の電流源Ｉ１のフリッカー雑音によってもたらされる誤差は、第２の半期間中にＶｒｅｆ上に発生する誤差によって補償され得る。定量的に、第１の半期間Ｔ１は、以下の式（３）を使用して表され得る。
Figure 0005319012
定量的に、第２の半期間Ｔ２は、以下の式（４）を使用して表され得る。
Figure 0005319012
第１の半期間Ｔ１と第２の半期間Ｔ２とは、加算され、
Figure 0005319012
及び
Figure 0005319012
をもつ１次テイラー級数展開によって近似されて、以下の式（５）に達し得る。
Figure 0005319012
従って、緩和発振器１１０中の全ての電流源（即ち、Ｉ１、Ｉ２、及びＩｒｅｆ）のフリッカー雑音寄与は、１次まで消去され得る。この方法は電流源フリッカー雑音消去（ＩＦＣ）と呼ばれることがある。
緩和発振器１１０中の比較器１５４によるフリッカー雑音は、数個の時間期間にわたってごくわずかの変動を伴う、比較器１５４の入力における緩やかに変動するオフセット電圧によって近似され得る。比較器１５４からの雑音の影響を打ち消すために、比較器オフセット電圧は、発振期間の第１の半期間Ｔ１中に（Ｃ１又はＣ２から）キャパシタ電圧に印加され、発振期間の第２の半期間Ｔ２中に（Ｒｒｅｆから）基準電圧に印加され得る。従って、比較器１５４のフリッカー雑音寄与も１次まで消去され得る。この方法は、比較器フリッカー雑音消去（ＣＦＣ）と呼ばれることがある。
緩和発振器１１０中にＩＦＣ及びＣＦＣを実装するために、図４に示す構成では、１つの比較器１５４と２つの電流源１１２とが使用され得る。但し、ＩＦＣ及びＣＦＣは、１つのキャパシタと２つの基準電圧とを用いるなど、他の回路を使用して実行され得る。さらに、図５〜図１４には、最初に発振器中で電流源１１２の出力を切り替え、続いて比較器１５４の入力を切り替えることを含む、フリッカー雑音消去を用いる緩和発振器１１０についての１０個の異なる状態が示されているが、代替構成では、最初に比較器１５４の入力を切り替え、続いて緩和発振器１１０中の電流源１１２の出力を切り替え得る。
図４は、フリッカー雑音消去を用いる緩和発振器４１０を示す回路図である。図４の緩和発振器４１０は、図１の緩和発振器１１０の１つの構成であり得る。緩和発振器４１０の回路は、第１の電流源Ｉ１ ４３４と、第２の電流源Ｉ２ ４３５と、第１のキャパシタＣ１ ４４８と、第２のキャパシタＣ２ ４４９と、基準抵抗Ｒｒｅｆ４４１と、基準ノード４５０ａと、比較器４５４とを含み得る。Ｃ１ ４４８の両端間の電圧はＶＣ１ ４５８によって指示され得る。Ｃ２ ４４９の両端間の電圧はＶＣ２ ４５６によって指示され得る。
比較器４５４は、（電圧Ｖｍによって指示された）第１の入力４５３と、（電圧Ｖｐによって指示された）第２の入力４５２とを受け付け得る。比較器４５４はまた、出力信号Ｖｃｏｍｐ４５５を発生し得る。出力信号Ｖｃｏｍｐ４５５は、論理高値又は論理低値のいずれかであり得る。出力信号Ｖｃｏｍｐ４５５は、緩和発振器４１０によって出力されたクロック信号１１５であり得る。キャパシタＣ１ ４４８及びＣ２ ４４９ならびに基準抵抗Ｒｒｅｆ４４１はそれぞれ負電圧源Ｖｓｓ４４２に結合され得る。負電圧源Ｖｓｓ４４２は接地であり得る。第１の電流源Ｉ１ ４３４と第２の電流源Ｉ２ ４３５とはそれぞれ、正電圧源Ｖｄｄ４３３から離れる方向に伝わり得る。
図３に関して上記で説明したように、緩和発振器４１０はフリッカー雑音によって影響を及ぼされ得る。従って、緩和発振器４１０中のフリッカー雑音による変動は、比較器４５４の第１の入力４５３に印加される電圧オフセットＶｏｆｆ４５１によって表され得る。フリッカー雑音消去（ＩＦＣ及びＣＦＣ）を実行するために、緩和発振器４１０の回路は、本明細書で説明したように、１０個の状態にわたって循環され得る。状態変化は、緩和発振器４１０内のスイッチによって達成され得、スイッチは、位相発生器１１６によって発生された位相１１７に応答して状態を変化させる。位相発生器１１６について、図１７に関して以下でさらに詳細に説明する。
基準ノード４５０ａは基準抵抗Ｒｒｅｆ４４１に結合され得る。基準ノード４５０ａは、基準抵抗Ｒｒｅｆ４４１に結合されるとして図４に示されているが、基準ノード４５０ａは、代わりに抵抗以外の回路要素に結合され得ることに留意されたい。例えば、基準ノード４５０ａは電流源又はキャパシタに結合され得る。基準ノードは電圧Ｖｒｅｆ４５０ｂを有し得る。
緩和発振器４１０は、６つのスイッチを含み得る。スイッチはコントローラと呼ばれることがある。従って、コントローラは緩和発振器１１０を制御し得る。第１のスイッチ４３６は、第１の電流源Ｉ１ ４３４を比較器４５４の第１の入力４５３と選択的に結合し得る。第１のスイッチ４３６は第１の位相ｐｈｉ１に応答し得る。従って、第１の位相ｐｈｉ１が立上りエッジを有するとき、第１のスイッチ４３６は閉位置から開位置に移動し得、第１の位相ｐｈｉ１が立下りエッジを有するとき、第１のスイッチ４３６は開位置から閉位置に移動し得る。第２のスイッチ４３７は、第１のキャパシタＣ１ ４４８を第１の電流源Ｉ１ ４３４又は接地４４２のいずれかに選択的に結合し得る。第２のスイッチ４３７は第１の位相ｐｈｉ１に応答し得る。従って、第１の位相ｐｈｉ１が立上りエッジを有するとき、第２のスイッチ４３７は、第１のキャパシタＣ１ ４４８を第１の電流源Ｉ１ ４３４に結合することから、第１のキャパシタＣ１ ４４８を接地４４２に結合することに移動し得る。言い換えれば、第１の位相が立上りエッジを有するとき、第２のスイッチ４３７は第１の位置４３８ａから第２の位置４３８ｂに移動し得る。第１の位相ｐｈｉ１が立下りエッジを有するとき、第２のスイッチ４３７は、第１のキャパシタＣ１ ４４８を接地４４２に結合することから、第１のキャパシタＣ１ ４４８を第１の電流源Ｉ１ ４３４に結合することに移動し得る。
第３のスイッチ４３９は、比較器４５４の第１の入力４５３を基準ノード４５０ａ又は第１のキャパシタＣ１ ４４８に選択的に結合し得る。第３のスイッチ４３９は第２の位相ｐｈｉ２に応答し得る。第２の位相ｐｈｉ２が立上りエッジを有するとき、第３のスイッチ４３９は、比較器４５４の第１の入力４５３を基準ノード４５０ａに結合することから、比較器４５４の第１の入力４５３を第１のキャパシタＣ１ ４４８に結合することに移動し得る。言い換えれば、第２の位相が立上りエッジを有するとき、第３のスイッチ４３９は第１の位置４４０ａから第２の位置４４０ｂに移動し得る。第２の位相が立下りエッジを有するとき、第３のスイッチ４３９は、比較器４５４の第１の入力Ｖｍ４５３を第１のキャパシタＣ１ ４４８に結合することから、比較器４５４の第１の入力４５３を基準ノード４５０ａに結合することに移動し得る。
第４のスイッチ４４３は、比較器４５４の第２の入力４５２を第２の電流源Ｉ２ ４３５又は基準ノード４５０ａのいずれかに選択的に結合し得る。第４のスイッチ４４３は第３の位相ｐｈｉ３に応答し得る。第３の位相ｐｈｉ３が立上りエッジを有するとき、第４のスイッチ４４３は、比較器４５４の第２の入力４５２を第２の電流源Ｉ２ ４３５に結合することから、比較器４５４の第２の入力４５２を基準ノード４５０ａに結合することに移動し得る。言い換えれば、第３の位相が立上りエッジを有するとき、第４のスイッチ４４３は第１の位置４４４ａから第２の位置４４４ｂに移動し得る。第３の位相が立下りエッジを有するとき、第４のスイッチ４４３は、比較器４５４の第２の入力４５２を基準ノード４５０ａに結合することから、比較器４５４の第２の入力４５２を第２の電流源Ｉ２ ４３５に結合することに移動し得る。
第５のスイッチ４４５は、第２のキャパシタＣ１ ４４９を第２の電流源Ｉ２ ４３５又は接地４４２のいずれかに選択的に結合し得る。第５のスイッチ４４５は第４の位相ｐｈｉ４に応答し得る。第４の位相ｐｈｉ４が立上りエッジを有するとき、第５のスイッチ４４５は、第２のキャパシタＣ２ ４４９を第２の電流源Ｉ２ ４３５に結合することから、第２のキャパシタＣ２ ４４９を接地４４２に結合することに移動し得る。言い換えれば、第４の位相が立上りエッジを有するとき、第５のスイッチ４４５は第１の位置４４６ａから第２の位置４４６ｂに移動し得る。第４の位相ｐｈｉ４が立下りエッジを有するとき、第５のスイッチ４４５は、第２のキャパシタＣ２ ４４９を接地４４２に結合することから、第２のキャパシタＣ２ ４４９を第２の電流源Ｉ２ ４３５に結合することに移動し得る。
第６のスイッチ４４７は、基準ノード４５０ａを第２の電流ソースＩ２ ４３５に選択的に結合し得る。第６のスイッチ４４７は第４の位相ｐｈｉ４に応答し得る。第４の位相ｐｈｉ４が立上りエッジを有するとき、第６のスイッチ４４７は、開位置から閉位置に移動し、基準ノード４５０ａを第２の電流源Ｉ２ ４３５に結合し得る。第４の位相が立下りエッジを有するとき、第６のスイッチ４４７は閉位置から開位置に移動し得る。
緩和発振器は、１つの発振期間中に、図５〜図１４に示す１０個の状態にわたって循環し得る。比較器４５４の得られた出力Ｖｃｏｍｐ４５５は、クロック信号１１５として使用され得る。
図５は、第１の状態にある、フリッカー雑音消去を用いる緩和発振器５１０を示す回路図である。図５のフリッカー雑音消去を用いる緩和発振器５１０は、図４の緩和発振器４１０の１つの構成であり得る。簡単のために、図５〜図１４にはスイッチを示していない。しかしながら、図５は、閉じた第１のスイッチ４３６と、第１の位置４３８ａにある第２のスイッチ４３７と、第１の位置４４０ａにある第３のスイッチ４３９と、第１の位置４４４ａにある第４のスイッチ４４３と、第１の位置４４６ａにある第５のスイッチ４４５と、開いた第６のスイッチ４４７をもつ、図４の緩和発振器４１０を表す。フリッカー雑音消去を用いる緩和発振器５１０が第１の状態にあるときの６つのスイッチの位置は、スイッチの第１の構成と呼ばれることがある。
従って、第１のキャパシタＣ１ ５４８は接地５４２に結合され得る。第１のキャパシタＣ１ ５４８の両端間の電圧は電圧曲線ＶＣ１ ５５８を有し得る。第１の電流源Ｉ１ ５３４は比較器５５４の第１の入力５５３に接続され得、比較器５５４の第１の入力５５３は基準ノード５５０ａに接続され得る。従って、第１の電流源Ｉ１ ５３４は、基準抵抗５４１の両端間の電圧Ｖｒｅｆ５５０ｂを生成し得る。さらに、比較器５５４の第２の入力５５２は第２の電流源Ｉ２ ５３５に結合され得、第２のキャパシタＣ２ ５４９は第２の電流源Ｉ２ ５３５に結合され得る。従って、第２の電流源Ｉ２ ５３５は、電圧曲線ＶＣ２ ５５６をもつ第２のキャパシタＣ２ ５４９を充電し得る。
比較器５５４の第１の入力５５３における電圧Ｖｍは、オフセット電圧Ｖｏｆｆ５５１＋電圧Ｖｒｅｆ５５０ｂに等しくなり得る。比較器５５４の第２の入力５５２における電圧Ｖｐは、電圧ＶＣ２ ５５６に等しくなり得る。比較器５５４は、ＶｍとＶｐとを比較し得る。次いで、比較器５５４は、Ｖｃｏｍｐ（Ｖｐ−Ｖｍ）５６０を出力し得る。Ｖｐ≧Ｖｍであるとき、比較器５５４は、Ｖｃｏｍｐ５６０について高論理値を出力し得る。Ｖｐ＜Ｖｍであるとき、比較器５５４は、Ｖｃｏｍｐ５６０について低論理値を出力し得る。第１の状態では、Ｖｐ＞Ｖｍであり、比較器５５４は、Ｖｃｏｍｐ５６０について高論理値５５７を出力している。
図６は、第２の状態にある、フリッカー雑音消去を用いる緩和発振器６１０を示す回路図である。図６のフリッカー雑音消去を用いる緩和発振器６１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器６１０の第２の状態は、第１の位相ｐｈｉ１の立上りエッジによってトリガされ得る。言い換えれば、第１の位相ｐｈｉ１が立上りエッジを有するとき、緩和発振器６１０は、第１の状態から第２の状態に切り替わり得る。
緩和発振器６１０が第２の状態にあるとき、スイッチは、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第１の位置４４０ａにあり、第４のスイッチ４４３が第１の位置４４４ａにあり、第５のスイッチ４４５が第１の位置４４６ａにあり、第６のスイッチ４４７が開いている、第２の構成に構成され得る。第１の電流源Ｉ１ ６３４は、接地（Ｖｓｓ）６４２への第１のキャパシタＣ１ ６４８の両端間の電圧曲線ＶＣ１ ６５８をもつ第１のキャパシタＣ１ ６４８を充電し得る。基準ノード６５０ａはもはや第１の電流源Ｉ１ ６３４に接続されていないので、基準抵抗６４１の両端間の基準ノード電圧Ｖｒｅｆ６５０ｂは緩やかに放電し得る。第２の電流源Ｉ２ ６３５は第２のキャパシタＣ２ ６４９を充電し続け得る。比較器６５４の第２の入力６５２における電圧Ｖｐは、第２のキャパシタＣ２ ６４９の両端間の電圧ＶＣ２ ６５６に等しくなり得る。比較器６５４の第１の入力６５３における電圧Ｖｍは、基準ノードにおける電圧Ｖｒｅｆ６５０ｂ＋電圧オフセットＶｏｆｆ６５１に等しくなり得る。Ｖｐ＞Ｖｍであるので、緩和発振器６１０が第２の状態にあるとき、比較器６５４は、６６０において論理高値を出力し続け得る。
図７は、第３の状態にある、フリッカー雑音消去を用いる緩和発振器７１０を示す回路図である。図７のフリッカー雑音消去を用いる緩和発振器７１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器７１０の第３の状態は、第２の位相ｐｈｉ２の立上りエッジによってトリガされ得る。言い換えれば、第２の位相ｐｈｉ２が立上りエッジを有するとき、緩和発振器７１０は、第２の状態から第３の状態に切り替わり得る。
緩和発振器７１０が第３の状態にあるとき、スイッチは、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第２の位置４４０ｂにあり、第４のスイッチ４４３が第１の位置４４４ａにあり、第５のスイッチ４４５が第１の位置４４６ａにあり、第６のスイッチ４４７が開いている、第３の構成に従って構成され得る。第１の電流源Ｉ１ ７３４は、電圧曲線ＶＣ１ ７５８をもつ第１のキャパシタＣ１ ７４８を充電し得る。第２の電流源Ｉ２ ７３５は、電圧曲線ＶＣ２ ７５６をもつ第２のキャパシタＣ２ ７４９を充電し得る。基準ノード７５０ａと接地（Ｖｓｓ）７４２との間の基準抵抗７４１の両端間の基準ノード電圧Ｖｒｅｆ７５０ｂは、緩やかに放電し続け得る。比較器７５４の第１の入力７５３における電圧Ｖｍは、第１のキャパシタＣ１ ７４８の両端間の電圧ＶＣ１ ７５８＋オフセット電圧Ｖｏｆｆ７５１に等しくなり得る。比較器７５４の第２の入力７５２における電圧Ｖｐは、第２のキャパシタＣ２ ７４９の両端間の電圧ＶＣ２ ７５６に等しくなり得る。Ｖｐ＞Ｖｍであるので、緩和発振器７１０が第３の状態にあるとき、比較器７５４は、６６０において論理高値を出力し続け得る。
図８は、第４の状態にある、フリッカー雑音消去を用いる緩和発振器８１０を示す回路図である。図８のフリッカー雑音消去を用いる緩和発振器８１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器８１０の第４の状態は、第３の位相ｐｈｉ３の立上りエッジによってトリガされ得る。言い換えれば、第３の位相ｐｈｉ３が立上りエッジを有するとき、緩和発振器８１０は、第３の状態から第４の状態に切り替わり得る。
緩和発振器８１０が第４の状態にあるとき、スイッチは、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第２の位置４４０ｂにあり、第４のスイッチ４４３が第２の位置４４４ｂにあり、第５のスイッチ４４５が第１の位置４４６ａにあり、第６のスイッチ４４７が開いている、第４の構成に従って構成され得る。第１の電流源Ｉ１ ８３４は、電圧曲線ＶＣ１ ８５８をもつ第１のキャパシタＣ１ ８４８を充電し得る。第２の電流源Ｉ２ ８３５は、電圧曲線ＶＣ２ ８５６をもつ第２のキャパシタＣ２ ８４９を充電し得る。比較器８５４の第１の入力８５３における電圧Ｖｍは、第１のキャパシタＣ１ ８４８の両端間の電圧ＶＣ１ ８５８＋オフセット電圧Ｖｏｆｆ８５１に等しくなり得る。基準ノード８５０ａは、比較器８５４の第２の入力８５２に結合され得る。従って、比較器８５４の第２の入力８５２における電圧Ｖｐは、接地（Ｖｓｓ）８４２への基準抵抗８４１の両端間の電圧Ｖｒｅｆ８５０ｂに等しくなり得る。基準ノード電圧Ｖｒｅｆ８５０ｂは緩やかに放電し続け得る。Ｖｐ＞Ｖｍであるので、緩和発振器８１０が第４の状態にあるとき、比較器８５４は、８６０において論理高値を出力し続け得る。
図９は、第５の状態にある、フリッカー雑音消去を用いる緩和発振器９１０を示す回路図である。図９のフリッカー雑音消去を用いる緩和発振器９１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器９１０の第５の状態は、第４の位相ｐｈｉ４の立上りエッジによってトリガされ得る。言い換えれば、第４の位相ｐｈｉ４が立上りエッジを有するとき、緩和発振器９１０は、第４の状態から第５の状態に切り替わり得る。
緩和発振器９１０が第４の状態にあるとき、スイッチは、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第２の位置４４０ｂにあり、第４のスイッチ４４３が第２の位置４４４ｂにあり、第５のスイッチ４４５が第２の位置４４６ｂにあり、第６のスイッチ４４７が閉じている、第５の構成に従って構成され得る。第１の電流源Ｉ１ ９３４は、電圧曲線ＶＣ１ ９５８をもつ第１のキャパシタＣ１ ９４８を充電し得る。比較器９５４の第１の入力９５３における電圧Ｖｍは、第１のキャパシタＣ１ ９４８の両端間の電圧ＶＣ１ ９５８＋オフセット電圧Ｖｏｆｆ９５１に等しくなり得る。第２のキャパシタＣ２ ９４９は、接地９４２に接続され、放電を開始し得る。第２のキャパシタＣ２ ９４９の両端間の電圧は、電圧曲線ＶＣ２ ９５６によって指示され得る。第２の電流源Ｉ２ ９３５は、基準ノード９５０ａと比較器９５４の第２の入力９５２とに接続される。第２の電流源Ｉ２ ９３５は、基準抵抗９４１の両端間の電圧Ｖｒｅｆ９５０ｂを誘起し始め得る。比較器９５４の第２の入力９５２における電圧Ｖｐは、基準ノード９５０ａにおける基準抵抗９４１の両端間の電圧Ｖｒｅｆ９５０ｂに等しくなり得る。Ｖｐ＞Ｖｍであるので、緩和発振器９１０が第５の状態にあるとき、比較器９５４は、９６０において論理高値を出力し続け得る。
図１０は、第６の状態にある、フリッカー雑音消去を用いる緩和発振器１０１０を示す回路図である。図１０のフリッカー雑音消去を用いる緩和発振器１０１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器１０１０の第６の状態は、比較器１０５４によってトリガされ得る。比較器１０５４の第１の入力１０５３における電圧Ｖｍが、比較器１０５４の第２の入力１０５２における電圧Ｖｐよりも大きくなったとき（緩和発振器９１０が第５の状態にある間に起こる）、比較器１０５４の出力１０６０は、１０５７において論理高値を出力することから低論理値を出力することに切り替え得る。従って、第６の状態は、比較器１０５４の出力１０６０の立下りエッジによってトリガされ得る。言い換えれば、比較器１０５４の出力１０６０が立下りエッジを有するとき、緩和発振器１０１０は、第５の状態から第６の状態に切り替わり得る。第６の状態は、第５の状態において使用されるものと同じスイッチの構成を使用し得る。従って、緩和発振器１０１０が第６の状態にあるとき、スイッチは、第５の構成に従って構成され得る。
第１の電流源Ｉ１ １０３４は、電圧曲線ＶＣ１ １０５８をもつ第１のキャパシタＣ１ １０４８を充電し得る。比較器１０５４の第１の入力１０５３における電圧Ｖｍは、第１のキャパシタＣ１ １０４８の両端間の電圧ＶＣ１ １０５８＋オフセット電圧Ｖｏｆｆ１０５１に等しくなり得る。第２のキャパシタＣ２ １０４９は、接地１０４２に接続され、放電し得る。第２のキャパシタＣ２ １０４９の両端間の電圧は、電圧曲線ＶＣ２ １０５６によって指示され得る。第２の電流源Ｉ２ １０３５は、基準ノード１０５０ａと比較器１０５４の第２の入力１０５２とに接続される。第２の電流源Ｉ２ １０３５は、基準抵抗１０４１の両端間の電圧Ｖｒｅｆ１０５０ｂを誘起し得る。
図１１は、第７の状態にある、フリッカー雑音消去を用いる緩和発振器１１１０を示す回路図である。図１１のフリッカー雑音消去を用いる緩和発振器１１１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器１１１０の第７の状態は、第４の位相ｐｈｉ４の立下りエッジによってトリガされ得る。言い換えれば、第４の位相ｐｈｉ４が立下りエッジを有するとき、緩和発振器１１１０は、第６の状態から第７の状態に切り替わり得る。
緩和発振器１１１０が第７の状態にあるとき、スイッチは、第４の構成に従って構成され得る。第１の電流源Ｉ１ １１３４は、電圧曲線ＶＣ１ １１５８をもつ第１のキャパシタＣ１ １１４８を充電し得る。第２の電流源Ｉ２ １１３５は、電圧曲線ＶＣ２ １１５６をもつ第２のキャパシタＣ２ １１４９を充電し得る。比較器１１５４の第１の入力１１５３における電圧Ｖｍは、第１のキャパシタＣ１ １０４８の両端間の電圧ＶＣ１ １１５８＋オフセット電圧Ｖｏｆｆ１１５１に等しくなり得る。基準ノード１１５０ａは、比較器１１５４の第２の入力１１５２に結合され得る。従って、比較器１１５４の第２の入力１１５２における電圧Ｖｐは、基準抵抗１１４１の両端間の電圧Ｖｒｅｆ１１５０ｂに等しくなり得る。基準ノード電圧Ｖｒｅｆ１１５０ｂは、接地（Ｖｓｓ）１１４２に緩やかに放電し得る。Ｖｐ＜Ｖｍであるので、緩和発振器１１１０が第７の状態にあるとき、比較器１１５４は、１１６０において論理低値を出力し続け得る。
図１２は、第８の状態にある、フリッカー雑音消去を用いる緩和発振器１２１０を示す回路図である。図１２のフリッカー雑音消去を用いる緩和発振器１２１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器１２１０の第８の状態は、第３の位相ｐｈｉ３の立下りエッジによってトリガされ得る。言い換えれば、第３の位相ｐｈｉ３が立下りエッジを有するとき、緩和発振器１２１０は、第７の状態から第８の状態に切り替わり得る。
緩和発振器１２１０が第８の状態にあるとき、スイッチは、第３の構成に従って構成され得る。第１の電流源Ｉ１ １２３４は、電圧曲線ＶＣ１ １２５８をもつ第１のキャパシタＣ１ １２４８を充電し得る。第２の電流源Ｉ２ １２３５は、電圧曲線ＶＣ２ １２５６をもつ第２のキャパシタＣ２ １２４９を充電し得る。基準ノード１２５０ａにおける基準抵抗１２４１の両端間の電圧Ｖｒｅｆ１２５０ｂは、接地（Ｖｓｓ）１２４２に緩やかに放電し続け得る。比較器１２５４の第１の入力１２５３における電圧Ｖｍは、第１のキャパシタＣ１ １２４８の両端間の電圧ＶＣ１ １２５８＋オフセット電圧Ｖｏｆｆ１２５１に等しくなり得る。比較器１２５４の第２の入力１２５４における電圧Ｖｐは、第２のキャパシタＣ２ １２４９の両端間の電圧ＶＣ２ １２５６に等しくなり得る。Ｖｐ＜Ｖｍであるので、緩和発振器１２１０が第８の状態にあるとき、比較器１２５４は、１２６０を論理低値で出力し続け得る。
図１３は、第９の状態にある、フリッカー雑音消去を用いる緩和発振器１３１０を示す回路図である。図１３のフリッカー雑音消去を用いる緩和発振器１３１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器１３１０の第９の状態は、第２の位相ｐｈｉ２の立下りエッジによってトリガされ得る。言い換えれば、第２の位相ｐｈｉ２が立下りエッジを有するとき、緩和発振器１３１０は、第８の状態から第９の状態に切り替わり得る。
緩和発振器１３１０が第９の状態にあるとき、スイッチは、第２の構成に従って構成され得る。第１の電流源Ｉ１ １３３４は、電圧曲線ＶＣ１ １３５８をもつ第１のキャパシタＣ１ １３４８を充電し得る。基準ノード１３５０ａにおける基準抵抗１３４１の両端間の電圧Ｖｒｅｆ１３５０ｂは、接地（Ｖｓｓ）１３４２に緩やかに放電し続け得る。第２の電流源Ｉ２ １３３５は、第２のキャパシタＣ２ １３４９を充電し続け得る。比較器１３５４の第２の入力１３５２における電圧Ｖｐは、第２のキャパシタＣ２ １３４９の両端間の電圧ＶＣ２ １３５６に等しくなり得る。比較器１３５４の第１の入力１３５３における電圧Ｖｍは、基準ノードにおける電圧Ｖｒｅｆ１３５０ｂ＋電圧オフセットＶｏｆｆ１３５１に等しくなり得る。Ｖｐ＜Ｖｍであるので、緩和発振器１３１０が第９の状態にあるとき、比較器１３５４は、１３６０を論理低値で出力し続け得る。
図１４は、第１０の状態にある、フリッカー雑音消去を用いる緩和発振器１４１０を示す回路図である。図１４のフリッカー雑音消去を用いる緩和発振器１４１０は、図４の緩和発振器４１０の１つの構成であり得る。緩和発振器１４１０の第１０の状態は、第１の位相ｐｈｉ１の立下りエッジによってトリガされ得る。言い換えれば、第１の位相ｐｈｉ１が立下りエッジを有するとき、緩和発振器１４１０は、第９の状態から第１０の状態に切り替わり得る。
緩和発振器１４１０が第１０の状態にあるとき、スイッチは、第１の構成に従って構成され得る。第１のキャパシタＣ１ １４４８は、ＶＣ２ １４５８の第１のキャパシタＣ１ １４４８の両端間の電圧をもつ接地１４４２に結合され得、第１の電流源Ｉ１ １４３４は、比較器１４５４の第１の入力１４５３に結合され得、比較器１４５４の第１の入力１４５３は、基準ノード１４５０ａに結合され得る。従って、第１の電流源Ｉ１ １４３４は、基準抵抗１４４１の両端間の電圧Ｖｒｅｆ１４５０ｂを作成し得る。比較器１４５４の第２の入力１４５２は、第２の電流源Ｉ２ １４３５に結合され得、第２のキャパシタＣ２ １４４９は、第２の電流源Ｉ２ １４３５に結合され得る。従って、第２の電流源Ｉ２ １４３５は、電圧曲線ＶＣ２ １４５６をもつ第２のキャパシタＣ２ １４４９を充電し得る。
比較器１４５４の第１の入力１４５３における電圧Ｖｍは、オフセット電圧Ｖｏｆｆ１４５１＋電圧Ｖｒｅｆ１４５０ｂに等しくなり得る。比較器１４５４の第２の入力１４５２における電圧Ｖｐは、電圧ＶＣ２ １４５６に等しくなり得る。第１０の状態では、Ｖｐ＜Ｖｍであり、比較器１４５４は、１４６０においてＶｃｏｍｐついて低論理値を出力している。
比較器１４５４の出力であるＶｃｏｍｐ１４６０が低論理値を出力することから高論理値を出力することに切り替わると、緩和発振器１４１０は、第１０の状態から第１の状態に切り替わり得る。従って、比較器１４５４の第２の入力１４５２における電圧Ｖｐが比較器１４５４の第１の入力１４５３における電圧Ｖｍよりも大きくなると、緩和発振器１４１０は、第１０の状態から第１の状態に切り替わり得る。
図１５は、緩和発振器４１０におけるフリッカー雑音消去のための方法１５００の流れ図である。方法１５００は緩和発振器４１０によって実行され得る。１５０２において、緩和発振器４１０は、発振期間の第１の時間期間中に第１の電流源Ｉ１ ４３４を第１のキャパシタＣ１ ４４８に選択的に結合する。次いで１５０４において、緩和発振器４１０は、発振期間の第２の時間期間中に第１の電流源Ｉ１ ４３４を緩和発振器４１０の基準ノード４５０ａに選択的に結合して、フリッカー雑音を消去する。次いで１５０６において、緩和発振器４１０は、第２の電流源Ｉ２ ４３５と、第２のキャパシタＣ２ ４４９と、比較器４５４とを使用して発振を達成する。
図１６は、緩和発振器４１０におけるフリッカー雑音消去のための別の方法１６００の流れ図である。方法１６００は緩和発振器４１０によって実行され得る。１６０２において、緩和発振器４１０は、第１の時間期間中に第１の電流源Ｉ１ ４３４を第１のキャパシタＣ１ ４４８に選択的に結合し、第２の電流源Ｉ２ ４３５を基準ノード４５０ａに選択的に結合する。１６０４において、緩和発振器４１０は、第２の時間期間中に第１の電流源Ｉ１ ４３４を基準ノード４５０ａに選択的に結合し、第２の電流源Ｉ２ ４３５を第２のキャパシタＣ２ ４４９に選択的に結合する。第１の時間期間と第２の時間期間との和は緩和発振器４１０の発振期間に実質的に等しくなり得る。
１６０６において、緩和発振器４１０は、第３の時間期間中に第１の電流源Ｉ２ ４３５を第１のキャパシタＣ１ ４４４８にも選択的に結合する。次いで１６１０において、緩和発振器４１０は、第１の構成、第２の構成又は第３の構成のうちの１つを用いて第１の入力４５３と第２の入力４５２とを含む比較器４５４を選択的に構成する。これらの構成は、スイッチの位置を指すことがある。第１の構成では、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第２の位置４４０ｂにあり、第４のスイッチ４４３が第２の位置４４４ｂにあり、第５のスイッチ４４５が第２の位置４４６ｂにあり、第６のスイッチ４４７が閉じている。
第２の構成では、第１のスイッチ４３６が閉じており、第２のスイッチ４３７が第１の位置４３８ａにあり、第３のスイッチ４３９が第１の位置４４０ａにあり、第４のスイッチ４４３が第１の位置４４４ａにあり、第５のスイッチ４４５が第１の位置４４６ａにあり、第６のスイッチ４４７が開いている。第３の構成では、第１のスイッチ４３６が開いており、第２のスイッチ４３７が第２の位置４３８ｂにあり、第３のスイッチ４３９が第１の位置４４０ａにあり、第４のスイッチ４４３が第１の位置４４４ａにあり、第５のスイッチ４４５が第１の位置４４６ａにあり、第６のスイッチ４４７が開いている。
図１７は、本システム及び方法において使用するための位相発生器１７１６を示す回路図である。図１７の位相発生器１７１６は、図１の位相発生器１１６の１つの構成であり得る。位相発生器１７１６は、第１の位相ｐｈｉ１ １７６５と、第２の位相ｐｈｉ２ １７６６と、第３の位相ｐｈｉ３ １７６７と、第４の位相ｐｈｉ４ １７６８との４つの位相を発生するために使用され得る。生成された位相は、図５〜図１４中に示す１０個の状態の間で緩和発振器４１０を遷移するために使用され得る。
位相発生器１７１０は、３つの非重複クロック信号発生器１７５９ａ〜ｃを含み得る。非重複クロック信号発生器１７５９の各々は、１つの入力信号を受け付け、２つの重複しない位相信号を発生するように構成され得る。
第１の非重複クロック信号発生器１７５９ａは、入力としてクロック信号１７６０を受信し得る。クロック信号１７６０は、緩和発振器４１０から受信され得る。従って、一構成では、クロック信号１７６０は、緩和発振器４１０内の比較器４５４の出力４６０から受信され得る。次いで、第１の非重複クロック信号発生器１７５９ａは、２つの重複しない中間位相ｐｈｉＡ１７６１及びｐｈｉＢ１７６２を発生し得る。中間位相ｐｈｉＡ１７６１は、第２の非重複クロック信号発生器１７５９ｂに対する入力として使用され得る。次いで、第２の非重複クロック信号発生器１７５９ｂは、第１の位相意ｐｈｉ１ １７６５と第２の位相ｐｈｉ２ １７６６とを発生し得る。中間位相ｐｈｉＢ１７６２は、第３の非重複クロック信号発生器１７５９ｃに対する入力として使用され得る。次いで、第３の非重複クロック信号発生器１７５９ｃは、第３の位相意ｐｈｉ３ １７６７と第４の位相ｐｈｉ４ １７６８とを発生し得る。
非重複クロック信号発生器１７５９はそれぞれ、クロスカップル遅延要素のペアを含み得る。第１のクロスカップル遅延要素１７６３ａ、１７６４ａ、１７６４ｃは、入力信号に応答し得、第２のクロスカップル遅延要素１７６３ｂ、１７６４ｂ、１７６４７ｄは、入力信号の逆元に応答し得る。例えば、第１の非重複クロック信号発生器１７５９ａでは、入力クロック信号１７６０が低値から高値に遷移するときに、信号ｐｈｉＡ１７６１は、遅延Ｄｅｌａｙ＿１ １７６３ａの後に低信号から高信号に遷移し得る。ｐｈｉＡ１７６１の遷移は、追加の遅延Ｄｅｌａｙ＿１ １７６３ｂの後にｐｈｉＢ１７６２の低信号から高信号への遷移を生じ得る。入力クロック信号１７６０が高値から低値に遷移したとき、ｐｈｉＢ１７６２は、遅延Ｄｅｌａｙ＿１ １７６３ｂの後に高値から低値に遷移し得る。ｐｈｉＢ１７６２の遷移は、追加の遅延Ｄｅｌａｙ＿１ １７６３ａの後にｐｈｉＡ１７６１の高値から低値への遷移を生じ得る。一構成では、第１の非重複クロック信号発生器１７５９ａにおける遅延１７６３（Ｄｅｌａｙ＿１）は、第２の位相ｐｈｉ２ １７６６と第３の位相ｐｈｉ３ １７６７とを十分なマージンだけ分離するために、第２の非重複クロック信号発生器１７５９ｂと第３の非重複クロック信号発生器１７５９ｃとにおける遅延１７６４（Ｄｅｌａｙ＿２）の約２倍であり得る。
図１８は、緩和発振器４１０におけるフリッカー雑音消去を示す電圧及びタイミング図１８００である。ｐｈｉ１ １８６５の立上りエッジ１８７０ａは、Ｖｃｏｍｐ１８６０（クロック信号）の立上りエッジ１８６９ａに後続する。ｐｈｉ２ １８６６の立上りエッジ１８７１ａは、ｐｈｉ１ １８６５の立上りエッジ１８７０ａに後続する。ｐｈｉ３ １８６７の立上りエッジ１８７２ａは、ｐｈｉ２ １８６６の立上りエッジ１８７１ａに後続する。ｐｈｉ４ １８６８の立上りエッジ１８７３ａは、ｐｈｉ３ １８６７の立上りエッジ１８７２ａに後続する。Ｖｃｏｍｐ１８６０の立下りエッジ１８６９ｂは、ｐｈｉ４ １８６８の立上りエッジ１８７３ａに後続する。ｐｈｉ４ １８６８の立下りエッジ１８７３ｂは、Ｖｃｏｍｐ１８６０の立下りエッジ１８６９ｂに後続する。ｐｈｉ３ １８６７の立下りエッジ１８７２ｂは、ｐｈｉ４ １８６８の立下りエッジ１８７３ｂに後続する。ｐｈｉ２ １８６６の立下りエッジ１８７１ｂは、ｐｈｉ３ １８６７の立下りエッジ１８７２ｂに後続する。ｐｈｉ１ １８６５の立下りエッジ１８７０ｂは、ｐｈｉ２ １８６６の立下りエッジ１８７１ｂに後続する。
緩和発振器４１０中の基準電圧Ｖｒｅｆ１８５０ｂは一定のままではない。代わりに、電流源によるフリッカー雑音と比較器４１０によるフリッカー雑音とを補償するために、基準電圧Ｖｒｅｆ１８５０ｂは、位相ｐｈｉ１ １８６５、ｐｈｉ２ １８６６、ｐｈｉ３ １８６７、及びｐｈｉ４ １８６８に基づいて変化する。
第１のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ １８５８（傾き＝ｍ１）と第２のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ １８５６（傾き＝ｍ２）とを示す。第２のキャパシタＣ２ ４４９がフリッカー雑音のために予想よりも速く充電するとき、ＶＣ２ １８５６曲線の傾きｍ２は、予想よりも急になり、緩和発振器４１０の第１の半期間は、予想よりも短くなる。このジッタを補償するために、基準抵抗４４１は、第１のキャパシタＣ１ ４４８が放電する前により長い間に充電するように、より高い値に調整され得る。従って、ノイズがない状態の場合よりもＶＣ１ １８５８曲線の傾きｍ１が緩やかになり、緩和発振器４１０の第２の半期間が長くなり得る。代替的に、キャパシタＣ２ ４４９がフリッカー雑音のために予想よりも遅く充電するとき、基準抵抗４４１は、第１のキャパシタＣ１ ４４８が放電する前により短い時間期間の間に充電するように、より低い値に調整され得る。従って、ノイズがない状態の場合よりも、ＶＣ１ １８５８曲線の傾きｍ１が急になり、緩和発振器４１０の第２の半期間が短くなり得る。緩和発振器４１０は、このようにしてジッタを低減し得る。
図１９は、緩和発振器４１０におけるフリッカー雑音消去のための別の方法１９００の流れ図である。方法１９００は緩和発振器４１０によって実行され得る。１９０２において、緩和発振器４１０は、第１の電流源Ｉ２ ４３５を基準ノード４５０ａに結合する。基準ノード４５０ａは基準抵抗４４１に結合され得る。第１の電流源Ｉ２ ４３５は、基準ノード４５０ａにおいて電圧Ｖｒｅｆ４５０ｂを誘起し得る。１９０４において、緩和発振器４１０はまた、第２の電流源Ｉ１ ４３４を第１のキャパシタＣ２ ４４９に結合する。第２の電流源Ｉ１ ４３４は、第１のキャパシタＣ２ ４４９の両端間に電圧ＶＣ２ ４５６を誘起し得る。次いで１９０６において、緩和発振器４１０は、第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６を抵抗器４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１と比較する。
１９０８において、緩和発振器４１０は、第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６が抵抗器４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１よりも大きいかどうかを決定する。第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６が抵抗器４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１よりも大きくない場合、１９１０において、緩和発振器４１０は低クロック信号を出力する。次いで、緩和発振器４１０は、１９０６に戻って第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６を抵抗器４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１と比較する。
第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６が抵抗器４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１よりも大きい場合、１９１２において、緩和発振器４１０は高クロック信号を出力する。次いで１９１４において、緩和発振器４１０は第１のスイッチ４３６を開く。次に１９１６において、緩和発振器４１０は、第２のスイッチ４３７を第１の位置４３８ａから第２の位置４３８ｂに移動する。次いで１９１８において、緩和発振器４１０は、第１の電流源Ｉ２ ４３５を第２のキャパシタＣ１ ４４８に結合する。次に１９２０において、緩和発振器４１０は、第３のスイッチ４３９を第１の位置４４０ａから第２の位置４４０ｂに移動する。次いで１９２２において、緩和発振器４１０は、第４のスイッチ４４３を第１の位置４４４ａから第２の位置４４４ｂに移動する。１９２４において、緩和発振器４１０はまた、第５のスイッチ４４５を第１の位置４４６ａから第２の位置４４６ｂに移動する。緩和発振器４１０が、第５のスイッチ４４５を第１の位置４４６ａから第２の位置４４６ｂに移動すると、１９２６において、緩和発振器４１０は、第６のスイッチ４４７を閉じる。緩和発振器４１０は、各スイッチを移動する間に遅延し得る。
次いで１９２８において、緩和発振器４１０は、基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂを第２のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ ４５８＋オフセット電圧Ｖｏｆｆ４５１と比較する。１９３０において、緩和発振器４１０は、第２のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ ４５８＋オフセット電圧Ｖｏｆｆ４５１が基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂよりも大きいかどうかを決定する。第２のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ ４５８＋オフセット電圧Ｖｏｆｆ４５１が基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂよりも大きくない場合、１９３２において、緩和発振器４１０は高クロック信号を出力する。次いで１９２８において、緩和発振器４１０は、引き続き基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂを第２のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ ４５８＋オフセット電圧Ｖｏｆｆ４５１と比較する。第２のキャパシタＣ１ ４４８の両端間の電圧ＶＣ１ ４５８＋オフセット電圧Ｖｏｆｆ４５１が基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂよりも大きい場合、１９３４において、緩和発振器４１０は低クロック信号を出力する。
１９３４において、緩和発振器４１０が低クロック信号を出力すると、１９３６において、緩和発振器４１０は第６のスイッチ４４７を開く。次に１９３８において、緩和発振器４１０は、第５のスイッチ４４５を第２の位置４４６ｂから第１の位置４４６ａに移動する。次いで１９４０において、緩和発振器４１０は、第２の電流源Ｉ１ ４３４を第１のキャパシタＣ１ ４４９に結合する。次に１９４２において、緩和発振器４１０は、第４のスイッチ４４３を第２の位置４４４ｂから第１の位置４４４ａに移動する。次いで１９４４において、緩和発振器４１０は、第３のスイッチ４３９を第２の位置４４０ｂから第１の位置４４０ａに移動する。１９４６において、緩和発振器４１０はまた、第２のスイッチ４３７を第２の位置４３８ｂから第１の位置４３８ａに移動する。１９４６において、緩和発振器４１０が第２のスイッチ４３７を第２の位置４３８ｂから第１の位置４３８ａに移動したとき、１９４８において、緩和発振器４１０は、第１のスイッチ４３６を閉じる。次いで１９０６において、緩和発振器４１０は、第１のキャパシタＣ２ ４４９の両端間の電圧ＶＣ２ ４５６を基準抵抗４４１の両端間の電圧Ｖｒｅｆ４５０ｂ＋オフセット電圧Ｖｏｆｆ４５１と比較する。
図２０は、本システム及び方法において使用するための緩和発振器４１０の電子機器製造プロセスのための方法２０００の流れ図である。上記の機器、機能、及び回路は、コンピュータ可読媒体に記憶されたコンピュータファイル（例えばＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲ）中に設計され構成され得る。一部又は全部のそのようなファイルは、そのようなファイルに基づいて機器を作製する作製ハンドラに与えられ得る。得られた製品は、次いで半導体ダイに切断され、図１に関して上記で説明した電子機器などの電子機器１０１において使用するための半導体チップにパッケージングされる半導体ウエハを含む。
物理機器情報２０７４は、製造プロセスにおいて受信され得る。物理機器情報２０７４は、研究コンピュータ２０７６を介して受信され得る。物理機器情報２０７４は、フリッカー雑音消去を用いる緩和発振器１１０の少なくとも１つの物理特性を表す設計情報を含み得る。例えば、物理機器情報２０７４は、ユーザインターフェース２０７５を介して研究コンピュータ２０７６に入力される物理パラメータと、材料特性と、構造情報とを含み得る。研究コンピュータ２０７６は、メモリ２０７９などのコンピュータ可読媒体に結合された、1つ以上の処理コアなどのプロセッサ２０７８を含み得る。メモリ２０７９は、ファイルフォーマットに準拠するために及びライブラリファイル２０８０を発生するために、プロセッサ２０７８に物理機器情報２０７４を変換させるように実行可能であるコンピュータ可読命令を記憶し得る。
ライブラリファイル２０８０は、変換された設計情報を含む少なくとも１つのデータファイルを含み得る。例えば、ライブラリファイル２０８０は、電子設計オートメーション（ＥＤＡ）ツール２０８１とともに使用するために与えられる、フリッカー雑音消去を用いる緩和発振器１１０を含み得る。
ライブラリファイル２０８０は、メモリ２０８４に結合された、1つ以上の処理コアなどのプロセッサ２０８３を含む設計コンピュータ２０８２においてＥＤＡツール２０８１と連携して使用され得る。ＥＤＡツール２０８１は、設計コンピュータ８０８２のユーザがライブラリファイル２０８０を使用してフリッカー雑音消去を用いる緩和発振器１１０を含む回路を設計することを可能にするために、メモリ２０８４においてプロセッサ実行可能命令として記憶され得る。例えば、設計コンピュータ２０８２のユーザは、設計コンピュータ２０８２に結合されたユーザインターフェース２０８６を介して回路設計情報２０８５を入力し得る。回路設計情報２０８５は、フリッカー雑音消去を用いる緩和発振器１１０などの半導体機器の少なくとも１つの物理特性を表す設計情報を含み得る。回路設計特性は、回路設計中の特定の回路及び他の要素との関係の識別情報、配置情報、フィーチャサイズ情報、相互接続情報、又は半導体機器の物理特性を表す他の情報を含み得る。
設計コンピュータ２０８２は、ファイルフォーマットに準拠するために、回路設計情報２０８５を含む設計情報を変換するように構成され得る。例えば、ファイル情報は、グラフィックデータシステム（ＧＤＳＩＩ）ファイルフォーマットなど、階層フォーマット中の回路レイアウトに関する平面地理的形状、テキストラベル、及び他の情報を表すデータベースバイナリファイルフォーマットを含み得る。設計コンピュータ２０８２は、他の回路又は情報に加えて、フリッカー雑音消去を用いる緩和発振器１１０について説明する情報を含むＧＤＳＩＩファイルなど、変換された設計情報を含むデータファイル２０８７を発生するように構成され得る。
ＧＤＳＩＩファイル２０８７は、ＧＤＳＩＩファイル２０８７中の変換された情報に従って、フリッカー雑音消去を用いる緩和発振器１１０を製造するための作製プロセスにおいて受信され得る。例えば、機器製造プロセスは、リソグラフィ処理のために使用すべきマスク２０８９など、1つ以上のマスク２０８９を作成するためにＧＤＳＩＩファイル２０８７をマスク製造業者２０８８に与えることを含み得る。マスク２０８９は、テストされ、ダイ２０９２に分離され得る1つ以上のウエハ２０９１を発生するために作製プロセス２０９０中に使用され得る。ダイ２０９２は、フリッカー雑音消去を用いる緩和発振器１１０を含み得る。
ダイ２０９２は、ダイ２０９２がパッケージ２０９４に組み込まれるパッケージングプロセス２０９３に与えられ得る。例えば、パッケージ２０９４は、システムインパッケージ（ＳｉＰ）構成など、単一のダイ２０９２又は複数のダイ２０９２を含み得る。パッケージ２０９４は、Joint Electron Device Engineering Council（ＪＥＤＥＣ）規格などの1つ以上の規格又は仕様に準拠するように構成され得る。
パッケージ２０９４に関する情報は、コンピュータ２０９７に記憶された構成要素ライブラリを介してなど、様々な製品設計者に配信され得る。コンピュータ２０９７は、メモリ２０９９に結合された、1つ以上の処理コアなどのプロセッサ２０９８を含み得る。プリント回路板（ＰＣＢ）ツール２００３は、ユーザインターフェース２０９６を介してコンピュータ２０９７のユーザから受信したＰＣＢ設計情報２０９５を処理するために、メモリにプロセッサ実行可能命令として記憶され得る。ＰＣＢ設計情報２０９５は、回路板上にパッケージングされた半導体機器の物理配置情報を含み、パッケージに対応するパッケージングされた半導体機器は、フリッカー雑音消去を用いる緩和発振器を含み得る。
コンピュータ２０９７は、回路板上でパッケージングされた半導体機器の物理配置情報ならびにトレース及びビアなどの電気接続レイアウトを含むデータをもつＧＥＲＢＥＲファイルなどのデータファイル２００１を発生するためにＰＣＢ設計情報２０９５を変換するように構成され得、パッケージングされた半導体機器は、フリッカー雑音消去を用いる緩和発振器１１０中で使用される機器構成要素を含むパッケージに対応する。一構成では、変換されたＰＣＢ設計情報によって発生されるデータファイル２００１は、ＧＥＲＢＥＲフォーマット以外のフォーマットを有し得る。
ＧＥＲＢＥＲファイル２００１は、基板アセンブリプロセス２００２において受信され、ＰＣＢ２００３を作成するために使用され、ＧＥＲＢＥＲファイル２００１内に記憶された設計情報に従って製造され得る。例えば、ＧＥＲＢＥＲファイル２００１は、ＰＣＢ製造工程の様々なステップを実行するための1つ以上の機械にアップロードされ得る。ＰＣＢ２００３は、表された印刷回路組立体（ＰＣＡ）２００４を形成するためにパッケージを含む電子構成要素を実装され得る。
ＰＣＡ２００４は、製品製造プロセス２００５において受信され、第１の電子機器２００６及び第２の電子機器２００７などの1つ以上の電子機器に統合され得る。第１の電子機器２００６、第２の電子機器２００７、又は両方は、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、又はコンピュータであり得る。電子機器のうちの１つ又は複数は、モバイルフォンなどのリモートユニット、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応機器、ナビゲーション機器、メータ読取り機器などの固定位置データユニット、ブルートゥースヘッドセット、データ又はコンピュータ命令を記憶又は取り出すいずれかの他の機器、又はそれらの組合せであり得る。
図２１は、電子機器２１０１内に含まれ得るいくつかの構成要素を示す図である。電子機器２１０１はワイヤレス通信機器であり得る。電子機器２１０１はプロセッサ２１０３を含む。プロセッサ２１０３は、汎用シングル又はマルチチップマイクロプロセッサ（例えば、ＡＲＭ）、特殊目的マイクロプロセッサ（例えば、デジタル信号プロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどであり得る。プロセッサ２１０３は中央処理ユニット（ＣＰＵ）と呼ばれることがある。図２１の電子機器２１０１には単一のプロセッサ２１０３のみが示されるが、代替構成では、プロセッサ（例えば、ＡＲＭとＤＳＰ）の組合せを使用することができる。
電子モバイル２１０１はメモリ２１０５も含む。メモリ２１０５は、電子情報を記憶することが可能な任意の電子構成要素とすることができ得る。メモリ２１０５は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、磁気ディスク記憶メディア、光記憶メディア、ＲＡＭ中のフラッシュメモリ機器、プロセッサに含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタなど、及びそれらの組合せとして実施され得る。
メモリ２１０５にデータ２１０７及び命令２１０９を記憶し得る。命令２１０９は、本明細書で開示する方法を実装するためにプロセッサ２１０３によって実行可能であり得る。命令２１０９を実行することは、メモリ２１０５に記憶されたデータ２１０７の使用を含み得る。プロセッサ２１０３が命令２１０９を実行するとき、命令２１０９ａの様々な部分はプロセッサ２１０３上にロードされ、様々な複数のデータ２１０７ａはプロセッサ２１０３上にロードされ得る。
電子機器２１０１はまた、電子機器２１０１との間での信号の送信及び受信を可能にするために、送信機２１１１と受信機２１１３とを含み得る。送信機２１１１と受信機２１１３とはトランシーバ２１１５と総称され得る。アンテナ２１１７はトランシーバ２１１５に電気的に結合され得る。電子機器２１０１はまた、複数の送信機、複数の受信機、複数のトランシーバ、及び／又は複数のアンテナを含み得る（図示せず）。
電子機器２１０１の様々な構成要素は、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る1つ以上のバスによって互いに結合され得る。明快のために、図２１では、様々なバスはバスシステム２１１９として示してある。
「決定」という用語は、多種多様なアクションを包含し、従って、「決定」は、計算、算出、処理、導出、調査、探索（例えば、テーブル、データベース又は別のデータ構造での探索）、確認などを含むことができる。また、「決定」は、受信（例えば、情報を受信すること）、アクセス（例えば、メモリ中のデータにアクセスすること）などを含むことができる。また、「決定」は、解決、選択、選出、確立などを含むことができる。
「に基づいて」という句は、別段に明示されていない限り、「のみに基づいて」を意味しない。言い換えれば、「に基づいて」という句は、「のみに基づいて」と「に少なくとも基づいて」の両方を表す。
「プロセッサ」という用語は、汎用プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、状態機械などを包含するものと広く解釈されたい。いくつかの状況下では、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理機器（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などを指すことがある。「プロセッサ」という用語は、処理機器の組合せ、例えば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する1つ以上のマイクロプロセッサ、或いは他のそのような構成を指すことがある。
「メモリ」という用語は、電子情報を記憶することが可能な任意の電子構成要素を包含するものと広く解釈されたい。メモリという用語は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気又は光学データ記憶装置、レジスタなど、様々なタイプのプロセッサ可読媒体を指すことがある。プロセッサがメモリから情報を読み取り、及び／又は情報をメモリに書き込むことができる場合、メモリはプロセッサと電子的に通信していると言われる。プロセッサに一体化されたメモリは、プロセッサと電子通信している。
「命令」及び「コード」という用語は、任意のタイプの（1つ以上の）コンピュータ可読ステートメントを含むものと広く解釈されたい。例えば、「命令」及び「コード」という用語は、1つ以上のプログラム、ルーチン、サブルーチン、関数、プロシージャなどを指すことがある。「命令」及び「コード」は、単一のコンピュータ可読ステートメント又は多くのコンピュータ可読ステートメントを備え得る。
本明細書で説明する機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの組合せで実装され得る。ソフトウェアで実装した場合、機能は1つ以上の命令としてコンピュータ可読媒体上に記憶され得る。「コンピュータ可読媒体」又は「コンピュータプログラム製品」という用語は、コンピュータによってアクセスできる任意の利用可能な媒体を指す。限定ではなく例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、又は他の光ディスク記憶機器、磁気ディスク記憶機器もしくは他の磁気記憶機器、あるいは命令又はデータ構造の形態で所望のプログラムコードを担持又は記憶するために使用され得、コンピュータによってアクセスできる任意の他の媒体を備え得る。本明細書で使用するディスク（disk）及びディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）及びＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、この場合、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）はデータをレーザで光学的に再生する。
ソフトウェア又は命令はまた、送信媒体を介して送信され得る。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、又は他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、又は赤外線、無線、及びマイクロ波などのワイヤレス技術は、送信媒体の定義に含まれる。
本明細書で開示する方法は、説明した方法を達成するための1つ以上のステップ又はアクションを備える。本方法のステップ及び／又はアクションは、特許請求の範囲の範囲から逸脱することなく互いに交換され得る。言い換えれば、本明細書で説明する方法の適切な動作のためにステップ又はアクションの特定の順序が必要とされない限り、特定のステップ及び／又はアクションの順序及び／又は使用は、特許請求の範囲の範囲を逸脱することなく修正され得る。
さらに、図２、図１５、図１６及び図１９によって示されたものなど、本明細書で説明する方法及び技法を実行するためのモジュール及び／又は他の適切な手段は、機器によってダウンロード及び／又は他の方法で取得され得ることを諒解されたい。例えば、機器は、本明細書で説明した方法を実行するための手段の転送を可能にするために、サーバに結合され得る。代替的に、本明細書で説明した様々な方法は、記憶手段を機器に結合するか又は与えるときに機器が様々な方法を獲得し得るように、記憶手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、コンパクトディスク（disc）（ＣＤ）又はフロッピーディスク（disk）などの物理的記憶媒体など）によって与えられ得る。さらに、本明細書で説明した方法及び技法を機器に提供するための任意の他の適切な技法を利用することができる。
特許請求の範囲は、上記に示した正確な構成及び構成要素に限定されないことを理解されたい。特許請求の範囲の範囲を逸脱することなく、本明細書で説明したシステム、方法、及び装置の構成、動作及び詳細において、様々な改変、変更及び変形を行うことができる。

Claims (55)

  1. 発振器におけるフリッカー雑音消去のための方法であって、
    前記発振器の発振期間の第１の時間期間中に第１の電流源を前記発振器の第１のキャパシタに選択的に接続することと、
    前記発振期間の第２の時間期間中に前記第１の電流源を前記発振器の基準ノードに選択的に接続することと
    を含む方法。
  2. 前記第１の電流源によって生成される電流が、前記発振器におけるフリッカー雑音によって影響される、請求項１に記載の方法。
  3. 前記発振器が水晶発振素子を含まない、請求項１に記載の方法。
  4. 前記発振器が緩和発振器である、請求項１に記載の方法。
  5. 前記第１の電流源が、前記第１のキャパシタに選択的に接続され、スイッチを介して前記基準ノードに選択的に接続された、請求項１に記載の方法。
  6. 前記基準ノードが抵抗器に接続された、請求項１に記載の方法。
  7. 前記第１の時間期間と前記第２の時間期間との和が前記発振期間に実質的に等しい、請求項１に記載の方法。
  8. 前記発振期間の第３の時間期間中に第２の電流源を前記発振器の第２のキャパシタに選択的に接続することと、
    前記発振期間の第４の時間期間中に前記第２の電流源を前記基準ノードに選択的に接続することと
    をさらに含む、請求項１に記載の方法。
  9. 前記第３の時間期間と前記第４の時間期間との和が前記発振期間に実質的に等しい、請求項８に記載の方法。
  10. 前記第１のキャパシタを前記発振器の比較器の第１の入力に選択的に接続することと、
    前記第２のキャパシタを前記比較器の第２の入力に選択的に接続することと、
    前記基準ノードを前記第１の入力又は前記第２の入力に選択的に接続することと、をさらに含み、前記第１のキャパシタと前記第２のキャパシタとのうちの少なくとも１つが前記比較器に接続された、請求項８に記載の方法。
  11. 第１のキャパシタと、
    基準ノードと、
    第１の時間期間中に第１の電流源を前記第１のキャパシタに選択的に接続することと、第２の時間期間中に前記第１の電流源を前記基準ノードに選択的に接続することとを行うように構成されたコントローラと、を備える発振器。
  12. 前記発振器が水晶発振素子を含まない、請求項１１に記載の発振器。
  13. 前記コントローラがスイッチを備える、請求項１１に記載の発振器。
  14. 前記基準ノードが抵抗器に接続された、請求項１１に記載の発振器。
  15. 前記第１の時間期間と前記第２の時間期間との和が前記発振器の発振期間に実質的に等しい、請求項１１に記載の発振器。
  16. 前記第１の電流源によって生成される電流が、前記発振器におけるフリッカー雑音によって影響される、請求項１１に記載の発振器。
  17. 第２のキャパシタと第２のコントローラとをさらに備え、前記第２のコントローラが、第３の時間期間中に第２の電流源を前記第２のキャパシタに選択的に接続することと、第４の時間期間中に前記第２の電流源を前記基準ノードに選択的に接続することとを行うように構成された、請求項１１に記載の発振器。
  18. 前記第３の時間期間と前記第４の時間期間との和が前記発振器の発振期間に実質的に等しい、請求項１７に記載の発振器。
  19. 第１の入力と、第２の入力と、
    前記第１のキャパシタを前記第１の入力に選択的に接続し、前記基準ノードを前記第２の入力に選択的に接続することと、
    前記基準ノードを前記第１の入力に選択的に接続し、前記第２のキャパシタを前記第２の入力に選択的に接続することと、
    前記第１のキャパシタを前記第１の入力に選択的に接続し、前記第２のキャパシタを前記第２の入力に選択的に接続することと、を行うように構成された論理と、
    を含む比較器をさらに含む、請求項１７に記載の発振器。
  20. 第１のキャパシタと、
    第２のキャパシタと、
    第１の電流源と、
    第２の電流源と、
    比較器であって、第１の入力と第２の入力とを有する比較器と、
    基準ノードと、
    コントローラであって、第１の時間期間中に前記第１の電流源を前記第１のキャパシタに選択的に接続することと、前記第２の電流源を前記基準ノードに選択的に接続することとを行うように構成されたコントローラと、を備える発振器。
  21. 前記コントローラが、第２の時間期間中に前記第１の電流源を前記基準ノードに選択的に接続することと、前記第２の電流源を前記第２のキャパシタに選択的に接続することとを行うように構成され、前記第１の時間期間と前記第２の時間期間との和が前記発振器の発振期間に実質的に等しい、請求項２０に記載の発振器。
  22. 前記コントローラが、第３の時間期間中に前記第１の電流源を前記第１のキャパシタに選択的に接続することと、前記第２の電流源を前記第２のキャパシタに選択的に接続することとを行うように構成された、請求項２０に記載の発振器。
  23. 基準抵抗をさらに備え、前記基準ノードが前記基準抵抗に接続された、請求項２０に記載の発振器。
  24. 前記コントローラが、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチと、第６のスイッチとを備え、前記コントローラが、前記発振器におけるフリッカー雑音を低減するために、前記スイッチの５つの構成を使用して複数の状態にわたって前記発振器を循環させる、請求項２０に記載の発振器。
  25. 前記第１のスイッチと前記第２のスイッチとが、位相発生器によって発生される第１の位相に応答し、前記第３のスイッチが、前記位相発生器によって発生される第２の位相に応答し、前記第４のスイッチが、前記位相発生器によって発生される第３の位相に応答し、前記第５のスイッチと前記第６のスイッチとが、前記位相発生器によって発生される第４の位相に応答する、請求項２４に記載の発振器。
  26. 前記位相発生器が前記比較器の出力によって制御される、請求項２５に記載の発振器。
  27. 前記比較器の前記出力の立上りエッジが、前記第１の位相の立上りエッジをトリガし、続いて前記第２の位相の立上りエッジをトリガし、続いて前記第３の位相の立上りエッジをトリガし、続いて前記第４の位相の立上りエッジをトリガする、請求項２６に記載の発振器。
  28. 前記比較器の前記出力の立下りエッジが、前記第４の位相の立下りエッジをトリガし、続いて前記第３の位相の立下りエッジをトリガし、続いて前記第２の位相の立下りエッジをトリガし、続いて前記第１の位相の立下りエッジをトリガする、請求項２６に記載の発振器。
  29. 前記第１のスイッチが、前記第１の電流源と前記比較器の前記第１の入力とを選択的に接続し、前記第２のスイッチが、前記第１のキャパシタを第１の位置において接地に選択的に接続し、第２の位置において前記第１の電流源に選択的に接続し、前記第３のスイッチが、前記比較器の前記第１の入力を第１の位置において前記基準ノードに選択的に接続し、第２の位置において前記第１のキャパシタに選択的に接続し、前記第４のスイッチが、前記比較器の前記第２の入力を第１の位置において前記第２の電流源に選択的に接続し、第２の位置において前記基準ノードに選択的に接続し、前記第５のスイッチが、前記第２のキャパシタを第１の位置において前記第２の電流源に選択的に接続し、第２の位置において接地に選択的に接続し、前記第６のスイッチが、前記基準ノードを前記第２の電流源に選択的に接続する、請求項２４に記載の発振器。
  30. 前記スイッチの第１の構成が、閉じた前記第１のスイッチと、前記第１の位置にある前記第２のスイッチと、前記第１の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項２９に記載の発振器。
  31. 前記スイッチの第２の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第１の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項２９に記載の発振器。
  32. 前記スイッチの第３の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項２９に記載の発振器。
  33. 前記スイッチの第４の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第２の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項２９に記載の発振器。
  34. 前記スイッチの第５の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第２の位置にある前記第４のスイッチと、前記第２の位置にある前記第５のスイッチと、閉じた前記第６のスイッチとを備える、請求項２９に記載の発振器。
  35. 前記発振器が緩和発振器である、請求項２０に記載の発振器。
  36. 前記発振器がワイヤレス通信機器において使用される、請求項２０に記載の発振器。
  37. 発振器におけるフリッカー雑音消去のための方法であって、
    第１の構成、第２の構成、第３の構成、第４の構成又は第５の構成のうちの１つを用いて比較器を選択的に構成することであって、前記比較器が第１の入力と第２の入力とを有する、選択的に構成することと、
    コントローラを使用して複数の状態にわたって前記発振器の構成要素を循環させることであって、前記発振器の前記構成要素が、第１の電流源と、第２の電流源と、第１のキャパシタと、第２のキャパシタと、基準ノードとを備え、複数の状態にわたって前記発振器の前記構成要素を循環させることにより、前記発振器は、フリッカー雑音が低減されて発振するようになる、循環させることと、を含む方法。
  38. 前記コントローラが、第１の時間期間中に前記第１の電流源を前記第１のキャパシタに選択的に接続することと、第２の時間期間中に前記第１の電流源を前記基準ノードに選択的に接続することとを行うように構成され、前記第１の時間期間と前記第２の時間期間との和が前記発振器の発振期間に実質的に等しい、請求項３７に記載の方法。
  39. 前記コントローラが、第３の時間期間中に前記第２の電流源を前記第２のキャパシタに選択的に接続することと、第４の時間期間中に前記第２の電流源を前記基準ノードに選択的に接続することとを行うように構成され、前記第３の時間期間と前記第４の時間期間との和が前記発振器の発振期間に実質的に等しい、請求項３７に記載の方法。
  40. 前記発振器が基準抵抗をさらに備え、前記基準ノードが前記基準抵抗に接続された、請求項３７に記載の方法。
  41. 前記コントローラが、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、第５のスイッチと、第６のスイッチとを備え、前記コントローラが、前記発振器におけるフリッカー雑音を低減するために、前記スイッチの５つの構成を使用して複数の状態にわたって前記発振器を循環させる、請求項３７に記載の方法。
  42. 前記第１のスイッチと前記第２のスイッチとが、位相発生器によって発生される第１の位相に応答し、前記第３のスイッチが、前記位相発生器によって発生される第２の位相に応答し、前記第４のスイッチが、前記位相発生器によって発生される第３の位相に応答し、前記第５のスイッチと前記第６のスイッチとが、前記位相発生器によって発生される第４の位相に応答する、請求項４１に記載の方法。
  43. 前記位相発生器が前記比較器の出力によって制御される、請求項４２に記載の方法。
  44. 前記比較器の前記出力の立上りエッジが、前記第１の位相の立上りエッジをトリガし、続いて前記第２の位相の立上りエッジをトリガし、続いて前記第３の位相の立上りエッジをトリガし、続いて前記第４の位相の立上りエッジをトリガする、請求項４３に記載の方法。
  45. 前記比較器の前記出力の立下りエッジが、前記第４の位相の立下りエッジをトリガし、続いて前記第３の位相の立下りエッジをトリガし、続いて前記第２の位相の立下りエッジをトリガし、続いて前記第１の位相の立下りエッジをトリガする、請求項４３に記載の方法。
  46. 前記第１のスイッチが、前記第１の電流源と前記比較器の前記第１の入力とを選択的に接続し、前記第２のスイッチが、前記第１のキャパシタを第１の位置において接地に選択的に接続し、第２の位置において前記第１の電流源に選択的に接続し、前記第３のスイッチが、前記比較器の前記第１の入力を第１の位置において前記基準ノードに選択的に接続し、第２の位置において前記第１のキャパシタに選択的に接続し、前記第４のスイッチが、前記比較器の前記第２の入力を第１の位置において前記第２の電流源に選択的に接続し、第２の位置において前記基準ノードに選択的に接続し、前記第５のスイッチが、前記第２のキャパシタを第１の位置において前記第２の電流源に選択的に接続し、第２の位置において接地に選択的に接続し、前記第６のスイッチが、前記基準ノードを前記第２の電流源に選択的に接続する、請求項４１に記載の方法。
  47. 前記スイッチの第１の構成が、閉じた前記第１のスイッチと、前記第１の位置にある前記第２のスイッチと、前記第１の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項４６に記載の方法。
  48. 前記スイッチの第２の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第１の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項４６に記載の方法。
  49. 前記スイッチの第３の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第１の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項４６に記載の方法。
  50. 前記スイッチの第４の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第２の位置にある前記第４のスイッチと、前記第１の位置にある前記第５のスイッチと、開いた前記第６のスイッチとを備える、請求項４６に記載の方法。
  51. 前記スイッチの第５の構成が、開いた前記第１のスイッチと、前記第２の位置にある前記第２のスイッチと、前記第２の位置にある前記第３のスイッチと、前記第２の位置にある前記第４のスイッチと、前記第２の位置にある前記第５のスイッチと、閉じた前記第６のスイッチとを含む、請求項４６に記載の方法。
  52. 前記発振器が緩和発振器である、請求項３７に記載の方法。
  53. 前記発振器がワイヤレス通信機器において使用される、請求項３７に記載の方法。
  54. 複数の状態にわたって前記発振器の前記構成要素を循環させることが、
    前記第１の電流源を前記基準ノードに接続することと、
    前記第２の電流源を前記第１のキャパシタに接続することと、
    前記第１のキャパシタの両端間の電圧を前記基準ノードにおける電圧＋オフセット電圧と比較することと、
    前記第１のキャパシタの両端間の前記電圧が前記基準ノードにおける前記電圧＋前記オフセット電圧よりも大きくない場合、低クロック信号を出力することと、
    前記第１のキャパシタの両端間の前記電圧が前記基準ノードにおける前記電圧＋前記オフセット電圧よりも大きい場合、高クロック信号を出力することと、
    前記第１のスイッチを開くことと、
    前記第２のスイッチを第１の位置から第２の位置に移動することと、
    前記第１の電流源を前記第２のキャパシタに接続することと、
    前記第３のスイッチを第１の位置から第２の位置に移動することと、
    前記第４のスイッチを第１の位置から第２の位置に移動することと、
    前記第５のスイッチを第１の位置から第２の位置に移動することと、
    前記第６のスイッチを閉じることと、
    前記基準ノードにおける電圧を前記第１のキャパシタの両端間の電圧＋前記オフセット電圧と比較することと、
    前記基準ノードにおける前記電圧が前記第１のキャパシタの両端間の前記電圧＋前記オフセット電圧よりも大きくない場合、高クロック信号を出力することと、
    前記基準ノードにおける前記電圧が前記第１のキャパシタの両端間の前記電圧＋前記オフセット電圧よりも大きい場合、低クロック信号を出力することと、
    前記第６のスイッチを開くことと、
    前記第５のスイッチを前記第２の位置から前記第１の位置に移動することと、
    前記第４のスイッチを前記第２の位置から前記第１の位置に移動することと、
    前記第３のスイッチを前記第２の位置から前記第１の位置に移動することと、
    前記第２のスイッチを前記第２の位置から前記第１の位置に移動することと、
    前記第１のスイッチを閉じることと、を含む、請求項４１に記載の方法。
  55. 発振器におけるフリッカー雑音消去のための装置であって、
    第１の構成、第２の構成、第３の構成、第４の構成及び第５の構成のうちの１つを用いて第１の入力と第２の入力とを有する比較器を選択的に構成するための手段と、
    コントローラを使用して複数の状態にわたって前記発振器の構成要素を循環させるための手段と、を備え、前記発振器の前記構成要素が、第１の電流源と、第２の電流源と、第１のキャパシタと、第２のキャパシタと、基準ノードとを備え、複数の状態にわたって前記発振器の前記構成要素を循環させることにより、前記発振器は、フリッカー雑音が低減されて発振するようになる、装置。
JP2012510032A 2009-05-07 2010-05-07 発振器におけるフリッカー雑音消去 Expired - Fee Related JP5319012B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17635809P 2009-05-07 2009-05-07
US61/176,358 2009-05-07
US12/775,339 2010-05-06
US12/775,339 US8269567B2 (en) 2009-05-07 2010-05-06 Flicker noise cancellation in oscillators
PCT/US2010/034131 WO2010129927A1 (en) 2009-05-07 2010-05-07 Flicker noise cancellation in oscillators

Publications (2)

Publication Number Publication Date
JP2012526493A JP2012526493A (ja) 2012-10-25
JP5319012B2 true JP5319012B2 (ja) 2013-10-16

Family

ID=42357669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012510032A Expired - Fee Related JP5319012B2 (ja) 2009-05-07 2010-05-07 発振器におけるフリッカー雑音消去

Country Status (7)

Country Link
US (1) US8269567B2 (ja)
EP (1) EP2427962B1 (ja)
JP (1) JP5319012B2 (ja)
KR (1) KR101474379B1 (ja)
CN (1) CN102422525B (ja)
TW (1) TW201112614A (ja)
WO (1) WO2010129927A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723833B2 (en) * 2009-07-13 2014-05-13 Microchip Technology Incorporated Capacitive touch system with noise immunity
CN103546121B (zh) * 2013-10-28 2016-04-27 无锡中感微电子股份有限公司 Rc振荡器
CN103580651B (zh) * 2013-11-22 2016-05-04 无锡中感微电子股份有限公司 低相位抖动的振荡器
DE102014204047A1 (de) 2014-03-05 2015-09-10 Robert Bosch Gmbh Oszillator, Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Erzeugung einer Taktfrequenz mit dem Oszillator
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
JP6552908B2 (ja) 2015-08-07 2019-07-31 株式会社東芝 発振器
EP3393040A1 (en) * 2017-04-18 2018-10-24 Ams Ag Oscillator circuit with comparator delay cancelation
US10367513B2 (en) 2017-11-30 2019-07-30 International Business Machines Corporation Suppression of noise up-conversion mechanisms in LC oscillators
CN107947780A (zh) * 2017-12-15 2018-04-20 西安龙腾微电子科技发展有限公司 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
US10601407B2 (en) 2018-07-31 2020-03-24 Nxp Usa, Inc. RC oscillator with comparator offset compensation
US11349488B2 (en) 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
US12113479B2 (en) * 2020-12-15 2024-10-08 Ams-Osram Ag Oscillator circuit arrangement
CN114244277A (zh) * 2021-11-26 2022-03-25 中国电子科技集团公司第五十八研究所 一种精确控制占空比的集成振荡器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001723A (en) * 1975-12-08 1977-01-04 Rca Corporation Oscillator circuits
US4250464A (en) * 1978-07-03 1981-02-10 Rca Corporation Multi-mode relaxation oscillator
JPH01157612A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp 電圧制御発振回路
US4947312A (en) * 1988-04-28 1990-08-07 Matsushita Electric Industrial Co., Ltd. Non-resonance type AC power source apparatus
US4972446A (en) * 1989-08-14 1990-11-20 Delco Electronics Corporation Voltage controlled oscillator using dual modulus divider
JPH0738388A (ja) * 1993-07-16 1995-02-07 Toshiba Corp クロック発生回路
KR100277500B1 (ko) * 1998-10-20 2001-01-15 김덕중 슈미트 트리거의 응답지연을 보상하는 주파수 발생 회로
US6353368B1 (en) * 1999-11-09 2002-03-05 Vlsi Technology, Inc. VCO circuit using negative feedback to reduce phase noise
US7005933B1 (en) * 2000-10-26 2006-02-28 Cypress Semiconductor Corporation Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes
JP4416959B2 (ja) * 2001-04-26 2010-02-17 富士通マイクロエレクトロニクス株式会社 Ｘｙアドレス型固体撮像装置のフリッカノイズ低減方法
US7477180B2 (en) * 2006-04-03 2009-01-13 Realtek Semiconductor Corp. Noise shaping comparator based switch capacitor circuit and method thereof
TWI347742B (en) * 2006-07-19 2011-08-21 Mediatek Inc Operational amplifiers and analog to digital converters
US7474163B1 (en) * 2007-05-30 2009-01-06 Sensor Platforms, Inc. System and method for oscillator noise cancellation
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
CN101183851A (zh) * 2007-12-13 2008-05-21 复旦大学 一种可降低闪烁噪声的lc正交压控振荡器
US7847648B2 (en) * 2008-10-13 2010-12-07 Texas Instruments Incorporated Oscillator with delay compensation
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator

Also Published As

Publication number Publication date
EP2427962B1 (en) 2016-03-30
KR20120014028A (ko) 2012-02-15
CN102422525A (zh) 2012-04-18
EP2427962A1 (en) 2012-03-14
JP2012526493A (ja) 2012-10-25
WO2010129927A1 (en) 2010-11-11
US8269567B2 (en) 2012-09-18
TW201112614A (en) 2011-04-01
KR101474379B1 (ko) 2014-12-18
CN102422525B (zh) 2014-11-05
US20100283552A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5319012B2 (ja) 発振器におけるフリッカー雑音消去
JP5960362B2 (ja) クロック信号を調整するシステムおよび方法
US8493134B2 (en) Method and apparatus to provide a clock signal to a charge pump
US11594967B2 (en) Hysteretic current control switching power converter with clock-controlled switching frequency
EP2652573B1 (en) Methods and implementation of low-power power-on control circuits
US8381144B2 (en) System and method of test mode gate operation
US8493109B2 (en) System and method to control a power on reset signal
US10096346B2 (en) Current-mode sense amplifier
KR20130042589A (ko) 래칭 회로
US7519925B2 (en) Integrated circuit with dynamically controlled voltage supply
US10348200B2 (en) Digital current sensor for on-die switching voltage regulator
EP2805416A1 (en) On-chip coarse delay calibration
US20240106328A1 (en) Bandwidth Control in PLL-Based Power Converter
JP2015228440A (ja) 半導体装置
JP2013102332A (ja) 遅延回路及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5319012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees