TW201112614A - Flicker noise cancellation in oscillators - Google Patents

Flicker noise cancellation in oscillators Download PDF

Info

Publication number
TW201112614A
TW201112614A TW099114814A TW99114814A TW201112614A TW 201112614 A TW201112614 A TW 201112614A TW 099114814 A TW099114814 A TW 099114814A TW 99114814 A TW99114814 A TW 99114814A TW 201112614 A TW201112614 A TW 201112614A
Authority
TW
Taiwan
Prior art keywords
switch
oscillator
capacitor
current source
comparator
Prior art date
Application number
TW099114814A
Other languages
English (en)
Inventor
Sylvain M Colin
Jun-Young Park
Marzio Pedrali Noy
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201112614A publication Critical patent/TW201112614A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/02Reduction of undesired oscillations originated from natural noise of the circuit elements of the oscillator
    • H03B2202/022Reduction of undesired oscillations originated from natural noise of the circuit elements of the oscillator the noise being essentially white noise, i.e. frequency independent noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201112614 六、發明說明: 【發明所屬之技術領域】 本發明大體而言係關於無線通信系統。更具體言之,本 發明係關於用於振盪器中閃爍雜訊取消之系統及方法。 相關申請案 本申請案係關於並主張來自2009年5月7日申請之題為 「Flicker Noise Cancellation In Oscillators」的美國臨時專 利申請案第61/176,358號之優先權,該案之發明人為
Sylvain M. Colin、Jun Young Park及 Marzio Pedrali-Noy 〇 【先前技術】 無線通信器件已變得更小且更強大以便滿足消費者需要 且改良可攜性及便利性《消費者已變得依賴於無線通信器 件,諸如,蜂巢式電話、個人數位助理(PDA) '膝上型電 腦及其類似物。消費者已開始期望可靠的服務、擴大之覆 蓋區域,及增加之功能性。 在無線通信器件中節省電力的常見方式為在無線通信器 件未使用時將該電子器件置於低耗電狀態(例如,「睡眠模 式」)。當無線通信器件處於睡眠模式中時,可使用睡眠 時鐘來追蹤時間及排程無線通信器件「唤醒」的時間。 時鐘傳統上包括基於諧振器之振|器,諸如,低頻率晶 體振盈器(例如’通常在手錶中所發現的32千赫(剛振盈 器)。然而’晶體振盪器之大小及成本使得其不適合於大 量生產的微型系統。他緩振盪器可代替基於譜振器之振盡 器而用於睡眠模式I然而’對於相同耗電等級,不基於 148241.doc 201112614 咍振态之振盪益(諸如’弛緩振盪器)可展現比由基於諧振 器之振盪器所展現的抖動高的抖動。抖動為時脈信號週期 相對於時間之時間變化。抖動可由各種㈣㈣起。 可由歸因於電路之熱雜訊之抖動及歸因於電路之閃燦雜 λ之抖動引起電路之抖動。已提議減小歸因於弛緩振盈器 中之熱雜訊(已發現其與他緩振盈器之參考電麼成反比)之 抖動之各種解決方案。然而,該等經提議之電路未解決歸 因於閃爍雜訊之抖動。 通常藉由增加電路中之電晶體的大小而減小歸因於閃爍 雜訊之抖動。然而,增加電路中之電晶體之大小對於大量 生產的微型系統而言不可行。另外,歸因於較大電晶體之 額外電容可減小電路之速度且增加電路之電荷注入。可藉 由減小歸因於閃爍雜訊之抖動的對弛_器之改良" 現益處。 【發明内容】 描述一種用於振in中之閃爍雜訊取消之方法。在該振 盪器之一振盪週期之一筮_眭„ .田 夺間週期期間選擇性地將一第 一電流源搞接至該振盈器之一第一電容器。在該振盈週期 之—第一時間週期期間選擇性地將該第—電流源輕接至該 振盪器之一參考節點。 /第电抓源產生之電流可党該振盪器中之閃爍雜訊 影響。該振盤器可不包括晶體。該振盪器可為-他緩振盈 器。可經由-開關選擇性地將該第一電流源輕接至該第一 電容器及搞接至該參考節點。該參考節點可輪接至一電阻 148241.doc 201112614 器。該第-時間週期與該第二時間週期之一總和可實質上 等於該振盪週期。 可在-亥振盪週期之一第三時間週期期間選擇性地將—第 二電流源純至該«器之-第m。可在該振堡週 二 第四時間週期期間選擇性地將該第二電流源耦接至 二考郎點。5亥第三時間週期與該第四時間週期之一總和 可貫質上等於該振盪週期。 一該第-電容器可選擇性地麵接至該振蘯器之一比較器的 :第一輸入。該第二電容器可選擇性地輕接至該比較器之 7第二輸入。該參考節點可選擇性地輕接至該第-輸入或 該第二輸入。該第一電容器及該第二電容器中之至少—者 可耦接至該比較器。 描述一種振盈器。該振盪器包括一第_電容器、一參考 郎點及-控制器’該控制器經組態以在—第一時間週期期 間選擇性地將一第一電流_接至該第—電容器及在一第 二時間週期期間選擇性地將該第一電流源耗接至該參考節 點0 該振盪器可不包括晶體。該控制器可包括一開關。咳參 考節點可搞接至一電阻器。該第一時間週期與該第二時間 週期之-總和可實質上等於該振簠器之―振盈週期。由該 第-電流源產生之電流可受該振”中之_雜訊影響。 該振盪器可包括-第二電容器及—第二控制器。該第二 控制器可經組態以在一第三時間週期期間選擇性地將; 二電流源搞接至該第二電容器及在_第四時間週期期間選 148241.doc * 6 · 201112614 擇性地將該第二電流源_至該參考節點。該第三時間週 期與該第四時間週期之-總和可實質上等於該㈣器之— 振盪週期。 該振盈器亦可包括一包括一第一輸入及一第二輸入的比 較益。該比較益可包括用以選擇性地將該第一電容 至該第一輸人及將該參考節㈣接至該第:輸人之邏輯。 該比較器亦可包括用以選擇性地將該參考節點純至該第 -輸入及將該第二電容器耦接至該第二輸入之邏輯。爷比 較器可進-步包括用以選擇性地將該第一電容器耗接至該 第-輸入及將該第二電容㈣接至該 亦描述種振盪器。該振盪器包括一第—電容哭、— 二電容器、-第一電流源、一第二電流源,及一:有 -輸入及-第二輸入之比較器。該振盪器亦包括一參考節 點及-控制器’該控制器經組態以在一第一時間週期期間 選擇J·生地將δ亥第一電流源耦接至該第一電容器及將該第二 電流源耦接至該參考節點。 該控制器可經組態以在一第二時間週期期間選擇性地將 ^第電流源耦接至該參考節點及將該第二電流源耦接至 該第一電谷器。該第一時間週期與該第二時間週期之一總 和可實處上等於該振盪器之一振盪週期。該控制器可經組 態以在一第三時間週期期間選擇性地將該第一電流源耦接 至該第一電容器及將該第二電流源耦接至該第二電容器。 忒振盪益可包括一參考電阻器。該參考節點可耦接至該參 考電阻器。 148241.doc 201112614 該控制器可包括一第一開關、一第二開關、一第三開 關、一第四開關、一第五開關及-第六開_。該控制器< 使用該等開關之五種組態使該振盪器#環經過多個狀態以 減小該振盪器中之閃爍雜訊。該第—開關及該第二_ 對由一相位產生器產峰之—笛* 益產生之弟相位作出回應。該第三開 關可對由該相位產生器產生之-第二相位作出回應。該第 四開關可對由該相位產生器產生之_第三相位作出回應。 該第五開關及該第六開關可對由該相位產生器產生之一第 四相位作出回應。 該相位產生器可由該比較器之一輸出控制。該比較器之 該輸出的-上升邊緣可觸發該第—相位之—上升邊緣繼 之以該第二相位之一上升邊緣,繼之以該第三相位之一上 升邊緣,繼之以該第四相位之—上升邊緣。該比較器之該 輪出的-τ降邊緣觸發該第四相位之—τ降邊緣,繼之以 該第三相位之一下降邊緣,繼之以該第二相位之一下降邊 緣,繼之以該第一相位之一下降邊緣。 該第一開關可選擇性地將該第一電流源與該比較器之該 第一輸入耦接。該第二開關可選擇性地在一第一位置將該 第一電容器耦接至接地端及在一第二位置將該第一電容器 耦接至該第一電流源《該第三開關可選擇性地在一第一位 置將β亥比較器之邊第一輸入輕接至該參考節點及在—第二 位置將該比較器之該第一輸入耦接至該第一電容器。該第 四開關可選擇性地在一第一位置將該比較器之該第二輸入 耦接至該第二電流源及在一第二值置將該比較器之該第二 148241 .doc 201112614 輸入耦接至該參考節點,該第五開關可選擇性地在一第一 位置將忒第二電容器耦接至該第二電流源及在一第二位置 將該第一電各耦接至接地端。該第六開關可選擇性地將 該參考節點耦接至該第二電流源。 該等開關之-第-組態可包括該第-開關閉合、該第二 開關處於該第一位置、該第三開關處於該第一位置、該第 四開關處於β亥第一位置、該第五開關處於該第一位置及該 第八開關斷開。該等開關之一第二組態可包括該第一開關 斷開3亥第—開關處於該第二位置、該第三開關處於該第 位置、β亥第四開關處於該第一位置、該第五開關處於該 第一位置及該第六開關斷開。該等開關之一第三組態可包 括該第-開關斷開、該第二開關處於該第二位置、該第三 開關處於該第二位置、該第四開關處於該第一位置、該第 五開關處於該第—位置及該第六開關斷開。 該等開關之-第四組態可包括該第_開關斷開、該第二 開關處於該第二位置、該第三開關處於該第二位置、該第 四開關處於5亥第二位置、該第五開關處於該第一位置及該 第六開關斷開。該等開關之一第五組態可包括該第一開關 斷開名第—開關處於該第二位置、該第三開關處於該第 二位置°玄第四開關處於該第二位置、該第五開關處於該 第一位置及„亥第六開關閉合。該振盪器可為一弛緩振盪 器。該振盪器可用於一無線通信器件中。 描述種用於振盪器中之閃爍雜訊取消之方法。選擇性 地以一第一組態、一篦-组熊、—坌一 乐一、,丑悲 第二組態、一第四組態 148241.doc 201112614 或一第五組態中之一者組態一比較器。該比較器可具有一 第一輸入及一第二輸入。使用一控制器使該振盪器之組件 循環經過多個狀態。該振盪器之該等組件包括一第一電流 源、一第二電流源、一第一電容器、一第二電容器及一參 考節點。使该振盪器之該等組件循環經過多個狀態會使該 振盪器以減小之閃爍雜訊振盪。 該控制器可經組態以在一第一時間週期期間選擇性地將 該第一電流源耦接至該第一電容器及在一第二時間週期期 間選擇性地將該第一電流源耦接至該參考節點。該第一時 間週期與該第二時間週期之—總和可實質上等於該振盤器 之一振a週期。該控制器可經組態以在—第三時間週期期 間選擇性地將該第二電流源耦接至該第二電容器及在—第 四時間週期期間選擇性地將該第二電流源輕接至該參考節 點》該第三時間週期與該第四時間週期之—總和可實質上 等於該振盪器之一振盈週期。 該振盈器亦可包括-參考電阻器。該參考節點可輕接至 該參考電阻i該控制器可包括—第—開_、_第 關、一第三_、一第四開關、—第五開關及一第心 關。該控制器可使用該等開關之五種組態使該振遭器循: 經過多個狀態以減小該振量器中之閃爍雜訊。 ' 使該振m器之該等組件循環經過多個狀態可包括 第-電流源輕接至該參考節點,使該第二電流料接至: 第-電容器,及比較跨越該第—電容器之一電壓與該灸; 郎點處之-電壓加偏移電壓。在跨越該第—電容器之 148241.doc -10- 201112614 壓不大於忒參考節點處之該電塵加該偏,移電麼的情況下可 輸出一低時脈信號。在跨越該第一電容器之該電壓大於該 參考節點處之該電壓加該偏移電壓的情況下可輸出一高時 脈信號。 使該振盪器之該等組件循環經過多個狀態亦可包括:斷 開該第一開關,將該第二開關自一第一位置移動至一第二 位置,將該第一電流源耦接至該第二電容器,將該第三開 關自-第-位置移動至-第二位置,將該第四開關自一第 -位置移動至-第二位置’將該第五開關自一第一位置移 動至第—位置’閉合該第六開關’及比較該參考節點處 之一電壓與跨越該第-電容器之—電壓加該偏移電壓。在 該參考節點處之該電壓不大於跨越該第一電容器之該電壓 加該偏移電壓的情況下可輸出一高時脈信號。在該參考節 點處之該電壓大於跨越該第—電容器之該電壓加該偏移電 壓的情況下可輸出一低時脈信號。 。振盪器之該等組件循環經過多個狀態可進一步包 括:斯開該第六開關,將該第五開關自該第二位置移動至 該第-位置,將該第四開關自該第二位置移動至該第一位 置’將该第三開關自該第二位置移動至該第一位置,將咳 第二開關自該第二位置移動至該第一位置,及閉合該第二 開關。 雜訊取消之裝置。該裝置 、一第二組態、一第三組 之一者組態一比較器之構 描述一種用於振盪器中之閃燒 包括用於選擇性地以一第一組態 態、—第四組態及一第五組態中 148241.doc -II- 201112614
卜之閃爍雜訊振盪。 【實施方式】
稱作行動台、用戶台、存取終端機、 。無線通信器件可被 遠端台、使用者終端 機' 終端機、用戶單元、使用者設備(UE)等等。 無線通信器件可經由上行鏈路及下行鏈路上之傳輸與一 或多個基地台通信 。上行鏈路(或反向鏈路)指代自無線通 信器件至基地台之通信鏈路,而下行鏈路(或前向鏈路)指 .代自基地台至無線通信器件之通信鏈路。無線通信系統可 同時支援多個無線通信器件之通信。 無線通信系統可為能夠藉由共用可用系統資源(例如, 頻寬及傳輸功率)而支援與多個使用者的通信的多重存取 系統。該等多重存取系統之實例包括分碼多重存取 (CDMA)系統、分時多重存取(Tdma)系統、.分頻多重存取 (FDMA)系統、正交分頻多重存取(〇FDMA)系統,及分域 多重存取(SDMA)系統。 在一組態中,電子器件1〇1可使用藍芽。舉例而言,電 子器件101可為藍芽耳機。藍芽為用於在短距離上自固定 148241.doc •12· 201112614 及行動器件交換資料之無線協定。 電子器件101可包括一處理器,諸如,數位信號處理器 (DSP)108,其耦接至記憶體1〇9且亦耦接至晶體振盪器1〇6 及弛缓振盪器110。弛緩振盪器110可為無晶體振盪器。由 於弛缓振盪器11 〇不具有晶體(或任何其他諧振器),故弛緩 振盪器110之頻率可隨著過程參數及環境變數(諸如,溫度 及供應電壓)而變化。此外,弛緩振盪器之振盪頻率可在 與使用諧振器之振盪器有相同的電流消耗的情況下展現多 一數量級的抖動。弛緩振盪器丨10可包括閃爍雜訊取消。 在下文中關於圖4另外詳細地論述弛緩振盪器11〇β弛緩振 盪器110可包括一或多個開關m、一或多個電流源112、 一或多個電容器114、一或多個參考電阻器113,及一比較 器1 5 4。在一組態中,弛緩振盈器11 〇可包括六個開關 111、兩個電流源U2、兩個電容器114、一個參考電阻器 113,及一比較器154。 晶體振盪器106可產生第一時脈信號且弛緩振盪器11〇可 產生第二時脈信號11 5。晶體振盪器1 〇6及弛緩振盪器1丄〇 可各自耦接至校正電路1〇7。校正電路1〇7可用由晶體振盪 器106產生之第一時脈信號校正弛緩振盪器11〇。 電子器件101亦可包括一相位產生器116〇相位產生器 116可自弛緩振盪器n〇接收第二時脈信號115。相位產生 器ί 16可接著產生一或多個相位〖丨7。可將相位1丨7施加至 弛緩振盪器110中之開關111。視相位丨丨7而定,開關u i可 處於第一位置或第 二位置。 148241.doc •13- 201112614 電子器件101可包括一顯示控制器105,其耦接至數位信 號處理器108及顯示器102。一編碼器/解碼器(c〇dec)119 亦可耦接至數位信號處理器108。一揚聲器12〇及一麥克風 118可耦接至CODEC 119。 電子器件101亦可包括一無線控制器122。無線控制器 122(例如,藍芽控制器)可耦接至數位信號處理器及無 線天線123。在一組態中,Dsp 1〇8、顯示控制器1〇5、記 憶體109、CODEC 119、無線控制器122、振盪器1〇6及 110,及校正電路107可包括於系統級封裝(system_in· package)或晶載系統104中。輸入器件1〇3及電源供應器η】 可耦接至該晶載系統104。顯示器1〇2、輸入器件1〇3、揚 聲器120、麥克風118、無線天線123及電源供應器η〗可在 該晶載系統104之外部 '然而’每一者可耦接至該晶載系 統1 04之一組件(諸如,介面或控制器)。 圖2為用淤操作包括具有閃爍雜訊取消之弛緩振盪器^⑺ 的電子器件ιοί之方法200的流程圖。可藉由電子器件ι〇ι 執行方法2 0 0。電子器件丨〇丨可包括一晶體振盪器丨〇 6及一 弛緩振盪器110。弛緩振盪器11〇可為無晶體振盪器。弛緩 振盪器110可包括閃爍雜訊取消。電子器件1〇1可在第一模 式中使用由晶體振盪器106產生之第—時脈信號進行操作 (202)。在一組態中,第一模式可為通電或全功率模式。 電子器件101可接著使用晶體振盪器〗〇 6校正(2 〇 4)弛緩 振盪器11〇。可由校正電路107使用晶體振盪器ι〇6校正弛 緩振盪器110。弛緩振盪器110可經組態以在第—時間週期 I4824l.doc 14 201112614 期間選擇性地將第一電流源n耦接至 二時間週期期間選擇性地將第一電流源n輛接至= 點電子盗件丨〇1可自第一模式切換(206)至第二模式。在 組態中,第二模式可為低耗電模式。舉例而言,第二模 式可為Si S民」模式。電子器件101可接著在第二模式中 使用由具有閃爍雜訊取消之弛緩振盪器11 0產生的第二時 脈信號115進行操作(2〇8)。當處於第二模式中時,電子器 件101之一或多個組件可使用第二時脈信號115 ^ 電子器件1(H可自第二模式切換(21〇)至第一模式。舉例 而言,電子器件101可自「睡眠」模式切換(210)至「喚 醒」杈式。電子器件101可接著在第一模式中使用由晶體 振i器106產生之苐一時脈信號進行操作(2〇2)。圖2之方法 可使得電子器件1〇1能夠在正常操作期間使用晶體振盪器 106進行操作及在低耗電模式期間使用無晶體之弛緩振盪 器110進行操作❶允許在電子器件i 〇丨中使用無晶體之弛緩 振盪器110可導致電子器件1〇1之大小以及電子器件1〇1之 製造成本兩者的減小。 , 圖3為說明具有一第一電容器C1及一第二電容器〇2的弛 緩振盪器110中之閃爍雜訊效應的電壓及時序圖30〇。虛線
Vref 324、VC1 326及VC2 328說明未受閃爍雜訊影響的弛 缓振盪器110之時序及電壓。在理想條件下,對弛緩振盪 器110的第一電容器C1充電之時間TCI 329(由電壓曲線 VC1 326描繪)及對弛緩振盪器n〇的第二電容器充電之 時間TC2 330(由電壓曲線VC2 328描繪)為恆定的。換言 148241.doc -15· 201112614 之’ TCI 329及TC2 330並不跨越振盡週期而變化,且電麗 曲線VC1 .326及VC2 328具有跨越振盪週期之一致斜率。 弛緩振盪器110可受閃爍雜訊影響。弛緩振盪器11〇中之 閃爍雜訊可引起施加至該弛緩振盪器110之電容器之電流 的變化。在弛緩振盪器11 〇受閃爍雜訊影響時,該弛緩振 盪器110中之電容器可比在理想條件下更快或更慢地充 電。舉例而言’當閃爍雜訊引起對第一電容器C1充電之電 流的增加時,第一電容器C1可在比TC1 329短的時間週期 Tcurrentincrease 331中充電至最大電壓(如由電壓曲線 Vcurrentincrease 325所描繪)。類似地,當閃爍雜訊引起對 第一電容器ci充電之電流的減少時,第一電容器C1可在 比TC1 329長的時間週期Tcurrentdecrease 332中充電至最 大電壓(如由電壓曲線Vcurrentdecrease 327所描繪)〇 弛緩振盪器110中之閃爍雜訊可被近似為緩慢變化之偏 移,其在幾個振盪週期期間基本上恆定,而在許多振盪週 期期間具有變化。由饋入弛緩振盪器之值為c的兩個電容 器之第一電流源II及第二電流源12產生的電流雜訊之總和 可被稱作/«c。在弛緩振盪器11〇之參考節點中注入的電流 雜訊了被稱作可使用方程式⑴將電流雜訊對他缓 振遭器110之頻率之效應模型化: /η (Μ Μ Μ) = ~Cref . - __ ^Cref 。 2C〜織人 ⑴ 在方程式(1)中,ϋ權就^為當不存在雜訊時他緩振逢 器110之頻率〜為參考節點處之電流〜為參考節點 148241.doc 201112614 之電/1 ’及及<為參考卽點處之電阻。在存在雜訊的情況 下 1"使用方程式(2)將他緩振盈器110之頻率模型化: (2) 他緩振盪器110中之閃爍雜訊可大體上歸因於兩個來 源··歸因於弛緩振盪器n〇中之電流源112之閃爍雜訊,及 歸因於弛緩振盪器110中之比較器154之閃爍雜訊。 為了取消歸因於電流源112之閃爍雜訊對弛緩振盪器u〇 之週期時序的影響,弛緩振盪器110中之第一電流源 第二電流源12可各自交替饋入參考電阻Rref丨丨3。在不饋 入參考電阻Rref 113時,第一電流源II可饋入第一電容器 C1及第二電流源12可饋入第二電容器c2。 在前半週期中,第一電流源II可饋入C1,而第二電流源 12饋入Rref。在後半週期中’第一電流源^可饋入Rref, 而第一電流源12鎖入C2。由於電流雜訊在一個時間週期期 間可被近似為恆定的’故在前半週期期間由第一電流源11 之閃爍雜訊在第一電容器之充電時間上引入的誤差可在後 半週期期間由在Vref上產生之誤差補償。數量上,可使用 方程式(3)表達前半週期T1 :
數量上,可使用方程式(4)表達後半週期T2 :
⑷ 前半週期T1及後半週期T2可相加且由一階泰勒級數展開 I48241.doc (5) (5)201112614 近似(其中X,=+L且X2=+L)以得出方程式(5): ^ref ^ref 因此,可將弛緩振盪器110中之所有電流源(亦即,n、 12及Iref)之閃爍雜訊影響取消至一階。此方法可被稱作電 流源閃爍雜訊取消(IFC)。 歸因於弛緩振盪器110中之比較器154之閃爍雜訊可由比 較器1 54之輸入處的緩慢變化之偏移電壓(其在幾個時間週 期期間幾乎不具有變化)近似。為了取消來自比較器154之 雜訊之效應,可在振盪週期之前半週期T1期間將比較器偏 移電壓施加至電容器電壓(來自C14C2)及在振盪週期之後 半週期T2期間將比較器偏移電壓施加至參考電壓(來自 Rref)。因此,亦可將比較器154之閃爍雜訊影響取消至一 階。此方法可稱為比較器閃爍雜訊取消(CFC)。 為了在弛緩振盪器110中實施IFC及CFC,一個比較器 154及兩個電流源112可用於圖4所示之組態中。然而,可 使用其他電路(諸如,使用一個電容器及兩個參考電壓)來 貫施IFC及CFC。此外’雖然在圖5至圖丨4中展示具有閃燦 雜訊取消之弛緩振盪器U〇的十種不同狀態,其涉及首先 在振盪器中切換電流源112輸出、繼之以切換比較器154輸 入但在替代組態中,在弛緩振盪器110中比較器丨5 4輸入 可首先被切換’繼之以切換電流源u 2輪出。 圖4為說明具有閃爍雜訊取消之弛緩振盪器41〇的電路 圖。圖4之弛緩振盪器41〇可為圖丨之弛緩振盪器ιι〇的一種 14824I.doc -18 - 201112614 組態。弛緩振盪器410電路可包括一第一電流源u 434、— 第二電流源12 435、一第一電容器Cl 448、一第二電容器 C2 449、一參考電阻器Rref 441、一參考節點45〇a,及— 比較器454。跨越C1 448之電壓可由VC1 458指定。跨越C2 449之電壓可由VC2 456指定。 比較器454可接受第一輸入453(由電壓Vm指定)及第二輪 入452(由電壓Vp指定)。比較器454亦可產生輸出信號 Vcomp 455。輸出信號Vcomp 455可為邏輯高值或邏輯低 值。輸出信號Vcomp 455可為由弛緩振盪器410輸出之時脈 信號115。電容器C1 448及電容器C2 449以及參考電阻器 Rref 441可各自耦接至負電壓源Vss 442。負電壓源Vss 442 可接地。第一電流源II 434及第二電流源12 435可各自在 遠離正電壓源Vdd 433的方向上行進。 如上文關於圖3所描述,弛緩振盪器410可受閃爍雜訊影 響。因而’歸因於弛緩振盪器410中之閃爍雜訊之變化可 由施加至比較器454之第一輸入453的電壓偏移Voff 451表 示。為了實施閃爍雜訊取消(IFC及CFC),可使弛緩振盪器 410電路循環經過如本文中所描述之十種狀態。可藉由弛 緩振盪器410内之開關來實現狀態改變,其中該等開關回 應於由相位產生器116產生之相位117而改變狀態。在下文 中關於圖17另外詳細地論述相位產生器116。 參考節點450a可耦接至參考電阻器Rref 4斗1。應注意, 雖然在圖4中將參考節點450a描綠為搞接至參考電阻器 Rref 441 ’但參考節點45如可替代地耦接至除了電阻器之 148241.doc -19- 201112614 外的電路元件。舉例而言,參考節點45如可耦接至電流源 或電容器。該參考節點可具有電壓Vref 450b。 弛緩振盪器410可包括六個開關。該等開關可被稱作控 制器。因此,控制器可控制弛緩振盪器丨〗〇。第一開關436 可選擇性地將第一電流源Π 434與比較器454之第一輸入 453耦接。第一開關436可對第一相位沖丨丨作出回應。因 此,在第一相位Phil具有上升邊緣時,第一開關4以可自 閉合位置移動至斷開位置,及在第一相位沖^具有下降邊 緣時,第-開關436可自斷開位置移動至閉合位置。第二 開關437可選擇性地將第—電容器ci料8與第一電流源^ 434耦接或與接地端442耦接。第二開關437可對第一相位 PhiH乍出回應。因此,在第一相位phu具有上升邊緣時, 第二開關437可自將第—電容器〇⑽與第—電流源n m 耦接移至將第一電容器C1 448與接地端料2耦接。換言 之在帛相位具有上升邊緣時,第二開關437可自第一 位置他移動至第二位置438b。在第一相位具有下降邊緣 時’第二開關437可自將第-電容器Ci 448與接地端44沐 接移至將第一電容器Cl 448與第—電流源ιΐ 434麵接。 第三開關439可選擇性地腺_ 伴注地將比較器454之第一輸入453與 參考節點45_接或與第一電容器ci桃耗接。第關 439可對第二相位咖作出回應。在第二相位Phi2具有上升 2時’第三開關439可自將比較器454之第一輸入Μ技 ^考節點45㈣接移至將比較器之第—輸人⑸二 電容器C1 448輕接。換言之,在第二相位具有上升邊緣 148243.doc 201112614 時,第三開關439可自第一位置44〇3移動至第二位置 440b。在第二相位具有下降邊緣時,第三開關439可自將 比較器454之第一輸入Vm 453與第—電容器〇料8耦接移 至將比較器454之第一輸入453與參考節點45〇a耦接。 第四開關4 4 3可選擇性地將比較器4 5 4之第二輸入4 5 2與 第一電流源12 435耦接或與參考節點45〇a耦接。第四開關 443可對第三相位phi3作出回應。在第三相位_具有上升 邊緣時,第四開關443可自將比較器454之第二輸入452與 第一電流源12 435耦接移至將比較器454之第二輸入452與 參考節點45_接。換言之,在第三相位具有上升邊緣 心第θ開關443可自第—位置444a移動至第二位置 444b。在第三相位具有下降邊緣時,帛目開關州可自將 比車又益454之第一輸入452與參考節點45。_接移至將比較 器454之第二輸入452與第二電流源i2 435耦接。 第五開關445可選擇性地將第二電容器C2 449與第二電 流源12 435純或與接地端442耗接。第五開關445可對第 四相位phi4作出回雇。右筮m 4 , " 在第四相位Phi4具有上升邊緣時, 第五開關445可自將第二電容器C2 449與第二電流源12 435 ㈣移至將第二電容器C2 449與與接地端料2純。換言 在第四相位具有上升邊緣時,第五開關445可自第一 位置移至第二位置4银。在第四相位具有下降邊緣 日守,第五開關445可自將第二電容器c2 449與接地端442麵 接移至將第二電容器C2 449與與第二電流和州搞接。 第六開關447可選擇性地將參考節點450a與第二電流源 148241.doc .21. 201112614 12 435搞接。第六開關447可對第四相位Phi4作出回應。在 第四相位phi 4具有上升邊緣時1六開關帽可自斷開位 置移至閉合位置而將參考節點4他與第二電流源i2 435麵 接。在第四相位具有下降邊緣時,第六開關447可自閉合 位置移動至斷開位置。 在-個振盈週期期間弛緩振盈器可循環經過圖5至圖Μ 中所說明的十種狀態。比較器454之所得輸出v_p化可 用作時脈信號115。 圖5為說明處於第—狀態之具有閃爍雜訊取消之弛緩振 盈器510的電路圖。圖5之具有閃爍雜訊取消的弛緩振盈器 5H)可為圖4之弛緩振盤器41〇的一種組態。為簡單起見, 在至圖14中未展示開關。然而,圖5表示圖4之弛緩振 盛器41G’其中第一開關436閉合 '第二開關437處於第一 位置438a、第三開關439處於第一位置44〇a、第四開關‘Μ 處於第一位置44乜、第五開關445處於第一位置料以,及 第六開關447斷開。當具有閃爍雜訊取消之弛緩振盪器51〇 處於第-狀態af ’該六個開關之位置可被稱作開關之第一 組態。 因此,第一電容器C1 548可耦接至接地端542。跨越第 一電谷器C1 548之電壓可具有電壓曲線VC1 558 〇第一電 抓源II 534可耦接至比較器554之第一輸入553,且比較器 554之第輪入553可搞接至參考節點550a。第一電流源II 534可因此產生跨越參考電阻器之電壓Vref 55〇b。此 外,比較器554之第二輸入552可耦接至第二電流源12 148241.doc -22- 201112614 535,且第二電容器C2 549可耦接至第二電流源12 535。因 此,第二電流源12 535可根據電壓曲線VC2 556對第二電 容器C2 549充電。 比較器554之第一輸入5 53處之電壓Vm可等於偏移電壓 Voff 551加電壓Vref 550b。比較器554之第二輸入552處之 電壓Vp可等於電壓VC2 556。比較器554可比較Vm與Vp« 比較器554可接著輸出Vcomp(Vp-Vm) 560。在VpSVm時, 比較器554可輸出Vcomp 560之高邏輯值。在vp<Vm時, 比較器554可輸出Vcomp 560之低邏輯值β在第一狀態下, Vp>Vm且比較器554正輸出Vcomp 560之高邏輯值557。 圖6為說明處於第二狀態之具有閃爍雜訊取消之弛缓振 盪器610的電路圖。圖6之具有閃爍雜訊取消的弛緩振盪器 6 10可為圖4之弛緩振盪器41〇的一種組態。可由第一相位 Phil之上升邊緣觸發弛緩振盪器61〇之第二 之田第相位phil具有上升邊緣時,他緩振盈器⑽可 自第一狀態切換至第二狀態。 ,八芯町,。j以第一組怨亂罝 開關:第一開關436斷開、第_ „ ' ]弟一開關437處於第二位置 438b、第三開關439處於篦—作恶 处於第位置440a、第四開關443處於 第一位置444a、第五開關 处弟位置446a,及第六 開關447斷開。第一電#呢Τ1 μ ^ 電机源II 634可根據 (VSS)642之第一電容器C1 接細 8的電壓曲線VC1 658對第一 電容器C1 648充電。由於炎土外 δ対弟 ;多考即點650a不再耦接至第一電 流源II 634 ,故跨越表去 聊僅芏弗电 麥考電阻 盗641之參考節點電壓Vref 148241.doc •23. 201112614 650b可缓慢放電。第二電流源12 635可繼續對第二電容器 C2 649充電。比較器654之第二輸入652處之電壓¥?可等於 跨越第二電容器C2 649之電壓VC2 656。比較器654之第一 輸入653處之電壓Vm可等於參考節點%^ 65〇b處之電壓加 電壓偏移Voff 651。當弛緩振盪器61〇處於第二狀態時,由 於Vp>Vm,故比較器654可繼續輪出66〇邏輯高值。 圖7為說明處於第三狀態之具有閃爍雜訊取消之弛緩振 盪器710的電路圖。圖7之具有閃爍雜訊取消的弛緩振盪器 710可為圖4之弛緩振盪器41〇的一種組態。可由第二相位 phi2之上升邊緣觸發弛緩振盪器71〇之第三狀態。換言 之,當第二相位phi2具有上升邊緣時,弛緩振盪器7丨〇可 自第二狀態切換至第三’狀態。 當弛緩振盪器710處於第三狀態時,可根據第三組態配 置開關:第一開關436斷開、第二開關437處於第二位置 438b、第三開關439處於第二位置440b、第四開關443處於 第一位置444a、第五開關445處於第一位置446a,及第六 開關447斷開。第一電流源II 734可根據電壓曲線VC1 758 對第一電容器C1 748充電。第二電流源12 735可根據電壓 曲線VC2 756對第二電容器C2 749充電。跨越介於參考節 點750a與接地端(Vss)742之間的參考電阻器741之參考節點 電壓Vref 750b可繼續緩慢地放電。比較器754之第一輸入 753處之電壓乂01可等於跨越第一電容器C1 748之電壓VC1 75 8加偏移電壓v〇ff 751。比較器754之第二輸入752處之電 壓Vp可等於跨越第二電容器C2 749之電壓VC2 756 «當弛 148241.doc -24- 201112614 緩振盪器了⑺處於第三狀態時’由於乂^^^爪’故比較器乃* 可繼續輸出760邏輯高值。 圖8為說明處於第四狀態之具有閃爍雜訊取消之弛緩振 盪器810的電路圖。圖8之具有閃爍雜訊取消的弛緩振盪器 810可為圖4之弛緩振盪器41〇的一種組態。可由第三相位 phi3之上升邊緣觸發弛緩振盪器8丨〇之第四狀態。換言 之,當第三相位Phi3具有上升邊緣時,弛緩振盪器81〇可 自第三狀態切換至第四狀態。 當弛緩振盪器810處於第四狀態時,可根據第四組態配 置開關:第一開關436斷開、第二開關437處於第二位置 438b、第三開關439處於第二位置44〇b、第四開關443處於 第二位置444b、第五開關料5處於第一位置446a,及第六 開關447斷開。第一電流源n 834可根據電壓曲線vci 858 對第一電容器C1 848充電。第二電流源12 835可根據電壓 曲線VC2 856對第二電容器C2 849充電。比較器854之第一 輸入853處之電壓¥〇1可等於跨越第一電容器^ 848之電壓 VCI 8S8加偏移電壓Voff 851。參考節點85〇a可耦接至比較 器854之第二輸入852。因此,比較器854之第二輸入8S2處 之電壓Vp可等於跨越至接地端(Vss)842之參考電阻器841 之電壓Vref 85〇b。參考節點電壓Vref 85〇1?可繼續緩慢地放 電。當弛缓振盪器810處於第四狀態時,由於Vp>Vm,故 比較器854可繼續輸出86〇邏輯高值。 圖9為說明處於第五狀態之具有閃爍雜訊取消之弛緩振 盪器910的電路圖。圖9之具有閃爍雜訊取消的弛緩振盪器 148241.doc -25- 201112614 910可為圖4之弛緩振盪器41〇的一種組態。可由第四相位 phi4之上升邊緣觸發弛緩振盪器9丨〇之第五狀態。換言 之,备第四相位phi4具有上升邊緣時,弛緩振盪器9丨〇可 自第四狀態切換至第五狀態。 當弛緩振盪器91 0處於第四狀態時,可根據第五組態配 置開關:第一開關436斷開、第二開關437處於第二位置 438b、第三開關439處於第二位置44〇b、第四開關443處於 第二位置444b、第五開關445處於第二位置44补,及第六 開關447閉合。第一電流源j〗934可根據電壓曲線vc 1 958 對第一電容器C1 9銘充電。比較器954之第一輸入953處之 電廢Vm可專於跨越第一電容器948之電壓VC1 958加偏 私電壓Voff 951。第二電容器C2 949連接至接地端942且可 開始放電。跨越第二電容器C2 949之電壓可由電壓曲線 VC2 956指定。第二電流源12 935連接至參考節點95以及比 較器954之第二輸入952。第二電流源12 935可開始誘發跨 越參考電阻器941之電壓Vref 950b。比較器954之第二輸入 952處之電壓Vp可等於參考節點95〇a處跨越參考電阻器941 之電壓Vref 950b。當弛緩振盪器910處於第五狀態時,由 於Vp>Vm,故比較器954可繼續輸出960邏輯高值。 圖10為說明處於第六狀態之具有閃爍雜訊取消之弛緩振 盪器1 010的電路圖。圖1 0之具有閃爍雜訊取消的弛緩振盪 器1010可為圖4之弛緩振盪器410的一種組態。可由比較器 1054觸發弛緩振盈益1010之第六狀態。在卜匕較器low之第 一輸入1053處之電壓Vm變得大於比較器1〇54之第二輸入 148241.doc •26- 201112614 1052處的電壓Vp(在弛緩振盪器9i〇處於第五狀態時發生 此)時’比較器1054之輸出1060可自輸出邏輯高值切換 至輸出低邏輯值。因此,可由比較器1054之輸出1060 之下降邊緣觸發第六狀態。換言之,當比較器1054之輸出 1060具有下降邊緣時,弛緩振盪器1010可自第五狀態切換 至第六狀態。第六狀態可使用如與第五狀態中所使用的彼 等開關組態相同的開關組態。因此,當弛緩振盪器丨〇丨〇處 於第六狀態時,可根據第五組態配置開關。 第一電流源II 1034可根據電壓曲線VC1 1058對第一電 谷器C1 1048充電。比較器1〇54之第一輸入1053處之電壓 Vm可等於跨越第一電容器ci 1〇48之電壓VC1 1058加偏移 電壓Voff 1051。第二電容器C2 1049連接至接地端1042且 可能正放電。跨越第二電容器C2 1049之電壓可由電壓曲 線VC2 1056指定。第二電流源12 1〇35連接至參考節點 1050a及比較器1〇54之第二輸入1〇52。第二電流源12 1035 可正誘發跨越參考電阻器1〇41之電壓Vref 1〇5〇b。 圖11為說明處於第七狀態之具有閃爍雜訊取消之弛緩振 盪器1110的電路圖。圖u之具有閃爍雜訊取消的弛緩振盪 器1110可為圖4之弛緩振盪器410的一種組態。可由第四相 位phi4之下降邊緣觸發弛緩振盪器丨丨丨〇之第七狀態。換言 之,當第四相位Phi4具有下降邊緣時,弛缓振盪器111〇可 自第六狀態切換至第七狀態。 當弛缓振盪器1110處於第七狀態時,可根據第四組態配 置開關。第一電流源II 1134可根據電壓曲線VC1 1158對第 148241.doc •27- 201112614 一電容器Cl 1148充電。第-雷、 乐一電机源12 1135可根據電壓曲 線VC2 1156對第二電容器C2 U49充電。比較my之第 -輸入U53處之電壓^可等於跨越第—電容器〇 ιΐ48之 電壓VCM 1158加偏移電壓骑115卜參考節點n遍可耗 接至比較器1154之第二輪入1152。因此,比較器心之第 二輸入1152處之電壓Vp可等於跨越參考電阻器ιΐ4ι之電壓 Vref n5〇b。參考節點電壓Vref us〇b可對接地端 (Vss)1142緩慢地放電。當弛緩振盪器111〇處於第七狀態 時,由於Vp<Vm,故比較器1154可繼續輸出U6〇邏輯低 值。 圖12為說明處於第八狀態之具有閃爍雜訊取消之弛緩振 盪器1210的電路圖。圖12之具有閃爍雜訊取消的弛緩振邊 器1210可為圖4之弛緩振盪器410的一種組態。可由第三相 位phi3之下降邊緣觸發弛緩振盪器121〇之第八狀態。換言 之,g第二相位phi3具有下降邊緣時,弛緩振盈器121〇可 自第七狀態切換至第八狀態。 當弛緩振盪器1210處於第八狀態時,可根據第三組態配 置開關。第一電流源II 1234可根據電壓曲線VC1 1258對 第一電容器C1 1248充電。第二電流源12 1235可根據電壓 曲線VC2 1256對第二電容器C2 1249充電。在參考節點 1250a處跨越參考電阻器1241之電壓Vref 1250b可繼續對接 地端(Vss) 1242緩慢地放電。比較器1254之第一輸入1253處 之電壓Vm可等於跨越第一電容器C1 1248之電壓VC1 1258 加偏移電壓Voff 1251。比較器1254之第二輸入1252處之電 148241.doc -28 - 201112614 壓Vp可等於跨越第二電容器C2 1249之電壓VC2 1256。當 弛緩振盪器1210處於第八狀態時,由於Vp<Vm,故比較器 1254可繼續輸出126〇邏輯低值。 圖13為說明處於第九狀態之具有閃爍雜訊取消之弛緩振 盪器1310的電路圖。圖之具有閃爍雜訊取消的弛緩振盪 器13 10可為圖4之弛緩振盈器41 〇的一種組態。可由第二相 位phi2之下降邊緣觸發弛緩振盪器131〇之第九狀態。換言 之,g苐一相位phi 2具有下降邊緣時,弛緩振盈器13丨〇可 自第八狀態切換至第九狀態。 當弛緩振盪器1310處於第九狀態時,可根據第二組態配 置開關。第一電流源II 1334可根據電壓曲線VC1 1358對 第一電容器C1 1348充電。在參考節點135〇a處跨越參考電 阻器1341之電壓Vref 1350b可繼續對接地端(Vss)1342緩慢 地放電《第二電流源12 1335可繼續對第二電容器C2 1349 充電。比杈器1354之第二輸入1352處之電壓Vp可等於跨越 第二電容器C2 1349之電壓VC2 1356。比較器1354之第一 輸入1353處之電壓Vm可等於參考節點Vref U5〇b處之電壓 加電壓偏移Voff 1351。當弛緩振盪器131〇處於第九狀態 時,由於Vp<Vm,故比較器1354可繼續輸出136〇邏輯低 值。 圖14為說明處於第十狀態之具有閃爍雜訊取消之弛緩振 盪器1410的電路圖。圖14之具有閃爍雜訊取消的弛緩振盪 器1410可為圖4之弛緩振盪器410的一種組態。可由第一相 位phil之下降邊緣觸發弛緩振盪器141〇之第十狀態。換古 148241.doc •29· 201112614 之,當第一相位phil具有下降邊緣時,弛緩振盪器1410可 自第九狀態切換至第十狀態。 當弛緩振盪器1410處於第十狀態時,可根據第一組態配 置開關。第一電容器C1 1448可耦接至接地端1442(跨越第 一電容器C1 1448之電壓為νς:2 1458),第一電流源II 1434 可耦接至比較器1454之第一輸入1453,且比較器1454之第 一輸入1453可耦接至參考節點145〇a。第一電流源II 1434 可因此產生跨越參考電阻器M41之電壓Vref 1450b。比較 器I454之第二輸入M52可耦接至第二電流源π 1435,且第 二電容器C2 1449可耦接至第二電流源12 1435。因此,第 二電流源12 1435可根據電壓曲線Vc2 1456對第二電容器 C2 1449 充電。 比較器1.4 54之第一輸入1453處之電壓Vm可等於偏移電 壓Voff 1451加電壓Vref 1450b。比較器1454之第二輸入 1452處之電壓Vp可等於電壓VC2 1456。在第十狀態中, Vp<Vm且比較器1454正輸出1460 Vcomp之低邏輯值。 一旦比較器1454之輸出1460 Vcomp自輸出低邏輯值切換 至輸出南邏輯值’弛緩振盈器1410就可自第十狀態切換至 第一狀態。因此’一旦比較器1454之第二輸入1452處的電 壓Vp變得大於比較器1454之第一輸入1453處的電壓Vm, 他緩振盪器141 0就可自第十狀態切換至第一狀態。 圖15為用於弛緩振盪器410中之閃爍雜訊取消之方法 1500的流程圖。可藉由弛緩振盪器410執行該方法15〇〇。 他緩振盈器41 0可在振盧週期之第一時間週期期間選擇性 148241.doc -30· 201112614 地將第一電流源II 434耦接(1502)至第一電容器Cl 448。 弛緩振盪器410可接著在振盪週期之第二時間週期期間選 擇性地將第一電流源II 434耦接(1504)至弛緩振盪器41〇之 參考節點450a以取消閃爍雜訊。弛緩振盪器41〇可接著使 用(1506)第二電流源Π 435、第二電容器C2 449及比較器 454來達成振盈。 圖16為用於弛緩振盪器410中之閃爍雜訊取消之另一方 法1600的流程圖。可藉由弛缓振盪器41〇執行方法16〇〇。 弛緩振盪器410可在第一時間週期期間選擇性地將第一電 流源II 434耦接(1602)至第一電容器C1 448及將第二電流 源12 435耦接至參考節點450a。弛緩振盪器41〇可在第二時 間週期期間選擇性地將第一電流源U 434耦接(16〇4)至參 考節點450a及將第二電流源12 435耦接至第二電容器C2 449。第一時間週期與第二時間週期之總和可實質上等於 弛緩振盪器410之振盪週期。 弛緩振盪器410亦可在第三時間週期期間選擇性地將第 一電流源12 435耦接(1606)至第一電容器C1 4448。弛緩振 盪器410可接著選擇性地以第一組態、第二組態或第三組 態中之一者組態(161〇)包括一第一輸入453及一第二輸入 452的比較器454。該等組態可指代開關之位置。在第一組 態中,第一開關436斷開、第二開關437處於第二位置 438b、第三開關439處於第二位置4儀、帛㈤開關443處於 第二位置44朴、第五開關445處於第二位置料补,及第六 開關447閉合。 148241.doc 201112614 在第二組態中,第一開關436閉合、第二開關437處於第 一位置438a、第三開關439處於第一位置44〇a、第四開關 443處於第一位置44^、第五開關445處於第一位置44以, 及第六開關447斷開。在第三組態中,第一開關436斷開、 第二開關437處於第二位置438b、第三開關439處於第一位 置44〇a、第四開關料3處於第—位置料仏、第五開關處 於第一位置446a ’及第六開關447斷開。 圖17為說明用於本系統及方法中之相位產生器丨7丨6的電 路圖。圖17之相位產生器1716可為圖丨之相位產生器116的 一種組態。相位產生器1716可用以產生四個相位:第一相 位 phil 1765、第二相位phi2 1766、第三相位phi3 1767, 及第四相位phi4 1 768。所產生之相位可用以使弛緩振盈器 4 10在圖5至圖14中所說明的十種狀態之間轉變。 相位產生器1710可包括三個非重疊時脈信號產生器 1759a至1759c。非重疊時脈信號產生器1759中之每一者可 經組態以接受一個輸入信號且產生兩個非重疊相位信號。 第一非重疊時脈信號產生器1759a可接收時脈信號1760 作為一輸入。可自弛緩振盪器410接收時脈信號1760。因 此’在一組態中,可自弛緩振盪器41〇内之比較器454之輸 出460接收時脈信號1760。第一非重疊時脈信號產生器 1759a可接著產生兩個非重疊中間相位phiA 1761及沖汨 1762。中間相位phi A 1761可用作第二非重疊時脈信號產 生器1759b之輸入。第二非重疊時脈信號產生器1759b可接 著產生第一相位phi 1 1765及第二相位phi2 1766。中間相位 148241.doc •32· 201112614 phiB 1762可用作第三非重疊時脈信號產生器Η5%之輪 入。第三非重疊時脈信號產生器1759c可接著產生第三相 位phi3 1767及第四相位phi4 1768。 每一非重疊時脈信號產生器1759可包括一對交又輕合之 延遲元件。第一交又耦合之延遲元件1763a、n64a、 1764c可對輸入信號作出回應,且第二交又耦合之延遲元 件1763b、1764b、17647d可對輸入信號之反相作出回應。 舉例而言,在第一非重疊時脈信號產生器】759a中,在輪 入時脈信號1760自低值轉變至高值時,信號phiA 1761可 在延遲Delay」1763a之後自低信號轉變至高信號。phu 1761之轉變可使phiB 1762在Delay」1763b之額外延遲之 後自低信號轉變至高信號。當輸入時脈信號丨76〇自高值轉 變至低值時,phiB 1762可在延遲Delay一1 1763b之後自高 值轉變至低值。phiB 1762之轉變可使phiA 1761在Delay」 1763a之額外延遲之後自高值轉變至低值。在一組態中, 第一非重疊時脈信號產生器1759a中之延遲1763(Delay__l) 可為第二非重疊時脈信號產生器1759b及第三非重疊時脈 信號產生器1759c中之延遲1764(Delay—2)的約兩倍以將第 二相位phi2 1766與第三相位phi3 1767以充分裕度分離。 圖18為說明弛緩振盪器410中之閃爍雜訊取消的電壓及 時序圖1800。phi 1 1865之上升邊緣1870a在Vcomp 1860(時 脈信號)之上升邊緣1869a之後。phi2 1866之上升邊緣 1871a在phil 1865之上升邊緣1870a之後。phi3 1867之上升 邊緣1872a在phi2 1866之上升邊緣1871a之後。phi4 1868之 148241.doc •33· 201112614 上升邊緣1873a在phi3 1867之上升邊緣1872a之後。Vcomp 1860之下降邊緣1869b在phi4 1868之上升邊緣1873a之後。 phi4 1868之下降邊緣1873b在Vcomp 1860之下降邊緣 1869b之後。phi3 1867之下降邊緣1872b在phi4 1868之下降 邊緣1873b之後。phi2 1866之下降邊緣1871b在phi3 1867之 下降邊緣l872b之後。phil 1865之下降邊緣1870b在phi2 1866之下降邊緣1871b之後。 弛緩振盪器410中之參考電壓Vref 1850b並不保持恆定。 實情為,為了補償歸因於電流源之閃爍雜訊及歸因於比較 器410之閃爍雜訊’參考電壓Vref 185〇b基於相位phi 1 1865、卩1^2 1866、卩1^3 1867及卩1^4 1868而改變。 說明跨越第一電容器C1 448之電壓VC1 1858(斜率=mi) 及跨越第二電容器C2 449之電壓VC2 1856(斜率=m2)。在 第二電容器C2 449歸因於閃爍雜訊而比預期快地充電時, VC2 1856曲線之斜率m2比預期陡且弛緩振盪器41〇之前半 週期將比預期短。為了補償此抖動,可將參考電阻器々Μ 調整至較高值以使得第一電容器^在放電之前在較長時間 週期中充電。因此,VC1 1858曲線之斜率ml可較淺且他 緩振盧器410之後半週期可比在無雜訊條件下長。或者, 在電容器C2 449歸因於閃爍雜訊而比預期慢地充電時,可 將參考電阻器441調整至較低值以使得第—電容器q州 在放電之前在較短時間週期中充電。因此,Μ⑽曲線 之斜率HU可較陡且他緩振盥器41〇之後半週期可比 訊條件下短。他緩振盪器41〇可因此減小抖動。 148241.doc •34· 201112614 圖19為用於弛緩振盪器410中之閃爍雜訊取消之另一方 法1900的流程圖。可藉由弛緩振盪器410執行該方法 1900。弛緩振盪器410可將第一電流源][2 435耦接(19〇2)至 參考卽點450a。參考節點450a可搞接至參考電阻器441。 第一電流源12 435可誘發參考節點45〇a處之電壓Vref 450b。弛緩振盪器410亦可將第二電流源n 434耦接(19〇4) 至第一電容器C2 449。第二電流源II 434可誘發跨越第一 電谷器C2 449之電壓VC2 456。弛緩振盪器410可接著比較 (1906)跨越第一電容器C2 449之電壓VC2 456與跨越電阻 器441之電壓Vref 45Ob加偏移電壓v〇ff 45 1。 他緩振盡器410可判定(1908)跨越第一電容器C2 449之電 壓VC2 456是否大於跨越電阻器441之電壓Vref 45〇b加偏移 電壓Voff 451。若跨越第一電容器C2 449之電壓VC2 456不 大於跨越電阻器441之電壓Vref 45 Ob加偏移電壓Voff 45 1 , 則弛緩振盪器410可輸出(1910)低時脈信號。弛緩振盪器 410可接著返回比較(19〇6)跨越第一電容器449之電壓 VC2 456與跨越電阻器441之電壓vref 45〇13加偏移電壓v〇ff 451。 若跨越第一電容器C2 449之電壓VC2 456大於跨越電阻 441之電壓Vref 45〇b加偏移電壓v〇ff 45ι,則弛緩振盪器 41 〇可輸出(1 91 2)高時脈信號。弛緩振盪器4丨〇可接著斷開 (1914)第一開關436。弛緩振盪器410可接著將第二開關437 自第一位置438a移動(1916)至第二位置438b。弛緩振盈器 41〇可接著將第一電流源12 43 5耦接(1918)至第二電容器C1 14824 丨.doc -35- 201112614 料8。弛緩振盪器41〇可接著將第三開關439自第一位置 440a移動(1920)至第二位置440b。弛緩振盪器410可接著將 第四開關443自第一位置444a移動(1922)至第二位置444b。 弛緩振盪器410亦可將第五開關445自第一位置446a移動 (1924)至第二位置446b。一旦弛緩振盪器410已將第五開關 445自第一位置446a移動至第二位置446b,該弛緩振盪器 410就可閉合(1926)第六開關447。弛緩振盪器410可在移動 每一開關之間進行延遲。 弛緩振盪器410可接著比較(1928)跨越參考電阻器441之 電壓Vref 450b與跨越第二電容器ci 448之電壓VC1 458加 偏移電壓Voff 451。弛緩振盪器410可判定(1930)跨越第二 電容器C1 448之電壓VC1 458加偏移電壓Voff451是否大於 跨越參考電阻器441之電壓Vref 450b。若跨越第二電容器 C1 448之電壓VC1 458加偏移電壓Voff 451不大於跨越參考 電阻器441之電壓Vref 450b,則弛緩振盪器410可輸出 (1 932)高時脈信號。弛緩振盪器41〇可接著繼續比較(1928) 跨越參考電阻器441之電壓Vref 45 Ob與跨越第二電容器C1 448之電壓VC1 45 8加偏移電壓Voff 451。若跨越第二電容 器C1 448之電壓VC1 458加偏移電壓Voff 451大於跨越參考 電阻器441之電壓Vref 450b,則弛緩振盪器410可輸出 (1934)低時脈信號。 一旦他緩振盪器410已輸出(1934)低時脈信號,該弛緩 振盪器410就可斷開(1936)第六開關447。接著,弛緩振盪 器410可將第五開關445自第二位置446b移動(1938)至第一 148241.doc -36- 201112614 位置446a。弛緩振盪器410可接著將第二電流源π 434耦接 (1940)至第一電容器C2 449。弛緩振盪器410可接著將第四 開關料3自第二位置444b移動(1942)至第一位置444a。弛緩 振盪器410可接著將第三開關439自第二位置440b移動 (1944)至第一位置440a。弛緩振盪器410亦可將第二開關 437自第一位置43 8b移動(1946)至第一位置4*38a。一旦他緩 振盪器410已將第二開關437自第二位置438b移動(1946)至 第一位置438a,弛緩振盪器410就可閉合(1948)第一開關 436。弛缓振盪器410可接著比較(1906)跨越第一電容器C2 449之電壓VC2 456與跨越參考電阻器441之電壓Vref 450b 加偏移電壓Voff 451。 圖20為用於本系統及方法中的弛緩振盪器41〇之電子器 件製造過程之方法2000的流程圖。前述器件、功能性及電 路可經設計及組態至儲存於電腦可讀媒體上之電腦播案 (例如,RTL、GDSII、GERBER)中。可將一些或所有該等 才备案提供至製造管理人(handler) ’其基於該等槽案來製造 器件。所得產品包括半導體晶圓,其接著被切割成半導體 晶粒且經封裝至用於電子器件101(諸如,上文關於圖】所 描述者)中的半導體晶片中。 可在製造過程中接收實體器件資訊2〇74。可經由研究電 腦2076接收實體器件資訊2〇74。實體器件資訊2〇74可包括 表示具有閃燦雜机取消之他緩振盪器之至少一實體性 貝的设計資訊。舉例而言,實體器件資訊2074可包括實體 參數、材料特性及結構資訊,其經由使用者介面2075輸入 14824l.doc •37- 201112614 至研究電腦2076中。研究電腦2〇76可包括一耦接至電腦可 言買媒體(諸如,記憶體2〇79)之處理器2〇78(諸如,一或多個 處理核心)。記憶體2079可儲存電腦可讀指令,該等電腦 可讀指令可被執行以使處理器2〇78轉換實體器件資訊2〇74 以符合檔案格式且產生程式庫檔案2〇8〇。 程式庫檔案2080可包括至少一資料檔案,其包括經轉換 之設計資訊。舉例而言’程式庫檔案2〇8〇可包括具有閃爍 雜Λ取消之弛緩振盪器丨丨〇,其經提供以與電子設計自動 化(EDA)工具2081—起使用。 程式庫檔案2080可在設計電腦2〇82處結合EDA工具2〇81 使用°又°十電恥2082包括輕接至記憶體2084之處理器 2〇83(諸如,一或多個處理核心)。ε〇α工具2⑽1可作為處 理器可執行扎令而儲存於記憶體處以使得設計電腦 8082的使用者能夠使用程式庫檔案2〇8〇設計包括具有閃爍 '、取'肖的弛緩振盪器11 〇 <電路。舉例而言,設計電腦 2082之使用者可經由耦接至設計電腦之使用者介面 2086輸入電路没計資訊2〇85。電路設計資訊“Μ可包括表 不半導體器件(諸如’具有閃爍雜訊取消之弛緩振㈣110) 之至v貫體性質的設計資訊。電路設計性質可包括特定 電路之識別及與電路設計中之其他元件之關係、定位資 Λ特徵大小資訊、互連資訊,或表示半導體器件之實體 性質的其他資訊。 设計電腦2082可經組態以轉換包括電路設計資訊2085之 又。十資Λ以符合檔案格式。舉例而言,檔案資訊可包括呈 148241.doc •38· 201112614 階層式格式(諸如,圖形資料系統(GDSII)檔案格式)之表示 平面地理形狀、文字標籤,及關於電路佈局的其他資訊之 資料庫二進位檔案格式。設計電腦2082可經組態以產生包 括(除了其他電路或資訊之外的)經轉換之設計資訊的資料 檔案2087(諸如,包括描述具有閃爍雜訊取消之弛緩振盪 器110之資訊的GDSII檔案)。 可在製造過程處接收GDSII檔案2087以根據GDSII檔案 2087中之經轉換之資訊而製造具有閃爍雜訊取消之弛緩振 盪器110。舉例而言,器件製造過程可包括將GDSII檔案 2〇87提供至遮罩製造商208 8以產生一或多個遮罩2089(諸 如,用於微影處理之遮罩2089)。可在製造過程2090期間 使用遮罩2089以產生可經測試且分離成晶粒2092之一或多 個晶圓2091。晶粒2092可包括具有閃爍雜訊取消之弛緩振 盪器110。 可將晶粒2092提供至封裝過程2093,在該過程中晶粒 2〇92被併入至封裝2094中。舉例而言,封裝2094可包括單 一晶粒2092或多個晶粒2092(諸如,系統級封裝(SiP)配 置)。封裝2094可經組態以遵守一或多個標準或規格,諸 如,美國電子工程設計發展聯合協會(JEDEC)標準。 可將關於封裝2094之資訊(諸如)經由儲存於電腦2097處 之組件程式庫散發給各個產品設計者。電腦2097可包括耦 接至記憶體2099之處理器2098(諸如,一或多個處理核 心)。印刷電路板(PCB)工具2003可作為處理器可執行指令 而儲存於記憶體處以處理經由使用者介面2096自電腦2097 148241.doc •39· 201112614 之使用者接收的PCB設計資訊2095。PCB設計資訊2095可 包括電路板上之已封裝半導體器件之實體定位資訊’該已 封裝之半導體器件對應於包括具有閃爍雜訊取消之弛緩振 盪器的封裝。 電腦2097可經組態以轉換PCB設計資訊2095以產生資料 檔案2001(諸如,具有包括電路板上之已封裝半導體器件 之實體定位資訊以及電連接(諸如,跡線及通孔)之佈局的 資料之GERBER檔案,其中已封裝之半導體器件對應於包 括將用於具有閃爍雜訊取消之弛緩振盪器11〇中的器件組 件之封裝)。在一組態中,由經轉換之PCB設計資訊產生的 資料檔案2001可具有除了 GERBER格式之外的格式。 可在板組裝過程2002處接收GERBER檔案2001且將其用 以產生PCB 2003(根據儲存於GERBER檔案2001内之設計資 訊來製造PCB 2003)。舉例而言,GERBER檔案2001可經上 載至一或多個機器以用於執行PCB生產過程之各種步驟。 可用包括該封裝之電子組件填充PCB 2003以形成經表示之 印刷電路總成(PCA)2004。 可在產品製造過程2005處接收PCA 2004且將其整合至一 或多個電子器件(諸如’第一電子器件2〇〇6及第二電子器 件2007)中。第一電子器件2006、第二電子器件2007或兩 者可為機上盒、音樂播放器、視訊播放器 '娛樂單元、導 航器件、通信器件、個人數位助理(PDA)、固定位置資料 單元,或電腦。電子器件中之一或多者可為諸如行動電話 之遠端單元、手持型個人通信系統(pcs)單元、諸如個人 148241.doc -40- 201112614 資料助理之攜帶型資料單元、且八
At ^ 八莆王球定位系統(GPS)功 月匕之益件、導航器件、諸如 错一 ^ 职' °又備之固定位置資料 早兀、“耳機、儲存或擷取 器件,或其任何組合。 ^電W令之任何其他 圖21說明可包括於電子器件21〇丨 ^ 9 t m -r ^ ^ . 巧的特疋組件。電子器 件2101可為無線通信器 91〇, , Β 0 電子益件2〗〇1包括一處理器 2103。處理器21 〇3可為通 用皁日日片微處理器或多晶片微處 理器(例如,ARM)、專用η, )导用微處理益(例如,數位信號處理器 (sp))、微控制器、可程式化閉車 、网洋列等專。處理器21〇3可 被稱作中央處理單元(cp )雖热在圖21之電子器件21 01 中僅展示單一處理哭、 口。 〇3但在替代組態中,可使用處理 器(例如’ ARM與DSP)之組合。 電子器件2ΗΠ亦包括記憶體21()5。記憶體㈣可為能夠 儲存電子資訊之任何電子組件。記憶體21G5可體現為隨機 存取記憶體(RAM)、唯讀記憶體(R〇M)、磁碟儲存媒體、 光學儲存媒體、RAM中之快閃記憶體器件、與處理器包括 在一起之機載記憶體、EPR〇m記憶體、EEPR0M記憶體、 暫存器等等(包括其組合)。 >料2107及指令2109可儲存於記憶體2105中。指令21〇9 可由處理器2 103執行以實施本文中所揭示之方法。執行指 令2109可涉及使用儲存於記憶體21〇5_之資料21〇7。當處 理器2103執行指令2109時,指令2i〇9a之各個部分可被載 入至處理态2103上,且各段資料2i〇7a可被載入至處理器 2103 上。 148241.doc 201112614 電子器件2101亦可包括一傳輸器2111及一接收器2113以 允許將信號傳輸至電子器件2101及自電子器件2101接收信 號°傳輸器2 111及接收器2 113可被統稱作收發器2115。天 線2117可電耦接至收發器2115。電子器件21〇1亦可包括 (未圖示)多個傳輸器、多個接收器、多個收發器及/或多個 天線。 電子器件2 1 0 1之各種組件可藉由一或多個匯流排而耦接 在一起’該一或多個匯流排可包括電力匯流排、控制信號 匯流排、狀態信號匯流排、資料匯流排等等。為清晰起 見’在圖21中將各種匯流排說明為匯流排系統2丨丨9。 術語「判定」涵蓋廣泛各種動作,且因此,「判定」可 包括s十异(caicuiating/c〇mpUting)、處理推導調查、查 詢(例如,在表、資料庫或另一資料結構中查詢)、判明及 其類似者。又,「判定」可包括接收(例如,接收資訊)' 存 取(例如,存取記憶體中之資料)及其類似者。又,「判定」 可包括解析、選擇、挑選、建立及其類似者。 除非另外明確指定,否則短語「基於」不意謂「僅基 於」。換言之,短語「基於」描述「僅基於」及「至少基 於」兩者。 應將術語「處理器」廣泛地解釋為涵蓋通用處理器、中 央處理單元(CPU)、微處理器、數位信號處理器(Dsp)、控 制器、微控制器、狀態機等等。在一些情況下,「處理 器」可指代特殊應用積體電路(ASIC)、可程式化邏輯器件 (PLD)、場可程式化閘陣列(FpGA)等等。術語「處理器」 148241.doc 42. 201112614 可指代處理器件之組合,例如’ DSP與微處理器之組合、 複數個微處理器、結合DSP核心之一或多個微處理器或任 何其他該組態。 應將術語「記憶體」廣泛地解釋為涵蓋能夠儲存電子資 訊之任何電子組件。術語記憶體可指代各種類型之處理器 可讀媒體,諸如,隨機存取記憶體(RAM)、唯讀記憶體 (R0M)、非揮發性隨機存取記憶體(NVRAM)、可程式化唯 讀記憶體(PROM)、可抹除可程式化唯讀記憶體 (EPR0M)、電可抹除pR〇M(EEpR〇M)、快閃記憶體、磁性 或光學資料儲存器、暫存器等等。若處理器可自記憶體讀 取資訊及/或將資訊寫入至記憶體,則稱記憶體與處理器 電子通信。與處理器成一體之記憶體與處理器電子通信。 應將術4「指令」及「程式碼」廣泛地解釋為包括任何 類型之電腦可讀陳述式。舉例而言,術語「指令」及「程 ,碼」可指代—或多個程式、常式、+常式、函式、程二 等等&令」及「程式碼」可包含單—電腦可讀陳述式 或許多電腦可讀陳述式。 可以硬體、軟體、韌體或其任何組合來實施本文中所描 述之功能。若以軟體實施,則功能可作為—或多個指令: 儲存於電腦可讀媒體上。術語「電腦可讀媒體」或「電腦 私式產品」指代可由電腦存取之任何可㈣體。舉例而+ 且非限制’電腦可讀媒體可包含RAM、咖、EEpR〇/ CD-RO戰其他光碟儲存器、磁碟儲存器或其他磁性儲存 器件’或可用以載運或儲存呈指令或資料結構之形式的所 148241.doc •43· 201112614 要程式碼且可由電腦存取的任何其他媒體。如本文中所使 用之磁碟及光碟包括緊密光碟(CD)、f射光碟、光學光 碟、數位多功能光碟(DVD)、軟性磁碟及biu,⑧光碟, 其中磁碟通常以磁性方式再生資料,而光碟藉由雷射以光 學方式再生資料。 亦可在傳輸媒體上傳輸軟體或指令。舉例而言,若使用 同軸電規、光纖镜線、雙絞線、數位用戶線(胤)或諸如 紅^線、無線電及微波之無線技術而自網站、伺服器或其 二源傳輸軟體,則同軸電境、光纖i線、雙絞線、 D S L或諸如紅外線、益魂雷芬视、士 > ‘ 媒體之定義中。m核之無線技術包括於傳輸 本文中所揭示之方法包会用於、去乂、& ^ y 匕3用於達成所描述之方法的一或 夕個步驟或動作。在不脱雜由λ主击《丨 在不脫離申清專利範圍之範嘴的情況 ’可將方法步驟及/或動作彼此互換。換言之,除 被描述之方法之適當操作 ’、 要夂ν驟或動作的特定次序,否 則可在不脫離申請專利範圍 紹μ 疇的情況下修改特定步驟 及/或動作之次序及/或使用。 另外,應瞭解,用於執行本文中所描述之方法及技術 術)_由圖2、圖15、圖16及圖19所說明之彼等方法及技 =的1·且及/或其他適當構件可由器件下載及/或以其他方 式獲侍。舉例而言,器件 本文中所描述之方法的構件之傳送飼=以促進用於執行 件(例如,隨機存取記憶體(二::二:存構 如緊密光碟(CD)或軟性磁磾 心 )諸 呆之貫體儲存媒體等等)來提供 14824l.doc •44· 201112614 本文中所描述之各種方法,使得在將儲存構件耦接或提供 至器件之後該n件可獲得各種方法。此外,可利用用於將 本文中所描述之方法及技術提供至器件的任何其他合適技 術。 應理解’中請專利範圍不限於上文所說明之精確組態及 組件。可在不脫離申請專利範圍之範疇的情況下對本文中 所描述之系統、方法及裝置的配置、操作及細節進行各種 修改、改變及變化。 【圖式簡單說明】 圖1為說明用於本系統及方法中之電子器件的方塊圖; 圖2為用於操作包括具有閃爍雜訊取消之他缓振簠器的 電子器件之方法的流程圖; ,,為°兒明具有第-電容器C1及第二電容器C2之弛緩振 I器中的閃燦雜訊效應的電壓及時序圖; "為說月具有閃爍雜訊取消之弛緩振盪器的電路圖; 為說月處於第一狀態之具有閃爍雜訊取消之弛緩振 盪器的電路圖; 圖6為說明處於笛_ 〇〇 、第一狀L之具有閃爍雜訊取消之弛緩振 盪器的電路圖; 圖7為說明處於笛一此^丄 於第二狀悲之具有閃爍雜訊取消之弛緩振 盈益的電路圖; 。 兒月處於第四狀態之具有閃爍雜訊取消之弛緩振 盈益的電路圖; 為說明處於第五I態之具有閃爍雜訊取消之弛緩振 148241.doc -45· 201112614 盪器的電路圖; 圖ίο為說明處於第六狀態之具有閃爍雜訊取消之弛缓振 盪器的電路圖; 圖11為說明處於第七I態之具有閃蝶雜訊取消之弛緩振 盪器的電路圖; 圖12為說明處於第八狀態之具有閃爍雜訊取消之弛緩振 盪器的電路圖; 圖13為說明處於第九狀態之具有閃爍雜訊取消之弛緩振 盪器的電路圖; 圖14為說明處於第十狀態之具有閃爍雜訊取消之弛緩振 盪器的電路圖; 圖15為用於弛緩振盪器中之閃爍雜訊取消之方法的流程 圖; 圖1 6為用於弛緩振盪器中之閃爍雜訊取消之另一方法的 流程圖; 圖Π為說明用於本系統及方法中之相位產生器的電路 圖; 圖18為說明弛緩振盪器中之閃爍雜訊取消的電壓及時序 圖; 圖19為用於弛緩振盪器中之閃爍雜訊取消之另—方去的 流程圖; 圖20為用於本系統及方法中的弛緩振盪器之電子器件掣 造過程之方法的流程圖;及 " 圖21說明可包括於電子器件内的特定組件。 148241.doc -46- 201112614 【主要元件符號說明】 101 電子器件 102 顯示器 103 輸入器件 104 晶載糸統 105 顯示控制器 106 晶體振盪器 107 校正電路 108 數位信號處理器(DSP) 109 記憶體 110 無晶體弛緩振盪器 111 開關 112 電流源 113 參考電阻器/參考電阻Rref 114 電容器 115 第二時脈信號 116 相位產生器 117 相位 118 麥克風 119 編碼器/解碼器(CODEC) 120 揚聲器 121 電源供應器 122 無線控制器 123 無線天線 148241.doc -47- 201112614 154 比較器 200 用於操作包括具有閃爍雜訊取消之弛緩振盪 器110的電子器件101之方法 300 電壓及時序圖 324 Vref 325 電壓曲線 Vcurrentincrease 326 VC1/電壓曲線VC1 3 27 電壓曲線 Vcurrentdecrease 328 VC2/電壓曲線VC2 329 時間TC1 330 時間TC2 33 1 時間週期 Tcurrentincrease 3 3 2 時間週期 Tcurrentdecrease 410 弛缓振盪器 433 正電壓源Vdd
434 第一電流源II 435 第二電流源12 436 第一開關 437 第二開關 43 8a 第一位置 438b 第二位置 439 第三開關 440a 第一位置 440b 第二位置 148241.doc -48- 201112614 441 參考電阻器Rref 442 負電壓源Vss/接地端 443 第四開關 444a 第一位置 444b 第二位置 445 第五開關 446a 第一位置 446b 第二位置 447 第六開關 448 第一電容器C1 449 第二電容器C2 450a 參考節點 450b 電壓Vref 451 電壓偏移Voff 452 第二輸入 453 第一輸入Vm 454 比較器 455 輸出信號Vcomp 456 電壓VC2 458 電壓VC1 534 第一電流源11 535 第二電流源12 541 參考電阻器 542 接地端 148241.doc -49- 201112614 548 第一電容器Cl 549 第二電容器C2 550a 參考節點 550b 電壓Vref 551 偏移電壓Vo ff 552 第二輸入 553 第一輸入 554 比較器 556 電壓曲線VC2 557 高邏輯值 558 電壓曲線VC1 560 Vcomp(Vp-Vm) 634 第一電流源11 635 第二電流源12 641 參考電阻器 642 接地端(Vss) 648 第一電容器Cl 649 第二電容器C2 650a 參考節點 650b 參考節點電壓V 651 電壓偏移Vo ff 652 第二輸入 653 第一輸入 654 比較器 148241.doc -50- 201112614 656 電壓VC2 658 電壓曲線VC 1 660 輸出 734 第一電流源11 735 第二電流源12 741 參考電阻器 742 接地端(Vss) 748 第一電容器Cl 749 第二電容器C2 750a 參考節點 750b 參考節點電壓Vref 751 偏移電壓Voff 752 第二輸入 753 第一輸入 754 比較器 756 電壓曲線VC2 758 電壓曲線VC1 760 輸出 834 第一電流源11 835 第二電流源12 841 參考電阻器 842 接地端(Vss) 848 第一電容器Cl 849 第二電容器C2 148241.doc -51 - 201112614 850a 參考節點 850b 參考節點電壓' 851 偏移電壓Voff 852 第二輸入 853 第一輸入 854 比較器 856 電壓曲線VC2 858 電壓曲線VC1 860 輸出 934 第一電流源11 935 第二電流源12 941 參考電阻器 942 接地端 948 第一電容器C1 949 第二電容器C2 950a 參考節點 950b 電壓Vref 951 偏移電壓Voff 952 第二輸入 953 第一輸入 954 比較器 956 電壓曲線VC2 958 電壓曲線VC1 960 輸出 •52. 148241.doc 201112614 1034 第一電流源11 1035 第二電流源12 1041 參考電阻器 1042 接地端 1048 第一電容器C1 1049 第二電容器C2 1050a 參考節點 1050b 電壓Vref 1051 偏移電壓Voff 1052 第二輸入 1053 第一輸入 1054 比較器 1056 電壓曲線VC2 1057 切換 1058 電壓曲線VC1 1060 輸出 1134 第一電流源11 1135 第二電流源12 1141 參考電阻器 1142 接地端(Vss) 1148 第一電容器C1 1149 第二電容器C2 1150a 參考節點 1150b 電壓Vref -53 - 148241.doc ς 201112614 1151 偏移電壓Vo ff 1152 第二輸入 1153 第一輸入 1154 比較器 1156 電壓曲線VC2 1158 電壓曲線VC1 1160 輸出 1234 第一電流源Π 1235 第二電流源12 1241 參考電阻器 1242 接地端(Vss) 1248 第一電容器Cl 1249 第二電容器C2 1250a 參考節點 1250b 電壓Vref 1251 偏移電壓Voff 1252 第二輸入 1253 第一輸入 1254 比較器 1256 電壓曲線VC2 1258 電壓曲線VC1 1260 輸出 1334 第一電流源11 1335 第二電流源12 -54- 14824 丨.doc 201112614 1341 參考電阻器 1342 接地端(Vss) 1348 第一電容器Cl 1349 第二電容器C2 1350a 參考節點 1350b 電壓Vref/參考節點Vref 1351 電壓偏移Voff 1352 第二輸入 1353 第一輸入 1354 比較器 1356 電壓曲線VC2 1358 電壓曲線VC1 1360 輸出 1434 第一電流源11 1435 第二電流源12 1441 參考電阻器 1442 接地端 1448 第一電容器C1 1449 第二電容器C2 1450a 參考節點 1450b 電壓Vref 1451 偏移電壓Voff 1452 第二輸入 1453 第一輸入 148241.doc -55- 201112614 1454 1456 1458 1460 1500 1600 1716 1759a 1759b 1759c 1760 1761 1762 1763a 1763b 1764a 1764b 1764c 1764d 1765 1766 1767 1768 比較器 電壓曲線VC2 VC1 輸出 用於弛緩振盪器410中之閃爍雜訊取消之方法 用於弛緩振盪器4 1 〇中之閃爍雜訊取消之另— 方法 相位產生器 第一非重疊時脈信號產生器 第二非重疊時脈信號產生器 第三非重疊時脈信號產生器 時脈信號 非重疊中間相位phi A/信號phi A 非重疊中間相位phiB 延遲 Delay_l 延遲DelayJ 延遲 Delay_2 延遲 Delay_2 延遲 Delay_2 延遲 Delay_2 第一相位phi 1 第二相位phi2 第三相位phi3 第四相位phi4 148241.doc •56- 201112614 1800 電壓及時序圖 1850b 參考電壓Vref 1856 電壓VC2 1858 電壓VC1 1860 Vcomp 1865 phi 1 1866 phi2 1867 phi3 1868 phi4 1869a 上升邊緣 1869b 下降邊緣 1870a 上升邊緣 1870b 下降邊緣 1871a 上升邊緣 1871b 下降邊緣 1872a 上升邊緣 1872b 下降邊緣 1873a 上升邊緣 1873b 下降邊緣 1900 用於弛緩振盪器41 0中之閃爍雜訊取消之另一 方法 2000 用於本系統及方法中的弛緩振盪器41 0之電子 器件製造過程之方法 2001 資料檔案/GERBER檔案 148241.doc ·57· 201112614 2002 板組裝過程 2003 印刷電路板(PCB)工具 2004 印刷電路總成(PCA) 2005 產品製造過程 2006 第一電子器件 2007 第二電子器件 2074 實體器件資訊 2075 使用者介面 2076 研究電腦 2078 處理器 2079 記憶體 2080 程式庫檔案 2081 電子設計自動化(EDA)工具 2082 設計電腦 2083 處理器 2084 記憶體 2085 電路設計資訊 2086 使用者介面 2087 資料檔案/GDSII檔案 2088 遮罩製造商 2089 遮罩 2090 製造過程 2091 晶圓 2092 晶粒 148241.doc -58- 201112614 2093 封裝過程 2094 封裝 2095 PCB設計資訊 2096 使用者介面 2097 電腦 2098 處理器 2099 記憶體 2101 電子器件 2103 處理器 2105 記憶體 2107 資料 2107a 資料 2109 指令 2109a 指令 2111 傳輸器 2113 接收器 2115 收發器 2117 天線 2119 匯流排糸統 148241.doc -59

Claims (1)

  1. 201112614 七、申請專利範圍: 1. 一種用於一振盪器中之閃爍雜訊取消之方法,該方法包 含: 在該振盪器之一振盪週期之一第一時間週期期間選擇 ^生地將—第一電流源輕接至該振虽器之一第一電容器;及 在該振盪週期之一第二時間週期期間選擇性地將該第 一電流源耦接至該振盪器之一參考節點。 2. 如請求項〗之方法,其中由該第一電流源產生之電流受 該振盈器中之閃爍雜訊影響。 3. 如明求項〗之方法,其中該振盪器不包括一晶體。 4. 如清求項1之方法’其中該振盪器為-弛緩振盪器。 5. 如晴求項1 方,#丄 ' /、中經由一開關選擇性地將該第一 電流源耦接至該第—電 电令器及耦接至該參考節點。 6. 如請求項丨之方法, 、T °亥參考卽點耦接至一電阻器。 7. 如请求項1之方法,盆中兮贫 ^ T该第一時間週期與該第二時間 週狀—總和實質上等於該振盪週期。 8_如請求項1之方法,其進一步包含: 在該振盪週期之_筮_ -Ψ ^ ^ 第二時間週期期間選擇性地將一第 一電處源耦接至該振盪器之_ 在該振盪週期之一 m —電令益,及 二電流源耗接至該參考::間週期期間選擇性地將該第 9·如請求項8之方法,其γ 一 週期之一總和實質上等.該第三時間週期與該第四時間 Π).如請求項8之方法,复:該振盈週期。 其進一步包含: 148241.doc 201112614 選擇性地將該第一電容_ 之一第一輸入;谷為搞接至该振盈器之-比較器 選擇性地將該第二電容器耗接 入;及 平乂為之一第二輪 選擇性地將該參考節點 例牧王a弟—輸入 入’其十該第-電容器及該第二電了第-輪 接至該比較器。 。之至夕一者耦 11.—種振盪器,其包含: 一第一電容器; 一參考節點;及 地將控%^紐態以在一第一時間週期期間選擇性 地將一第一電流源麵接至該第一電容器擇 週期期間選擇性地將該第一電-時間 12_如請求項n之垢湯M # *主該參考郎點。 山貞U之振^,其中該振^器不包括—晶體。 •如凊求項U之《器,其中該控制器包 I請求項U之㈣器1中該參考節點輕接至一電阻 ::求項11之振盪器’其中該第一時間週期與該第二時 間週期之一總和實質上等於_器之一振盈週期。 請求項11之振盈器,其中由該第-電流源產生之電流 又该振盪器中之閃爍雜訊影響。 々”月求項11之振盪器,其進一步包含—第二電容器及一 第-控制器’其中該第二控制器經組態以在一第三時間 週期期間選擇性地將—第二電流源耦接至該第二電容器 14824l.doc • 2 · 201112614 "I第四時間週期期間選擇性地將該第二電流源粞接 至该參考節點。 18. 如請求項17之振盪器,盆 八中该弟三時間週期與該第四時 間週期之—總和實皙 免上專於έ亥振盪器之一振盪週期。 19. 如s月求項17之振盪 一 ° 其進一步包含—包括一第一輸入 及第一輪入及邏輯之{;卜柄;gg 科又比較益,其經組態以: 選擇性地將該第—電衮 电4益耦接至該第一輸入及將該參 考節點耦接至該第二輸入; —:生地將„亥參考即點耦接至該第一輸入及將該第二 電容器耦接至該第二輪入;及 選擇性地將該第—雷交哭紅社^ ^ €各益耦接至該第一輸入及將該第 二電容器耦接至該第二輸入。 20. —種振盪器,其包含: 一第一電容器 一第二電容器 一第一電流源 一第二電流源 二輸 -比較器,其中該比較器具有一第一輸入及一第 入; 一參考節點;及 一控制器’其中該控制器經組態以在-第一時間週期 期間選擇性地將該第一電流源耦接至該第一電容器及將 遠第二電流源柄接至該參考節點。 21 ♦如清求項2 0之振靈器,其中命伙制σσ 丹甲”亥控制态經組態以在一第二 148241.doc 201112614 時間週期期間選擇性地將該第一電流源輕接至該參考節 點及將該第二電流源耦接至該第二電容器,且其中該第 -時間週期與該第二時間週期之'總和實質上等於該振 盪器之一振盪週期。 22. 如請求項20之振盪器,其中該控制器經組態以在一第三 時間週期期間選擇性地將該第一電流源輕接至該第一電 谷态及將該第二電流源耦接至該第二電容器。 23. 如請求項20之振盪器,其進一步包含—參考電阻器,其 中。亥參考郎點輕接至該參考電阻器。 24. 如請求項2〇之振盈器,其中該控制器包含一第一開關、 :第二開關、-第三開關、-第四開關 '-第五開關及 -第六開關’且其中該控制器使用該等開關之五種組態 使该振盪器循環經過多個狀態以減小該振盘器中之閃燦 雜訊。 、 25. 如請求項24之振盪器,其中該第一開關及該第二開關對 由相位產生器產生之一第一相位作出回應,該第三開 關對由該相位產生器產生之一第二相位作出回應,該第 四開關對由該相位產生器產生之一第三相位作出回應, 及該第五開關及該第六開關對由該相位產生器產生之一 第四相位作出回應。 26. 如請求項25之振盪器,其中該相位產生器由該比較器之 一輸出控制。 27. 如請求項26之振盪器,其中該比較器之該輸出的一上升 邊緣觸發該第一相位之一上升邊緣,繼之以該第二相位 148241.doc •4· 201112614 之—上升邊緣,繼之以該第三相位之—上升邊緣,繼之 以該第四相位之一上升邊緣。 28. 29. 30. 31. 如請求項26之振盪器,其中該比較器之該輸出的一下降 邊緣觸發該第四相位之一下降邊緣,繼之以該第三相位 之下降邊緣,繼之以該第二相位之一下降邊緣,繼之 以該第一相位之一下降邊緣。 如明求項24之振盪器,其中該第一開關選擇性地將該第 一電流源與該比較器之該第一輸入耦接,其中該第二開 關選擇性地在-第-位置將該第—電容器㈣至接地端 及在一第二位置將該第一電容器耦接至該第一電流源, 其中該第三開關選擇性地在—第—位置將該比較器之該 第一輸入耦接至該參考節點及在一第二位置將該比較器 之該第一輸入耦接至該第一電容器,其中該第四開關選 擇性地在-第-位置將該比較器之該第二輸人搞接至該 第二電流源及在一第二位置將該比較器之該第二輸入耦 接至該參考節點,其中該第五開關選擇性地在一第一位 置將該第=電容器耦接至該第=電流源及在―第二位置 將該第一電容器耦接至接地端,且其中該第六開關選擇 性地將該參考節點耦接至該第二電流源。 如請求項29之振|器,其中該等開關之―第一組態包含 該第- 關閉合、該第二開關處於該第一位置、該第三 開關處於該第-位置、該第,關處於該第―位置、該 第五開關處於該第—位置及該第六開關斷開。 如請求項29之振盪器’其中該等開關之一第二組態包含 148241.doc 201112614 該第一開關斷開、該第二開關處於該第二位置、s玄第三 開關處於該第一位置、該第四開關處於該弟一位置、該 第五開關處於該第一位置及該第六開關斷開。 32·如請求項29之振盈器,其中該等開關之一第二組態包含 該第一開關斷開、該第二開關處於該第二位置、該第三 開關處於該第二位置、該第四開關處於該第一位置、該 第五開關處於該第一位置及該第六開關斷開。 3 3 _如請求項29之振盪器,其中該等開關之一第四組態包含 該第一開關斷開、該第二開關處於該第二位置、該第三 開關處於該第二位置、該第四開關處於該第二位置、該 第五開關處於該第一位置及該第六開關斷開。 34.如請求項29之振盪器,其中該等開關之一第五組態包含 該第一開關斷開、該第二開關處於該第二位置' 該第三 開關處於該第二位置、該第四開關處於該第二位置、該 第五開關處於該第二位置及該第六開關閉合。 3 5.如請求項20之振盪器,其中該振盪器為一弛缓振盪器。 36. 如請求項20之振盪器,其中該振盪器係用於一無線通信 器件中。 37. —種用於一振盪器中之閃爍雜訊取消之方法,該方法包 含: 選擇性地以一第一組態、一第二組態、一第三組態、 一第四組態或一第五組態中之一者組態一比較器,其中 該比較器具有一第一輸入及一第二輸入;及 使用一控制器使該振盈器之组件循環經過多個狀態, 148241.doc 201112614 其中S亥振盤器之該箄相彼4 A 出、佑 ,且件包含—第一電流源、一第二電 5>il棘、一第一雷六堪 今°0 —第二電容器及一參考節點,且 p使該振1器之該等組件循環經過多個狀態會使該振 盪β以減小之閃爍雜訊振盪。 月求項37之方法,其中該控制器經組態以在—第一時 ::週期期間選擇性地將該第一電流源耦接至該第一電容 :及在一第二時間週期期間選擇性地將該第一電流源耦 έ >考節點,且其中該第一時間週期與該第二時間 週期之—總和實質上等於該振盪器之-振盈週期。 39.如:月求項37之方法,其中該控制器經組態以在一第三時 二週,月期間選擇性地將該第二電流源耗接至該第二電容 盜及在-第四時間週期期間選擇性地將該第二電流源耗 接至轉考節點,且其中該第三時間週期與該第四時間 週期之-總和實f上等於該振盪器之―減週期。 4〇·如:求項37之方法,其中該振盈器進一步包含一參考電 厂器且其中該參考節點耦接至該參考電阻器。 用长項3 7之方法,其中該控制器包含一第一開關、一 開關 第二開關、一第四開關、一第五開關及一 第六開關,且其中該控制器使用該等開關之五種組態使 5玄振盪器循環經過多個狀態以減小該振盪器中之閃爍雜 訊。 ’、、 42.如請求項41之方法’其中該第一開關及該第二開關對由 相位產生器產生之一第一相位作出回應,該第三開關 對由°亥相位產生器產生之一第二相位作出回應,該第四 14824I.doc 201112614 開關對由該相位產生器產生一 ^ 第二相位作出回應,及 '•亥第五開關及該第六開關對由該相位產生器產生之一第 四相位作出回應。 43 .如請求項42之方法,其中 六τ邊柚位產生态由該比較器之一 輸出控制。 44_如請求項43之方法,其中 緣觸發該第一相位之一上 一上升邊緣,繼之以該第 該第四相位之一上升邊緣 該比較器之該輸出的一上升邊 升邊緣’繼之以該第二相位之 三相位之一上升邊緣,繼之以 45. 如叫求項43之方法,其中該比較器之該輸出的一下降邊 緣觸發該第四相位之-下降邊緣,繼之以該第三相位之 一y降邊緣,繼之以該第二相位之一下降邊緣,繼之以 該第一相位之一下降邊緣。 46. 如叫求項41之方法,其中該第一開關選擇性地將該第一 電流源與該比較器之該第一輸入耦接,其中該第二開關 選擇性地在-第一位置將該第一電容器耦接至接地端及 在-第二位置將該第-電容器福接至該第-電流源,其 中該第三開關選擇性地在一第一位置將該比較器之該第 一輸入耦接至該參考節點及在一第二位置將該比較器之 "亥第輸入耦接至該第一電容器,其中該第四開關選擇 性地在一第一位置將該比較器之該第二輸入耦接至該第 電/”L源及在一第二位置將該比較器之該第二輸入耦接 至該參考節點,其中該第五開關選擇性地在一第一位置 將該第二電容器耦接至該第二電流源及在一第二位置將 H8241.doc 201112614 s玄第二電交哭a』 裔稿接至接地端,且其中該第六開關選擇性 地將4參考節點耦接至該第二電流源。 47.如明求項46之方法,其中該等開關之一第一組態包含該 第開關閉合、該第:開關心Μ 一位置、該第三開 ;〆第位置、該第四開關處於該第一位置、該第 开1關處於該第—位置及該第六開關斷開。 4 8 _如請求項4 6夕士 '+ <万法,其中該等開關之一第二組態包含該 第-開關斷開、該第二開關處於該第二位置、該第三開 關處於該第-位置、該第四開關處於該第-位置、該第 五開關處於6亥第—位置及該第六開關斷開。 49‘如'^項46之方法’其中該等開關之-第三組態包含該 第開關斷開、該第二開關處於該第二位置、該第三開 關處於汶第—位置、該第四開關處於該第一位置、該第 五開關處於該第一位置及該第六開關斷開。 月农項46之方法,其中該等開關之一第四組態包含該 第開關斷開、該第二開關處於該第二位置、該第三開 關處於該第二位置、該第四開關處於該第二位置、該第 五開關處於該第-位置及該第六開關斷開。 51. 如清求項46之方法’其中該等開關之一第五組態包含該 第開關斷開、該第二開關處於該第二位置、該第三開 關處於該第二位置、該第四開關處於該第二位置、該第 五開關處於該第二位置及該第六開關閉合。 52. 如1求項37之方法,其中該振盈器為―弛緩振盈器。 53‘如明求項37之方法’其中該振堡器係用於—無線通信器 148241.doc -9- 201112614 件中。 54.如請求項4i之方法’丨中使該振m該等組件循 過多個狀態包含: ^ 使該第一電流源耦接至該參考節點; 使a亥第_一電流源輕接至該第一電容器; 比較跨越該第-電容器之一電壓與該參考節點處之一 電壓加偏移電壓; 在跨越該第-電容器之該電壓不大於該參考節點處之 該電壓加該偏移電壓的情況下輸出一低時脈信號; 在跨越該第-電容器之該電壓大於該參考節點處之該 電壓加該偏移電壓的情況下輸出—高時脈信號; 斷開該第一開關; 將5亥第二開關自一第一位置移動至一第二位置· 將該第一電流源耦接至該第二電容器; 將該第二開關自一第一位置移動至一第二位置. 將S亥第四開關自一第一位置移動至一第二位置. 將S玄第五開關自一第一位置移動至一第二位置. 閉合該第六開關; 比較該參考節點處之一電壓與跨越該第一電容器之— 電壓加該偏移電壓; 在該參考節點處之該電壓不大於跨越該第—電容器之 該電壓加該偏移電壓的情況下輸出一高時脈信號; 在該參考節點處之該電壓大於跨越該第一電容器之該 電壓加該偏移電壓的情況下輸出一低時脈信號; 148241.doc •10- 201112614 斷開該第六開關; 將该第五開關自該第 將該第四開關自該第 將該第三開關自該第 將該第二開關自該第 閉合該第一開關。 —位置移動至該第 二位置移動至該第 —位置移動至該第 一位置移動至該第 一位置; 一位置; 一位置; —位置;及 55. 一種用於一振盪器中之閃爍雜訊取消之裝置,豆包含: /於選擇性地以一第一組態、一第二組態、:第三組 態、一第四組態及-第五組態中之—者組態—比較器之 構件’其中該比較器具有一第一輸入及_第二輸入;及 用於使用一控制器使該振盪器之組件循環經過多個狀 態之構件’其中該振盪器之該等組件包含一第一電流 源 第一電流源、一第一電容器、一第二電容器及一 參考節點’且其中使該振盛器之該等組件循環經過多個 狀‘癌會使該振盪器以減小之閃爍雜訊振盪。 148241.doc -11 -
TW099114814A 2009-05-07 2010-05-07 Flicker noise cancellation in oscillators TW201112614A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17635809P 2009-05-07 2009-05-07
US12/775,339 US8269567B2 (en) 2009-05-07 2010-05-06 Flicker noise cancellation in oscillators

Publications (1)

Publication Number Publication Date
TW201112614A true TW201112614A (en) 2011-04-01

Family

ID=42357669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114814A TW201112614A (en) 2009-05-07 2010-05-07 Flicker noise cancellation in oscillators

Country Status (7)

Country Link
US (1) US8269567B2 (zh)
EP (1) EP2427962B1 (zh)
JP (1) JP5319012B2 (zh)
KR (1) KR101474379B1 (zh)
CN (1) CN102422525B (zh)
TW (1) TW201112614A (zh)
WO (1) WO2010129927A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723833B2 (en) * 2009-07-13 2014-05-13 Microchip Technology Incorporated Capacitive touch system with noise immunity
CN103546121B (zh) * 2013-10-28 2016-04-27 无锡中感微电子股份有限公司 Rc振荡器
CN103580651B (zh) * 2013-11-22 2016-05-04 无锡中感微电子股份有限公司 低相位抖动的振荡器
DE102014204047A1 (de) 2014-03-05 2015-09-10 Robert Bosch Gmbh Oszillator, Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Erzeugung einer Taktfrequenz mit dem Oszillator
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Pvt에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
JP6552908B2 (ja) * 2015-08-07 2019-07-31 株式会社東芝 発振器
EP3393040A1 (en) * 2017-04-18 2018-10-24 Ams Ag Oscillator circuit with comparator delay cancelation
US10367513B2 (en) 2017-11-30 2019-07-30 International Business Machines Corporation Suppression of noise up-conversion mechanisms in LC oscillators
CN107947780A (zh) * 2017-12-15 2018-04-20 西安龙腾微电子科技发展有限公司 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
US10601407B2 (en) * 2018-07-31 2020-03-24 Nxp Usa, Inc. RC oscillator with comparator offset compensation
US11349488B2 (en) 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
CN114244277A (zh) * 2021-11-26 2022-03-25 中国电子科技集团公司第五十八研究所 一种精确控制占空比的集成振荡器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001723A (en) * 1975-12-08 1977-01-04 Rca Corporation Oscillator circuits
US4250464A (en) * 1978-07-03 1981-02-10 Rca Corporation Multi-mode relaxation oscillator
JPH01157612A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp 電圧制御発振回路
US4947312A (en) * 1988-04-28 1990-08-07 Matsushita Electric Industrial Co., Ltd. Non-resonance type AC power source apparatus
US4972446A (en) * 1989-08-14 1990-11-20 Delco Electronics Corporation Voltage controlled oscillator using dual modulus divider
JPH0738388A (ja) * 1993-07-16 1995-02-07 Toshiba Corp クロック発生回路
KR100277500B1 (ko) * 1998-10-20 2001-01-15 김덕중 슈미트 트리거의 응답지연을 보상하는 주파수 발생 회로
US6353368B1 (en) * 1999-11-09 2002-03-05 Vlsi Technology, Inc. VCO circuit using negative feedback to reduce phase noise
US7005933B1 (en) * 2000-10-26 2006-02-28 Cypress Semiconductor Corporation Dual mode relaxation oscillator generating a clock signal operating at a frequency substantially same in both first and second power modes
JP4416959B2 (ja) * 2001-04-26 2010-02-17 富士通マイクロエレクトロニクス株式会社 Xyアドレス型固体撮像装置のフリッカノイズ低減方法
US7477180B2 (en) 2006-04-03 2009-01-13 Realtek Semiconductor Corp. Noise shaping comparator based switch capacitor circuit and method thereof
CN100566143C (zh) * 2006-07-19 2009-12-02 联发科技股份有限公司 运算放大器与模拟至数字转换器
US7474163B1 (en) * 2007-05-30 2009-01-06 Sensor Platforms, Inc. System and method for oscillator noise cancellation
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
CN101183851A (zh) * 2007-12-13 2008-05-21 复旦大学 一种可降低闪烁噪声的lc正交压控振荡器
US7847648B2 (en) * 2008-10-13 2010-12-07 Texas Instruments Incorporated Oscillator with delay compensation
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator

Also Published As

Publication number Publication date
JP5319012B2 (ja) 2013-10-16
CN102422525B (zh) 2014-11-05
CN102422525A (zh) 2012-04-18
EP2427962B1 (en) 2016-03-30
EP2427962A1 (en) 2012-03-14
US8269567B2 (en) 2012-09-18
US20100283552A1 (en) 2010-11-11
KR101474379B1 (ko) 2014-12-18
JP2012526493A (ja) 2012-10-25
WO2010129927A1 (en) 2010-11-11
KR20120014028A (ko) 2012-02-15

Similar Documents

Publication Publication Date Title
TW201112614A (en) Flicker noise cancellation in oscillators
CN104242876B (zh) 用于大量制造的管芯上可微调无源部件
JP5960362B2 (ja) クロック信号を調整するシステムおよび方法
Kudva et al. Fully integrated capacitive DC–DC converter with all-digital ripple mitigation technique
CN104718697A (zh) 具有基于无噪声振幅的启动控制环路的晶体振荡器
JP5442034B2 (ja) パルス生成システムおよび方法
CN103988422B (zh) 具有减小的单端电容的电压控制振荡器
US8493109B2 (en) System and method to control a power on reset signal
US7843279B2 (en) Low temperature coefficient oscillator
EP2409405A1 (en) Process, voltage, temperature compensated oscillator
JP2016134916A (ja) クロック発生器及びこれを含むオンチップオシレータ
KR20130009994A (ko) 충전 펌프에 클록 신호를 제공하기 위한 방법 및 장치
Zhang et al. A 0.35–0.5-V 18–152 MHz digitally controlled relaxation oscillator with adaptive threshold calibration in 65-nm CMOS
US20150346247A1 (en) Digital current sensor for on-die switching voltage regulator
Halesh et al. Design and implementation of voltage control oscillator (vco) using 180nm technology
US10320430B2 (en) Transmitter with power supply rejection
US20140035688A1 (en) Oscillator
JP7282486B2 (ja) 半導体システム
Dayal et al. Modified electromagnetic microgenerator design for improved performance of low‐voltage energy‐harvesting systems
US20220286053A1 (en) Adaptive Phase Add/Shed for a Power Converter
JP2004342684A (ja) 半導体集積回路
JP4902648B2 (ja) 統合化された緩和型電圧制御発振器及び電圧制御発振方法
CN106982052B (zh) 一种上电重置电路及电子装置
JP5617742B2 (ja) 高周波スイッチモジュール
US11811567B1 (en) Serial data receiver with decision feedback equalizer with feed forward technique