JP2016134916A - クロック発生器及びこれを含むオンチップオシレータ - Google Patents
クロック発生器及びこれを含むオンチップオシレータ Download PDFInfo
- Publication number
- JP2016134916A JP2016134916A JP2016001311A JP2016001311A JP2016134916A JP 2016134916 A JP2016134916 A JP 2016134916A JP 2016001311 A JP2016001311 A JP 2016001311A JP 2016001311 A JP2016001311 A JP 2016001311A JP 2016134916 A JP2016134916 A JP 2016134916A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- comparator
- clock generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 130
- 230000000737 periodic effect Effects 0.000 claims description 52
- 230000008859 change Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100170173 Caenorhabditis elegans del-1 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/10—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only
- H03K4/12—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only in which a sawtooth voltage is produced across a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】PVT(工程、電圧、温度)変化に対して安定したクロック発生器及びこれを含むオンチップオシレータを提供する。【解決手段】クロック発生器100は、時間変化に応じて2つの入力信号の特性が変化する比較器130と、抵抗R及び少なくとも1つの定電流源を含む電圧制御部120と、を有し、電圧制御部は、定電流源の出力電流及び抵抗の抵抗値に比例するDC電圧を生成し、比較器は、電圧制御部によって生成されたランプ電圧と前記DC電圧とを比較する。【選択図】図4A
Description
本発明は、クロック発生器に関し、より詳細には、PVT(工程、電圧、温度)変化に対して安定的なクロック発生器及びこれを含むオンチップオシレータに関する。
一般に、携帯機器は、アプリケーションプロセッサのメイン中央処理装置を予め設定された周期で活性化(activation)させて、少なくとも1つ以上のセンサモジュールから受信したデータの処理動作を行う。
携帯機器では、このようなデータ処理動作のためにクロック信号が用いられる。全般的に、アプリケーションプロセッサのメイン中央処理装置は、予め設定された周期で外部クロックソース(例えば、オフチップオシレータ(off−chip oscillator)に接続された位相固定ループ(phase locked loop)など)からクロック信号を受信して動作する。データの処理動作に必要な一般的な動作速度及び性能を考慮した場合、外部クロックソースを用いることで、不要な電力が消費される。従って、最近はオンチップオシレータに対する関心が高まっている。
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、PVT(工程、電圧、温度)変化に対して安定的なクロック発生器及びこれを含むオンチップオシレータを提供することにある。
上記目的を達成するためになされた本発明の一態様によるクロック発生器は、時間変化に応じて2つの入力信号の特性が変化する比較器と、抵抗及び少なくとも1つの定電流源を含む電圧制御部と、を有し、前記電圧制御部は、前記定電流源の出力電流及び前記抵抗の抵抗値に比例するDC電圧を生成し、前記比較器は、前記電圧制御部によって生成されたランプ電圧と前記DC電圧とを比較する。
前記電圧制御部は、第1キャパシタ及び第2キャパシタを含み、前記抵抗は、前記第1キャパシタと前記第2キャパシタとの間に接続され得る。
前記クロック発生器は、前記第1キャパシタの充電中に前記第2キャパシタが放電され、前記第1キャパシタの放電中に前記第2キャパシタが充電され得る。
前記ランプ電圧は、前記第1キャパシタに充電される電圧及び前記第2キャパシタに充電される電圧を含み得る。
前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記第1キャパシタ及び前記第2キャパシタに充電される電圧とを交互に受信し得る。
前記クロック発生器は、前記第1キャパシタの充電中に前記第2キャパシタが放電され、前記第1キャパシタの放電中に前記第2キャパシタが充電され得る。
前記ランプ電圧は、前記第1キャパシタに充電される電圧及び前記第2キャパシタに充電される電圧を含み得る。
前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記第1キャパシタ及び前記第2キャパシタに充電される電圧とを交互に受信し得る。
上記目的を達成するためになされた本発明の他の態様によるクロック発生器は、バイアス電圧を提供する電圧生成部と、定電流源、抵抗、及びキャパシタを含み、充放電動作によって前記定電流源と前記キャパシタとの間にランプ(ramp)電圧を生成し、前記バイアス電圧に基づいて前記定電流源と前記抵抗との間のDC電圧を生成する電圧制御部と、前記ランプ電圧と前記DC電圧とを比較することでクロック信号を生成する比較器と、を有する。
前記電圧生成部は、MOSFETを含み得る。
前記電圧制御部は、前記クロック信号によって制御される複数のスイッチと、前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転されるそれぞれのキャパシタンスを有する第1キャパシタ及び第2キャパシタと、前記第1キャパシタと前記第2キャパシタとの間に接続される抵抗とを含み得る。
前記電圧制御部は、前記クロック信号に応じて前記定電流源から前記抵抗に至る電流経路が形成されて前記DC電圧を生成し得る。
前記クロック発生器は、前記クロック信号に応じて前記第1キャパシタの充電中に前記第2キャパシタが放電され得る。
前記比較器は、前記DC電圧と前記第1キャパシタに充電される前記ランプ電圧とを比較し得る。
前記クロック発生器は、前記クロック信号に応じて前記第1キャパシタの放電中に前記第2キャパシタが充電され得る。
前記比較器は、前記DC電圧と前記第2キャパシタに充電される前記ランプ電圧とを比較し得る。
前記第1キャパシタ及び前記第2キャパシタのキャパシタンスは、略同一であり得る。
前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記ランプ電圧とを交互に受信し得る。
前記電圧制御部は、前記クロック信号によって制御される複数のスイッチと、前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転されるそれぞれのキャパシタンスを有する第1キャパシタ及び第2キャパシタと、前記第1キャパシタと前記第2キャパシタとの間に接続される抵抗とを含み得る。
前記電圧制御部は、前記クロック信号に応じて前記定電流源から前記抵抗に至る電流経路が形成されて前記DC電圧を生成し得る。
前記クロック発生器は、前記クロック信号に応じて前記第1キャパシタの充電中に前記第2キャパシタが放電され得る。
前記比較器は、前記DC電圧と前記第1キャパシタに充電される前記ランプ電圧とを比較し得る。
前記クロック発生器は、前記クロック信号に応じて前記第1キャパシタの放電中に前記第2キャパシタが充電され得る。
前記比較器は、前記DC電圧と前記第2キャパシタに充電される前記ランプ電圧とを比較し得る。
前記第1キャパシタ及び前記第2キャパシタのキャパシタンスは、略同一であり得る。
前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記ランプ電圧とを交互に受信し得る。
上記目的を達成するためになされた本発明一態様によるオンチップオシレータは、抵抗及びキャパシタを含み、第1周期信号を提供する第1周期信号生成部と、時間によって変化せずに常に一定の所定周期を有する第2周期信号を提供する第2周期信号生成部と、前記第1周期信号のクロック数を前記第2周期信号の間カウントしてカウント信号を出力するカウンタと、前記カウンタの出力カウント信号と予め設定された周波数とを比較する比較部と、前記比較部の結果を累積する累積器と、前記累積器の結果に応じて前記第1周期信号のクロック数の加減算を行うキャリブレーションと、を備える。
前記第1周期信号生成部は、少なくとも1つの定電流源を含み、前記オンチップオシレータは、前記キャパシタの充放電動作を用いて前記定電流源と前記キャパシタとの間のランプ(ramp)電圧及び前記定電流源と前記抵抗との間のDC(direct current)電圧を生成し、前記ランプ電圧と前記DC電圧とを比較することで前記第1周期信号を生成し得る。
前記第2周期信号生成部は、所定のバイアス電圧を生成する電圧生成部と、前記バイアス電圧により制御されて充放電電圧を生成する電圧制御部と、前記電圧制御部の電圧と基準電圧とを比較する比較器と、を含み得る。
前記電圧制御部は、複数のスイッチと、前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転される第1キャパシタ及び第2キャパシタと、前記第1キャパシタと前記第2キャパシタとの間の複数の抵抗と、を含み得る。
前記複数の抵抗は、所定の抵抗比を有するように接続され得る。
前記第2周期信号生成部は、所定のバイアス電圧を生成する電圧生成部と、前記バイアス電圧により制御されて充放電電圧を生成する電圧制御部と、前記電圧制御部の電圧と基準電圧とを比較する比較器と、を含み得る。
前記電圧制御部は、複数のスイッチと、前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転される第1キャパシタ及び第2キャパシタと、前記第1キャパシタと前記第2キャパシタとの間の複数の抵抗と、を含み得る。
前記複数の抵抗は、所定の抵抗比を有するように接続され得る。
前記第1キャパシタ及び第2キャパシタのうちのいずれか1つの放電レベルは前記抵抗比で調節され得る。
前記比較器は、前記基準電圧と前記第1キャパシタ及び第2キャパシタの充電電圧のうちの1つとを選択的に入力し得る。
前記複数のスイッチは、イネーブル信号で制御され、前記イネーブル信号が1回活性化される間に前記比較器の出力結果は2回出力されるように制御され得る。
前記比較器が2回出力する信号の出力タイミング差は、前記第2周期信号であり得る。
前記比較器は、2回の出力信号を生成する際にそれぞれの遅延時間が含まれ、該遅延時間は常に所定周期信号を有する共通モード成分として相殺され得る。
前記比較器は、前記基準電圧と前記第1キャパシタ及び第2キャパシタの充電電圧のうちの1つとを選択的に入力し得る。
前記複数のスイッチは、イネーブル信号で制御され、前記イネーブル信号が1回活性化される間に前記比較器の出力結果は2回出力されるように制御され得る。
前記比較器が2回出力する信号の出力タイミング差は、前記第2周期信号であり得る。
前記比較器は、2回の出力信号を生成する際にそれぞれの遅延時間が含まれ、該遅延時間は常に所定周期信号を有する共通モード成分として相殺され得る。
本発明によるクロック発生器は、受動素子を備え、取得した所定電圧と線形的に増加する電圧とを比較する1つの比較器を用いることで入力オフセット誤差を軽減し、これによりPVT(工程、電圧、温度)変化に対して安定的に動作し、低電力で動作するオンチップオシレータを具現してその面積効率も高くすることができる。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本発明の説明において、本発明の要旨と無関係の公知の構成及びその説明は省略する。各図面の構成要素の参照符号は、同一の構成要素に対してできるだけ同一符号を付す。
本明細書に開示する本発明の実施形態において、特定の構造的ないし機能的な説明は、単に本発明の実施形態を説明するための目的として例示したものであって、本発明の実施形態は、多様な形態で実施され、本明細書で説明した実施形態に限定されない。
本発明は、多様に変更することができ、多様な形態を有するが、ここでは特定の実施形態を図示して本明細書を詳細に説明する。なお、これらが本発明を特定の開示形態として限定しようとするものでなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含む。
「第1、第2」などの用語が多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は1つの構成要素を他の構成要素から区別する目的のみで使用される。例えば、本発明の権利範囲から逸脱せずに第1構成要素が第2構成要素として命名され、同様に第2構成要素も第1構成要素と命名される。
ある構成要素が他の構成要素に「接続されて」又は「接続されて」いると言及した場合、その他の構成要素に直接的に接続されるか、又は接続されるが、その間に他の構成要素が存在し得る。一方、ある構成要素が他の構成要素に「直接接続されて」又は「直接接続されて」いると言及した場合、その間に他の構成要素が存在しない。構成要素間の関係を説明する他の表現、即ち「〜間に」と「直ちに〜間に」又は「〜に接する」と「〜に直接接する」なども同様に解釈される。
本明細書で使用する用語は、単に特定の実施形態を説明するために使用するものであって、本発明を限定しようとする意図はない。単数の表現は文脈上明白に異ならない限り複数の表現も含む。本明細書において、「含む」又は「有する」などの用語は、開示した特徴、数字、段階、動作、構成要素、部分品、又はこれらの組み合わせの存在を指定するものであって、1つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部分品、又はこれらの組み合わせなどの存在又は付加可能性を予め排除しない。
他に定義がない限り、技術的や科学的な用語を含めて、ここで使用する全ての用語は、本発明が属する技術分野で通常の知識を有する者にとって、一般的に理解されるものと同じ意味を有する。一般に使用され、事前に定義されない用語は、関連技術の文脈上に有する意味と一致する意味を有し、本明細書で明白に定義しない限り、理想的や過度に形式的な意味として解釈されない。
一方、ある実施形態が他の実施形態に具現される場合、特定ブロック内に明記した機能又は動作がフローチャートに明記したプロセスと相違することも有る。例えば、連続する2つのブロックが実際には同時に実行され得、関連機能又は動作によって2つのブロックが逆に実行され得る。
以下、図面を参照しながら本発明の実施形態を説明する。
図1は、一般的なオンチップオシレータ(on−chip oscillator)のクロック発生器の一例の回路図である。
従来の外部クロックソースを基盤としたオフチップオシレータ(例えば、PLL)の電力の大量消費を防止するために、最近、オンチップオシレータを具現させようとする動きがある。
図1を参照すると、クロック発生器1にLCオシレータタイプを採用した例である。
クロック発生器1は、第1及び第2PMOSトランジスタP1、P2、第1及び第2NMOSトランジスタN1、N2、及びLとCからなる共振部3を含む。
第1PMOSトランジスタP1のゲートはノードbに、ソースはVDDに、ドレインはノードaに電気的に接続される。
第2PMOSトランジスタP2のゲートはノードaに、ソースはVDDに、ドレインはノードbに電気的に接続される。
第1NMOSトランジスタN1のゲートはノードbに、ソースはGNDに、ドレインはノードaに電気的に接続される。
第2NMOSトランジスタN2のゲートはノードaに、ソースはGNDに、ドレインはノードbに電気的に接続される。
共振部3はLとCとを並列接続して備えられる。インダクタのLとキャパシタのCは電磁気エネルギー蓄積素子であって、これらを並列に接続することで特定周波数が選択的に通過し、これらLとCの特性に応じて共振が発生する。
共振部3の共振特性に応じてノードaの信号の遷移が決定される。
一方、第1PMOSトランジスタP1と第1NMOSトランジスタN1がノードbの信号で制御され、第2PMOSトランジスタP2と第2NMOSトランジスタN2がノードaの信号で制御される。
これらのトランジスタ(P1、P2、N1、N2)は、互いに相補的(complementary)に接続され、信号の半周期の間に一対のトランジスタが、残りの半周期の間に他の一対のトランジスタが動作するように制御される。
即ち、トランジスタ(P1、P2、N1、N2)は、相互結合(cross coupled)インバータ対(inverter pair)で構成され、例えばノードaの信号がローレベルになると、第2PMOSトランジスタP2がターンオンされ、ノードbがハイレベルになって第1NMOSトランジスタN1をターンオンさせる。これにより、ノードaの信号のローレベルがそのまま維持される。
一方、ノードaの信号がハイレベルになると、第2NMOSトランジスタN2がターンオンされ、ノードbがローレベルになって第1PMOSトランジスタP1をターンオンする。これにより、ノードaの信号のハイレベルがそのまま維持される。
従って、共振部3で発生する遷移信号の周期に応じて正確な周波数FOUTが生成される。
しかし、このようなクロック発生器1はL(インダクタ)を採用することで面積が増大するという問題点が発生する。また、周波数の微細な調節(tuning)が困難である。
図2は、一般的なオンチップオシレータのリング型クロック発生器による他の例の回路図である。
図2を参照すると、クロック発生器5は複数のインバータ(I1、I2、…、In)を含む。
図2は、一般的なリングオシレータ(ring oscillator)タイプとして遅延素子であるインバータ(I1、I2、…、In)の遅延量に応じてクロックの周期が決定される。
リング型のクロック発生器は、図1のLC型のクロック発生器1よりも少ない面積を占めることから、面積効率は高いが、遅延素子のそれぞれの遅延量又は遅延時間はそれぞれのPVT(工程、電圧、温度)偏差を有することになるため周波数誤差が大きい。
図3Aで、LC型のクロック発生器よりは少ない面積を占め、リング型のクロック発生器よりはPVT変化による周波数誤差が小さいタイプのクロック発生器を例示する。
図3Aは、一般的なオンチップオシレータのクロック発生器の更に他の例の回路図である。
図3Aは、リラクゼーション(relaxation)クロック発生器50の回路図である。
図3Aを参照すると、リラクゼーションクロック発生器50は、バイアス電圧発生器(レファレンス)10、電圧制御部20、第1及び第2比較器comp1、comp2、及びロジック部30を含む。
バイアス電圧発生器10には、バンドギャップレファレンス(Band Gap Reference:BGR)電圧発生器回路が採用される。このようなバイアス電圧発生器10で所定のバイアス電圧VBIASと基準電圧VREFを生成する。バイアス電圧VBIASは定電流源(I1、I2)に提供される。定電流源(I1、I2)は所定電流を提供する。基準電圧VREFは第1及び第2比較器comp1、comp2に提供される。
電圧制御部20は、複数のスイッチ(s1、s2、s3、s4)、第1及び第2キャパシタC1、C2を含む。
第1定電流源I1と第1キャパシタC1は、第1スイッチs1を介して互いに選択的に接続されるように直列構造で備えられる。
これにより、第1定電流源I1から印加される電流経路によって電圧が第1キャパシタC1に充電される。
同様に、第2定電流源I2と第2キャパシタC2は、第3スイッチs3を介して互いに選択的に接続されるように直列構造で備えられる。
これにより、第2定電流源I2から印加される電流経路によって電圧が第2キャパシタC2に充電される。
また、それぞれのキャパシタ(C1、C2)に並列接続されたスイッチ(s2、s4)が備えられる。
第1及び第2比較器comp1、comp2は、共通の基準電圧VREFを基準として、それぞれの第1キャパシタの充電電圧であるVC1と第2キャパシタの充電電圧であるVC2とを比較する。
ロジック部30は、それぞれの比較結果のロジックレベル(ハイレベル、ローレベル)を決定してクロックCLKとして提供する。
一方、クロックCLKは、上述の複数のスイッチ(s1、s2、s3、s4)に適切に反転信号(/CLK)、非反転信号(CLK)として印加される。
図3Bは、図3Aに示すクロック発生器の動作タイミングダイアグラムである。
図3A及び図3Bを参照してリラクゼーションクロック発生器50の動作を説明すると、所定電流ISがそれぞれのキャパシタ(C1、C2)に印加されると、各キャパシタの電圧(VC1、VC2)は線形的に増加する。
先ず、時刻t0まで第1スイッチs1が接続されると、第1キャパシタC1には定電流ISに応じて線形的に増加する電圧、即ち第1充電電圧VC1が充電される。
第1比較器comp1は、基準電圧VREFと第1充電電圧Vc1とを比較する。
一方、時刻t0まで第3スイッチs3が接続されないため、第2キャパシタC2は0(グランドレベル)に放電される。
時間t0−t1において、第1キャパシタC1は放電され、第2キャパシタC2が定電流Isによって第2充電電圧Vc2に充電される。
第1充電電圧Vc1が所定の基準電圧VREFに至るまでにかかる時間を充電時間Tchargeとすると、数式1のように示される。
第1充電電圧Vc1が基準電圧VREFと同一になる時点が、第1比較器comp1を介して検出され、このような比較器の出力が反転するタイミングに同期させることで所定周波数を有するクロックCLK信号が生成される。
しかし、図3Bのように、第1比較器comp1の出力結果は、反転すべきタイミングよりも所定の時間隙間edel+eoffを置いてクロックCLK信号が生成されることがわかる。
これは、第1比較器comp1自体の動作時間に対する遅延時間edelと第1比較器comp1の入力オフセット(offset)によるオフセット誤差eoffとが発生するためである。
第1キャパシタC1と第2キャパシタC2のキャパシタンスとが同一であると仮定した場合(C1=C2=C0)、リラクゼーションクロック発生器50の出力周期POSCは次の数式のように整理することができる。
2つの比較器を用いることで、それぞれの比較器の遅延時間と入力オフセット誤差に偏差が発生し、これらの遅延時間と入力オフセット誤差はPVT変化に応じて変化する可変要素になる。
勿論、リラクゼーションクロック発生器はリング型のクロック発生器よりPVTに対して鈍感であるが、相変らずPVT、特に電圧/温度変化による可変要素を有する。
電圧/温度変化に鈍感に動作させるためには比較器の遅延時間を小さくしなければならない。そのためには比較器に大きな電力消費が要求される。
また、比較器を構成するトランジスタのランダムミスマッチに起因する入力オフセット誤差を低減させるためには比較器を構成するトランジスタの大きさを大きくする必要がある。
それだけでなく、定電流源IS1、IS2に所定バイアス電圧を提供する高性能のバンドギャップ電圧発生器回路を採用する構造において、大きな面積を占めることは当然である。リラクゼーションクロック発生器は、インダクタ型のオシレータよりも面積効率が優れるが、バンドギャップ電圧発生器の回路を採用することから、高性能化のために大きな面積を割かなければならず、面積負担要素を排除することができない。更に、バンドギャップ電圧発生器の回路特性上、BJT(Bipolar Junction Transistor)を用いるが、BJTの電源電圧レベルは一般MOS型トランジスタの電源電圧レベルよりも高い領域で動作する。例えば、MOS型トランジスタの電源レベルは0.8Vであるが、BJT電源レベルは1.8Vである。従って、低電力化を実現することに問題点がある。これだけでなく、BJTを形成するために、工程として追加のマスク工程を導入しなければならないことから、コストが増大することも問題点となる。
図4Aは、本発明の一実施形態によるクロック発生器100の回路図である。
図4Aを参照すると、クロック発生器100は、バイアス電圧発生器(レファレンス)110、電圧制御部120、及び比較器130を含む。
本実施形態によるクロック発生器100は、低電力で動作し、電源電圧及び温度変化に対してセルフ誤差補正がなされる。
バイアス電圧発生器110は所定バイアス電圧VBIASを提供する。
ここで、バイアス電圧発生器110は高性能の基準電圧発生回路である必要はない。
電圧制御部120は、第1定電流源I1、第2定電流源I2、複数のスイッチ(sw1、sw2、sw3、sw4、sw5、sw6)、第1及び第2キャパシタC1、C2、及び抵抗Rを含む。
第1定電流源I1から第1キャパシタC1への電流経路が形成されるように第1スイッチsw1が備えられる。また、第1キャパシタC1の両端に第3スイッチsw3が並列に備えられて必要に応じて放電経路が形成される。
第2定電流源I2から第2キャパシタC2への電流経路が形成されるように第5スイッチsw5が備えられる。また、第2キャパシタC2の両端に第6スイッチsw6が並列に備えられて必要に応じて放電経路が形成される。
一方、第1定電流源I1から第1キャパシタC1への電流経路と第2定電流源I2から第2キャパシタC2への電流経路との間に抵抗Rを並列に備える。そして、第1定電流源I1から抵抗Rに電流経路が形成されるように第2スイッチsw2が備えられ、第2定電流源I2から抵抗Rに電流経路が形成されるように第4スイッチsw4が備えられる。
第1スイッチsw1、第4スイッチsw4、第6スイッチsw6には、クロックの正信号(CLK)が印加され、第2スイッチsw2、第3スイッチsw3、第5スイッチsw5には、クロックの反転信号(/CLK)が印加されるように構成される。
比較器130は、電圧制御部120のノードAの電圧VPとノードBの電圧VNとを比較してクロックCLKを提供する。比較器130は、別途の基準電圧が印加されるノードの決定によらず、入力特性が変化する2つの電圧を時間変化に応じてそれぞれの入力ノードに受信する。即ち、比較器130は、時間に応じてそれぞれの入力ノードにDC電圧及びランプアップ電圧を交互に受信するように制御する。
より詳細に説明すると、第1定電流源I1の定電流ISが第1キャパシタC1に印加されて線形的に増加する電圧、即ち第1充電電圧Vc1を生成する際、第2定電流源I2の定電流Isが第4スイッチsw4を介して抵抗Rに流れて抵抗ノードに基準電圧VRが生成される。
本実施形態によれば、一側のキャパシタに充電電圧を生成すると同時に基準電圧VRを生成する。即ち、線形的に増加する電圧と所定レベルを維持するDC電圧とを同時に生成する。
比較器130は、ノードAの電圧である第1充電電圧VC1とノードBの電圧である基準電圧VRとを比較する。
具体的に、初期クロックCLKがハイレベルである場合、ノードAの電圧VPは第1充電電圧VC1になり、ノードBの電圧VNは基準電圧VRになる。
従って、比較器130の第1入力VP(+)ノードに第1充電電圧VC1が印加され、第2入力VN(−)ノードに基準電圧VRが印加される。時間が経過するにつれて、第1充電電圧VC1が基準電圧VRに至って比較器130の出力はハイレベルからローレベルに遷移する。
これに伴い、第2定電流源I2から第2キャパシタC2への電流経路が形成されてノードBの電圧VNは第2充電電圧VC2になり、第1定電流源I1の定電流Isが第2スイッチsw2を介して抵抗Rに流れてノードAの電圧VPに基準電圧VRが生成される。従って、比較器130の入力ノードに変化が生じる。即ち、比較器130の第2入力VN(−)ノードに第2充電電圧VC2が、第1入力VP(+)ノードに基準電圧VRが印加される。
第1キャパシタC1は放電経路が形成されることでグランドレベルに放電され、第2充電電圧VC2が基準電圧VRに至り、比較器130の出力はローレベルからハイレベルに遷移する。
本実施形態による比較器130の第1入力VP(+)ノードにはランプアップ(ramp up)する電圧が印加されるか又は所定のDC電圧が印加される。同様に、第2入力VP(−)には所定のDC電圧が印加されるか又はランプアップする電圧が印加される。
このような過程を繰り返すことで、所定の周期を有するクロックCLKを生成する。
図4Bは、図4Aに示すクロック発生器の動作タイミングダイアグラムである。
図4A及び図4Bを参照すると、時刻t0まで、基準電圧VRが受動素子としての抵抗Rによって生成されて所定の電圧レベルを維持する。
先ず、時刻t0まで、クロックCLKがハイレベルである場合、第1充電電圧Vc1が線形的に増加する。第1充電電圧Vc1が基準電圧VRよりも大きくなる瞬間を検出して比較器130が比較結果を出力する。初期クロックCLKがハイレベルの場合、ノードAの電圧VPは第1充電電圧VC1であり、ノードBの電圧VNは基準電圧VRである。時間が経つと、第1充電電圧VC1が基準電圧VRに至り、比較器130の出力はハイレベルからローレベルに遷移する。
時間t0−t1の区間に、第1キャパシタC1は放電され、第2キャパシタC2は線形的に増加する。第2充電電圧Vc2が基準電圧VRよりも大きくなる瞬間を検出して比較器130が比較結果を出力する。このように、比較器130の第2入力VN(−)ノードに第2充電電圧VC2が、第1入力VP(+)ノードに基準電圧VRが印加される。
続いて、時間t1−t2の区間に、再び第1充電電圧Vc1が線形的に増加する。第1充電電圧Vc1が基準電圧VRよりも大きくなる瞬間を検出して比較器130が比較結果を出力する。
そのようにして、時間t1−t3の時間の長さはクロック発生器100の出力周期POSCとして定義される。
図4Bに充電時間Tchargeと残りの遅延要素edel、eoffを示した。このとき、第1キャパシタのキャパシタンスをC1、第2キャパシタのキャパシタンスをC2とし、実質的に同一のC0の値を有すると仮定した場合、本実施形態による周期信号POSCは、数式3のように示される。
即ち、1つの比較器を採用してクロックCLK周期毎に入力ノードの特性が変化するため、比較器130自体の入力オフセット特性が相殺されることが示される。
本実施形態によるクロック発生器100のクロックCLKの周期信号、即ち周波数は、結局、抵抗とキャパシタンスと比較器130の遅延時間要素によって決定されることがわかる。
本実施形態によるクロック発生器100は、受動素子成分RとキャパシタCの大きさによって決定され、PVT変化に対して安定的である。また、本実施形態によるクロック発生器100は、高性能の基準電圧発生器を使用する必要がないため、面積及び電圧効率が改善される。
これは、クロックCLKの周波数が電流に無関係であるため(数式3参照)単純な電圧発生器が使用されることを示唆する。定電流源I1に電流が多く流れると、第1キャパシタC1に充電される速度も速くなる。しかし、それと共に、基準電圧VRが定電流Isと抵抗Rの値によって決定されるため、基準電圧VR自体も高くなる。従って、第1充電電圧VC1と基準電圧VRのクロッシングポイントは常に所定の時点になる。
また、同じ1つの比較器130を採用することで、電力消費が小さくなり、更にそれぞれの比較器との間のミスマッチを考慮しなくてもよい。
上述のように、クロックCLK周期毎に入力ノードの極性が変化する過程を介して、比較器130自体の入力オフセット特性が相殺されるため、オフセット誤差eoffエラーは除去される。これにより、比較器を構成するトランジスタの大きさを大きくする必要がない。
勿論、比較器130自体の遅延時間成分edelの影響はあるが、従来に比べて周期決定の変数の個数が低減されるため、本実施形態はPVT変化に対して非常に安定して動作する。
図5は、本発明の他の実施形態によるオンチップオシレータ200の回路図である。
図5を参照すると、オンチップオシレータ200は、第1周期信号生成部100、第2周期信号生成部210、カウンタ220、比較部230、累積器240、及びキャリブレーション250を含む。
第1周期信号生成部100は、図4Aのクロック発生器100であって、受動素子Rを備え、第1周期信号生成部100内の比較回路の受信ノードはランプアップする電圧と所定のDC電圧とを継続的に入れ替えながら受信することで、所定の周期信号を生成する。これに関する説明は、既に上述したため、簡単に説明する。
第2周期信号生成部210は、時間によって変化せず、常に一定の所定周期を有する常時周期信号TCONを生成する。本実施形態による第2周期信号生成部210はPVT変化に対して鈍感なように構成され、生成された信号は時間に応じて変化せずに常に一定の所定周期信号を提供する。これに関する詳細な説明は図6A及び図6Bを参照しながら後述する。
カウンタ220は、第1周期信号生成部100の出力周波数、即ちクロックCLK数を常時周期信号TCON間にカウントする。即ち、所定時間の間に出力される第1周期信号生成部100のクロックCLK数をカウントして出力カウント信号OSCCNTを提供する。PVT変化に応じてクロックCLKの周波数が変化すると、出力カウント信号OSCCNTも変化する。
比較部230は、使用者が所望する周波数信号、即ち設定周波数信号FCWと実際に出力された出力カウント信号OSCCNTとを比較する。即ち、設定周波数信号FCWよりも実際に出力された出力カウント信号OSCCNTが大きいか否かを比較して負数、正数のコードで比較結果を出力する。例えば、設定周波数信号FCWよりも出力カウント信号OSCCNTが大きいと、比較部230は、出力周波数が大きいことを検出することで「負数1」を出力する。或いは、設定周波数信号FCWよりも出力カウント信号OSCCNTが小さいと、出力周波数が小さいことを検出して「正数1」を出力する。設定周波数信号FCWと出力カウント信号OSCCNTとが同一の場合「0」を出力する。
積分器240は、このような比較部230の結果に応答して積分を実行し、比較部230の頻度数を累積する。即ち、積分器240は、負数の頻度であっても、正数の頻度であっても、比較部230の出力結果に対して積分を実行する。
キャリブレーション250は、積分器240の結果に応じて第1周期信号生成部100の所定の周波数周期信号のクロック数の加減算を行う。
このように、使用者が所望する周波数コード信号である設定周波数信号FCWとの差値を積分して第1周期信号生成部100を制御することで、安定的な周波数出力が得られる。このような過程を、ループを介して繰り返すことで数式4に示す最終目標周波数が出力される。
本実施形態によるオンチップオシレータ200は、一種の周波数固定ループ(Frequency Locked Loop:FLL)の機能を行い、結局、ループを繰り返すことで、実際に出力される出力カウント信号OSCCNTと設定周波数信号FCWとの差が0に収束する。従って、PVTの変化に対して鈍感であり、所定周期を有する周波数信号が出力される。
一方、第2周期信号生成部210において、実質的に時間によって変化せずに常に一定の周期信号を生成することを次の図面を参照して説明する。
図6Aは、図5に示す第2周期信号生成部210の一実施形態による回路図である。
図6Aを参照すると、第2周期信号生成部210は、バイアス電圧生成器(レファレンス)211、電圧制御部212、比較器213、及び分周部214を含む。
本実施形態による第2周期信号生成部210は、電源電圧/温度変化に応じて比較器の遅延時間が影響されないように、PVT変化に対して常に一定の時間信号が生成される。
バイアス電圧生成器211は、所定電圧のバイアス電圧VBIASを提供する。
電圧制御部212は、第1〜第3定電流源I1、I2、I3、複数のスイッチ(sc1、sc2、sc3、sc4、sc5)、第1及び第2キャパシタC1、C2、第1及び第2抵抗RA、RBを含む。
第1定電流源I1と第1キャパシタC1とは、第1スイッチsc1を介して直列に接続され、第1キャパシタC1と第1スイッチsc2とが並列に備えられる。
第1スイッチsc1は、イネーブル信号(EN)によって制御され、イネーブル信号ENがハイレベルの場合に第1定電流源I1から第1キャパシタC1への電流経路が形成されて第1充電電圧VC1が第1キャパシタC1に充電される。反転イネーブル信号(/EN)によって第2スイッチsc2が接続されると、第1キャパシタC1に放電経路が形成されてグランドレベルに放電される。
第3定電流源I3と第2キャパシタC2とは、第4スイッチsc4を介して直列に接続され、第2キャパシタC2と第5スイッチsc5とが並列になるように備えられ、第5スイッチsc5の一側は第2キャパシタC2に接続され、他側は中央電位Vmidに接続される。
第4スイッチsc4は、イネーブル信号(EN)によって制御され、イネーブル信号ENがハイレベルの場合に第3定電流源I3から第2キャパシタC2への電流経路が形成されて第2充電電圧VC2が第2キャパシタC2に充電される。反転イネーブル信号(/EN)によって第5スイッチsc5が接続されると第2キャパシタC2に充電経路又は放電経路が形成されるが、第5スイッチsc5の他側ノード電圧レベルが中央電圧Vmidであるため、本実施形態では放電時に中央電圧Vmidレベルに放電される。
一方、第1定電流源I1と第3定電流源I3との間に備えられた第2定電流源I2は第1及び第2抵抗RA、RBに直列に接続される。
第1及び第2抵抗RA、RBは、互いに等価の抵抗値を有するが、これに制限されない。ここでは、第1及び第2抵抗RA、RBが等価の抵抗を有するものとして例示したため、第1抵抗RAと第2抵抗RBとの間のノードは、第1及び第2抵抗RA、RBの両端にかかる電圧の1/2値を有する。これを中央電圧Vmidと称する。第1及び第2抵抗(RA、RB)の上端ノードAは第2定電流源I2から第1及び第2抵抗(RA、RB)を経由する際に電圧が印加され、ノードAの電圧を基準電圧VRと称する。従って、中央電圧Vmidは基準電圧VRの1/2電圧である。
比較器213は、入力の一側が常に第6スイッチsw6を介して基準電圧VRを受信し、入力の他側が第1充電電圧VC1及び第2充電電圧VC2を選択的に受信する。比較器213の入力の他側は、第7及び第8スイッチ(sc7、sc8)にそれぞれ接続されて選択的入力がなされる。第7スイッチsc7は最終出力信号の反転レベル(/TOUT)によって制御されるものとして例示し、第8スイッチsc8は最終出力信号(TOUT)によって制御されるものとして例示する。しかし、これに制限されず、別途の制御信号を利用することができる。所定の比較タイミングに応答して選択的にスイッチを接続する信号であれば可能である。
比較器213は、基準電圧VRと選択的に受信された第1充電電圧VC1及び第2充電電圧VC2とをそれぞれ比較して比較信号comp_outを提供する。
分周部214は、入力された比較信号comp_outに応答して最終出力信号TOUTを出力する。分周部214は、比較信号comp_outのライジングエッジを検出して次のライジングエッジまでハイレベルを維持する1/2分周回路である。
図6Bは、図6Aに示す第2周期信号生成部の動作タイミングダイアグラムである。
図6A及び図6Bを参照して、第2周期信号生成部210の動作を説明する。
初期に、イネーブル信号ENがローレベルであると、第1キャパシタC1はグランドレベルに放電され、第2キャパシタC2は中央電圧Vmidレベルに充電される。比較器213は、第1入力ノードであるVNノードに基準電圧VRが、第2入力ノードであるVPノードに中央電圧Vmidが受信されるため、比較信号comp_outはローレベルである。
時刻t0において、イネーブル信号ENがハイレベルに活性化されると、第1キャパシタC1及び第2キャパシタC2が定電流Isにより充電し始める。第2キャパシタC2は中央電圧Vmidレベルから充電し始めるため第1キャパシタC1よりも先に基準電圧VRに達する。
第2キャパシタC2の充電時間を第1充電時間Tcharge1とし、第1キャパシタC1の充電時間を第2充電時間Tcharge2とする。
時刻t1で示すように、比較器213は、第1充電時間Tcharge1よりも所定の遅延時間edel+eoff後、ハイレベルに一度トグルした後ローレベルに遷移する。
これに応答して第8スイッチsc8が接続されると、第1充電電圧VC1が比較器213のVPノードに受信される。比較器213は、時刻t1において第1充電電圧Vc1に沿って基準電圧VRと比較する。
その後、時刻t2において、第1充電電圧Vc1が基準電圧VRよりも大きくなると、即ち基準電圧VRまで充電された後、比較器213は、所定の遅延時間edel+eoff後に、時刻t3において、ハイレベルにトグルした後ローレベルに遷移する。
一方、分周部214は、比較信号comp_outのライジングエッジを検出して次のライジングエッジまでハイレベルを維持する最終出力信号TOUTを出力する。
本実施形態の第2周期信号生成部210において、時間t1−t3の区間、即ち比較器213の出力時点の時間差を常時周期信号TCONとして定義する。
即ち、本実施形態において、イネーブル信号ENが一度活性化される間に、比較器213の出力結果は2回出力されるように制御され、2回出力された結果の差を常時周期信号TCONとして定義する。
詳しく説明すると、1次比較信号comp_outが出力される時点は、比較器213の遅延時間edel+eoff要素を含む時刻である。
同様に、2次比較信号comp_outが出力される時点も、比較器213の遅延時間edel+eoff要素を含む時刻である。
即ち、同一の比較器213を使用することで、比較器213の遅延時間edel+eoffが同じになり、出力される時点間の時刻差である遅延時間edel+eoff要素が相殺される。
第1キャパシタC1及び第2キャパシタC2がC0値を有すると仮定した場合(C1=C2=C0とする場合)、第1キャパシタC1がグランドレベルから基準電圧VRまで充電される時間に所定の比較遅延時間edel+eoffが加えられた時間と、第2キャパシタC2が中央電圧Vmid値から基準電圧VRまで充電される時間に所定の比較遅延時間edel+eoffが加えられた時間との差を数式5に整理して示す。
数式5によると、正確に遅延時間edel+eoffの要素が共通モード成分として動作するため、完全に相殺される。これにより、常時周期信号TCONは抵抗とキャパシタンスによってのみ決定されることがわかる。
キャパシタが、MIM(Metal Insulator Metal)又はVN(Vertical Native)形態で構成された場合、電源電圧/温度変化に対して値が変化せず、安定的であるということは当業者なら自明な事実である。
抵抗の温度係数(TCR:Temperature Coefficient of Resistor)を考慮して温度係数符号が互いに反対である抵抗の組み合わせで構成した場合、電源電圧/温度変化に対して値が変化せずに安定的であるとのことが論文(Circuits and Systems、2007.ISCAS 2007.IEEE International Symposium、“Process−Independent Resistor Temperature−Coefficients using Series/Parallel and Parallel/Series Composite Resistors”)にも既に開示されている。
従って、本実施形態によれば、PVT変化に対して安定的且つ低電力で動作するオンチップオシレータを具現することができる。
本実施形態によるオンチップオシレータ200は、外部クロックソースを排除し、自主的にセルフ誤差補正を行うFLL(Frequency Locked Loop)の具現が可能である。
即ち、時間によって変化せずに常に一定の所定周期信号を生成し、これを設定された周波数と実際に出力された出力周波数とを比較する基準信号として用い、これらの周波数に差が発生しなくなるまで継続ループを動作させることで、外部クロックソースなしでも自主的に周波数を補正することができ、PVTの変化に影響されずに所定の周波数を生成することが可能になる。
このように、本実施形態によれば、低電力で動作しながら所定周期のクロック信号生成が可能になる。また、PVT変化に対しても安定的に動作しながらオンチップオシレータの面積効率も高くすることができる。
図7は、図5に示すオンチップオシレータ200を含む一実施形態による半導体システムである。
図7を参照すると、半導体システム300は、図5に示すオンチップオシレータ200を含むSoC(システムオンチップ)302、アンテナ301、無線送受信器303、入力装置305、及びディスプレイ307を含む。無線送受信器303は、アンテナ301を介して無線信号を発信したり受信したりする。例えば、無線送受信器303は、アンテナ301を介して受信した無線信号をSoC302で処理される信号に変更する。
従って、SoC302は、無線送受信器303から出力された信号を処理し、処理された信号をディスプレイ307に伝送する。また、無線送受信器303は、SoC302から出力された信号を無線信号に変更し、変更された無線信号を、アンテナ301を介して外部装置に出力する。
入力装置305は、SoC302の動作を制御するための制御信号又はSoC302によって処理されるデータを入力する装置であって、タッチパッド(touch pad)とコンピュータマウス(computer mouse)のようなポインティング装置(pointing device)、キーパッド(key pad)、又はキーボードで具現される。
図8は、図5に示すオンチップオシレータ200を含む一実施形態によるコンピュータシステムである。
図8を参照すると、図5に示すオンチップオシレータ200を含むコンピュータシステム400は、PC(personal computer)、ネットワークサーバ(Network Server)、タブレット(tablet)PC、ネットブック(net−book)、電子書籍リーダー(e−reader)、PDA(personal digital assistant)、PMP(portable multimedia player)、MP3プレーヤ、又はMP4プレーヤで具現される。
コンピュータシステム400は、SoC405、メモリ装置401、メモリ装置401とのデータ処理動作を制御するメモリコントローラ402、ディスプレイ403、及び入力装置404を含む。
SoC405は、入力装置404を介して入力されたデータに基づいてメモリ装置401に保存されたデータがディスプレイ403を介して表示される。例えば、入力装置404は、タッチパッド又はコンピュータマウスのようなポインティング装置、キーパッド、又はキーボードで具現される。SoC405は、コンピュータシステム400の全般的な動作を制御し、メモリコントローラ402の動作を制御する。
一実施形態において、メモリ装置401の動作を制御するメモリコントローラ402は、SoC405の一部として具現され、他の実施形態として、SoC405と異なる別個のチップに具現される。
図9は、図5に示すオンチップオシレータ200を含む他の実施形態によるコンピュータシステムである。
図9を参照すると、図5に示すオンチップオシレータ200を含むコンピュータシステム500は、イメージ処理装置(image process device)、例えば、デジタルカメラ、又はデジタルカメラが付着された携帯電話若しくはスマートフォンで具現される。
コンピュータシステム500は、SoC505、メモリ装置501、及びメモリ装置501とのデータ処理動作、例えば書き込み動作又は読み出し動作を制御するメモリコントローラ502を含む。また、コンピュータシステム500は、イメージセンサ503及びディスプレイ504を更に含む。
コンピュータシステム500のイメージセンサ503は光学イメージをデジタル信号に変換し、変換されたデジタル信号はSoC505又はメモリコントローラ502に伝送される。SoC505の制御により、変換されたデジタル信号はディスプレイ504を介してディスプレイされるか又はメモリコントローラ502を介してメモリ装置501に保存される。また、メモリ装置501に保存されたデータは、SoC505又はメモリコントローラ502の制御によりディスプレイ504を介して表示される。一実施形態において、メモリ装置501の動作を制御するメモリコントローラ502はSOC505の一部として具現され、他の実施形態として、SoC505と異なる別個のチップで具現される。
図10は、図5に示すオンチップオシレータ200を含む更に他の実施形態によるメモリシステムである。
図10を参照すると、メモリシステム600は、SSD(solid state drive)のようなデータ処理装置で具現される。
メモリシステム600は、複数のメモリ装置601、複数のメモリ装置601のそれぞれのデータ処理動作を制御するメモリコントローラ602、DRAMのような揮発性メモリ装置603、メモリコントローラ602とホスト604との間で相互伝送されるデータを揮発性メモリ装置603に保存することを制御するSoC605を含む。
上述の実施形態は、コンピュータ読み取り可能な記録媒体にコンピュータが読み取り可能なコードとして具現される。
コンピュータ読み取り可能な記録媒体としては、コンピュータシステムで読み取り可能なデータが保存されるあらゆる種類の記録装置を含む。コンピュータ読み取り可能な記録媒体の例としては、ROM、RAM、CD−ROM、磁気テープ、フロッピー(登録商標)ディスク、光データ保存装置などがある。またコンピュータ読み取り可能な記録媒体は、ネットワークに接続されたコンピュータシステムに分散されて、分散方式に応じてコンピュータが読み取り可能なコードを保存して実行するために用いられる。そして、本発明を具現するための機能的な(functional)プログラム、コード及びコードセグメントは、本発明が属する技術分野のプログラマによって容易に推論される。
以上、図面を参照しながら本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明は、時間デジタル変換器、特にデジタルPLL回路内のTDCに応用が可能である。
1、5 クロック発生器
3 共振部
10、110、211 バイアス電圧発生器(レファレンス)
20、120、212 電圧制御部
30 ロジック部
50 リラクゼーションクロック発生器
100 第1周期信号生成部(クロック発生器)
130、213 比較器
200 オンチップオシレータ
210 第2周期信号生成部
214 分周部
220 カウンタ
230 比較部
240 累積器
250 キャリブレーション
300 半導体システム
301 アンテナ
302、405、505、605 SoC(システムオンチップ)
303 無線送受信器
305、404 入力装置
307、403、504 ディスプレイ
400、500 コンピュータシステム
401、501、601 メモリ装置
402、502、602 メモリコントローラ
503 イメージセンサ
600 メモリシステム
603 揮発性メモリ装置(DRAM)
604 ホスト
3 共振部
10、110、211 バイアス電圧発生器(レファレンス)
20、120、212 電圧制御部
30 ロジック部
50 リラクゼーションクロック発生器
100 第1周期信号生成部(クロック発生器)
130、213 比較器
200 オンチップオシレータ
210 第2周期信号生成部
214 分周部
220 カウンタ
230 比較部
240 累積器
250 キャリブレーション
300 半導体システム
301 アンテナ
302、405、505、605 SoC(システムオンチップ)
303 無線送受信器
305、404 入力装置
307、403、504 ディスプレイ
400、500 コンピュータシステム
401、501、601 メモリ装置
402、502、602 メモリコントローラ
503 イメージセンサ
600 メモリシステム
603 揮発性メモリ装置(DRAM)
604 ホスト
Claims (20)
- 時間変化に応じて2つの入力信号の特性が変化する比較器と、
抵抗及び少なくとも1つの定電流源を含む電圧制御部と、を有し、
前記電圧制御部は、前記定電流源の出力電流及び前記抵抗の抵抗値に比例するDC電圧を生成し、
前記比較器は、前記電圧制御部によって生成されたランプ電圧と前記DC電圧とを比較することを特徴とするクロック発生器。 - 前記電圧制御部は、第1キャパシタ及び第2キャパシタを含み、
前記抵抗は、前記第1キャパシタと前記第2キャパシタとの間に接続されることを特徴とする請求項1に記載のクロック発生器。 - 前記第1キャパシタの充電中に前記第2キャパシタが放電され、前記第1キャパシタの放電中に前記第2キャパシタが充電されることを特徴とする請求項2に記載のクロック発生器。
- 前記ランプ電圧は、前記第1キャパシタに充電される電圧及び前記第2キャパシタに充電される電圧を含むことを特徴とする請求項3に記載のクロック発生器。
- 前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記第1キャパシタ及び前記第2キャパシタに充電される電圧とを交互に受信することを特徴とする請求項4に記載のクロック発生器。
- バイアス電圧を提供する電圧生成部と、
定電流源、抵抗、及びキャパシタを含み、充放電動作によって前記定電流源と前記キャパシタとの間にランプ(ramp)電圧を生成し、前記バイアス電圧に基づいて前記定電流源と前記抵抗との間のDC電圧を生成する電圧制御部と、
前記ランプ電圧と前記DC電圧とを比較することでクロック信号を生成する比較器と、を有することを特徴とするクロック発生器。 - 前記電圧生成部は、MOSFETを含むことを特徴とする請求項6に記載のクロック発生器。
- 前記電圧制御部は、
前記クロック信号によって制御される複数のスイッチと、
前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転されるそれぞれのキャパシタンスを有する第1キャパシタ及び第2キャパシタと、
前記第1キャパシタと前記第2キャパシタとの間に接続される抵抗と、を含むことを特徴とする請求項7に記載のクロック発生器。 - 前記電圧制御部は、前記クロック信号に応じて前記定電流源から前記抵抗に至る電流経路が形成されて前記DC電圧を生成することを特徴とする請求項8に記載のクロック発生器。
- 前記クロック信号に応じて前記第1キャパシタの充電中に前記第2キャパシタが放電されることを特徴とする請求項8に記載のクロック発生器。
- 前記比較器は、前記DC電圧と前記第1キャパシタに充電される前記ランプ電圧とを比較することを特徴とする請求項10に記載のクロック発生器。
- 前記クロック信号に応じて前記第1キャパシタの放電中に前記第2キャパシタが充電されることを特徴とする請求項8に記載のクロック発生器。
- 前記比較器は、前記DC電圧と前記第2キャパシタに充電される前記ランプ電圧とを比較することを特徴とする請求項12に記載のクロック発生器。
- 前記第1キャパシタ及び前記第2キャパシタのキャパシタンスは、略同一であることを特徴とする請求項8に記載のクロック発生器。
- 前記比較器は、時間に応じてそれぞれの入力ノードに前記DC電圧と前記ランプ電圧とを交互に受信することを特徴とする請求項6に記載のクロック発生器。
- 抵抗及びキャパシタを含み、第1周期信号を提供する第1周期信号生成部と、
時間によって変化せずに常に一定の所定周期を有する第2周期信号を提供する第2周期信号生成部と、
前記第1周期信号のクロック数を前記第2周期信号の間カウントしてカウント信号を出力するカウンタと、
前記カウンタの出力カウント信号と予め設定された周波数とを比較する比較部と、
前記比較部の結果を累積する累積器と、
前記累積器の結果に応じて前記第1周期信号のクロック数の加減算を行うキャリブレーションと、を備えることを特徴とするオンチップオシレータ。 - 前記第1周期信号生成部は、少なくとも1つの定電流源を含み、
前記キャパシタの充放電動作を用いて前記定電流源と前記キャパシタとの間のランプ(ramp)電圧及び前記定電流源と前記抵抗との間のDC電圧を生成し、前記ランプ電圧と前記DC電圧とを比較することで前記第1周期信号を生成することを特徴とする請求項16に記載のオンチップオシレータ。 - 前記第2周期信号生成部は、
所定のバイアス電圧を生成する電圧生成部と、
前記バイアス電圧により制御されて充放電電圧を生成する電圧制御部と、
前記電圧制御部の電圧と基準電圧とを比較する比較器と、を含むことを特徴とする請求項17に記載のオンチップオシレータ。 - 前記電圧制御部は、
複数のスイッチと、
前記複数のスイッチのうちの一部のスイッチの設定に応じて充放電動作が互いに反転される第1キャパシタ及び第2キャパシタと、
前記第1キャパシタと前記第2キャパシタとの間の複数の抵抗と、を含むことを特徴とする請求項18に記載のオンチップオシレータ。 - 前記複数の抵抗は、所定の抵抗比を有するように接続されることを特徴とする請求項19に記載のオンチップオシレータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150009355A KR20160089750A (ko) | 2015-01-20 | 2015-01-20 | Pvt에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터 |
KR10-2015-0009355 | 2015-01-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016134916A true JP2016134916A (ja) | 2016-07-25 |
Family
ID=56408590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016001311A Pending JP2016134916A (ja) | 2015-01-20 | 2016-01-06 | クロック発生器及びこれを含むオンチップオシレータ |
Country Status (5)
Country | Link |
---|---|
US (1) | US9584132B2 (ja) |
JP (1) | JP2016134916A (ja) |
KR (1) | KR20160089750A (ja) |
CN (1) | CN105811924A (ja) |
TW (1) | TW201627793A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180089197A (ko) * | 2017-01-31 | 2018-08-08 | 재단법인대구경북과학기술원 | 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 |
JP2019220732A (ja) * | 2018-06-15 | 2019-12-26 | ローム株式会社 | クロック生成回路、スイッチング電源装置及び半導体装置 |
JP2020182025A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 発振回路 |
WO2021137693A1 (en) * | 2019-12-31 | 2021-07-08 | Mimos Berhad | Integrated rc oscillator for generating an oscillation signal with a trimming signal |
US11088691B2 (en) | 2019-07-17 | 2021-08-10 | Kioxia Corporation | Oscillation circuit and interface circuit |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340926B2 (en) * | 2016-10-03 | 2019-07-02 | Analog Devices Global | Fast settling sawtooth ramp generation in a phase-locked loop |
TWI585571B (zh) * | 2016-11-04 | 2017-06-01 | 群聯電子股份有限公司 | 時脈訊號產生電路、記憶體儲存裝置及時脈訊號產生方法 |
CN107317568B (zh) * | 2017-05-27 | 2020-09-25 | 上海华虹宏力半导体制造有限公司 | 消除比较器失调电压的振荡器 |
CN109787559B (zh) * | 2017-11-10 | 2022-09-16 | 北京紫光展锐通信技术有限公司 | 电阻电容rc振荡电路 |
EP3490147B1 (en) * | 2017-11-28 | 2024-04-10 | ams AG | Relaxation oscillator with an aging effect reduction technique |
US10931290B2 (en) | 2018-03-30 | 2021-02-23 | Analog Devices International Unlimited Company | Fast settling ramp generation using phase-locked loop |
KR102527388B1 (ko) * | 2018-04-06 | 2023-04-28 | 삼성전자주식회사 | 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법 |
US10826465B2 (en) * | 2019-01-15 | 2020-11-03 | Texas Instruments Incorporated | Reduced quiescent current PVT compensated oscillator |
US10693443B1 (en) * | 2019-10-01 | 2020-06-23 | Qualcomm Incorporated | Relaxation oscillator with improved temperature stability |
US10924013B1 (en) * | 2019-11-06 | 2021-02-16 | Alpha And Omega Semiconductor (Cayman) Ltd. | Voltage-controlled oscillator for current mode hysteretic modulator |
CN111800129B (zh) * | 2020-06-22 | 2022-11-11 | 华中科技大学 | 一种支持环境感知的puf单元、puf和混合puf |
US11764728B1 (en) * | 2022-04-14 | 2023-09-19 | Airoha Technology Corp. | Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317287A (en) | 1992-07-16 | 1994-05-31 | National Semiconductor Corporation | Low-gain, range programmable, temperature compensated voltage controlled ring oscillator |
US6060957A (en) * | 1998-12-08 | 2000-05-09 | Stmicroelectronics S.A. | Relaxation oscillator with low phase noise |
JP2001044759A (ja) | 1999-07-29 | 2001-02-16 | Nec Corp | 基準クロック周波数温度制御回路 |
CN100438335C (zh) * | 2004-05-28 | 2008-11-26 | 威盛电子股份有限公司 | 半导体元件的自动协调电阻电容时间常数的电路及方法 |
US8269567B2 (en) * | 2009-05-07 | 2012-09-18 | Qualcomm Incorporated | Flicker noise cancellation in oscillators |
CN101997521B (zh) * | 2010-11-30 | 2012-12-05 | 四川和芯微电子股份有限公司 | 时钟产生电路 |
JP5573781B2 (ja) | 2011-06-13 | 2014-08-20 | 株式会社デンソー | Cr発振回路およびその周波数補正方法 |
ITMI20111166A1 (it) * | 2011-06-27 | 2012-12-28 | St Microelectronics Srl | Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore |
US8581632B2 (en) * | 2012-02-08 | 2013-11-12 | Mediatek Inc. | Comparator with transition threshold tracking capability |
KR101365327B1 (ko) | 2012-07-31 | 2014-02-19 | 삼성전기주식회사 | 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법 |
US9099994B2 (en) | 2012-12-20 | 2015-08-04 | Silicon Laboratories Inc. | Relaxation oscillator |
-
2015
- 2015-01-20 KR KR1020150009355A patent/KR20160089750A/ko not_active Application Discontinuation
- 2015-12-07 US US14/961,523 patent/US9584132B2/en active Active
-
2016
- 2016-01-06 JP JP2016001311A patent/JP2016134916A/ja active Pending
- 2016-01-11 CN CN201610016133.7A patent/CN105811924A/zh active Pending
- 2016-01-15 TW TW105101155A patent/TW201627793A/zh unknown
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180089197A (ko) * | 2017-01-31 | 2018-08-08 | 재단법인대구경북과학기술원 | 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 |
KR102265684B1 (ko) | 2017-01-31 | 2021-06-17 | 재단법인대구경북과학기술원 | 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 |
JP2019220732A (ja) * | 2018-06-15 | 2019-12-26 | ローム株式会社 | クロック生成回路、スイッチング電源装置及び半導体装置 |
JP7231991B2 (ja) | 2018-06-15 | 2023-03-02 | ローム株式会社 | クロック生成回路、スイッチング電源装置及び半導体装置 |
JP2020182025A (ja) * | 2019-04-23 | 2020-11-05 | ルネサスエレクトロニクス株式会社 | 発振回路 |
JP7241596B2 (ja) | 2019-04-23 | 2023-03-17 | ルネサスエレクトロニクス株式会社 | 発振回路 |
US11088691B2 (en) | 2019-07-17 | 2021-08-10 | Kioxia Corporation | Oscillation circuit and interface circuit |
WO2021137693A1 (en) * | 2019-12-31 | 2021-07-08 | Mimos Berhad | Integrated rc oscillator for generating an oscillation signal with a trimming signal |
Also Published As
Publication number | Publication date |
---|---|
CN105811924A (zh) | 2016-07-27 |
KR20160089750A (ko) | 2016-07-28 |
US20160211852A1 (en) | 2016-07-21 |
US9584132B2 (en) | 2017-02-28 |
TW201627793A (zh) | 2016-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016134916A (ja) | クロック発生器及びこれを含むオンチップオシレータ | |
KR101754728B1 (ko) | 고속 위상 고정을 위한 장치와 방법 | |
JP6195800B2 (ja) | 電源変動に関して動的に適用するクロックジェネレーター装置 | |
US8988157B2 (en) | Oscillation circuit and semiconductor integrated circuit including the same | |
US10707878B2 (en) | Apparatus and system for digitally controlled oscillator | |
US10594303B2 (en) | Temperature sensor circuit and semiconductor device including the same | |
KR101701258B1 (ko) | 실시간 클록 애플리케이션들을 위한 초 저-전력 고주파수 크리스탈 발진기 | |
US20200313616A1 (en) | Oscillator circuit | |
KR20180082707A (ko) | 온도 보상 발진 제어기 및 그것을 포함하는 온도 보상 수정 발진기 | |
TW201717546A (zh) | 調整時脈訊號中之工作周期的裝置與方法 | |
JP2015095860A5 (ja) | ||
JP2014075744A (ja) | 発振回路 | |
JP5605177B2 (ja) | 制御回路、電子機器及び電源の制御方法 | |
US20130021109A1 (en) | Oscillator Circuit with Comparator | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
CN111512556A (zh) | 用于改进锁频环的锁定时间的装置 | |
JP2006157927A (ja) | キャパシタンスを変化させる方法及び装置 | |
JP6623696B2 (ja) | 電源装置及び半導体装置 | |
CN115800923A (zh) | 一种rc振荡器和电子设备 | |
CN115549675A (zh) | 振荡器电路 | |
US9300277B2 (en) | Apparatus for reducing periodic jitter in a ring oscillator | |
JP2009302224A (ja) | 半導体集積回路、温度変化検出方法 | |
US11418202B2 (en) | Oscillator circuit and phase locked loop | |
US20160308538A1 (en) | Phase-locked loop with lower power charge pump | |
JP2018074231A (ja) | 位相同期ループ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200602 |