KR20180089197A - 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 - Google Patents

차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 Download PDF

Info

Publication number
KR20180089197A
KR20180089197A KR1020170014020A KR20170014020A KR20180089197A KR 20180089197 A KR20180089197 A KR 20180089197A KR 1020170014020 A KR1020170014020 A KR 1020170014020A KR 20170014020 A KR20170014020 A KR 20170014020A KR 20180089197 A KR20180089197 A KR 20180089197A
Authority
KR
South Korea
Prior art keywords
voltage
capacitors
differential
comparator
relaxation oscillator
Prior art date
Application number
KR1020170014020A
Other languages
English (en)
Other versions
KR102265684B1 (ko
Inventor
이정협
코쉬스트라 죠지 어르뿌
제민규
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020170014020A priority Critical patent/KR102265684B1/ko
Priority to US15/881,232 priority patent/US10644682B2/en
Publication of KR20180089197A publication Critical patent/KR20180089197A/ko
Application granted granted Critical
Publication of KR102265684B1 publication Critical patent/KR102265684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

일실시예에 따른 차동 완화 발진 장치는 차동 구조를 사용하여, 비교기의 오프셋 전압 및 1/f 잡음의 영향에도 불구하고, 캐패시터들의 차동 전압 스윙을 안정적으로 유지할 수 있다. 아울러, 차동 완화 발진 장치는 스위칭을 수행하는 순간에만 동적 전류를 생성하여, 전력 소비를 최소화할 수 있다.

Description

차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치{DIFFERENTIAL RELAXATION OSCILLATOR REDUCING EFFECT DUE TO NOISE BY USING DIFFENTIAL STRUCTURE AND SWING BOOSTER TECHNOLOGY}
본 발명은 발진 장치에 관한 것으로, 보다 구체적으로는 차동 완화 발진 장치에 관한 것이다.
발진 장치 또는 오실레이터(oscillator)는 주기적인 신호를 생성하는 장치로써, 직류 전원과 결합하여 교류 전원을 생성하는데 사용될 수 있다. 완화 발진 장치(relaxation oscillator)는 구형파 또는 톱니파의 신호를 생성하는 장치로써, 발진 장치의 일종이다. 완화 발진 장치의 주파수는 캐패시터의 충전 및 방전되는 시간에 따라 결정될 수 있다.
완화 발진 장치는 발진 장치의 일종인 링-발진 장치(Ring oscillator)와 비교할 때에, 주파수 안정성 및 제어 선형성이 우수하고, 가변 주파수 범위가 넓다. 따라서, 완화 발진 장치는 기준 주파수 소스 또는 센서 프론트 엔드와 같은 중요한 부분에 사용되고 있다. 그러나, 완화 발진 장치의 잡음 특성은 이론적으로는 링-발진 장치보다 뛰어난 것으로 예측되지만, 실제 양산되는 완화 발진 장치의 잡음 특성은 링-발진 장치의 그것보다 좋지 않다. 또한, 완화 발진 장치는 공유 접지 전극을 포함하는 싱글 엔드(single-ended) 구조를 가지고 있다.
본 발명은 전력 소비를 최소화하면서 잡음 성능을 향상 시키는 차동 완화 발진 장치를 제안한다.
본 발명의 일실시예에 따르면, 복수의 캐패시터들을 직류 전원 또는 접지 전극으로 스위칭 주기에 따라 스위칭하는 차동 스윙 부스터 및 상기 복수의 캐패시터들의 전압을 미리 설정된 임계치 전압과 비교하여, 상기 스위칭 주기를 조절하는 비교기를 포함하고, 상기 복수의 캐패시터들은, 상기 복수의 캐패시터들의 전압의 차이가 상기 스위칭 주기마다 상기 직류 전원의 전압 이상이 되도록 상기 직류 전원 또는 상기 접지 전극으로 스위칭되는 차동 완화 발진 장치가 제공된다.
일실시예에 따르면, 상기 비교기는, 상기 복수의 캐패시터들의 전압이 상기 임계치 전압과 동일한 시점에서, 상기 복수의 캐패시터들의 전압을 이용하여 상기 스위칭 주기를 조절하는 클럭 신호를 생성하는 클럭 생성기를 포함하는 차동 완화 발진 장치가 제공된다.
일실시예에 따르면, 상기 클럭 생성기는, 상기 복수의 캐패시터들의 전압이 상기 임계치 전압과 동일한 시점에서 전류가 인가되고, 상기 복수의 캐패시터들의 전압을 반전시켜 상기 클럭 신호를 생성하는 인버터를 포함하는 차동 완화 발진 장치가 제공된다.
일실시예에 따르면, 상기 비교기는, 상기 인버터의 동작점을 고려하여 상기 인버터에 연결된 트랜지스터의 게이트 전극에 인가되는 바이어스 전압을 생성하는 바이어스 전압 생성기를 포함하는 차동 완화 발진 장치가 제공된다.
일실시예에 따르면, 상기 차동 스윙 부스터는, 상기 클럭 신호에 따라 상기 복수의 캐패시터들 각각을 상기 직류 전원 또는 상기 접지 전극으로 교차하여 연결하는 스위치를 포함하는 차동 완화 발진 장치가 제공된다.
일실시예에 따르면, 상기 복수의 캐패시터들은, 상기 비교기가 상기 복수의 캐패시터들의 전압에 오프셋 전압을 결합하는 경우, 상기 스위칭 주기에 따라 상기 직류 전원 또는 접지 전극으로 스위칭되기 이전에 상기 오프셋 전압에 기초하여 충전되는 차동 완화 발진 장치가 제공된다.
본 발명의 일실시예에 따른 차동 완화 발진 장치를 통해 전력 소비를 최소화하면서 잡음 성능을 향상 시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 차동 완화 발진기의 구조를 설명하기 위한 도면이다.
도 2는 도 1의 비교기가 생성한 클럭 신호에 따른 도 1의 캐패시터들(C1, C2)의 전압의 변화를 시간에 따라 도시한 그래프이다.
도 3은 본 발명의 일실시예에 따른 차동 완화 발진기에 포함된 비교기의 구조를 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 차동 완화 발진기에 포함된 비교기가 복수의 캐패시터들의 전압들 중 적어도 하나에 오프셋 전압을 결합하는 동작을 설명하기 위한 도면이다.
도 5는 도 4의 비교기가 복수의 캐패시터들의 전압들 중 적어도 하나에 오프셋 전압을 결합하였을 때, 복수의 캐패시터들의 전압의 변화를 시간에 따라 도시한 그래프이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 “연결되어” 있다거나 “접속되어” 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 “직접 연결되어” 있다거나 “직접 접속되어” 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 “~사이에”와 “바로~사이에” 또는 “~에 직접 이웃하는” 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, “포함하다” 또는 “가지다” 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 차동 완화 발진기의 구조를 설명하기 위한 도면이다. 일실시예에 따른 차동 완화 발진기는 미리 설정된 전압을 출력하는 직류 전원(110)을 이용하여 교류 전압을 생성할 수 있다. 도 1을 참고하면, 직류 전원(110)은 미리 설정된 전압 VDD를 출력하는 것으로 가정한다.
도 1을 참고하면, 일실시예에 따른 차동 완화 발진기는 복수의 캐패시터들을 직류 전원(110) 또는 접지 전극으로 스위칭 주기에 따라 스위칭하는 차동 스윙 부스터(120)를 포함할 수 있다. 도 1을 참고하면, 차동 스윙 부스터(120)는 복수의 캐패시터들 각각이 저항과 직렬 연결된 R-C 회로 및 스위치(123)를 포함할 수 있다.
도 1을 참고하면, 차동 스윙 부스터(120)의 R-C 회로는 스위치(123)와 연결된 노드 A(121) 및 노드 B(122)를 통해 직류 전원(110) 또는 접지 전극과 연결될 수 있다. 복수의 캐패시터들 각각은 대응하는 저항과 연결될 수 있다. 도 1을 참고하면, 캐패시터 C1은 대응하는 저항 R1과 직렬 연결되고, 캐패시터 C2는 대응하는 저항 R2와 직렬 연결될 수 있다. 캐패시터 및 저항의 직렬 연결들은 노드 A(121) 및 노드 B(122)에서 병렬 연결될 수 있다.
R-C 회로가 노드 A(121) 및 노드 B(122)에 병렬 연결될 때에, R-C 회로의 직렬 연결들 각각의 캐패시터는 서로 다른 노드로 연결될 수 있다. 도 1을 참고하면, 캐패시터 C1 및 저항 R1의 직렬 연결에서, 캐패시터 C1이 노드 A(121)로 연결되고, 저항 R1이 노드 B(122)로 연결될 수 있다. 이에 비하여, 캐패시터 C2 및 저항 R2의 직렬 연결에서, 저항 R2가 노드 A(121)로 연결되고, 캐패시터 C2가 노드 B(122)로 연결될 수 있다.
스위치(123)는 클럭 신호에 따라 복수의 캐패시터들 각각을 직류 전원(110) 또는 접지 전극으로 교차하여 연결할 수 있다. 스위치(123)는 초퍼(Chopper) 스위치일 수 있다. 스위치(123)는 두 개의 노드를 통해 복수의 캐패시터들과 연결되고, 두 개의 노드 중 어느 하나를 직류 전원(110)으로 연결함과 동시에, 다른 하나를 접지 전극으로 연결할 수 있다. 도 1을 참고하면, 스위치(123)는 노드 A(121) 및 노드 B(122)를 통해 R-C 회로와 연결될 수 있다. 스위치(123)는 노드 A(121)를 직류 전원(110)으로 연결함과 동시에, 노드 B(122)를 접지 전극으로 연결할 수 있다.
스위치(123)는 제어 신호에 따라 노드 A(121) 및 노드 B(122) 중 어느 하나를 직류 전원(110)으로 연결할 수 있다. 스위치(123)가 두 개의 노드의 연결을 동시에 제어하므로, 스위치(123)는 두 개의 제어 신호를 수신할 수 있다. 도 1을 참고하면, 스위치(123)는 비교기(130)로부터 제어 신호를 수신할 수 있다.
도 1을 참고하면, 일실시예에 따른 차동 완화 발진기는 복수의 캐패시터들의 전압을 미리 설정된 임계치 전압과 비교하여, 스위치(123)의 스위칭 주기를 조절하는 비교기(130)를 포함할 수 있다. 비교기(130)는 스위칭 주기에 따라 클럭 신호를 생성하고, 생성된 클럭 신호는 스위치(123)의 제어 신호로써 사용될 수 있다. 스위치(123)의 상세한 구조는 도 3에서 설명된다.
스위치(123)가 스위칭 주기마다 복수의 캐패시터들 각각을 직류 전원(110) 또는 접지 전극으로 교차하여 연결하므로, 복수의 캐패시터들의 전압의 차이는 스위칭 주기마다 직류 전원(110)의 전압 이상이 될 수 있다. 이하에서는 일실시예에 따른 차동 완화 발진 장치의 비교기(130)의 클럭 신호에 따라 스위칭이 수행됨으로써, 차동 스윙 부스터(120)의 복수의 캐패시터들의 전압이 어떻게 변경되는 지를 도 1 및 도 2를 참고하여 보다 상세히 설명한다.
도 2는 도 1의 비교기(130)가 생성한 클럭 신호(210)에 따른 도 1의 캐패시터들(C1, C2)의 전압의 변화를 시간에 따라 도시한 그래프이다. 도 2를 참고하면, 도 1의 비교기(130)가 생성한 클럭 신호(210)의 전압 변화가 시간을 따라 도시된다. 앞서 설명한 바와 같이, 클럭 신호(210)는 도 1의 비교기(120)에서 도 1의 스위치(123)로 전달될 수 있다. 도 2를 참고하면, 클럭 신호(210)의 전압은 스위칭 주기 Tperiod마다 미리 설정된 High 전압이 될 수 있다. Tperiod는 도 1의 저항 R 및 캐패시터 C에 대하여, Tperiod = 2RCln3로 결정될 수 있다.
도 2를 참고하면, 도 1의 캐패시터 C1의 전압 VC1(220) 및 도 1의 캐패시터 C2의 전압 VC2(230)의 전압 변화가 시간을 따라 도시된다. 클럭 신호(210)의 전압이 High 전압일 때, 도 1을 참고하면, 노드 A(121)는 직류 전원(110)에 연결되고, 노드 B(122)는 접지 전극에 연결될 수 있다. 즉, 노드 A(121)의 전압은 VDD일 수 있다. 비교기(130)는 VC1 및 VC2를 미리 설정된 임계치 전압(도 2의 VTH)과 비교한 결과에 따라 클럭 신호를 조절할 수 있다.
도 2를 참고하면, VC1(220) 및 VC2(340)가 VTH와 동일한 시점에서, 도 1의 비교기(130)는 클럭 신호를 반전 시킬 수 있다. 즉, 클럭 신호(210)의 전압이 High 전압인 경우, 도 1의 비교기(130)는 클럭 신호(210)의 전압을 미리 설정된 Low 전압으로 반전시킬 수 있다. 반대로, 클럭 신호(210)의 전압이 Low 전압인 경우, 도 1의 비교기(130)는 클럭 신호(210)의 전압을 미리 설정된 High 전압으로 반전시킬 수 있다.
클럭 신호(210)의 전압이 Low 전압이 됨에 따라, 도 1을 참고하면, 노드 A(121)는 접지 전극에 연결되고, 노드 B(122)는 직류 전원(110)에 연결될 수 있다. 즉, 클럭 신호의 전압이 반전될 때마다, 노드 A(121) 및 노드 B(122)의 전압은 직류 전원(110)의 전압 및 접지 전극 중 어느 하나로 교차하여 변경될 수 있다.
다시 도 2를 참고하면, 클럭 신호(210)의 전압이 Low 전압이 됨에 따라, VC1(220)은 -VDD + VTH가 되고, VC2(230)는 VDD + VTH가 될 수 있다. 클럭 신호(210)의 전압이 Low 전압을 유지하는 동안(T1), VC1(220)은 VTH로 증가하고, VC2(230)는 VTH로 감소할 수 있다.
VC1(220) 및 VC2(340)가 다시 VTH와 동일해지면, 클럭 신호(210)는 다시 반전될 수 있다. 도 2를 참고하면, 클럭 신호(210)의 전압이 Low 전압으로 반전된 이후 T1만큼의 시간이 지난 시점에서, VC1(220) 및 VC2(340)는 VTH와 동일해질 수 있다. 이 시점에서, 클럭 신호(210)의 전압은 Low 전압에서 High 전압으로 반전될 수 있다.
클럭 신호(210)의 전압이 다시 High 전압으로 반전됨에 따라, 도 1을 참고하면, 노드 A(121)는 직류 전원(110)에 연결되고, 노드 B(122)는 접지 전극에 연결될 수 있다. 도 2를 참고하면, 클럭 신호(210)의 전압이 다시 High 전압으로 반전되는 시점에서, VC1(220)은 VDD + VTH로 전환되고, VC2(230)는 -VDD + VTH로 전환될 수 있다.
클럭 신호(210)의 전압이 High 전압을 유지하는 동안(T2), VC1(220)은 VTH로 감소하고, VC2(230)는 VTH로 증가할 수 있다. VC1(220) 및 VC2(340)가 다시 VTH와 동일해지면, 클럭 신호(210)의 전압은 다시 High 전압에서 Low 전압으로 반전될 수 있다.
도 2를 참고하면, VC1(220) 및 VC2(230) 각각의 최대값 및 최소값의 차이는 2VDD가 될 수 있다. 즉, 일실시예에 따른 차동 완화 발진기의 복수의 캐패시터들 각각의 스윙은 직류 전압의 2배(2VDD)가 될 수 있다. 즉, 클럭 신호(210)의 전압이 반전될 때마다, VC1(220) 및 VC2(230)의 차이는 2VDD가 될 수 있다. 따라서, VC1-VC2의 최대값 및 최소값의 차이는 4VDD가 될 수 있다. 즉, 차동 완화 발진 장치의 차동 전압 스윙(즉, VC1-VC2)은 4VDD가 될 수 있다. 일실시예에 따른 차동 완화 발진 장치가 차동 전압을 이용하여 교류 전압을 생성하므로, 잡음 성능이 개선될 수 있다. 또한, 차동 완화 발진 장치가 차동 구조를 사용하므로, 차동 완화 발진 장치는 공급 전압 잡음 등의 공통 모드 노이즈의 영향을 덜 받을 수 있다.
차동 완화 발진 장치의 열 잡음(thermal noise)을 고려할 때에, 차동 완화 발진 장치가 생성하는 클럭의 잡음은 수학식 1의 비례 관계를 가질 수 있다.
Figure pat00001
수학식 1을 참고하면,
Figure pat00002
는 차동 완화 발진 장치가 생성하는 클럭의 잡음을 의미한다.
Figure pat00003
는 차동 완화 발진 장치에 포함된 비교기의 잡음을 의미한다.
Figure pat00004
는 도 2의 VC1(220) 및 VC2(230)의 차이, 즉, 차동 전압의 기울기를 의미한다. 수학식 1을 참고하면, 비교기의 잡음이 감소하고, 차동 전압의 기울기가 증가할수록, 클럭의 잡음
Figure pat00005
이 감소함을 알 수 있다. 또한, 수학식 1은 고주파(high frequency) 영역의 잡음에 영향을 줄 수 있다. 비교기의 오프셋 전압 및 1/f 잡음이 저주파 영역의 잡음에 영향을 줄 수 있다.
일실시예에 따른 차동 완화 발진 장치는 차동 전압 스윙을 극대화할 수 있다. 앞서 설명한 바와 같이, 차동 완화 발진 장치는 차동 전압 스윙을 VDD의 4배까지 증가시킬 수 있다. 클럭의 주기는 고정되어 있으므로, 차동 전압 스윙이 증가함에 따라 차동 전압의 기울기가 증가할 수 있다. 수학식 1을 참고하면, 차동 완화 발진 장치가 차동 전압 스윙을 극대화함으로써, 클럭의 잡음이 줄어들 수 있다.
일실시예에 따른 차동 완화 발진 장치는 인버터 기반의 비교기를 포함할 수 있다. 인버터 기반의 비교기는 도 3에서 후술한다. 인버터에 포함된 트랜지스터들이 증폭기로써 동작하므로, 비교기의 잡음이 개선될 수 있다.
비교기의 오프셋 전압 및 1/f 잡음을 제거하기 위하여, 일실시예에 따른 차동 완화 발진 장치의 캐패시터는 오프셋 전압을 고려하여 사전 충전될 수 있다. 오프셋 전압을 고려하여 사전 충전되는 실시예는 도 5에서 후술한다. 캐패시터가 오프셋 전압을 고려하여 사전 충전됨으로써, 오프셋 전압 및 1/f 잡음이 전체 발진 주기에 미치는 영향이 제한될 수 있다. 따라서, 차동 완화 발진 장치는 오프셋 전압 및 1/f 잡음과 무관하게 일정한 주기의 교류 전원을 생성할 수 있다.
도 2를 참고하면, VC1(220) 및 VC2(230)가 VTH와 동일한 시점에서만 비교 전류 ICOMP(240)가 도 1의 비교기(130)에 흐를 수 있다. 이하에서는 도 2 및 도 3을 참고하여, 도 1의 비교기(130)의 동작을 보다 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 차동 완화 발진기에 포함된 비교기의 구조를 도시한 도면이다. 비교기는 차동 비교기 (differential amplifier)일 수 있다.
도 3을 참고하면, 일실시예에 따른 차동 완화 발진기의 비교기는 스위칭 주기를 조절하는 클럭 신호를, 복수의 캐패시터들의 전압이 임계치 전압 VTH와 동일한 시점에서 생성하는 클럭 생성기(320)를 포함할 수 있다. 클럭 생성기(320)의 구조는 인버터 기반의 차동 입력 쌍(differential input pair)일 수 있다.
도 3을 참고하면, 클럭 생성기(320)는 입력 단자(VI+ 및 VI-)를 통해 입력된 복수의 캐패시터들의 전압으로부터 클럭 신호를 생성하는 인버터 쌍을 포함할 수 있다. 클럭 신호는 스위칭 주기에 따라 인버터 쌍의 출력 전압이 변경됨으로써 생성될 수 있다. 도 3을 참고하면, 인버터 쌍은 복수의 캐패시터들의 전압을 입력 단자(VI+ 및 VI-)를 통하여 수신하고, 클럭 신호를 출력 단자(VO + 및 VO -)로 출력할 수 있다. 복수의 캐패시터들의 전압이 임계치 전압 VTH와 동일한 시점에서, 비교 전류 ICOMP가 인버터에 흐를 수 있다. 즉, 클럭 신호의 전압이 반전될 때에만, 비교 전류 ICOMP가 인버터로 흐를 수 있다.
바꾸어 말하면, 차동 완화 발진기의 비교기가 레플리카 바이어싱 기능이 있는 인버터 기반의 차동 비교기를 사용함으로써, 복수의 캐패시터들의 전압이 입계치 전압 VTH의 근처에 도달 할 때에만 동적 전류(즉, 비교 전류 ICOMP)가 흐를 수 있다. 도 2를 참고하면, 동적 전류 ICOMP(240)는 복수의 캐패시터들의 전압이 임계치 전압 VTH과 유사한 시점에서만 흐를 수 있다. 클럭 신호(210)가 반전되는 시점은 동적 전류 ICOMP(240)가 흐르는 시점과 동일할 수 있다. 동적 전류 ICOMP(240)가 클럭 신호(210)가 반전되는 시점에 한하여 흐르기 때문에, 비교기는 클럭 신호(210)가 반전되는 시점에 한하여 전력을 소비할 수 있다. 따라서, 차동 완화 발진 장치의 잡음 성능은 전력 소비를 최소화하면서 개선될 수 있다. 또한, 비교기의 인버터는 잡음 특성이 좋은 P형 FET 또는 N형 FET를 포함하므로, 비교기는 저잡음 저전력으로 작동할 수 있다.
도 3을 참고하면, 일실시예에 따른 차동 완화 발진기의 비교기는 클럭 생성기(320)의 동작점을 결정하는 바이어스 전압을 생성하는 바이어스 전압 생성기(310)를 포함할 수 있다. 바이어스 전압 생성기(310)의 구조는 클럭 생성기(320)와 유사한 레플리카 바이어싱(Replica biasing) 구조일 수 있다. 바이어스 전압 생성기(310)는 클럭 생성기(320)에 사용된 트랜지스터보다 작은 크기의 트랜지스터를 사용할 수 있다. 바이어스 전압 생성기(310)의 소비 전력은 트랜지스터의 크기에 따라 결정될 수 있다. 예를 들어, 바이어스 전압 생성기(310)가 클럭 생성기(320)에 포함된 트랜지스터보다 20배 작은 트랜지스터를 포함하는 경우, 바이어스 전압 생성기(310)의 소비 전력은 클럭 생성기(320)의 소비 전력의 1/20이 될 수 있다.
바이어스 전압 생성기(310)는 음의 입력 단자 및 양의 입력 단자가 가상 단락(virtual short)된 증폭기(OP-AMP)를 포함할 수 있다. 도 3을 참고하면, 미리 설정된 전압 VDD/2가 증폭기의 음의 입력 단자로 인가되므로, 증폭기의 출력 전압은 부귀환에 의한 가상 단락에 기초하여 전압 VDD/2가 양의 입력 단자에 인가되도록 결정될 수 있다.
도 3을 참고하면, 바이어스 전압 생성기(310)는 증폭기의 양의 입력 단자에 연결된 인버터 쌍을 포함할 수 있다. 바이어스 전압 생성기(310)의 인버터 쌍의 입력 전극 및 출력 전극 전부는 증폭기의 양의 입력 단자와 연결될 수 있다. 따라서, 온도, 공정, 공급 전압이 변경되어도, 인버터 쌍의 입력 전극 및 출력 전극에 인가된 전압이 VDD/2가 되도록 증폭기의 출력 전압이 결정될 수 있다. 바꾸어 말하면, 차동 완화 발진 장치의 온도, 공정 또는 공급 전압이 변경되는 경우, 바이어스 전압 생성기(310)는 변경된 온도, 공정 또는 공급 전압에 따라 바이어스 전압을 적응적으로 생성할 수 있다.
도 3을 참고하면, 바이어스 전압 생성기(310)의 증폭기의 출력 전압, 즉, 바이어스 전압은 클럭 생성기(320)의 인버터 쌍의 상단에 연결된 트랜지스터(P형 FET) 및 인버터 쌍의 하단에 연결된 트랜지스터(N형 FET)의 게이트 전극에 인가될 수 있다.
도 2를 참고하면, 바이어스 전압 생성기(310)의 인버터 쌍의 입력 전극 및 출력 전극의 전압인 VDD/2는 임계치 전압 VTH와 유사함을 알 수 있다. 클럭 신호의 전압을 반전 시키는 순간은 발진 구동에 있어서 가장 중요한 순간이다. 바이어스 전압 생성기(310)는 클럭 생성기(320)가 클럭 신호의 전압을 반전 시키는 순간과 유사한 조건을 가지는 바이어스 전압을 클럭 생성기(320)로 제공할 수 있다. 바꾸어 말하면, 바이어스 전압 생성기(310)는 가장 중요한 순간에 가장 적합한 바이어스 전압을 클럭 생성기(320)로 제공할 수 있다.
일실시예에 따르면, 차동 완화 발진기의 비교기는 복수의 캐패시터들의 전압을 임계치 전압과 비교하는 과정에서, 복수의 캐패시터들의 전압에 오프셋 전압을 결합할 수 있다. 도 4는 본 발명의 일실시예에 따른 차동 완화 발진기에 포함된 비교기(410)가 복수의 캐패시터들의 전압들 중 적어도 하나에 오프셋 전압(420)을 결합하는 동작을 설명하기 위한 도면이다.
도 4를 참고하면, 비교기(410)는 캐패시터 C1의 전압 VC1에 오프셋 전압 VOS(420)를 결합할 수 있다. 비교기(410)는 VOS(420)가 결합된 VC1을 미리 설정된 임계치 전압 VTH와 비교할 수 있다. 따라서, 비교기(410)는 오프셋 전압의 영향에 따라 복수의 캐패시터들의 전압을 임계치 전압과 정확하게 비교하지 못할 수 있다.
도 5는 도 4의 비교기(410)가 복수의 캐패시터들의 전압들 중 적어도 하나에 오프셋 전압을 결합하였을 때, 복수의 캐패시터들의 전압의 변화를 시간에 따라 도시한 그래프이다. 도 5를 참고하면, 비교기가 결합한 오프셋 전압이 VOS로 도시된다. 도 4에서 설명한 바와 같이, 도 4의 비교기(410)가 캐패시터 C1의 전압 VC1에 오프셋 전압 VOS를 결합한 것으로 가정한다.
도 5를 참고하면, 비교기가 오프셋 전압이 결합된 캐패시터 전압을 임계치 전압 VTH와 비교하므로, 클럭 신호(510)가 반전되는 시점이 △Te 만큼 지연됨을 알 수 있다. 즉, 비교기에 흐르는 비교 전류 ICOMP(540)가 흐르는 시점 또한 △Te 만큼 지연될 수 있다.
일실시예에 따르면, 차동 완화 발진 장치의 복수의 캐패시터들은, 비교기가 복수의 캐패시터들의 전압에 오프셋 전압을 결합하는 경우, 스위칭 주기에 따라 직류 전원 또는 접지 전극으로 스위칭되기 이전에 오프셋 전압에 기초하여 충전될 수 있다. 도 5를 참고하면, 복수의 캐패시터들은 스위칭이 시작되기 전에 VOS/2 만큼 사전 충전될 수 있다. 따라서, VOS가 결합되었음에도 불구하고, VC1(520) 및 VC2(530)의 스윙은 2VDD를 유지할 수 있다. 즉, 일실시예에 따른 차동 완화 발진 장치는 오프셋 전압에도 불구하고 캐패시터들의 전압 스윙을 일정하게 유지할 수 있다.
오프셋 전압 VOS에 대하여, 차동 완화 발진 장치의 스위칭 주기 Tperiod _ VOS는 수학식 2에 따라 결정될 수 있다.
Figure pat00006
수학식 2를 참고하면, Tperiod _ VOS는 오프셋 전압 VOS가 결합되지 않았을 때의 차동 완화 발진 장치의 스위칭 주기 Tperiod로 근사함을 알 수 있다. 도 5를 참고하면, 클럭 신호(510)가 High 전압을 유지하는 시간은 T1+△Te이고, 클럭 신호(510)가 Low 전압을 유지하는 시간은 T2-△Te이므로, 클럭 신호(510)의 한 주기는 T1+T2, 즉, Tperiod가 됨을 알 수 있다. 즉, 차동 완화 발진 장치는 오프셋 전압 VOS가 스위칭 주기에 미치는 영향을 줄일 수 있다.
결론적으로, VOS 및 1/f 잡음은 클럭 신호(510)가 High 전압을 유지하는 시간 및 Low 전압을 유지하는 시간을 반대 방향으로 변화시킬 수 있다. 따라서, 스위칭 주기는 VOS 및 1/f 잡음의 영향을 상대적으로 덜 받을 수 있다. 본 발명의 일실시예에 따른 차동 완화 발진 장치는 차동 구조를 사용함으로써, 비교기의 임계 전압과 무관하게 스위칭 주기를 설정할 수 있으며, 공통 모드 노이즈의 영향을 줄일 수 있다. 또한, 일실시예에 따른 차동 완화 발진 장치는 비교기의 1/f 잡음 및 입력 오프셋 전압이 스위칭 주기 또는 캐패시터들의 차동 전압 스윙에 미치는 영향을 줄일 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110 : 직류 전원
120 : 차동 스윙 부스터
121 : 노드 A
122 : 노드 B
123 : 스위치
130 : 비교기

Claims (6)

  1. 복수의 캐패시터들을 직류 전원 또는 접지 전극으로 스위칭 주기에 따라 스위칭하는 차동 스윙 부스터; 및
    상기 복수의 캐패시터들의 전압을 미리 설정된 임계치 전압과 비교하여, 상기 스위칭 주기를 조절하는 비교기
    를 포함하고,
    상기 복수의 캐패시터들은,
    상기 복수의 캐패시터들의 전압의 차이가 상기 스위칭 주기마다 상기 직류 전원의 전압 이상이 되도록 상기 직류 전원 또는 상기 접지 전극으로 스위칭되는 차동 완화 발진 장치.
  2. 제1항에 있어서,
    상기 비교기는,
    상기 복수의 캐패시터들의 전압이 상기 임계치 전압과 동일한 시점에서, 상기 복수의 캐패시터들의 전압을 이용하여 상기 스위칭 주기를 조절하는 클럭 신호를 생성하는 클럭 생성기
    를 포함하는 차동 완화 발진 장치.
  3. 제2항에 있어서,
    상기 클럭 생성기는,
    상기 복수의 캐패시터들의 전압이 상기 임계치 전압과 동일한 시점에서 전류가 인가되고, 상기 복수의 캐패시터들의 전압을 반전시켜 상기 클럭 신호를 생성하는 인버터를 포함하는 차동 완화 발진 장치.
  4. 제3항에 있어서,
    상기 비교기는,
    상기 인버터의 동작점을 고려하여 상기 인버터에 연결된 트랜지스터의 게이트 전극에 인가되는 바이어스 전압을 생성하는 바이어스 전압 생성기
    를 포함하는 차동 완화 발진 장치.
  5. 제2항에 있어서,
    상기 차동 스윙 부스터는,
    상기 클럭 신호에 따라 상기 복수의 캐패시터들 각각을 상기 직류 전원 또는 상기 접지 전극으로 교차하여 연결하는 스위치
    를 포함하는 차동 완화 발진 장치.
  6. 제1항에 있어서,
    상기 복수의 캐패시터들은,
    상기 비교기가 상기 복수의 캐패시터들의 전압에 오프셋 전압을 결합하는 경우, 상기 스위칭 주기에 따라 상기 직류 전원 또는 접지 전극으로 스위칭되기 이전에 상기 오프셋 전압에 기초하여 충전되는 차동 완화 발진 장치.
KR1020170014020A 2017-01-31 2017-01-31 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치 KR102265684B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170014020A KR102265684B1 (ko) 2017-01-31 2017-01-31 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치
US15/881,232 US10644682B2 (en) 2017-01-31 2018-01-26 Differential relaxation oscillator reducing noise effect using differential structure and swing booster technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170014020A KR102265684B1 (ko) 2017-01-31 2017-01-31 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치

Publications (2)

Publication Number Publication Date
KR20180089197A true KR20180089197A (ko) 2018-08-08
KR102265684B1 KR102265684B1 (ko) 2021-06-17

Family

ID=62980941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014020A KR102265684B1 (ko) 2017-01-31 2017-01-31 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치

Country Status (2)

Country Link
US (1) US10644682B2 (ko)
KR (1) KR102265684B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072585A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 온도변화에 둔감하고 지터가 적은 발진기 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628752B (zh) * 2020-06-02 2022-03-22 华南理工大学 一种采用预充电技术的rc振荡器
CN113839649B (zh) * 2021-09-16 2023-11-21 英韧科技(上海)有限公司 张弛振荡器、集成电路和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204155A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Oscillator devices and methods thereof
WO2015191000A1 (en) * 2014-06-10 2015-12-17 Agency For Science, Technology And Research Oscillator
JP2016134916A (ja) * 2015-01-20 2016-07-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． クロック発生器及びこれを含むオンチップオシレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080204155A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Oscillator devices and methods thereof
WO2015191000A1 (en) * 2014-06-10 2015-12-17 Agency For Science, Technology And Research Oscillator
JP2016134916A (ja) * 2015-01-20 2016-07-25 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． クロック発生器及びこれを含むオンチップオシレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072585A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 온도변화에 둔감하고 지터가 적은 발진기 회로

Also Published As

Publication number Publication date
US20180219536A1 (en) 2018-08-02
US10644682B2 (en) 2020-05-05
KR102265684B1 (ko) 2021-06-17

Similar Documents

Publication Publication Date Title
US10848133B2 (en) Low power RC oscillator with switched bias current
KR100301368B1 (ko) 파워온리셋회로
KR101832258B1 (ko) 저전력 파워-온-리셋 회로
US9553572B2 (en) Self clocking comparator for a charge pump
JP2004280923A (ja) 内部電源回路
KR20110043484A (ko) 통합된 응용을 위한 ｌｄｏ 레귤레이터
KR102265684B1 (ko) 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치
KR20060038144A (ko) 반도체 기억 소자에서의 내부전원 발생기
CN105474118A (zh) 通过电容性稳压的活动稳压器唤醒时间改进
US9755514B2 (en) Charge shedding circuit
JP2003051721A (ja) 出力バッファ用演算トランスコンダクタンス増幅器
US10127953B2 (en) Circuit for selecting a power supply voltage having a controlled transition
CN109690937B (zh) 可选择的电流限制器电路
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
JP2012070501A (ja) 電圧生成回路
US9882552B2 (en) Low power amplifier
US4818897A (en) Fast one way amplifier stage
WO2017031651A1 (zh) 一种电压调节装置
US9921598B1 (en) Analog boost circuit for fast recovery of mirrored current
JP2001339258A (ja) 電圧電流変換回路
US9715905B2 (en) Detecting maximum voltage between multiple power supplies for memory testing
KR102538717B1 (ko) 전류 소모를 저감하는 저주파 발진 회로
KR100266638B1 (ko) 파워 온 리셋회로
JP5329497B2 (ja) スイッチングトランジスタの制御回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right