KR20060038144A

KR20060038144A - 반도체 기억 소자에서의 내부전원 발생기

Info

Publication number: KR20060038144A
Application number: KR1020040087320A
Authority: KR
Inventors: 김경환
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-03
Also published as: KR100623614B1; JP4578287B2; TW200614260A; TWI267869B; US7250811B2; JP2006127727A; US20060091938A1

Abstract

본 발명에서는 스탠바이 드라이버 내에 위치하는 방전용 트랜지스터보다 더 큰 용량의 방전용 트랜지스터를 적절히 제어하여 초과 공급된 내부전압의 전위를 신속히 하강시키는 데에 목적이 있다.

상기 목적을 달성하기 위한 본원의 제1 발명에 따른 내부전원 발생기는, 반도체 기억 소자에 있어서, 외부 전원의 인가에 따라 소정의 레벨을 갖는 기준전압을 출력하기 위한 기준전압 발생부; 상기 기준전압 발생부로부터 출력되는 기준전압을 입력받아 전압 레벨이 쉬프트된 내부 기준전압을 출력하기 위한 레벨 쉬프터; 상기 내부 기준전압을 이용하여 액티브 동작시 내부전압을 출력하기 위한 액티브 드라이버; 상기 내부 기준전압을 이용하여 동작 상태에 무관하게 내부전압을 출력하기 위한 스탠바이 드라이버; 및 릴리즈 펄스 신호 발생기로부터 출력되는 릴리즈 펄스 신호를 이용하여 상기 내부전압을 강제적으로 방전시키기 위한 강제방전부를 포함한다.

반도체 기억 소자, 내부전압, 강제 방전, 액티브 드라이버, 스탠바이 드라이버

Description

반도체 기억 소자에서의 내부전원 발생기{INTERNAL VOLTAGE GENERATOR IN SEMICONDUCTOR MEMORY DEVICE}

도 1(a)은 종래 기술에 따른 내부전원 발생기,

도 1(b)는 종래 기술에 따른 내부전원 발생기의 전압 관련 그래프,

도 2는 종래 기술에 따른 내부전원 발생기에 나타나는 내부전압(VINT) 파형도,

도 3은 본 발명의 제1 실시예에 따른 내부전원 발생기의 전체 블럭도,

도 4(a)는 본 발명의 일실시예에 따라 초과 공급 전압의 크기를 판단하기 위하여 필요한 기준치를 제시하는 그래프,

도 4(b)는 본 발명에 따른 릴리즈 펄스 신호 및 내부전압(VINT) 파형도,

도 5는 본 발명의 일실시예에 따른 릴리즈 펄스 신호 발생기의 전체 블럭도,

도 6은 본 발명에 따른 펄스 인에이블 발생부의 일실시예 회로도,

도 7은 본 발명에 따른 플래그 신호 발생부의 일실시예 회로도,

도 8(A)은 본 발명에 따른 릴리즈 펄스 신호 발생부의 일실시예 회로도,

도 8(B)은 도 8(A)의 각부 파형도,

도 9는 본 발명의 제2 실시예에 따른 내부전압 발생기의 전체 블럭도,

도 10은 본 발명의 제2 실시예에 따른 릴리즈 펄스 신호 발생부의 구체 회로도,

도 11은 본 발명의 제3 실시예에 따른 내부전압 발생기의 전체 블럭도.

* 도면의 주요 부분에 대한 설명 *

310: 기준전압 발생부 320: 레벨 쉬프터

330: 아날로그 구동부 340: CMOS 구동부

350: 스탠바이 구동부 360: 강제방전부

본 발명은 반도체 기억 소자에 관한 것으로, 구체적으로는 외부 전원을 공급받아 반도체 기억 소자의 내부에서 사용되는 내부 전원으로 변압하기 위한 내부전원 발생기에 관한 것이다.

일반적으로 내부전원 발생기는 전원의 안정적인 공급과 전력 소모가 감소되는 장점이 있어서 반도체 기억 장치 뿐만 아니라 여러 VLSI칩에서 활용도가 매우 높다. 그런데 종래 기술에 따른 내부전원 발생기에서는 그 출력 전압의 레벨을 조정하는 것이 용이하지 않다. 이하에서는 도면을 참조하여 종래 기술의 내부전원 발생기가 안고 있는 문제점을 설명하기로 한다.

도 1(a)은 종래 기술에 따른 내부전원 발생기이고 도 1(b)는 종래 기술에 따른 내부전원 발생기의 전압 관련 그래프이다.

종래 기술에 따른 내부전원 발생기는 소정의 레벨을 갖는 기준전압(VREF_BASE)을 출력하는 기준전압 발생부(110), 기준전압 발생부로부터 출력되는 기준전압(VREF_INT)을 입력받아 전압 레벨이 쉬프트된 내부 기준전압을 출력하는 레벨 쉬프터(120), 내부 기준전압(VREF_INT)을 이용하여 아날로그 회로에 내부전압(VINT)을 제공하는 아날로그 구동부(130), 내부 기준전압(VREF_INT)을 이용하여 CMOS 회로에 내부전압(VINT)을 제공하는 CMOS 구동부(140) 및 내부 기준전압(VREF_INT)을 이용하여 스탠바이 내부전압(VINT)을 제공하는 스탠바이 구동부(150)를 포함한다.

구체적으로, 기준전압 발생부(110)는 외부전원의 레벨이 상승하여 소정 전압레벨에 도달하면 기준전압을 출력시킨다(도 1(b)의 출력 전압 그래프 참조). 여기서, 기준전압 발생기로는 밴드갭(Bandgap) 기준전압 발생기와 위들러(Widlar) 기준전압 발생기 등이 널리 사용된다.

레벨 쉬프터(120)는 피드백 동작에 의해서 레벨 쉬프터 내 차동비교기에 입력되는 기준전압(VREF_BASE)과 저항전압(VR)을 동일한 값으로 유지시킨다. 레벨 쉬프터로부터 출력되는 내부 기준전압(VREF_INT)의 전위는 저항비(R1과 R2)에 의하여 결정된다. 즉, 저항 R2에 흐르는 전류는 I=VR/R2이며, 내부 기준전압(VREF_INT)은 VREF_INT=VR(1+R1/R2)가 된다. 한편, 레벨 쉬프터 내 바이어스 전압(VBIAS)은 차동증폭기가 동작할 수 있도록 인가되는 일정한 크기의 전압이다.

레벨 쉬프터의 다음단에는 내부전압(VINT)을 제공하는 복수의 구동부가 병렬로 결합된다. 각각의 구동부에서는 내부 기준전압(VREF_INT)과 내부전압(VINT)을 비교하여 내부전압(VINT)의 전위가 내부 기준전압(VREF_INT)의 전위 이하로 하강하면 비교기의 출력에 따라 피모스 트랜지스터가 턴온되고, 외부전압(VDD)으로부터 전류를 공급받아 내부전압(VINT)의 전위가 상승된다. 역으로, 내부전압(VINT)의 전위가 내부 기준전압(VREF_INT)의 전위 이상으로 상승하면, 비교기의 출력에 따라 피모스 트랜지스터가 턴오프되고, 내부전압(VINT)의 전위가 더 이상 상승하지 않는다. 여기서, 아날로그 구동부(130)와 CMOS 구동부(140)는 반도체 기억 소자가 액티브된 상태에서 동작하는 많은 양의 전류를 공급하기 위한 대용량의 액티브 드라이버이고, 스탠바이 구동부(150)는 반도체 기억 소자의 동작 상태에 무관하게 내부전압을 항상 출력하는 소용량의 스탠바이 드라이버이다.

반도체 기억 소자에 전원이 인가되는 초기 동작시, 스탠바이 구동부(150)만 동작하고, 액티브 드라이버는 동작하지 않는다. 즉, 액티브 드라이버는 액티브 인에이블 펄스 신호(ACT_EN)에 의해 활성화되는데, 액티브 인에이블 펄스 신호(ACT_EN)는 반도체 기억 소자가 액티브 모드일 때 "H"상태를 갖는 펄스 신호이다. 구체적으로, 액티브 인에이블 펄스 신호(ACT_EN)는 반도체 기억 소자의 [액티브 신호(ACT)가 발생될 때부터 프리차지 신호(Precharge)가 발생될 때까지의 구간] + [약간의 시간 여유(timing margin)] 동안 "H"상태로 유지되는 펄스 신호이다. 이와 같이 액티브 드라이버들을 ACT_EN="H"인 구간 동안에만 동작시키는 이유는 액티브 드라이버에 흐르는 대기 전류를 차단시키기 위함이다. 한편, 액티브 드라이버가 액 티브 인에이블 펄스 신호에 의해 활성화되도록 하는 구성은 도면에 개시되어 있지 않으나, 이는 당업자에게 자명한 사항에 불과하다.

한편, 액티브 드라이버 가운데 아날로그 구동부(130)와 CMOS 구동부(140)의 차이는 내부전압(VINT)의 전위가 내부 기준전압(VREF_INT)의 전위보다 낮아지면 CMOS 구동부(140)의 피모스 트랜지스터는 완전히 턴온된다는 것이다. 즉, CMOS 구동부(140) 내 피모스 트랜지스터의 게이트는 외부전압(VDD) 혹은 접지전압(GND)의 전위를 갖는다. 이러한 CMOS 구동부(140)는 비교적 작은 피모스 트랜지스터를 사용하면서도 전압 드라이버 회로의 구동력을 극대화할 수 있기 때문에 많이 활용된다.

또한, 스탠바이 드라이버와 액티브 드라이버는 피모스 트랜지스터의 크기, 응답속도 등에서 차이가 있는데, 일반적으로 스탠바이 드라이버에는 수 uA 정도의 전류를 흘려보내는 방전용 트랜지스터가 사용된다. 이는 내부전압(VINT)에 의한 안정적인 회로 동작과 내부전압(VINT)의 전위를 안정적으로 유지하기 위해 필요하다.

도 2는 종래 기술에 따른 내부전원 발생기에 나타나는 내부전압(VINT) 파형도이다.

반도체 기억 소자가 액티브 상태(ACT)가 되면, 액티브 인에이블 펄스 신호(ACT_EN)가 "H"상태가 되므로 액티브 드라이버들이 활성화된다. 내부전압(VINT)을 이용하는 회로들이 동작함에 따라 내부전압(VINT)의 전위가 하강하였다가 액티브 드라이버들이 동작하면서 전류가 외부전원(VDD)으로부터 공급되어 내부전압(VINT)의 전위가 상승하게 된다. 이 때 내부전압(VINT)의 전위가 내부 기준전압 (VREF_INT)의 전위보다 상승하면 액티브 드라이버 내 비교기가 "H"상태값을 출력하여 피모스 트랜지스터가 턴오프되고, 내부전압의 전위는 더 이상 상승하지 않는다.한편, 내부전압(VINT)의 전위가 내부 기준전압(VREF_INT)의 전위보다 상승하더라도 비교기가 이를 감지하여 출력하는데 소정의 시간이 소요되므로 내부전압(VINT)의 전위는 내부 기준전압(VREF_INT)보다 약간 더 높다(도 2의 ①).

그런데 현실적으로는 내부전압(VINT)을 최대로 사용하는 때를 기준으로 피모스 트랜지스터의 크기를 정하기 때문에 내부전압(VINT)을 비교적 적게 사용하는 경우에는 과도한 피모스 트랜지스터의 크기로 인하여 초과 공급된 전압의 양(①)은 더 커지게 된다. 이와 같이 초과 공급된 전압은 대부분 스탠바이 드라이버 내 방전용 트랜지스터를 통해 방전되고, 일부는 누설전류 성분이 되어 내부전압(VINT)의 전위를 서서히 낮추게 된다. 그러나, 동작의 종류에 따라 내부전압(VINT)의 사용량에 대한 편차가 크거나, 액티브 드라이버의 응답속도가 느린 경우, 초과 공급된 전압의 양은 더욱 커지며, 이를 스탠바이 드라이버 내 방전용 트랜지스터만으로 상승된 내부전압의 전위를 하강시키는 데에는 너무 긴 시간이 소요되는 문제가 있다.

바람직하게는, 상기 내부전압에 초과 공급된 전위에 따라 상기 릴리즈 펄스 신호의 폭을 달리한다.

바람직하게는, 상기 릴리즈 펄스 신호 발생기는, 제1 및 제2 기준치 - 상기 제1 기준치는 제2 기준치보다 높음 - 를 이용하여 제1 및 제2 펄스 인에이블 신호를 생성하기 위한 펄스 인에이블 발생부; 상기 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호를 발생하기 위한 플래그 신호 발생부; 및 상기 광폭 및 협폭 펄스 신호를 이용하여 릴리즈 펄스 신호를 발생하기 위한 릴리즈 펄스 신호 발생부를 포함한다.

바람직하게는, 상기 플래그 신호 발생부는, 상기 내부전압이 상기 제1 기준치를 초과하는 경우 상기 광폭 펄스 신호를 출력하고, 상기 내부전압이 상기 제1 기준치와 제2 기준치 사이에 있는 경우 상기 협폭 펄스 신호를 출력한다.

바람직하게는, 상기 내부전압에 초과 공급된 전위에 따라 상기 강제방전부 내 턴온되는 스위치의 개수를 달리한다.

바람직하게는, 상기 강제방전부 내 스위치는 그 크기가 동일하다.

바람직하게는, 상기 내부전압에 초과 공급된 전위에 따라 상기 강제방전부 내 스위치 중 어느 하나가 선택적으로 스위칭된다.

바람직하게는, 상기 강제방전부 내 스위치는 그 크기가 상이하다.

또한, 본원의 제2 발명에 따른 내부전원 정밀 제어방법은, 반도체 기억 소자에 있어서, 외부 전원의 인가에 따라 소정의 레벨을 갖는 기준전압을 출력하는 제1 단계; 상기 기준전압을 입력받아 전압 레벨이 쉬프트된 내부 기준전압을 출력하는 제2 단계; 상기 내부 기준전압을 이용하여 액티브 동작시 내부전압을 출력하는 제3 단계; 상기 내부 기준전압을 이용하여 동작 상태에 무관하게 내부전압을 출력하기 위한 제4 단계; 및 릴리즈 펄스 신호 발생기로부터 출력되는 릴리즈 펄스 신호 - 상기 릴리즈 펄스 신호는 상기 반도체 기억 소자를 활성화시키기 위한 액티브 인에이블 펄스 신호가 비활성화되는 때에 출력됨 - 를 이용하여 상기 내부전압을 강제적으로 방전시키기 위한 제5 단계를 포함한다.

바람직하게는, 상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호의 폭을 달리한다.

바람직하게는, 상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호에 의해 스위칭되는 스위치의 개수를 달리한다.

바람직하게는, 상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호에 의해 스위칭되는 스위치가 선택된다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 3은 본 발명의 제1 실시예에 따른 내부전원 발생기의 전체 블럭도이다.

본 발명의 제1 실시예에 따른 내부전원 발생기는 도 1의 종래기술의 내부전원 발생기와 대부분의 구성이 동일하고, 개별 구동부로부터 출력되는 내부전압을 릴리즈 펄스 신호(RL_EN)를 이용하여 방전시키기 위한 강제방전부(360)가 추가된다.

본 발명의 제1 실시예에 따른 강제방전부(360)에 제어 신호로 인가되는 릴리즈 펄스 신호(RL_EN)의 폭은 다양하게 조절되는 바, 이하에서는 이에 관하여 구체 적으로 설명하기로 한다.

도 4(a)는 본 발명의 일실시예에 따라 초과 공급 전압의 크기를 판단하기 위하여 필요한 기준치를 제시하는 그래프이다.

내부 기준전압(VREF_INT)은 내부전압(VINT)의 목표치에 해당되는 전압이다. 그리고, 제1 기준치(VR_1) 및 제2 기준치(VR_2)는 내부전압이 내부 기준전압(VREF_INT)에 대비하여 초과 공급된 전압의 크기를 세 구역으로 구분하기 위한 기준전압의 전위이다. 한편, 본 실시예에서는 두개의 기준치(VR_1, VR_2)만을 제시하였으나, 세 개 혹은 그 이상으로 세분화시킬 수도 있음은 당업자에게 자명한 사항이다. 그리고, 이와 같은 기준치를 기준전압 발생기와 레벨 쉬프터를 응용하여 발생시킬 수 있음은 당업자에게 자명한 사항에 불과하므로, 본 발명의 요지를 흐리지 않도록 구체적인 설명은 생략하기로 한다.

여기서, 내부전압이 내부 기준전압보다 얼마나 초과되어 있는지에 대한 판단은 액티브 인에이블 펄스 신호(ACT_EN)가 "L"상태로 천이되는 시점에서 수행된다.

도 4(b)는 본 발명에 따른 릴리즈 펄스 신호 및 내부전압(VINT) 파형도이다.

본 발명에 따르면 액티브 인에이블 펄스 신호(ACT_EN)가 "L"상태로 천이하는 시점으로부터 릴리즈 펄스 신호(RL_EN: Release Enable)가 생성된다. 릴리즈 펄스 신호는 스탠바이 드라이버 내 방전용 트랜지스터보다 더 큰 크기로 된 방전용 트랜지스터의 게이트 단자에 인가되어 내부전압을 방전시킨다. 한편, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 일실시예에 따르면, 릴리즈 펄스 신호(RL_EN)의 폭(PW_RL _{_EN})은 일정하지 않고 내부전압(VINT)에 초과 공급된 전압의 크기에 따라 가변되도록 하는 것이 바람직하다. 즉, 초과 공급된 전압이 크다면 릴리즈 펄스 신호 폭(PW_RL _{_EN})이 크게 하고, 초과 공급 전압이 작다면 릴리즈 펄스 신호 폭(PW_RL _{_EN})이 작게 하는 것이 바람직하다.

도 5는 본 발명의 일실시예에 따른 릴리즈 펄스 신호 발생기의 전체 블럭도이다.

릴리즈 펄스 신호 발생기는, 제1 및 제2 기준치를 이용하여 제1 및 제2 펄스 인에이블 신호를 생성하기 위한 펄스 인에이블 발생부(510), 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호를 발생하기 위한 플래그 신호 발생부(520), 및 광폭 및 협폭 펄스 신호를 이용하여 릴리즈 펄스 신호를 발생하기 위한 릴리즈 펄스 신호 발생부(530)를 포함한다.

도 6은 본 발명에 따른 펄스 인에이블 발생부의 일실시예 회로도이다.

본 발명에 따른 펄스 인에이블 발생부의 일실시예 회로는 내부전압(VINT)과 제1 기준치(VR_1) 혹은 제2 기준치(VR_2)를 비교함으로써 제1 펄스 인에이블 신호(Pulse_EN1) 혹은 제2 펄스 인에이블 신호(Pulse_EN2)의 상태를 결정짓는다. 여기서, 내부전압(VINT)의 전위가 제1 기준치(VR_1)보다 클 때, 제1 펄스 인에이블 신 호(Pulse_EN1)가 "H"상태를 가진다. 그리고, 제2 기준치(VR_2)는 제1 기준치(VR_1)보다 더 낮은 전위이므로 제2 펄스 인에이블 신호(Pulse_EN2)도 마찬가지로 "H"상태를 가진다.

한편, 제1 및 제2 비교기(610, 620)는 액티브 인에이블 펄스 신호가 "H"상태인 경우(ACT_EN=HIGH)에만 동작하도록 하여 전력 소비를 최소화시키는 것이 바람직하다. 즉, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 제1 및 제2 비교기(610, 620) 내에서 액티브 인에이블 펄스 신호(ACT_EN)에 제어되는 전달게이트는 액티브 인에이블 펄스 신호(ACT_EN)가 "L"상태로 되는 때에 턴오프되어 제1 및 제2 비교기(610, 620)의 비교 결과가 제1 및 제2 펄스 인에이블 신호(Pulse_EN)에 더 이상 영향을 미치지 못하도록 래치와 더불어 사용될 수 있다. 물론 이와 같은 회로의 구성은 다양한 실시예 중 하나에 불과하다는 것은 당업자에게 자명하다. 다른 실시예에 따라 내부전압(VINT)의 전위와 비교 대상 기준치를 더욱 세분화하는 경우 이에 대응하는 개수의 비교기가 필요하다는 것 또한 당업자에게 자명한 사항이므로 구체적인 설명은 생략하기로 한다.

도 7은 본 발명에 따른 플래그 신호 발생부의 일실시예 회로도이다.

본 발명에 따른 플래그 신호 발생부(520)는 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호(WP, SP)를 발생한다.

내부전압(VINT)의 전위가 제1 기준치(VR_1)보다 크면, 광폭 펄스 신호(WP)를 생성시킨다. 내부전압(VINT)의 전위가 제1 기준치(VR_1)와 제2 기준치(VR_2) 사이 이면, 협폭 펄스 신호(SP)를 생성시킨다. 마지막으로, 내부전압(VINT)의 전위가 제2 기준치(VR_2)보다 낮으면, 내부전압(VINT)의 초과 공급 전압이 작기 때문에 굳이 내부전압(VINT)을 방전시킬 필요가 없어 광폭 및 협폭 펄스 신호(WP, SP) 모두 "L"상태를 갖는다.

표 1은 내부전압의 전위와 기준치간의 비교 결과, 생성되는 펄스 인에에블 신호(Pulse_EN)에 따른 다양한 플래그 신호가 생성되는 것에 대한 예시이다.

Case	Pulse_EN1	Pulse_EN2	Result
VR_1<VINT	H	H	wide pulse generation(WP="H")
VR_2<VINT<VR_1	L	H	short pulse generation(SP="H")
VINT<VR_2	L	L	no pulse generation(WP&SP="L")

도 8(A)은 본 발명에 따른 릴리즈 펄스 신호 발생부의 일실시예 회로도이고, 도 8(B)은 도 8(A)의 각부 파형도이다.

릴리즈 펄스 신호 발생부(530)는 액티브 인에이블 펄스 신호(ACT_EN)가 끝난 직후에 소정 구간동안 인에이블되는 펄스를 생성하는 펄스 제너레이터(Pulse Generator)를 이용한다.

액티브 인에이블 펄스 신호(ACT_EN)를 반전시킨 액티브 인에이블 펄스 반전 신호(A1)와 액티브 인에이블 펄스 반전 신호(A1)를 지연 및 반전시킨 액티브 인에이블 펄스 지연 신호(B1)를 앤드 게이트의 두 입력으로 연결하면, C1과 같은 펄스 신호를 생성할 수 있다. 여기서 C1의 펄스 폭은 지연부(Delay Unit)가 신호를 얼마나 지연시키느냐에 따라 조절될 수 있음은 당업자에게 자명하다.

한편, C1의 펄스 폭보다 더 넓은 펄스 폭을 갖는 C2 펄스 신호를 만들기 위해 Long Delay Unit을 사용하여 C2펄스를 생성시킨다. 펄스 신호 C1과 C2는 협폭 펄스 신호가 "H"상태인지(SP=HIGH) 혹은 광폭 펄스 신호가 "H"상태인지(WP=HIGH)에 따라 릴리즈 펄스 신호가 RL_EN=C1 혹은 RL_EN=C2의 형태를 갖는다.

도 9는 본 발명의 제2 실시예에 따른 내부전압 발생기의 전체 블럭도이다.

본 발명의 제2 실시예에 따른 내부전압 발생기는 도 3에 도시된 본 발명의 제1 실시예에 따른 내부전압 발생기와는 강제방전부(960)의 구성이 상이하다.

본 발명의 제2 실시예에서의 강제방전부(960)는 내부전압(VINT)의 전위를 강제적으로 낮추기 위하여 제어 신호로 인가되는 릴리즈 펄스 신호(RL_EN)의 폭은 일정하게 유지하면서 턴온되는 스위치의 개수를 달리한다.

본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 예를 들어, 내부전압(VINT)의 전위가 제1 기준치(VR_1)보다 클 때에는 두개의 스위치를 턴온시킨다. 그리고, 내부전압(VINT)의 전위가 제1 기준치(VR_1)와 제2 기준치(VR_2)사이인 경우에는 한개의 스위치를 턴온시킨다. 마지막으로, 내부전압의 전위가 제2 기준치보다 낮으면 강제방전부의 스위치를 모두 턴오프시킨다. 한편, 기준치를 3개 이상 두어 내부전압을 다단으로 강제 방전시킬 수 있음은 본 발명의 제1 실시예에서와 마찬가지로 가능하며, 이는 당업자에게 자명한 사항이므로 본 발명의 본질을 흐리지 않기 위하여 생략하도록 한다.

도 10은 본 발명의 제2 실시예에 따른 릴리즈 펄스 신호 발생부의 구체 회로도이다.

본 발명의 제2 실시예에 따른 릴리즈 펄스 신호 발생부는 내부전압(VINT)의 전위가 제1 기준치(VR_1)보다 큰 경우, 광폭 릴리즈 펄스 신호(RL_EN_W)를 두개의 스위치에 인가하여 턴온시키고, 내부전압(VINT)의 전위가 제1 기준치(VR_1)와 제2 기준치(VR_2)사이인 경우, 협폭 릴리즈 펄스 신호(RL_EN_S)를 하나의 스위치에 인가하여 턴온시킨다. 여기서, 광폭 릴리즈 펄스 신호(RL_EN_W)를 두개의 스위치에 인가하여 턴온시키기 위한 구성은 당업자에게 자명하므로 구체 회로는 생략하기로 한다.

도 11은 본 발명의 제3 실시예에 따른 내부전압 발생기의 전체 블럭도이다.

본 발명의 제3 실시예에서의 강제방전부(1160)는 내부전압(VINT)의 전위를 강제적으로 낮추기 위하여 제어 신호인 릴리즈 펄스 신호(RL_EN)를 개별 스위치에 선택적으로 인가한다. 다만, 개별 스위치에 인가되는 릴리즈 펄스 신호의 폭은 동일한 반면, 개별 스위치의 크기가 상이하다.

예를 들어, 제1 스위치(1161)가 제2 스위치(1162)보다 작아 동일한 시간만큼 턴온되더라도 제1 스위치를 통과하는 전류가 제2 스위치를 통과하는 전류보다 작다. 예를 들어, 내부전압(VINT)의 전위가 제1 기준치(VR_1)보다 클 때에는 제2 스위치(1162)를 턴온시키고, 내부전압(VINT)의 전위가 제1 기준치(VR_1)와 제2 기준치(VR_2)사이인 경우에는 제1 스위치를 턴온시킨다.

본 발명의 제2 실시예에 따른 릴리즈 펄스 신호 발생부는 도 10에 도시된 회로가 사용될 수 있다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

상기와 같은 구성에 따라 본 발명은 초과 공급된 내부전압의 전위를 신속하게 방전시킬 수 있는 효과가 있다. 이에 따라 내부 전압의 전위를 정확하게 유지시킬 수 있는 효과가 있다.

또한, 본 발명의 일실시예에 따르면 액티브 구간에서는 강제방전 동작을 수행하지 않으므로 액티브 상태에서 정상적인 액티브 드라이버들의 기능을 저해할 위험성이 없다.

Claims

반도체 기억 소자에 있어서,

외부 전원의 인가에 따라 소정의 레벨을 갖는 기준전압을 출력하기 위한 기준전압 발생부;

상기 기준전압 발생부로부터 출력되는 기준전압을 입력받아 전압 레벨이 쉬프트된 내부 기준전압을 출력하기 위한 레벨 쉬프터;

상기 내부 기준전압을 이용하여 액티브 동작시 내부전압을 출력하기 위한 액티브 드라이버;

상기 내부 기준전압을 이용하여 동작 상태에 무관하게 내부전압을 출력하기 위한 스탠바이 드라이버; 및

릴리즈 펄스 신호 발생기로부터 출력되는 릴리즈 펄스 신호를 이용하여 상기 내부전압을 강제적으로 방전시키기 위한 강제방전부

를 포함하는 내부전원 발생기.
제1항에 있어서,

상기 내부전압에 초과 공급된 전위에 따라 상기 릴리즈 펄스 신호의 폭을 달리하는 내부전원 발생기.
제2항에 있어서, 상기 릴리즈 펄스 신호 발생기는,

제1 및 제2 기준치 - 상기 제1 기준치는 제2 기준치보다 높음 - 를 이용하여 제1 및 제2 펄스 인에이블 신호를 생성하기 위한 펄스 인에이블 발생부;

상기 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호를 발생하기 위한 플래그 신호 발생부; 및

상기 광폭 및 협폭 펄스 신호를 이용하여 릴리즈 펄스 신호를 발생하기 위한 릴리즈 펄스 신호 발생부

를 포함하는 내부전원 발생기.
제3항에 있어서, 상기 펄스 인에이블 발생부는,

상기 제1 기준치와 상기 내부전압을 입력받아 비교하기 위한 제1 비교기;

액티브 인에이블 펄스 신호에 제어되어 상기 제1 비교기의 출력을 전달하기 위한 제1 전달게이트;

상기 제2 기준치와 상기 내부전압을 입력받아 비교하기 위한 제2 비교기; 및

상기 액티브 인에이블 펄스 신호에 제어되어 상기 제2 비교기의 출력을 전달하기 위한 제2 전달게이트

를 포함하는 내부전원 발생기.
제3항에 있어서, 상기 플래그 신호 발생부는,

상기 내부전압이 상기 제1 기준치를 초과하는 경우 상기 광폭 펄스 신호를 출력하고,

상기 내부전압이 상기 제1 기준치와 제2 기준치 사이에 있는 경우 상기 협폭 펄스 신호를 출력하는 내부전원 발생기.
제4항에 있어서, 상기 플래그 신호 발생부는,

상기 제1 및 제2 펄스 인에이블 신호를 입력으로 하는 제1 앤드게이트; 및

상기 제1 펄스 인에이블 신호의 반전 신호와 상기 제2 펄스 인에이블 신호를 입력으로 하는 제2 앤드게이트

를 포함하는 내부전원 발생기.
제6항에 있어서, 상기 릴리즈 펄스 신호 발생부는,

상기 액티브 인에이블 펄스 신호를 반전시키기 위한 제1 인버터;

상기 제1 인버터의 출력을 소정 시간 지연시키기 위한 제1 지연부;

상기 제1 지연부의 출력을 반전시키기 위한 제2 인버터;

상기 제1 및 제2 인버터의 출력을 입력으로 하는 제3 앤드게이트;

상기 제1 및 제3 앤드게이트의 출력을 입력으로 하는 제4 앤드게이트;

상기 제1 지연부의 지연 시간과 상이한 지연 시간동안 상기 제1 인버터의 출력을 지연시키기 위한 제2 지연부;

상기 제2 지연부의 출력을 반전시키기 위한 제3 인버터;

상기 제1 및 제3 인버터의 출력을 입력으로 하는 제5 앤드게이트;

상기 제2 및 제5 앤드게이트의 출력을 입력으로 하는 제6 앤드게이트; 및

상기 제4 및 6 앤드게이트의 출력을 입력으로 하는 노아게이트

를 포함하는 내부전원 발생기.
제1항에 있어서,

상기 내부전압에 초과 공급된 전위에 따라 상기 강제방전부 내 턴온되는 스위치의 개수를 달리하는 내부전원 발생기.
제8항에 있어서,

상기 강제방전부 내 스위치는 그 크기가 동일한 내부전원 발생기.
제9항에 있어서, 상기 릴리즈 펄스 신호 발생기는,

제1 및 제2 기준치 - 상기 제1 기준치는 제2 기준치보다 높음 - 를 이용하여 제1 및 제2 펄스 인에이블 신호를 생성하기 위한 펄스 인에이블 발생부;

상기 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호를 발생하기 위한 플래그 신호 발생부; 및

상기 광폭 및 협폭 펄스 신호를 이용하여 제1 및 제2 릴리즈 펄스 신호를 발생하기 위한 릴리즈 펄스 신호 발생부

를 포함하는 내부전원 발생기.
제10항에 있어서,

상기 내부전압의 전위가 상기 제1 기준치보다 큰 경우, 상기 제1 릴리즈 펄스 신호를 상기 강제방전부 내 복수의 스위치에 인가하고,

상기 내부전압의 전위가 상기 제1 기준치와 제2 기준치 사이인 경우, 상기 제2 릴리즈 펄스 신호를 어느 하나의 스위치에 인가하는 내부전원 발생기.
제1항에 있어서,

상기 내부전압에 초과 공급된 전위에 따라 상기 강제방전부 내 스위치 중 어느 하나가 선택적으로 스위칭되는 내부전원 발생기.
제12항에 있어서,

상기 강제방전부 내 스위치는 그 크기가 상이한 내부전원 발생기.
제13항에 있어서, 상기 릴리즈 펄스 신호 발생기는,

제1 및 제2 기준치 - 상기 제1 기준치는 제2 기준치보다 높음 - 를 이용하여 제1 및 제2 펄스 인에이블 신호를 생성하기 위한 펄스 인에이블 발생부;

상기 제1 및 제2 펄스 인에이블 신호를 이용하여 광폭 및 협폭 펄스 신호를 발생하기 위한 플래그 신호 발생부; 및

상기 광폭 및 협폭 펄스 신호를 이용하여 제1 및 제2 릴리즈 펄스 신호를 발생하기 위한 릴리즈 펄스 신호 발생부

를 포함하는 내부전원 발생기.
제14항에 있어서, 상기 릴리즈 펄스 신호 발생부는,

상기 액티브 인에이블 펄스 신호를 반전시키기 위한 제1 인버터;

상기 제1 인버터의 출력을 소정 시간 지연시키기 위한 제1 지연부;

상기 제1 지연부의 출력을 반전시키기 위한 제2 인버터;

상기 제1 및 제2 인버터의 출력을 입력으로 하는 제1 앤드게이트;

상기 제1 앤드게이트의 출력과 상기 협폭 펄스 신호를 입력으로 하는 제2 앤드게이트; 및

상기 제1 앤드게이트의 출력과 상기 광폭 펄스 신호를 입력으로 하는 제3 앤드게이트

를 포함하는 내부전원 발생기.
반도체 기억 소자에 있어서,

외부 전원의 인가에 따라 소정의 레벨을 갖는 기준전압을 출력하는 제1 단계;

상기 기준전압을 입력받아 전압 레벨이 쉬프트된 내부 기준전압을 출력하는 제2 단계;

상기 내부 기준전압을 이용하여 액티브 동작시 내부전압을 출력하는 제3 단계;

상기 내부 기준전압을 이용하여 동작 상태에 무관하게 내부전압을 출력하기 위한 제4 단계; 및

릴리즈 펄스 신호 발생기로부터 출력되는 릴리즈 펄스 신호 - 상기 릴리즈 펄스 신호는 상기 반도체 기억 소자를 활성화시키기 위한 액티브 인에이블 펄스 신호가 비활성화되는 때에 출력됨 - 를 이용하여 상기 내부전압을 강제적으로 방전시키기 위한 제5 단계

를 포함하는 내부전원 정밀 제어방법.
제16항에 있어서,

상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호의 폭을 달리하는 내부전원 정밀 제어방법.
제16항에 있어서,

상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호에 의해 스위칭되는 스위치의 개수를 달리하는 내부전원 정밀 제어방법.
제18항에 있어서,

상기 스위치의 크기가 동일한 내부전원 정밀 제어방법.
제16항에 있어서,

상기 내부전압에 초과 공급된 전위의 크기에 따라 상기 릴리즈 펄스 신호에 의해 어느 하나의 스위치가 선택되어 스위칭되는 내부전원 정밀 제어방법.
제20항에 있어서,

상기 스위치의 크기가 상이한 내부전원 정밀 제어방법.