KR101051794B1 - 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로 - Google Patents

멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로 Download PDF

Info

Publication number
KR101051794B1
KR101051794B1 KR1020040071783A KR20040071783A KR101051794B1 KR 101051794 B1 KR101051794 B1 KR 101051794B1 KR 1020040071783 A KR1020040071783 A KR 1020040071783A KR 20040071783 A KR20040071783 A KR 20040071783A KR 101051794 B1 KR101051794 B1 KR 101051794B1
Authority
KR
South Korea
Prior art keywords
potential
voltage
unit
input
output
Prior art date
Application number
KR1020040071783A
Other languages
English (en)
Other versions
KR20060022979A (ko
Inventor
박홍주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040071783A priority Critical patent/KR101051794B1/ko
Priority to US11/221,536 priority patent/US20060049846A1/en
Priority to JP2005260155A priority patent/JP2006081188A/ja
Publication of KR20060022979A publication Critical patent/KR20060022979A/ko
Application granted granted Critical
Publication of KR101051794B1 publication Critical patent/KR101051794B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명의 멀티 레벨 입/출력 회로는, 하이레벨과 로우레벨 전위의 중간값을 가지는 중간전위를 발생시키기 위한 중간전위 발생부; 상기 중간전위와 외부 장치가 신호 입/출력시 사용하는 외부전위를 비교하여 출력하기 위한 전위 비교부; 하이레벨과 로우레벨의 전위 중 상기 전위 비교부의 출력값에 따라 선택된 전위로 상기 외부 장치와 신호 입/출력을 수행하는 인터페이스부를 포함하는 멀티 레벨 입/출력 회로에 있어서, 상기 중간전위 발생부는 모스트랜지스터의 소스-드레인간 전압으로 중간전위를 조절하는 것을 특징으로 한다.
멀티 레벨 I/O, 전위 비교, 중간전위, 전위 생성, 입/출력 회로

Description

멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위 비교 회로{MULTI LEVEL INPUT/OUTPUT CIRCUIT, MIDDLE LEVEL VOLTAGE GENERATING CIRCUIT AND VOLTAGE LEVEL COMPARISON CIRCUIT}
도 1은 종래 기술에 의한 멀티 레벨 입/출력 회로를 구비한 반도체 소자의 구조를 도시한 블록도,
도 2는 도 1의 멀티 레벨 입/출력 회로에 사용되는 중간전위 생성부의 구조를 나타낸 세부 회로도,
도 3은 본 발명에 의한 멀티 레벨 입/출력 회로를 구비한 반도체 소자 및 그 외부 연결 구조를 도시한 블록도,
도 4는 도 3의 멀티 레벨 입/출력 회로에 사용되는 중간전위 생성부의 구조를 나타낸 세부 회로도,
도 5는 도 4의 멀티 레벨 입/출력 회로에 사용되는 전위 비교부의 구조를 나타낸 세부회로도.
* 도면의 주요부분에 대한 부호의 설명
320 : 중간전위 생성부 340 : 전위 비교부
360 : 인터페이스부
본 발명은 2개의 입/출력 레벨 중 하나를 선택하여 외부 칩과 신호 입/출력을 수행하는 멀티 레벨 입/출력 회로에 관한 것이다.
상기 멀티 레벨 입/출력 회로는 특히 칩 내부에서 외부 칩의 구동 파워와 같은 레벨의 입출력 신호를 생성하는 이미지 센서칩에 사용되기 위한 경우와 같이, 반도체 칩 소자 내에 구현되는 구성요소로서 사용되기 위한 것이다.
도 1은 반도체 칩의 출력 레벨을 조절하기 위한 것으로서, 연결되는 외부 버스가 3.3V 또는 5V 중 어느 전압에서 동작하는가를 칩 내부에서 생성한 중간 전압을 비교함으로써 감지하여, I/O의 출력을 감지 결과에 따라 조절하는 회로(종래기술에 의함)를 도시한다.
도 2는 종래 기술에 있어서, 중간 레벨의 전위 발생기 회로의 구조를 도시한 것으로, 도시한 중간 레벨 전위 발생기 회로는 5V와 3.3V의 중간전위를 만들기 위해, 다이오드와 저항으로 5V에서 Vt만큼 작은 전압을 중간레벨 전압으로서 사용한다. 상기와 같은 구성은 두 구동 파워 레벨의 전압차가 2Vt이상인 경우에만 적용이 가능하며, 저항을 사용하여 전력소모가 있다는 문제점이 있다. 전력소모를 줄이기 위해서는 저항이 커져야만 하는 다른 문제점을 야기시킨다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 비교하려는 전압의 레벨차가 2Vt이하인 경우에도 적용이 가능한 중간전위 발생기 회로를 제공함을 그 목적으로 한다.
또한, 본 발명은 상기 중간전위 발생기 회로를 포함하는 멀티 레벨 입/출력 회로를 제공함을 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 멀티 레벨 입/출력 회로는,
하이레벨과 로우레벨 전위의 중간값을 가지는 중간전위를 발생시키기 위한 중간전위 발생부; 상기 중간전위와 외부 장치가 신호 입/출력시 사용하는 외부전위를 비교하여 출력하기 위한 전위 비교부; 하이레벨과 로우레벨의 전위 중 상기 전위 비교부의 출력값에 따라 선택된 전위로 상기 외부 장치와 신호 입/출력을 수행하는 인터페이스부를 포함하는 멀티 레벨 입/출력 회로에 있어서,
상기 중간전위 발생부는 모스트랜지스터의 소스-드레인간 전압으로 중간전위를 조절하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예)
도 3은 본 실시예의 멀티 레벨 입/출력 회로의 전체 블록을 도시하고 있다. 도시한 멀티 레벨 입/출력 회로는 어드레스 버스 및/또는 데이터 버스 등 신호 입출력 버스를 가지는 반도체 칩에 모두 적용가능하며, 특히, 외부 데이터 버스의 전위가 1.8V 또는 2.8V의 환경에서 주로 사용되는 이미지 센서 소자에 적용이 효과적이다. 따라서, 본 실시예의 멀티 레벨 입/출력 회로는 1.8V(로우레벨)와 2.8V(하이레벨) 환경에서 사용되는 것을 예로 들어 설명하기로 한다.
도시한 멀티 레벨 입/출력 회로는 신호의 입출력을 수행하는 외부 장치(칩)의 신호 입/출력 전위 레벨에 따라 1.8V 또는 2.8V의 입/출력 전위 레벨 중 하나로 설정되어 입출력을 수행한다. 이를 위해 도시한 중간전위 생성부(320)는 1.8V와 2.8V의 중간 부분의 전위값을 가지는 기준전위(Vref)를 출력하는데, 대략 2.3V 정도를 출력하는 것이 바람직하다. 또한, 도시한 전위 비교부(340)는 기준전위로서 중간전위(Vref)와 외부핀에 인가된 외부전위를 비교하여 그 우열을 논리값으로서 출력한다. 중간전위(Vref)가 더 높으면 '1'을 출력하고, 외부전위가 높으면 '0'을 출력한다. 상기 외부전위는 신호의 입출력을 수행하기 위해 버스를 통해 연결된 외 부 장치의 입/출력 신호의 전압 레벨인데, 일반적인 반도체 소자가 전원전압 레벨을 입/출력 신호의 전압 레벨로 사용하므로, 상기 외부 장치의 전원전압 레벨이 주로 외부전위로서 사용된다.
도시한 인터페이스부(360)는 상기 비교부(340)의 출력값이 '1'이면 2.8V의 입/출력 전압 레벨로 신호 입/출력을 수행하며, 상기 비교부(340)의 출력값이 '0'이면 1.8V의 입/출력 전압 레벨로 신호 입/출력을 수행한다.
도 4는 본 실시예에서 사용되는 중간전위 생성부(320)의 세부 회로를 도시하고 있다. 상기 중간전위 생성부(320)는 피모스트랜지스터(402) 및 엔모스트랜지스터(404, 406)로 이루어진 구동제어 경로와, 피모스트랜지스터(412) 및 엔모스트랜지스터(414, 416)로 이루어진 전위 생성 경로로 구분할 수 있다. 상기 구동 제어 경로는 구동신호(Pwdn)에 따라 구동여부가 제어된다. 엔모스트랜지스터(402)와 엔모스트랜지스터(412)는 미러 구조를 이루므로, 상기 구동 제어 경로가 구동시에는 상기 전위 생성 경로에도 전류가 흐르게 한다.
상기 전위 생성 경로를 이루는 피모스트랜지스터(412) 및 엔모스트랜지스터(414, 416)의 W/L사이즈를 조절하여 2.8V와 1.8V의 중간전위인 2.3V 전위를 생성한다.
즉, 종래와 같이 다이오드-연결 모스트랜지스터(반도체 소자 내에서는 모스트랜지스터로 다이오드를 구현하는 것이 일반적임)로 중간전위를 생성하는 경우에는, 하이레벨 전위에서 모스트랜지스터의 문턱전압 크기(게이트-드레인 또는 게이트-소스간 전압차) 만큼 낮은 중간전위를 생성하는데, 모스트랜지스터의 특성상 상 기 문턱전압 자체의 크기를 조절하는 것은 어렵게 된다. 반면, 본 실시예의 경우 중간전위 생성을 하이레벨 전위에서 모스트랜지스터의 소스-드레인간 전압차 크기 만큼 떨어뜨려 수행한다. 따라서, 모스트랜지스터의 W/L사이즈를 조절하여 하이레벨 전위와 중간전위간 전압차를 다양하게 조절할 수 있게 된다.
도 5는 본 실시예에서 사용되는 전위 비교부(340)의 세부 회로를 도시하고 있다. 도시한 전위 비교부는 중간전위(기준전위) 및 외부전위를 입력받는 입력부, 중간전위(기준전위) 및 외부전위의 전위차를 증폭하기 위한 증폭부, 안정된 출력을 생성하기 위한 출력부, 및 구동신호를 지연시키기 위한 구동신호 조절부를 포함한다.
상기 입력부는 기준전위(Vref)를 게이트로 입력받는 엔모스트랜지스터(504) 및 외부전위(Vin)를 게이트로 입력받는 엔모스트랜지스터(502)로 이루어지며, 기준전위(Vref)에 반비례하는 엔모스트랜지스터(504)의 드레인 전위, 및 외부전위(Vin)에 반비례하는 엔모스트랜지스터(502)의 드레인 전이를 생성하게 된다.
상기 증폭부는 한 쌍의 크로스 커플드 피모스트랜지스터(514, 516)로 이루어지며, 상기 엔모스트랜지스터(502)의 드레인 전압 및 엔모스트랜지스터(504)의 드레인 전위의 차를 증폭하여 출력한다. 상기 증폭부 피모스트랜지스터(514, 516)에 병렬 연결된 2개의 피모스트랜지스터(512, 518) 및 전류 유출경로상의 엔모스트랜지스터(506)는 지연구동신호(pwdn_d)에 따라 비교기(340) 자체의 구동을 제어하기 위한 것이다.
상기 출력부는 상기 증폭부의 출력값을 분명한 논리값으로 만들어 충분한 전 력으로 출력하기 위한 것으로 본 실시예에서는 한 쌍의 모스트랜지스터(522, 524)로 이루어지는 인버터로 구현하였다. 상기 구동신호 지연부는 구동신호(pwdn)를 입력받아 소정시간 지연된 지연구동신호(pwdn_d)를 생성하기 위한 것으로, 본 실시예에서는 소정 개수의 인버터로 구현하였다.
지연구동신호(pwdn_d) 및 구동신호(pwdn)의 용도에 대하여 설명하기로 한다. 기준전위 발생부(320)에는 구동신호(pwdn)가 사용되고, 전위 비교부(340)에는 구동신호(pwdn)와 동일 위상을 가지며 소정시간 지연된 지연구동신호(pwdn_d)가 사용된 이유는 래치 구조의 메모리 기능 때문이다. 전위 비교부(340) 및 중간전위 발생부(320)에 모두 동일한 구동신호(pwdn)를 연결하면, 구동신호(pwdn)에 따라 전위 비교부(340) 및 중간전위 발생부(320)가 동시에 활성화되는데, 중간전위 발생부(320)의 출력전위(중간전위, 기준전위)가 2.3V가 되기 전에 비교부(340)는 트랜지션 도중의 전위를 중간전위로 인식하게 되어 안정화된 후에 중간전위로 2.3V가 입력되도 원하는 출력이 생성되지 않는다. 이를 방지하게 위해 전위 비교부(340)에는 지연된 지연구동신호(pwdn_d)를 입력하여, 중간전위 발생부를 먼저 활성화시켜 기준전압이 2.3V로 안정화 된 후에 전위 비교부(340)를 활성화시켜 정상적인 동작을 보장한다.
또한, 도 4의 세부회로도에 도시한 전위 비교부(320)는, 한 쌍의 크로스 커플드 모스트랜지스터로 이루어진 래치 구조를 가지고 있어, 그 출력값을 저장할 수 있고 처음 비교할 시에 전력소모가 빠른 대신 그 이후에는 전력 소모가 거의 없고 어떤 비교전위에 대해서도 응답속도가 빠르다는 장점이 있다. 엔모스트랜지스터(506)는 W/L사이즈를 조절함으로써 비교기에 흐르는 전류의 양을 조절해서 저전력 비교기를 가능하게 함과 동시에, 엔모스트랜지스터(506)의 게이트에 지연구동신호(pwdn_d)를 인가받아 비교기의 구동을 제어한다. 또한, 피모스트랜지스터(512, 518)도 게이트에 지연구동신호(pwdn_d)를 인가받아 파워 오프와 동시에 전위 비교부(보다 정확히 말해 증폭부)를 리셋시키는 역할을 한다.
전위 비교부(340)에서 출력된 논리값은 인터페이스부(360)에 입력되며, 인터페이스부(360)는 상기 논리값이 '1'일때 신호의 입출력 전압이 2.8V가 되도록 스위치가 제어되고 드라이빙 전류도 결정되며, 상기 논리값이 '0'일때 신호의 입출력 전압이 1.8V가 되도록 스위치가 제어되고 드라이빙 전류가 결정된다. 상기 전위 비교부(340)의 구체적인 구조는 종래 기술의 경우와 동일하므로 생략한다.
본 실시예의 멀티레벨 인터페이스 회로를 사용하여 구현한 도 3의 구조를, 핸드폰에 내장되는 CMOS이미지 센서에 적용할때, 상기 설명에서 더 구체화되는 부분을 말하면 다음과 같다.
저전력이 절실하게 요구되는 이미지 센서의 특성상 전위 비교부(340) 전류가 가급적 작게 흐르도록, 전류의 유출경로상의 엔모스트랜지스터(506)의 W/L사이즈를 조절하며, 구동신호(pwdn_d)로 이미지 센서 칩의 전체 동작을 on/off하는 일반적인 신호를 공급한다.
도 3의 전체 블록도의 A칩은 CMOS이미지 센서 칩이고, B칩은 A칩과 데이타를 입/출력하는 예컨데, 베이스밴드 칩이다. B칩은 일반적으로 1.8V 또는 2.8V에서 구동되는데, A칩을 범용으로 구성하여 1.8V 또는 2.8V로 구동되는 외부칩 중 어느 것 에라도 연결하여 사용할 수 있는 범용 칩으로 구현하는 것이 제작비용의 관점에서 바람직하므로, 본 실시예에 의한 멀티 입/출력 회로를 사용한다.
도 3의 멀티 파워 전압은 핸드폰의 보더에서 출력하는 전압으로써 B칩에 전원전압으로 공급된다. 상기 멀티 파워 전압은 A칩에도 공급되는데, 이는 A칩의 전원전압으로서 공급되는 것이 아니고, A칩 내 전위 비교부(340)가 사용하는 외부전위(Vin)로서 공급된다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따른 전위 비교부를 실시함에 의해 구동전력을 절감하며, 중간전위 발생부와의 타이밍 부정합을 방지할 수 있는 효과가 있다.
본 발명에 따른 중간전위 생성부를 실시함에 의해 문턱전압(Vt)의 2배보다 작은 전위차를 가지는 입/출력 레벨용으로 적용할 수 있는 효과가 있다.
본 발명에 따른 멀티 레벨 입/출력 회로를 실시함에 의해, 구동전력을 절감하며, 문턱전압(Vt)의 2배보다 작은 전위차를 가지는 입/출력 레벨용으로 적용할 수 있는 효과가 있다.

Claims (16)

  1. 모스트랜지스터의 소스-드레인간 전압을 이용하여 하이레벨과 로우레벨 전위의 중간값을 가지는 중간전위를 발생시키기 위한 중간전위 발생부; 및
    상기 중간전위와 외부에서 참조전위로서 인가되는 외부전위를 비교하여 그 결과값을 출력하기 위한 전위 비교부
    를 포함하는 멀티 레벨 입/출력 회로.
  2. 제1항에 있어서,
    상기 전위 비교부의 비교 결과값에 따라 하이레벨 및 로우레벨 전위 중 선택된 전위로 상기 외부 장치와 신호 입/출력을 수행하는 인터페이스부
    를 더 포함하는 멀티 레벨 입/출력 회로.
  3. 제1항에 있어서, 상기 중간전위 발생부는,
    구동신호에 따라 중간전위 발생부의 구동을 제어하는 구동제어부; 및
    하이레벨 전위에서 모스트랜지스터의 소스-드레인간 전압차를 차감한 레벨의 중간전위를 발생시키기 위한 전위 발생부
    를 포함하는 멀티 레벨 입/출력 회로.
  4. 제3항에 있어서, 상기 구동제어부 및 상기 전위 발생부는,
    모스트랜지스터를 이용한 전류미러로 연결된 멀티 레벨 입/출력 회로.
  5. 제3항에 있어서, 상기 전위 발생부는,
    하이레벨 전압에서 소스-드레인간 전압을 차감한 레벨의 중간전위를 생성하기 위한 중간전위 조절용 모스트랜지스터; 및
    상기 중간전위와 접지전위와의 전위 간격을 유지시키기 위한 하나 이상의 다이오드 수단을 포함하는 멀티 레벨 입/출력 회로.
  6. 제5항에 있어서, 상기 구동제어부는,
    상기 중간전위 조절용 모스트랜지스터와 전류미러를 형성하는 미러 모스트랜지스터; 및
    구동신호에 따라 구동제어부의 구동을 제어하는 하나 이상의 구동제어 모스트랜지스터를 포함하는 멀티 레벨 입/출력 회로.
  7. 제3항 내지 제6항 중 한 항에 있어서, 상기 전위 비교부는,
    상기 구동제어부에 입력되는 구동신호를 소정시간 지연시킨 지연구동신호에 따라 구동이 제어되는 멀티 레벨 입/출력 회로.
  8. 제1항 내지 제6항 중 한 항에 있어서, 상기 전위 비교부는,
    중간전압 및 외부전압을 입력받는 입력부;
    중간전압 및 외부전압의 전위차를 증폭하기 위한 증폭부;
    상기 중간전압 및 외부전압의 비교결과로서 산출되는 논리값을 전위 비교부 외부로 출력하기 위한 출력부
    를 포함하는 멀티 레벨 입/출력 회로.
  9. 구동신호에 따라 구동을 제어하는 구동제어부; 및
    하이레벨 전압에서 모스트랜지스터의 소스-드레인간 전압차를 차감한 레벨의 중간전위를 발생시키기 위한 전위 발생부를 포함하며,
    상기 구동제어부 및 상기 전위 발생부는 모스트랜지스터를 이용한 전류미러로 연결된 중간전위 발생 회로.
  10. 제9항에 있어서,
    상기 전위 발생부는,
    고레벨 전압에서 소스-드레인간 전압차를 차감한 레벨의 중간전위를 생성하기 위한 중간전위 조절용 모스트랜지스터; 및
    상기 중간전위와 접지전위와의 전위 간격을 유지시키기 위한 하나 이상의 다이오드 수단을 포함하는 중간전위 발생 회로.
  11. 제10항에 있어서,
    상기 구동제어부는,
    상기 중간전위 조절용 모스트랜지스터와 전류미러를 형성하는 미러 모스트랜지스터; 및
    구동신호에 따라 구동제어부의 구동을 제어하는 하나 이상의 구동제어 모스트랜지스터를 포함하는 중간전위 발생 회로.
  12. 기준전압 및 외부전압을 입력받기 위한 입력부;
    상기 기준전압 및 외부전압의 전위차를 증폭하고 래치하기 위하여, 한 쌍의 크로스 커플드 모스트랜지스터를 구비하는 증폭부;
    상기 기준전압 및 외부전압의 비교결과로서 논리값을 생성하여 외부로 출력하기 위한 출력부; 및
    상기 입력부 및 증폭부의 구동 전류의 유출경로에 위치하여, 게이트 단자로 구동신호를 입력받아 구동을 제어하기 위한 구동제어 모스트랜지스터
    를 포함하는 전위 비교 회로.
  13. 제12항에 있어서, 상기 구동제어 모스트랜지스터는,
    작은 구동전류가 흐르도록 보다 작은 W/L사이즈를 가지는 전위 비교 회로.
  14. 제12항에 있어서, 상기 출력부는,
    한 쌍의 모스트랜지스터로 이루어진 인버터인 전위 비교 회로.
  15. 제12항에 있어서,
    상기 한 쌍의 크로스 커플드 모스트랜지스터 각각에 병렬연결되며, 게이트 단자로 구동신호를 입력받아 상기 증폭부를 리셋시키기 위한 리셋 모스트랜지스터를 더 포함하는 전위 비교 회로.
  16. 제12항 내지 제15항 중 한 항에 있어서,
    외부 구동신호를 입력받아 소정시간 지연시켜 상기 구동신호를 생성하기 위한 구동신호 조절부를 더 포함하는 전위 비교 회로.
KR1020040071783A 2004-09-08 2004-09-08 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로 KR101051794B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040071783A KR101051794B1 (ko) 2004-09-08 2004-09-08 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로
US11/221,536 US20060049846A1 (en) 2004-09-08 2005-09-07 Input/output circuit operated by variable operating voltage
JP2005260155A JP2006081188A (ja) 2004-09-08 2005-09-08 中間レベル電位発生回路、電位比較回路、及びそれらを備える可変駆動電圧により動作する入／出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071783A KR101051794B1 (ko) 2004-09-08 2004-09-08 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로

Publications (2)

Publication Number Publication Date
KR20060022979A KR20060022979A (ko) 2006-03-13
KR101051794B1 true KR101051794B1 (ko) 2011-07-25

Family

ID=36160208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071783A KR101051794B1 (ko) 2004-09-08 2004-09-08 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로

Country Status (3)

Country Link
US (1) US20060049846A1 (ko)
JP (1) JP2006081188A (ko)
KR (1) KR101051794B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863021B1 (ko) 2007-06-27 2008-10-13 주식회사 하이닉스반도체 입력 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519537B1 (ko) 2000-12-27 2005-10-05 주식회사 하이닉스반도체 기준 전압 발생 회로
KR100530868B1 (ko) 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5153438A (en) * 1974-11-06 1976-05-11 Matsushita Electric Ind Co Ltd Sohogata mos ronrishingozofukukairo
JP2934520B2 (ja) * 1991-03-20 1999-08-16 富士通株式会社 レベル判定回路
JPH05211426A (ja) * 1992-01-29 1993-08-20 Nec Corp 電圧比較回路
JPH0621801A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体集積装置
JP3304539B2 (ja) * 1993-08-31 2002-07-22 富士通株式会社 基準電圧発生回路
US5534801A (en) * 1994-01-24 1996-07-09 Advanced Micro Devices, Inc. Apparatus and method for automatic sense and establishment of 5V and 3.3V operation
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JP3625918B2 (ja) * 1995-10-16 2005-03-02 株式会社ルネサステクノロジ 電圧発生回路
JPH10173512A (ja) * 1996-12-12 1998-06-26 Hitachi Ltd 入力バッファ回路および半導体集積回路
US6184721B1 (en) * 1998-04-02 2001-02-06 Photobit Corporation CMOS voltage comparator capable of operating with small input voltage difference
JP2001036398A (ja) * 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd レベルシフタ回路
KR100353544B1 (en) * 2000-12-27 2002-09-27 Hynix Semiconductor Inc Circuit for generating internal supply voltage of semiconductor memory device
JP4090817B2 (ja) * 2001-09-13 2008-05-28 株式会社東芝 定電圧発生回路及び半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530868B1 (ko) 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
KR100519537B1 (ko) 2000-12-27 2005-10-05 주식회사 하이닉스반도체 기준 전압 발생 회로

Also Published As

Publication number Publication date
KR20060022979A (ko) 2006-03-13
JP2006081188A (ja) 2006-03-23
US20060049846A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US6522193B2 (en) Internal voltage generator for semiconductor memory device
KR100298584B1 (ko) 내부전원전압발생회로
US20060017496A1 (en) Step-down power supply
JP2006293802A (ja) 半導体集積回路装置
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
JP3596637B2 (ja) 可調整電流源及びその制御方法
JP2010010920A (ja) 半導体集積回路
US7831845B2 (en) Power-up circuit and semiconductor memory apparatus with the same
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
KR101051794B1 (ko) 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
EP0651311A2 (en) Self-exciting constant current circuit
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
JP2011061289A (ja) 入力バッファ回路
US9602003B2 (en) Voltage regulator, semiconductor device, and voltage generation method for voltage regulator
US7548482B2 (en) Memory device for early stabilizing power level after deep power down mode exit
JP2002076874A (ja) 出力インターフェース回路
JP4322072B2 (ja) 半導体装置
KR100806120B1 (ko) 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR100238231B1 (ko) 반도체장치 및 방법
US5953262A (en) Output circuit of a semiconductor memory device for providing an intermediate potential to an output terminal
KR100631936B1 (ko) 내부전압 발생회로
KR100833416B1 (ko) 파워업 리셋 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 9