TW201627793A - Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器 - Google Patents

Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器 Download PDF

Info

Publication number
TW201627793A
TW201627793A TW105101155A TW105101155A TW201627793A TW 201627793 A TW201627793 A TW 201627793A TW 105101155 A TW105101155 A TW 105101155A TW 105101155 A TW105101155 A TW 105101155A TW 201627793 A TW201627793 A TW 201627793A
Authority
TW
Taiwan
Prior art keywords
voltage
capacitor
comparator
generator
clock generator
Prior art date
Application number
TW105101155A
Other languages
English (en)
Inventor
金晟禛
金志炫
金泰翼
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201627793A publication Critical patent/TW201627793A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/10—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only
    • H03K4/12—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明提供一種時脈產生器，所述時脈產生器包括比較器，所述比較器中兩個輸入訊號的特性隨時間變化。具有電阻器及至少一個恆定電流源的電壓控制器產生與所述恆定電流源的輸出電流及所述電阻器的電阻值成比例的直流電壓。所述比較器將所述電壓控制器所產生的斜波電壓與所述直流電壓進行比較。

Description

PVT變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器
本發明示例性實施例是有關於一種時脈產生器。更具體而言，本發明示例性實施例更有關於一種對過程變化不靈敏且以高效能運作的時脈產生器、以及一種包括所述時脈產生器的晶片振盪器。
已存在一種使配備有觸控螢幕面板的平板顯示器裝置商業化的趨勢。
一般而言，行動裝置以預定時間週期啟動應用程式處理器的主中央處理單元（central processing unit，CPU）來執行對自至少一個感測器模組接收的資料的處理。
行動裝置使用時脈訊號進行資料處理操作。應用程式處理器的主中央處理單元藉由自耦接至晶片外振盪器的外部時脈源（例如鎖相回路（phase locked loop，PLL））接收具有預定時間週期的時脈訊號而運作。因此，考慮到此種資料處理操作所需的正常操作速度及效能，由於利用外部時脈源而可能消耗過量功率。
因此，近來對晶片振盪器的需求不斷增加。
本發明的示例性實施例提供一種對過程、電壓、及溫度（process, voltage, and temperature，PVT）變化不靈敏並提供高解析度操作的時脈產生器以及一種包括所述時脈產生器的晶片振盪器。
本發明的技術目標並非僅限於以上揭露內容；基於以下說明其他目標亦可對此項技術中具有通常知識者而言變得顯而易見。
根據本發明的態樣，一種時脈產生器包括：比較器，所述比較器中兩個輸入訊號的特性隨時間變化；以及電壓控制器，包括電阻器及至少一個恆定電流源。所述電壓控制器產生與所述恆定電流源的輸出電流及所述電阻器的電阻值成比例的直流（direct current，DC）電壓。所述比較器將所述電壓控制器所產生的斜波電壓與所述直流電壓進行比較。
在某些實施例中，所述電壓控制器包括第一電容器及第二電容器，且所述電阻器可耦接於所述第一電容器與所述第二電容器之間。
在其他實施例中，在所述第一電容器充電的同時，所述第二電容器可放電，且在所述第一電容器放電的同時，所述第二電容器可充電。
在再一些其他實施例中，所述斜波電壓包括在所述第一電容器中所充的電壓及在所述第二電容器中所充的電壓。
在又一些其他實施例中，所述比較器的輸入節點可隨著時間而交替地接收所述直流電壓及在所述第一電容器及所述第二電容器中所充的所述電壓。
根據本發明的另一態樣，一種時脈產生器包括：電壓產生器，用以供應偏置電壓；以及電壓控制器，包括恆定電流源、電阻器、及電容。所述電壓控制器基於所述偏置電壓而在所述恆定電流源與所述電容之間產生斜波電壓以及在所述恆定電流源與所述電阻器之間產生直流電壓。比較器藉由將所述斜波電壓與所述直流電壓進行比較而產生時脈訊號。
在某些實施例中，所述電壓產生器可包括金屬氧化物半導體場效電晶體（metal-oxide semiconductor field-effect-transistor，MOSFET）。
在其他實施例中，所述電壓產生器可包括：多個開關，由所述時脈訊號控制；第一電容器及第二電容器，分別具有所述電容，所述第一電容器及所述第二電容器根據所述開關中的某些開關的設定值而被彼此相反地充電及放電；以及電阻器，耦接於所述第一電容器與所述第二電容器之間。
在再一些其他實施例中，所述電壓控制器可根據所述時脈訊號而形成自所述恆定電流源至所述電阻器的電流路徑，以產生所述直流電壓。
在又一些其他實施例中，根據所述時脈訊號，在所述第一電容器充電的同時，所述第二電容器可放電。
在又一些其他實施例中，所述比較器可將所述直流電壓與所述第一電容器中所充的所述電壓進行比較。
在又一些其他實施例中，根據所述時脈訊號，在所述第一電容器放電的同時，所述第二電容器可充電。
在又一些其他實施例中，所述比較器可將所述直流電壓與所述第二電容器中所充的所述斜波電壓進行比較。
在又一些其他實施例中，所述第一電容器的電容與所述第二電容器的電容可實質上相同。
在又一些其他實施例中，所述比較器的輸入節點可隨著時間而交替地接收所述直流電壓與所述斜波電壓。
根據本發明的再一態樣，一種晶片振盪器包括第一週期性訊號產生器，所述第一週期性訊號產生器包括電阻器及電容器，且用以供應第一週期性訊號。第二週期性訊號產生器用以供應第二週期性訊號，所述第二週期性訊號隨著時間具有恆定的週期。計數器用以在供應所述第二週期性訊號的同時對所述第一週期性訊號的時脈數目進行計數，並輸出所述計數。比較器用以將所述計數器的輸出計數與預設頻率進行比較。累積器用以累積所述比較器的結果。校準器用以根據所述累積器的結果而對所述第一週期性訊號的所述時脈數目執行加法或減法。
在某些實施例中，所述第一週期性訊號產生器可包括至少一個恆定電流源。所述第一週期性訊號產生器可藉由利用所述電容器的充電操作及放電操作而在所述恆定電流源與所述電容器之間產生斜波電壓及在所述恆定電流源與所述電阻器之間產生直流電壓，並藉由將所述斜波電壓與所述直流電壓進行比較而產生所述第一週期性訊號。
在其他實施例中，所述第二週期性訊號產生器可包括：電壓產生器，用以產生偏置電壓；電壓控制器，由所述偏置電壓控制，以產生充電電壓或放電電壓；以及比較器，用以將所述電壓控制器的所述充電電壓或放電電壓與參考電壓進行比較。
在再一些其他實施例中，所述電壓控制器可包括：多個開關；第一電容器及第二電容器，根據所述開關中的某些開關的設定值而被彼此相反地充電及放電；以及多個電阻器，耦接於所述第一電容器與所述第二電容器之間。
在又一些其他實施例中，所述多個電阻器可被耦接成具有電阻比率。
在又一些其他實施例中，所述第一電容器及所述第二電容器中的一者的放電位準可由所述電阻比率控制。
在又一些其他實施例中，所述參考電壓及選自所述第一電容器的所充電壓及所述第二電容器的所充電壓中的一者可輸入至所述比較器。
在又一些其他實施例中，所述多個開關可由賦能訊號控制，且所述比較器的輸出訊號可被控制成在所述賦能訊號啟動一次時輸出兩次。
在又一些其他實施例中，自所述比較器輸出兩次的所述訊號之間的輸出時序差可為所述第二週期性訊號。
在又一些其他實施例中，自所述比較器產生兩次的輸出訊號中的每一者可包括延遲時間，且所述延遲時間可作為恆定週期性訊號中的共模分量（common mode component）而得以補償。
根據本發明的又一態樣，一種時脈產生器包括第一電壓源，所述第一電壓源：（1）藉由經由第一電容器傳遞一定量的電流而在時脈循環的第一部分期間產生第一斜波電壓；並且（2）藉由經由電阻傳遞所述量的電流而在所述時脈循環的第二部分期間產生恆定電壓。第二電壓源：（1）藉由經由所述電阻傳遞所述量的電流而在所述時脈循環的所述第一部分期間產生所述恆定電壓；並且（2）藉由經由第二電容器傳遞所述量的電流而在所述時脈循環的所述第二部分期間產生第二斜波電壓。比較器藉由將以下電壓進行比較而產生具有所述時脈循環的時脈訊號：（1）在所述時脈循環的所述第一部分期間，由所述第一電壓源產生的第一斜波電壓與由所述第二電壓源產生的所述恆定電壓；以及（2）在所述時脈循環的所述第二部分期間，由所述第一電壓源產生的所述恆定電壓與由所述第二電壓源產生的所述第二斜波電壓。所述時脈循環的所述第一部分及所述第二部分是非重疊週期。
在又一些其他實施例中，所述時脈產生器包括：第一電流源及第二電流源，分別產生具有所述量的電流的恆定電流；以及第一開關、第二開關、第三開關、及第四開關。所述第一開關在所述時脈循環的所述第一部分期間提供所述第一電流源與所述第一電容器之間的第一電流路徑，並在所述時脈循環的所述第二部分期間不提供所述第一電流源與所述第一電容器之間的所述第一電流路徑。所述第二開關在所述時脈循環的所述第二部分期間提供所述第一電流源與所述電阻之間的第二電流路徑，並在所述時脈循環的所述第一部分期間不提供所述第一電流源與所述電阻之間的所述第二電流路徑。所述第三開關在所述時脈循環的所述第一部分期間提供所述第二電流源與所述電阻之間的第三電流路徑，並在所述時脈循環的所述第二部分期間不提供所述第二電流源與所述電阻之間的所述第三電流路徑。所述第四開關在所述時脈循環的所述第二部分期間提供所述第二電流源與所述第二電容器之間的第四電流路徑，並在所述時脈循環的所述第一部分期間不提供所述第二電流源與所述第二電容器之間的所述第四電流路徑。
根據本發明的又一態樣，一種時脈產生器包括第一電壓源，所述第一電壓源藉由經由第一電容器傳遞一定量的電流而在時脈循環的第一部分期間產生第一斜波電壓。第二電壓源藉由經由第二電容器傳遞所述量的電流而在所述時脈循環的第二部分期間產生第二斜波電壓。第三電壓源藉由經由電阻傳遞所述量的電流而在所述時脈循環的所述第一部分及所述第二部分兩者期間產生恆定電壓。比較器藉由將以下電壓進行比較而產生具有所述時脈循環的時脈訊號：（1）在所述時脈循環的所述第一部分期間由所述第一電壓源產生的所述第一斜波電壓與由所述第三電壓源產生的所述恆定電壓，以及（2）在所述時脈循環的所述第二部分期間由所述第二電壓源產生的所述第二斜波電壓與由所述第三電壓源產生的所述恆定電壓。所述時脈循環的所述第一部分及所述第二部分是非重疊週期。
在又一些其他實施例中，所述時脈產生器包括開關，所述開關在所述時脈循環的所述第一部分期間將所述第一斜波電壓傳遞至所述比較器的輸入端並在所述時脈循環的所述第二部分期間將所述第二斜波電壓傳遞至所述比較器的所述輸入端。
參照其中示出某些實施例的附圖來更充分地闡述本發明的各種實施例。提供本發明的實施例是為了得到完整的本發明並向熟習此項技術者充分示出本發明的範圍，且本發明的實施例僅由隨附申請專利範圍的範圍來界定。在本發明的說明中，當確定對相關習知功能或配置的詳細闡釋會不必要地使本發明的主旨變得模糊不清時，將不再重複其詳細說明。在說明書通篇中，相同參考編號指示相同元件。因此，即使在對應圖式中未具體闡述，亦可參照其他圖式闡述相同編號及類似編號。
在本文所揭露的本發明的實施例中，具體結構及功能細節僅為代表性的以用於闡述本發明的示例性實施例，且因此本發明的示例性實施例可實施為諸多不同替代形式而不應被視為僅限於本文所述本發明的示例性實施例。
儘管本發明容許各種潤飾及替代形式，但其具體實施例在圖式中僅以實例示出，且將在本文中詳細闡述。然而，應理解，並非旨在將本發明限制於所揭露的特定形式，而是相反地，本發明將覆蓋本發明的精神及範圍內的所有潤飾、等效形式、及替代形式。
將理解，儘管在本文中可使用用語「第一」、「第二」等來闡述各種元件，但該些元件不應受限於該些用語。該些用語僅用於區分各個元件。因此，在本發明的範圍內，第一元件、第一組件、或第一區段可被稱為第二元件、第二組件、或第二區段。
將理解，當元件被稱為「連接至」或「耦接至」另一元件時，所述元件可連接或耦接至所述另一元件，抑或可存在中間元件。相比之下，當元件被稱為「直接連接至」或「直接耦接至」另一元件或層時，則不存在中間元件或層。用於闡述各元件之間的關係（例如，「在…之間」與「直接在…之間」、「鄰近」與「直接鄰近」等）的其他用詞應以相似方式加以解釋。
本文中用於闡述本發明的實施例的術語並非旨在限制本發明的範圍。在本文獻中使用的單數形式不應排除多於一個指示物的存在。換言之，除非上下文清楚地另外指明，否則以單數形式提及的本發明的元件的數目可為一或多個。更將理解，當在本文中使用用語「包括（comprises、comprising）」、及/或「包含（includes、including）」時，是用於指明所述特徵、整數、步驟、操作、元件、及/或組件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其族群的存在或添加。
除非另外定義，否則本文所用全部用語（包括技術及科學用語）具有與本發明所屬技術中具有通常知識者通常所理解的含義相同的含義。更將理解，用語（例如在常用辭典中所定義的用語）應被解釋為具有與其在相關技術上下文中的含義一致的含義，且除非本文中明確地如此定義，否則其不應被解釋為具有理想化或過於正式的意義。
亦應注意，在某些替代實施方式中，在區塊中所述的功能/操作可不按流程圖中所述的次序進行。舉例而言，事實上，端視所涉及的功能/操作而定，連續示出的兩個區塊可實質上同時執行，或者所述區塊可能有時按相反次序來執行。
以下，將參照附圖更充分地闡述本發明的各種實施例。
圖1是說明正常晶片振盪器中的時脈產生器的實例的電路圖。
在當代已實作晶片振盪器，以克服基於外部時脈源的現有晶片外振盪器（例如，鎖相回路（PLL））中的大量功耗。
參照圖1，時脈產生器1可採用例如LC型振盪器。
時脈產生器1可包括第一P通道金屬氧化物半導體（p-channel metal oxide semiconductor，PMOS）電晶體P1及第二PMOS電晶體P2、第一N通道金屬氧化物半導體（n-channel metal oxide semiconductor，NMOS）電晶體N1及第二NMOS電晶體N2、以及由電感器L及電容器C組成的諧振器3。
第一PMOS電晶體P1的閘極可電性耦接至節點b，第一PMOS電晶體P1的源極可電性耦接至電壓VDD，且第一PMOS電晶體P1的汲極可電性耦接至節點a。
第二PMOS電晶體P2的閘極可電性耦接至節點a，第二PMOS電晶體P2的源極可電性耦接至電壓VDD，且第二PMOS電晶體P2的汲極可電性耦接至節點b。
第一NMOS電晶體N1的閘極可電性耦接至節點b，第一NMOS電晶體N1的源極可電性耦接至接地電壓GND，且第一NMOS電晶體N1的汲極可電性耦接至節點a。
第二NMOS電晶體N2的閘極可電性耦接至節點a，第二NMOS電晶體N2的源極可電性耦接至接地電壓GND，且第二NMOS電晶體N2的汲極可電性耦接至節點b。
諧振器3可包括並聯耦接的電感器L及電容器C。電感器L及電容器C可為電磁能量儲存裝置。可藉由並聯地耦接電感器L及電容器C而使特定頻率選擇性地通過，且可依據電感器L及電容器C的特性而產生諧振。
根據諧振器3的諧振特性來確定節點a的訊號的轉變。
同時，第一PMOS電晶體P1及第一NMOS電晶體N1可由節點b的訊號控制，且第二PMOS電晶體P2及第二NMOS電晶體N2可由節點a的訊號控制。
電晶體P1、P2、N1、及N2可以互補方式耦接，並被控制成在訊號的半週期期間使一對電晶體運作，且在所述訊號的另一半週期期間使另一對電晶體運作。
換言之，電晶體P1、P2、N1、及N2可由交叉耦接反相器對組成。舉例而言，當節點a的訊號處於低位準時，第二PMOS電晶體P2可被導通，且節點b可處於高位準，且因此第一NMOS電晶體N1可被導通。因此，節點a的訊號可保持處於低位準。
另一方面，當節點a的訊號處於高位準時，第二NMOS電晶體N2可被導通，且節點b可處於低位準，且因此第一PMOS電晶體P1可被導通。因此，節點a的訊號可保持處於高位準。
因此，可根據在諧振器3中產生的轉變訊號的週期而產生準確的輸出頻率FOUT 。
然而，由於時脈產生器1包括電感器L，因此其面積可相對擴大。此外，可能難以對頻率進行微調。
圖2是說明晶片振盪器中的時脈產生器的另一實例的電路圖。
參照圖2，時脈產生器5可包括多個反相器I1 至In 。
圖2所示時脈產生器5是一般環形振盪器，其中可根據延遲裝置（即，反相器I1 至In ）的延遲量來確定時脈的週期。
圖2所示時脈產生器5可具有高面積效率（area efficiency），乃因其佔據較圖1所示LC型時脈產生器1小的面積，但可能具有大的頻率誤差，乃因延遲裝置中每一者的延遲量或延遲時間存在過程、電壓及溫度（PVT）變化。
圖3A中示例性地闡述佔據較LC型時脈產生器小的面積且具有較環形時脈產生器小的由PVT變化導致的頻率誤差的時脈產生器。
圖3A是說明晶片振盪器的時脈產生器的另一實例的電路圖。
在圖3A中，說明弛緩時脈產生器（relaxation clock generator）50的電路圖。
參照圖3A，弛緩時脈產生器50可包括偏置電壓產生器10、電壓控制器20、第一比較器comp1及第二比較器comp2、以及邏輯部件30。
偏置電壓產生器10可採用能隙參考（bandgap reference，BGR）電壓產生器的電路。此種偏置電壓產生器10可產生恆定偏置電壓VBIAS 及恆定參考電壓VREF 。偏置電壓VBIAS 可供應至第一恆定電流源I1及第二恆定電流源I2。因此，第一恆定電流源I1及第二恆定電流源I2可供應恆定電流。參考電壓VREF 可供應至第一比較器comp1及第二比較器comp2。
電壓控制器20可包括多個開關s1、s2、s3、及s4、以及第一電容器C1及第二電容器C2。
首先，第一恆定電流源I1及第一電容器C1可具有經由第一開關s1而選擇性地耦接至彼此的串聯結構。
因此，自第一恆定電流源I1施加至電流路徑的電壓可對第一電容器C1充電。
同樣地，第二恆定電流源I2及第二電容器C2可具有經由第三開關S3而選擇性地耦接至彼此的串聯結構。
因此，自第二恆定電流源I2施加至電流路徑的電壓可對第二電容器C2充電。
此外，開關s2及s4可分別並聯地耦接至電容器C1及C2。
第一比較器comp1及第二比較器comp2可分別基於共用參考電壓VREF 而將第一電容器C1的充電電壓VC1 與第二電容器C2的充電電壓VC2 進行比較。
邏輯部件30可確定每一比較的結果的邏輯（低位準或高位準）而以時脈CLK的形式提供所述邏輯。
同時，時脈CLK可作為反相訊號或非反相訊號而適當地施加至所述多個開關s1、s2、s3、及s4。
圖3B是依據於圖3A的操作時序圖。
參照圖3A及圖3B來闡述弛緩時脈產生器50的運作。當對電容器C1及電容器C2施加恆定電流IS 時，可以看出電容器C1及C2的充電電壓VC1 及VC2 線性增加。
首先，當在時間t0之前耦接第一開關s1時，可以恆定電流IS 對第一電容器C1充以線性增加的電壓，即，第一充電電壓VC1 。
第一比較器comp1可將參考電壓VREF 與第一充電電壓VC1 進行比較。
同時，當在時間t0之前不耦接第三開關s3時，可將第二電容器C2放電至零（接地位準）。
在時間t0至t1處，可將第一電容器C1放電，且可以恆定電流IS 對第二電容器C2充以第二充電電壓VC2 。
充電時間Tcharge （使第一充電電壓VC1 達到預定參考電壓VREF 的時間）可表達為以下方程式1。 [方程式1]（其中C1 是第一電容器C1的電容，VREF 是參考電壓，且IS 是恆定電流）
可藉由第一比較器comp1而偵測第一充電電壓VC1 變成相同於參考電壓VREF 的時間，且可同步於使第一比較器comp1的輸出反相的時間而產生具有恆定頻率的時脈CLK。
然而，如圖3B所示，產生時脈CLK的時間較使第一比較器comp1的輸出結果反相的時間晚預定時間（edel +eoff ）。
此可能是由第一比較器comp1自身相對於操作時間的延遲時間edel 及因第一比較器comp1的輸入偏移而引起的偏移誤差（offset error）eoff 造成。
假設第一電容器C1的電容C1 與第二電容器C2的電容C2 相同（C1 =C2 =C0 ），則弛緩時脈產生器50的輸出週期POSC 可表達為以下方程式2。 [方程式2]（其中edel1 是第一比較器comp1的延遲時間，eoff1 是第一比較器comp1的輸入偏移誤差，edel2 是第二比較器comp2的延遲時間，且eoff2 是第二比較器comp2的輸入偏移誤差）
由於弛緩時脈產生器50使用兩個比較器，因此可在所述兩個比較器之間出現延遲時間及輸入偏移誤差的偏差。因此，此種延遲時間及輸入偏移誤差是可根據PVT變化而變化的可變元素。
儘管相較於環形時脈產生器，弛緩時脈產生器對PVT變化較不靈敏，但仍可因PVT變化（特別是電壓及溫度變化）而具有可變元素。
為使弛緩時脈產生器對電壓及溫度變化不靈敏，比較器的延遲時間需變小。為此，比較器可具有大的功耗。
此外，為減少由於配置有比較器的電晶體之間的隨機失配造成的輸入偏移誤差，配置有比較器的電晶體應具有增大的尺寸。
此外，顯而易見的是，包括高效能能隙電壓產生器的電路以向恆定電流源I1及I2供應恆定偏置電壓的弛緩時脈產生器佔據相當大的面積。儘管弛緩時脈產生器具有較電感器型時脈產生器更佳的面積效率，但可能不排除面積載荷元素，乃因需要相當大的面積來採用能隙電壓產生器的電路。此外，能隙電壓產生電路可使用在高於正常MOS型電晶體的功率電壓位準下運作的雙極型接面電晶體（bipolar junction transistor，BJT）。舉例而言，當MOS型電晶體的功率電壓位準是0.8伏特時，雙極型接面電晶體的功率電壓位準可為1.8伏特。因此，難以實現低功率運作。此外，由於為形成雙極型接面電晶體而需要引入額外遮罩製程，因此製造成本可增加。
圖4A是根據本發明的實施例的時脈產生器100的電路圖。
參照圖4A，時脈產生器100可包括偏置電壓產生器110、電壓控制器120、及比較器130。
根據本發明的實施例的時脈產生器100可在低功率下運作，並執行對供應電壓及溫度變化的自動誤差補償。
偏置電壓產生器110可供應恆定偏置電壓VBIAS 。
此處，偏置電壓產生器110可並非必須為高效能參考電路。
電壓控制器120可包括第一恆定電流源I1、第二恆定電流源I2、多個開關sw1、sw2、sw3、sw4、sw5、及sw6、以及第一電容器C1及第二電容器C2、以及電阻器R。
第一開關sw1可用以形成自第一恆定電流源I1至第一電容器C1的電流路徑。此外，第三開關sw3可設置於第一電容器C1的兩端之間以視需要形成放電路徑。
第五開關sw5可用以形成自第二恆定電流源I2至第二電容器C2的電流路徑。此外，第六開關sw6可設置於第二電容器C2的兩端之間以視需要形成放電路徑。
同時，電阻器R可並聯地設置於自第一恆定電流源I1至第一電容器C1的電流路徑與自第二恆定電流源I2至第二電容器C2的電流路徑之間。因此，可設置第二開關sw2以形成自第一恆定電流源I1至電阻器R的電流路徑，且可設置第四開關sw4以形成自第二恆定電流源I2至電阻器R的電流路徑。
第一開關sw1、第四開關sw4、及第六開關sw6可接收時脈CLK的正訊號，且第二開關sw2、第三開關sw3、及第五開關sw5可接收時脈CLK的負訊號。
比較器130可將電壓控制器120的節點A的電壓VP 與電壓控制器120的節點B的電壓VN 進行比較以供應時脈CLK。比較器130可隨著時間經由其輸入節點接收具有變化的輸入特性的兩個電壓，而無需額外節點來接收參考電壓。亦即，比較器130可被控制成隨著時間經由其輸入節點而交叉地接收直流電壓及斜升（ramp-up）電壓。
更具體而言，當對第一電容器C1施加第一恆定電流源I1的恆定電流IS 以產生線性增加電壓（即，第一充電電壓VC1 ）時，第二恆定電流源I2的恆定電流IS 可經由第四開關sw4而流至電阻器R，以在電阻器R的節點中產生參考電壓VR 。
亦即，根據本發明的實施例，當在電容器C1及C2中的一者中產生充電電壓時可同時產生參考電壓VR 。亦即，可同時形成線性增加電壓及恆定直流電壓。
比較器130可將節點A的電壓VP （即，第一充電電壓VC1 ）與節點B的電壓VN （即，參考電壓VR ）進行比較。
更具體而言，當時脈CLK初始處於高位準時，節點A的電壓VP 可為第一充電電壓VC1 ，且節點B的電壓VN 可為參考電壓VR 。
因此，可對比較器130的第一輸入節點VP(+)施加第一充電電壓VC1 ，且可對比較器130的第二輸入節點VN(-)施加參考電壓VR 。當第一充電電壓VC1 隨著時間經過而達到參考電壓VR 時，比較器130的輸出可自高位準轉變至低位準。
同時，由於形成自第二恆定電流源I2至第二電容器C2的電流路徑，因此節點B的電壓VN 可變成第二充電電壓VC2 ，且由於第一恆定電流源I1的恆定電流IS 經由第二開關sw2而流至電阻器R，因此節點A的電壓VP 可變成參考電壓VR 。因此，可在比較器130的輸入節點VP(+)及VN(-)中發生電壓改變。亦即，可對比較器130的第二輸入節點VN(-)施加第二充電電壓VC2 ，且可對比較器130的第一輸入節點VP(+)施加參考電壓VR 。
由於形成放電路徑，因此第一電容器C1可放電至接地位準，且當第二充電電壓VC2 達到參考電壓VREF 時，比較器130的輸出可自低位準轉變至高位準。
根據本發明的實施例，可對比較器130的第一輸入節點VP(+)施加斜升電壓或恆定直流電壓。同樣地，可對比較器130的第二輸入節點VN(-)施加恆定直流電壓或斜升電壓。
藉由重複此種過程，可產生具有恆定週期的時脈CLK。
圖4B是依據於圖4A的操作時序圖。
參照圖4A及圖4B，在時間t0之前，參考電壓VR 可保持由作為被動裝置的電阻器R產生的恆定電壓位準。
首先，在時間t0之前，當時脈CLK處於高位準時，第一充電電壓VC1 可線性增加。藉由偵測到第一充電電壓VC1 變得高於參考電壓VR 的時刻，比較器130可輸出比較的結果。當時脈CLK初始處於高位準時，節點A的電壓VP 可變成第一充電電壓VC1 ，且節點B的電壓VN 可變成參考電壓VR 。隨著時間經過，當第一充電電壓VC1 達到參考電壓VR 時，比較器130的輸出可自高位準轉變至低位準。
在時間週期t0至t1期間，可將第一電容器C1放電，且第二充電電壓VC2 可線性增加。藉由偵測到第二充電電壓VC2 變得高於參考電壓VR 的時刻，比較器130可輸出比較的結果。因此，可對比較器130的第二輸入節點VN(-)施加第二充電電壓VC2 ，且可對比較器130的第一輸入節點VP(+)施加參考電壓VR 。
接著，在時間週期t1至t2期間，第一充電電壓VC1 可再次線性增加。藉由偵測到第一充電電壓VC1 變得高於參考電壓VR 的時刻，比較器130可輸出比較的結果。
因此，時間週期t1至t3中的時間量可被定義為時脈產生器100的輸出週期POSC 。
在圖4B中，說明充電時間Tcharge 及額外延遲元素edel 及eoff 。
此處，C1 表示第一電容器C1的電容，且C2 表示第二電容器C2的電容。假設C1 及C2 具有實質上相同的值C0 ，則根據本發明的實施例的週期性訊號可表達為以下方程式3。 [方程式3]
亦即，由於時脈產生器100具有一個比較器130且其輸入節點的特性在時脈CLK的每一週期會變化，因此比較器130的輸入偏移特性可得到補償。
因此，頻率（即，由根據本發明的此實施例的時脈產生器100產生的時脈CLK的週期性訊號）可最終取決於比較器130的電阻、電容、及延遲時間元素。
根據本發明的此實施例的時脈產生器100可在PVT變化期間為穩定的，乃因時脈CLK的頻率是根據被動裝置組件R及電容器C的尺寸來確定。此外，根據本發明的此實施例的時脈產生器100可具有提高的面積效率及電壓效率，乃因其不需要使用高效能參考電壓產生器。
此表明，由於時脈CLK的頻率與電流無關（參照方程式3）因此可使用簡單電壓產生器。只要大量電流流入第一恆定電流源I1中，第一電容器C1的充電率便可提高。然而，同時，由於藉由將恆定電流IS 與電阻器R相乘來計算參考電壓VR ，因此參考電壓VR 亦可增大。因此，第一充電電壓VC1 及參考電壓VR 的交叉點可始終為恆定的。
此外，由於根據本發明的實施例的時脈產生器100具有一個比較器130，因此功耗可為小的，且可無需考慮比較器之間的失配。
如上所述，由於比較器130的輸入偏移藉由在時脈CLK的每一週期改變輸入節點的極性的過程而得到補償，因此可消除輸入偏移誤差eoff 。因此，配置有比較器130的電晶體可不需要具有較大尺寸。
儘管可能存在比較器130的延遲時間分量edel 的影響，但根據本發明的實施例的時脈產生器100可在PVT變化期間非常穩定地運作，乃因確定時脈CLK的頻率的變量數目相較於正常時脈產生器的數目而有所減少。
圖5是根據本發明的實施例的晶片振盪器200的電路圖。
參照圖5，晶片振盪器200可包括第一週期性訊號產生器100、作為恆定時間產生器210的第二週期性訊號產生器、計數器220、比較器230、累積器240、及校準器250。
第一週期性訊號產生器100可為圖4A所示的時脈產生器100，並包括被動裝置R。第一週期性訊號產生器100可產生恆定週期性訊號，乃因其中的比較電路的輸入節點交替地接收斜升電壓及恆定直流電壓。由於以上已經闡述了第一週期性訊號產生器100（即，時脈產生器100），因此將省略其詳細說明。
第二週期性訊號產生器210可始終產生不隨時間變化的具有恆定週期的恆定週期性訊號TCON 。根據本發明的實施例的第二週期性訊號產生器210可被配置成對PVT變化不靈敏，且因此自其產生的訊號可為不隨時間變化的恆定週期性訊號。將參照圖6A及圖6B來提供其詳細說明。
計數器220可在恆定週期性訊號TCON 期間對第一週期性訊號產生器100的輸出頻率（即，時脈CLK的數目）進行計數。亦即，計數器220可對在某一時間週期內輸出的第一週期性訊號產生器100的時脈CLK的數目進行計數，並供應輸出計數訊號OSCCNT 。當時脈CLK的頻率因PVT變化而變化時，輸出計數訊號OSCCNT 亦可變化。
比較器230可將使用者所需要的頻率訊號（即，預設頻率訊號FCW）與自計數器220實際輸出的輸出計數訊號OSCCNT 進行比較。亦即，比較器230可比較自計數器220輸出的輸出計數訊號OSCCNT 是否大於預設頻率訊號FCW，並以正號或負號的形式輸出比較的結果。舉例而言，當輸出計數訊號OSCCNT 大於預設頻率訊號FCW時，比較器230可偵測到輸出計數訊號OSCCNT 正增加並輸出-1。當輸出計數訊號OSCCNT 小於預設頻率訊號FCW時，比較器230可偵測到輸出計數訊號OSCCNT 正減少並輸出+1。當輸出計數訊號OSCCNT 相同於預設頻率訊號FCW時，比較器230可輸出0。
累積器240可因應於比較器230的結果而執行累加。亦即，累積器240可累積比較器230的正值及負值的數目。亦即，累積器240可執行比較器230的輸出結果的累加，而與輸出結果是正值還是負值無關。
校準器250可根據累積器240的結果而對第一週期性訊號產生器100的預定頻率週期性訊號的時脈數目執行加法或減法。
因此，可藉由將輸出計數訊號OSCCNT 與預設頻率訊號FCW（其為使用者所需要的頻率碼訊號）之差進行累加而獲得穩定的頻率輸出，藉此控制第一週期性訊號產生器100。藉由在回路中重複此種過程，可根據方程式4獲得最終目標頻率。 [方程式4]（其中PTAR 表示最終目標頻率，TCON 表示恆定週期性訊號，且FCW表示預設頻率訊號）
根據本發明的此實施例的晶片振盪器200的功能可類似於頻率鎖相回路（frequency locked loop，FLL）型，且實際輸出計數訊號OSCCNT 與預設頻率訊號FCW之差可藉由重複回路而最終收斂至零。因此，可輸出對PVT變化不靈敏並具有恆定週期的頻率訊號。
同時，將參照以下圖式闡述第二週期性訊號產生器210中實質上恆定而與時間無關的週期性訊號的產生。
圖6A是第二週期性訊號產生器210的電路圖。
參照圖6A，第二週期性訊號產生器210可包括偏置電壓產生器211、電壓控制器212、比較器213、及分頻器214。
根據本發明的實施例的第二週期性訊號產生器210可產生在PVT變化期間始終恆定的時間訊號，以使比較器230的延遲時間不受供應電壓及溫度的變化的影響。
偏置電壓產生器211可供應恆定偏置電壓VBIAS 。
電壓控制器212可包括第一恆定電流源至第三恆定電流源I1、I2、及I3、多個開關sc1、sc2、sc3、sc4、及sc5、第一電容器C1及第二電容器C2、以及第一電阻器RA 及第二電阻器RB 。
第一恆定電流源I1與第一電容器C1可經由第一開關sc1串聯耦接，而第一電容器C1與第二開關sc2可並聯耦接。
第一開關sc1可由賦能訊號EN控制。亦即，當賦能訊號EN處於高位準時，可形成自第一恆定電流源I1至第一電容器C1的電流路徑，以對第一電容器C1充以第一充電電壓VC1 。當第二開關sc2與反相賦能訊號/EN耦接時，可自第一電容器C1形成放電路徑，且可將第一電容器C1放電至接地位準。
第三恆定電流源I3與第二電容器C2可經由第四開關sc4串聯耦接，而第二電容器C2與第五開關sc5可並聯耦接。
第四開關sc4由賦能訊號EN控制。亦即，當賦能訊號EN處於高位準時，可形成自第三恆定電流源I3至第二電容器C2的電流路徑，且可對第二電容器C2充以第二充電電壓VC2 。當耦接第五開關sc5時，自第二電容器C2形成放電路徑。由於第五開關sc5的另一節點的電壓處於中間電壓位準Vmid ，因此可將第二電容器C2放電至中間電壓位準Vmid 。
同時，設置於第一恆定電流源I1與第三恆定電流源I3之間的第二恆定電流源I2可串聯耦接至第一電阻器RA 及第二電阻器RB 。
第一電阻器RA 與第二電阻器RB 可具有相同的電阻值，但並非僅限於此。此處，由於第一電阻器RA 與第二電阻器RB 示例性地具有相同的電阻值，因此第一電阻器RA 與第二電阻器RB 之間的節點可具有施加於第一電阻器RA 及第二電阻器RB 兩端的電壓的值的一半。此可被定義為中間電壓Vmid 。自第二恆定電流源I2經由第一電阻器RA 及第二電阻器RB 的電壓可施加至第一電阻器RA 及第二電阻器RB 的上部的節點A，本文中，節點A的電壓可被稱為參考電壓VR 。因此，中間電壓Vmid 可為參考電壓VR 的一半。
比較器213的一個輸入端可總會經由開關sc6接收參考電壓VR ，而比較器213的另一輸入端可選擇性地接收第一充電電壓VC1 及第二充電電壓VC2 。比較器213的另一輸入端可耦接至第七開關sc7及第八開關sc8，此可對選擇性輸入端進行賦能。第七開關sc7可由反相位準最終輸出訊號/TOUT 示例性地控制，而第八開關sc8可由最終輸出訊號TOUT 示例性地控制，但並非僅限於此。第七開關sc7及第八開關sc8可由單獨控制訊號控制。單獨控制訊號可為能夠因應於預定比較時序訊號而將開關進行選擇性連接的訊號。
比較器213可將參考電壓VR 與選擇性所接收第一充電電壓VC1 或第二充電電壓VC2 進行比較，並供應比較訊號comp_out。
分頻器214可因應於由比較器213輸入的比較訊號comp_out而輸出最終輸出訊號TOUT 。分頻器214可為偵測比較訊號comp_out的上升邊緣的半頻分頻器電路，並可用於將最終輸出訊號TOUT 保持於高位準直至下一上升邊緣。
圖6B是依據於圖6A的操作時序圖。
將參照圖6A及圖6B來闡述第二週期性訊號產生器210的運作。
當賦能訊號EN初始處於低位準時，可將第一電容器C1放電至接地位準，且可將第二電容器C2放電至中間電壓Vmid 。因此，可對第二電容器C2充以中間電壓Vmid 。比較器213可經由第一輸入節點VN接收參考電壓VR 並經由第二輸入節點VP接收中間電壓Vmid 。因此，比較訊號comp_out可處於低位準。
在時間t0處，當賦能訊號EN啟動至高位準時，可以恆定電流IS 對第一電容器C1及第二電容器C2充電。第二電容器C2較第一電容器C1可更快地充電以較第一電容器C1更快地到達參考電壓VR 。
第二電容器C2的充電時間可被稱為第一充電時間Tcharge1 ，且第一電容器C1的充電時間可被稱為第二充電時間Tcharge2 。
在時間t1處，可在已自第一充電時間Tcharge1 經過預定延遲時間（edel +eoff ）之後將比較器213觸發至高位準，並接著轉變至低位準。
當因應於此而耦接第八開關sc8時，將第一充電電壓VC1 輸入至比較器213的第二輸入節點VP。比較器213可在自時間t1追蹤第一充電電壓VC1 的同時將第一充電電壓VC1 與參考電壓VR 進行比較。
然後，當在時間t2處第一充電電壓VC1 變得大於參考電壓VR 時，亦即，當將第一充電電壓VC1 充至參考電壓VR 時，可將比較器213觸發至高位準並在經過預定延遲時間（edel +eoff ）之後的時間t3處轉變至低位準。
同時，分頻器214可偵測比較訊號comp_out的上升邊緣並輸出保持處於此位準直至下一上升邊緣的最終輸出訊號TOUT 。
在根據本發明的實施例的第二週期性訊號產生器210中，時間週期t1至t3（即，比較器213的輸出點之間的時間間隔）可被定義為恆定週期性訊號TCON 。
亦即，根據本發明的實施例，比較器213可被控制成在賦能訊號EN啟動一次的同時將輸出結果輸出兩次，且所述兩個輸出結果之差可被定義為恆定週期性訊號TCON 。
更具體而言，輸出第一比較訊號comp_out的時間可為包括比較器213的延遲時間分量（edel +eoff ）的時間。
同樣地，輸出第二比較訊號comp_out的時間亦可為包括比較器213的延遲時間分量（edel +eoff ）的時間。
亦即，由於使用一個比較器213，比較器213的延遲時間分量（edel +eoff ）可為相同的，且比較器213的輸出點之間的時間間隔可為補償延遲時間分量（edel +eoff ）的條件。
假設，第一電容器C1及第二電容器C2具有電容值C0 （即，C1 =C2 =C0 ），其中將預定比較延遲時間（edel +eoff ）加至用於將第一電容器C1自接地位準充至參考電壓VR 的時間後的時間與其中將預定比較延遲時間（edel +eoff ）加至用於將第二電容器C2自中間電壓Vmid 充至參考電壓VR 的時間後的時間之差可表達為方程式5。 [方程式5]（其中，假設RA 與RB 為相同的值，RB 可被標記為RA ）
根據方程式5，延遲時間分量（edel +eoff ）可被完全消除，乃因其用作共模分量。因此，恆定週期性訊號TCON 可僅取決於電阻及電容。
對於熟習此項技術者而言顯而易見的是，當電容器被形成為具有金屬-絕緣體-金屬（metal-insulator-metal，MIM）結構或垂直原生（vertical native）結構時，電容器可為穩定的，而不會根據供應電壓或溫度變化而變化。
此外，B.羅伯特格雷戈勒（B. Robert Gregoire）等人（「使用串聯/並聯及並聯/串聯複合電阻器的過程獨立電阻器溫度係數（Process-Independent Resistor Temperature-Coefficients using Series/Parallel and Parallel/Series Composite Resistors）」 關於電路及系統的IEEE國際研討會（International Symposium on Circuits and Systems，ISCAS）2007, pp2826-2829）已證明，當考慮到電阻器的溫度係數（temperature coefficient of a resistor，TCR）而將電阻器形成為與具有相反符號的溫度係數的電阻器的組合時，電阻器可在供應電壓或溫度變化期間為穩定的。
因此，根據本發明的實施例，可實作在PVT變化期間穩定且以低功率運作的晶片振盪器。
根據本發明的實施例的晶片振盪器可實作不包括外部時脈源並執行自動誤差補償的頻率鎖相回路（FLL）。
亦即，根據本發明的實施例的晶片振盪器可隨時間產生恆定週期性訊號，並可藉由使用所述恆定週期性訊號作為參考訊號以將預設頻率與實際輸出頻率進行比較而使回路連續運作直至所述兩個頻率之差不復存在。因此，根據本發明的實施例的晶片振盪器可不僅在沒有任何外部時脈源的情況下對頻率進行自動補償，且亦可在PVT變化期間產生恆定頻率。
因此，根據本發明的實施例的晶片振盪器可以低頻率運作，並產生具有恆定週期的時脈訊號。此外，根據本發明的實施例的晶片振盪器可在PVT變化期間穩定地運作並具有高面積效率。
圖7說明包括圖5所示晶片振盪器200的半導體系統的示例性實施例。
參照圖7，半導體系統300可包括包含圖5所示晶片振盪器200的單晶片系統（system on chip，SOC）302、天線301、射頻（radio frequency，RF）收發器303、輸入裝置305、及顯示器307。射頻收發器303可經由天線301傳送及接收射頻訊號。舉例而言，射頻收發器303可將經由天線301接收的射頻訊號修改為可在單晶片系統302中處理的訊號。
因此，單晶片系統302可處理自射頻收發器303輸出的訊號並將所處理訊號傳送至顯示器307。此外，射頻收發器303可將自單晶片系統302輸出的訊號修改為射頻訊號並經由天線301而將所修改射頻訊號輸出至外部裝置。
輸入裝置305可為用以輸入控制訊號以控制單晶片系統302的運作或輸入欲經晶片系統302處理的資料的裝置，並可實作為指向裝置（例如觸控墊或電腦滑鼠）、小鍵盤、或鍵盤。
圖8說明包括圖5所示晶片振盪器200的電腦系統的示例性實施例。參照圖8，包括圖5所示晶片振盪器200的電腦系統400可實作為個人電腦（personal computer，PC）、網路伺服器、桌上型個人電腦、隨身型易網機（net-book）、電子閱讀器、個人數位助理（personal digital assistant，PDA）、可攜式多媒體播放機（portable multimedia player，PMP）、MP3播放機、或MP4播放機。
電腦系統400可包括單晶片系統（SOC）405、記憶體裝置401、用於控制記憶體裝置401的資料處理操作的記憶體控制器402、顯示器403、及輸入裝置404。
單晶片系統405可根據經由輸入裝置404輸入的資料經由顯示器403顯示儲存於記憶體裝置401中的資料。舉例而言，輸入裝置404可實作為指向裝置（例如觸控墊或電腦滑鼠）、小鍵盤、或鍵盤。單晶片系統405可控制電腦系統400的全部運作並控制記憶體控制器402的運作。
根據本發明的實施例的用於控制記憶體裝置401的運作的記憶體控制器402可實作為單晶片系統405的一部分或與單晶片系統405分離的晶片。
圖9說明包括圖5所示晶片振盪器200的電腦系統的另一示例性實施例。參照圖9，包括圖5所示晶片振盪器200的電腦系統500可實作為影像處理裝置，例如數位相機或其中嵌入有數位相機的行動電話或智慧型電話。
電腦系統500可包括單晶片系統（SOC）505、記憶體裝置501、及用於控制記憶體裝置501的資料處理操作（例如讀取操作或寫入操作）的記憶體控制器502。此外，電腦系統500可更包括影像感測器503及顯示器504。
電腦系統500的影像感測器503可將光學影像轉換為數位訊號，並將所轉換數位訊號傳輸至單晶片系統505或記憶體控制器502。根據單晶片系統505的控制，所轉換數位訊號可經由記憶體控制器502而顯示於顯示器504上或儲存於記憶體裝置501中。此外，儲存於記憶體裝置501中的資料可根據單晶片系統505或記憶體控制器502的控制而顯示於顯示器504上。用於控制記憶體裝置501的運作的記憶體控制器502可實作為單晶片系統505的一部分或與單晶片系統505分離的晶片。
圖10說明包括圖5所示晶片振盪器200的記憶體系統的示例性實施例。參照圖10，記憶體系統600可實作為資料處理設備，例如固體狀態驅動機（solid state drive，SSD）。
記憶體系統600可包括多個記憶體裝置601（例如反及（NAND）快閃記憶體）、用於控制每一記憶體裝置601的資料處理操作的記憶體控制器602、揮發性記憶體裝置603（例如動態隨機存取記憶體（dynamic random access memory，DRAM））、及用於控制在記憶體控制器602與揮發性記憶體裝置603中的主機604之間傳輸的資料的儲存的單晶片系統（SOC）605。
本發明的實施例可實作為可由電腦可讀取記錄媒體中的電腦讀取的碼。
電腦可讀取記錄媒體可指代所有類型的其中儲存有可由電腦系統讀取的資料的記錄裝置。電腦可讀取記錄媒體的實例可為唯讀記憶體（read only memory，ROM）、隨機存取記憶體（random access memory，RAM）、光碟唯讀記憶體（compact disc-ROM，CD-ROM）、磁帶、軟碟、光學資料處理設備等。此外，電腦可讀取記錄媒體可分佈於網路電腦系統中，且可由電腦讀取的碼可進行儲存並以分佈方法執行。此外，熟習此項技術的程式員可易於推斷出用於實作本發明的實施例的功能程式、碼、及碼區段。
如上所述，根據本發明的實施例的時脈產生器可藉由用以將由被動裝置獲得的恆定電壓與線性增加電壓進行比較的一個比較器而減少輸入偏移誤差並在PVT變化期間穩定地運作。
儘管已闡述了若干實施例，但熟習此項技術者將易於理解，在實質上不背離新穎教示內容及優點的條件下可作出諸多潤飾。因此，所有此種潤飾皆旨在包含於由申請專利範圍所界定的本發明的範圍內。
1‧‧‧時脈產生器
3‧‧‧諧振器
5‧‧‧弛緩時脈產生器
10‧‧‧偏置電壓產生器
20‧‧‧電壓控制器
30‧‧‧邏輯部件
50‧‧‧弛緩時脈產生器
100‧‧‧時脈產生器/第一週期性訊號產生器
110‧‧‧偏置電壓產生器
120‧‧‧電壓控制器
130‧‧‧比較器
200‧‧‧晶片振盪器
210‧‧‧恆定時間產生器/第二週期性訊號產生器
211‧‧‧偏置電壓產生器
212‧‧‧電壓控制器
213‧‧‧比較器
214‧‧‧分頻器
220‧‧‧計數器
230‧‧‧比較器
240‧‧‧累積器
250‧‧‧校準器
300‧‧‧半導體系統
301‧‧‧天線
302‧‧‧單晶片系統（SOC）
303‧‧‧射頻收發器
305‧‧‧輸入裝置
307‧‧‧顯示器
400‧‧‧電腦系統
401‧‧‧記憶體裝置
402‧‧‧記憶體控制器
403‧‧‧顯示器
404‧‧‧輸入裝置
405‧‧‧單晶片系統（SOC）
500‧‧‧電腦系統
501‧‧‧記憶體裝置
502‧‧‧記憶體控制器
503‧‧‧影像感測器
504‧‧‧顯示器
505‧‧‧單晶片系統（SOC）
600‧‧‧記憶體系統
601‧‧‧記憶體裝置
602‧‧‧記憶體控制器
603‧‧‧揮發性記憶體裝置
604‧‧‧主機
605‧‧‧單晶片系統（SOC）
A、a、B、b‧‧‧節點
C、C1、C2‧‧‧電容器
CLK‧‧‧時脈
/CLK‧‧‧反相時脈
comp1‧‧‧第一比較器
comp2‧‧‧第二比較器
comp_out‧‧‧比較訊號
edel‧‧‧延遲時間/額外延遲元素/延遲時間分量
eoff‧‧‧偏移誤差/額外延遲元素
EN‧‧‧賦能訊號
/EN‧‧‧反相賦能訊號
FCW‧‧‧預設頻率訊號
FOUT‧‧‧輸出頻率
GND‧‧‧接地電壓
I1、I2、In‧‧‧反相器
I1‧‧‧第一恆定電流源
I2‧‧‧第二恆定電流源
I3‧‧‧第三恆定電流源
IS‧‧‧恆定電流
L‧‧‧電感器
N1‧‧‧第一NMOS電晶體
N2‧‧‧第二NMOS電晶體
OSCC‧‧‧訊號
OSCCNT‧‧‧輸出計數訊號
P1‧‧‧第一PMOS電晶體
P2‧‧‧第二PMOS電晶體
POSC‧‧‧輸出週期
R‧‧‧電阻器/被動裝置組件/被動裝置
RA‧‧‧第一電阻器
RB‧‧‧第二電阻器
s1~s4‧‧‧開關
sc1~sc8‧‧‧開關
sw1~sw6‧‧‧開關
t0、t1、t2、t3‧‧‧時間
Tcharge、Tcharge1、Tcharge2‧‧‧充電時間
TCON‧‧‧恆定週期性訊號
TOUT‧‧‧最終輸出訊號
/TOUT‧‧‧反相位準最終輸出訊號
VBIAS‧‧‧恆定偏置電壓
VC1、VC2‧‧‧充電電壓
VDD‧‧‧電壓
Vmid‧‧‧中間電壓位準/中間電壓
VN、VP‧‧‧電壓
VN、VP‧‧‧輸入節點
VR‧‧‧參考電壓
VREF‧‧‧恆定參考電壓/共用參考電壓/預定參考電壓/參考電壓
閱讀附圖所示本發明的較佳實施例的更具體說明，本發明的前述及其他特徵及優點將變得顯而易見，其中在不同視圖通篇中相同參考編號指示相同相應部件。圖式未必按比例繪製，而重點在於說明本發明的原理。在圖式中： 圖1是說明正常晶片振盪器的時脈產生器的實例的電路圖。 圖2是說明正常晶片振盪器的時脈產生器的另一實例的電路圖。 圖3A是說明正常晶片振盪器的時脈產生器的再一實例的電路圖。 圖3B是依據於圖3A的操作時序圖。 圖4A是說明根據本發明的實施例的時脈產生器的電路圖。 圖4B是依據於圖4A的操作時序圖。 圖5是說明根據本發明的另一實施例的晶片振盪器的電路圖。 圖6A是第二週期性訊號產生器的電路圖。 圖6B是依據於圖6A的操作時序圖。 圖7說明包括圖5所示晶片振盪器的半導體系統的示例性實施例。 圖8說明包括圖5所示晶片振盪器的電腦系統的示例性實施例。 圖9說明包括圖5所示晶片振盪器的電腦系統的另一示例性實施例。 圖10說明包括圖5所示晶片振盪器的記憶體系統的示例性實施例。
100‧‧‧時脈產生器/第一週期性訊號產生器
110‧‧‧偏置電壓產生器
120‧‧‧電壓控制器
130‧‧‧比較器
A、B‧‧‧節點
C1、C2‧‧‧電容器
CLK‧‧‧時脈
GND‧‧‧接地電壓
I1‧‧‧第一恆定電流源
I2‧‧‧第二恆定電流源
IS‧‧‧恆定電流
R‧‧‧電阻器
sw1~sw6‧‧‧開關
VC1、VC2‧‧‧充電電壓
VDD、VN、VP‧‧‧電壓
VBIAS‧‧‧恆定偏置電壓
VR‧‧‧參考電壓

Claims (20)

  1. 一種時脈產生器，包括： 比較器，所述比較器中兩個輸入訊號的特性隨時間變化；以及 電壓控制器，包括電阻器及至少一個恆定電流源，其中： 所述電壓控制器產生與所述恆定電流源的輸出電流及所述電阻器的電阻值成比例的直流電壓，且 所述比較器將所述電壓控制器所產生的斜波電壓與所述直流電壓進行比較。
  2. 如申請專利範圍第1項所述的時脈產生器，其中： 所述電壓控制器包括第一電容器及第二電容器，且 所述電阻器耦接於所述第一電容器與所述第二電容器之間。
  3. 如申請專利範圍第2項所述的時脈產生器，其中在所述第一電容器充電的同時，所述第二電容器放電，且在所述第一電容器放電的同時，所述第二電容器充電。
  4. 如申請專利範圍第3項所述的時脈產生器，其中所述斜波電壓包括在所述第一電容器中所充的電壓及在所述第二電容器中所充的電壓。
  5. 如申請專利範圍第4項所述的時脈產生器，其中所述比較器的輸入節點隨著時間而交替地接收所述直流電壓及在所述第一電容器及所述第二電容器中所充的所述電壓。
  6. 一種時脈產生器，包括： 電壓產生器，用以供應偏置電壓； 電壓控制器，包括恆定電流源、電阻器、及電容，且用以基於所述偏置電壓而在所述恆定電流源與所述電容之間產生斜波電壓以及在所述恆定電流源與所述電阻器之間產生直流電壓；以及 比較器，用以藉由將所述斜波電壓與所述直流電壓進行比較而產生時脈訊號。
  7. 如申請專利範圍第6項所述的時脈產生器，其中所述電壓產生器包括金屬氧化物半導體場效電晶體。
  8. 如申請專利範圍第7項所述的時脈產生器，其中所述電壓產生器包括： 多個開關，由所述時脈訊號控制； 第一電容器及第二電容器，分別具有所述電容，所述第一電容器及所述第二電容器根據所述開關中的某些開關的設定值而被彼此相反地充電及放電；以及 電阻器，耦接於所述第一電容器與所述第二電容器之間。
  9. 如申請專利範圍第8項所述的時脈產生器，其中所述電壓控制器根據所述時脈訊號而形成自所述恆定電流源至所述電阻器的電流路徑，以產生所述直流電壓。
  10. 如申請專利範圍第8項所述的時脈產生器，其中根據所述時脈訊號，在所述第一電容器充電的同時，所述第二電容器放電。
  11. 如申請專利範圍第10項所述的時脈產生器，其中所述比較器將所述直流電壓與所述第一電容器中所充的所述斜波電壓進行比較。
  12. 如申請專利範圍第8項所述的時脈產生器，其中根據所述時脈訊號，在所述第一電容器放電的同時，所述第二電容器充電。
  13. 如申請專利範圍第12項所述的時脈產生器，其中所述比較器將所述直流電壓與所述第二電容器中所充的所述斜波電壓進行比較。
  14. 如申請專利範圍第8項所述的時脈產生器，其中所述第一電容器的電容與所述第二電容器的電容實質上相同。
  15. 如申請專利範圍第6項所述的時脈產生器，其中所述比較器的輸入節點隨著時間而交替地接收所述直流電壓與所述斜波電壓。
  16. 一種晶片振盪器，包括： 第一週期性訊號產生器，包括電阻器及電容器，且用以供應第一週期性訊號； 第二週期性訊號產生器，用以供應第二週期性訊號，所述第二週期性訊號隨著時間具有恆定的週期； 計數器，用以在供應所述第二週期性訊號的同時對所述第一週期性訊號的時脈數目進行計數，並輸出所述計數； 比較器，用以將所述計數器的輸出計數與預設頻率進行比較； 累積器，用以累積所述比較器的結果；以及 校準器，用以根據所述累積器的結果而對所述第一週期性訊號的所述時脈數目執行加法或減法。
  17. 如申請專利範圍第16項所述的晶片振盪器，其中： 所述第一週期性訊號產生器包括至少一個恆定電流源，且 所述第一週期性訊號產生器藉由利用所述電容器的充電操作及放電操作而在所述恆定電流源與所述電容器之間產生斜波電壓及在所述恆定電流源與所述電阻器之間產生直流電壓，並藉由將所述斜波電壓與所述直流電壓進行比較而產生所述第一週期性訊號。
  18. 如申請專利範圍第17項所述的晶片振盪器，其中所述第二週期性訊號產生器包括： 電壓產生器，用以產生偏置電壓； 電壓控制器，由所述偏置電壓控制，以產生充電電壓或放電電壓；以及 比較器，用以將所述電壓控制器的所述充電電壓或放電電壓與參考電壓進行比較。
  19. 如申請專利範圍第18項所述的晶片振盪器，其中所述電壓控制器包括： 多個開關； 第一電容器及第二電容器，根據所述開關中的某些開關的設定值而被彼此相反地充電及放電；以及 多個電阻器，耦接於所述第一電容器與所述第二電容器之間。
  20. 如申請專利範圍第19項所述的晶片振盪器，其中所述多個電阻器被耦接成具有電阻比率。
TW105101155A 2015-01-20 2016-01-15 Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器 TW201627793A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009355A KR20160089750A (ko) 2015-01-20 2015-01-20 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터

Publications (1)

Publication Number Publication Date
TW201627793A true TW201627793A (zh) 2016-08-01

Family

ID=56408590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101155A TW201627793A (zh) 2015-01-20 2016-01-15 Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器

Country Status (5)

Country Link
US (1) US9584132B2 (zh)
JP (1) JP2016134916A (zh)
KR (1) KR20160089750A (zh)
CN (1) CN105811924A (zh)
TW (1) TW201627793A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585571B (zh) * 2016-11-04 2017-06-01 群聯電子股份有限公司 時脈訊號產生電路、記憶體儲存裝置及時脈訊號產生方法
TWI771793B (zh) * 2019-11-06 2022-07-21 加拿大商萬國半導體國際有限合夥公司 用於電流型遲滯調製器的電壓控制振盪器及方法
TWI793297B (zh) * 2018-04-06 2023-02-21 南韓商三星電子股份有限公司 時脈訊號產生器、鎖相迴路電路以及無線通訊裝置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340926B2 (en) * 2016-10-03 2019-07-02 Analog Devices Global Fast settling sawtooth ramp generation in a phase-locked loop
KR102265684B1 (ko) * 2017-01-31 2021-06-17 재단법인대구경북과학기술원 차동 구조와 스윙 부스팅 기술을 이용하여 노이즈의 영향을 줄이는 차동 완화 발진 장치
CN107317568B (zh) * 2017-05-27 2020-09-25 上海华虹宏力半导体制造有限公司 消除比较器失调电压的振荡器
CN109787559B (zh) * 2017-11-10 2022-09-16 北京紫光展锐通信技术有限公司 电阻电容rc振荡电路
EP3490147B1 (en) * 2017-11-28 2024-04-10 ams AG Relaxation oscillator with an aging effect reduction technique
US10931290B2 (en) 2018-03-30 2021-02-23 Analog Devices International Unlimited Company Fast settling ramp generation using phase-locked loop
JP7231991B2 (ja) * 2018-06-15 2023-03-02 ローム株式会社 クロック生成回路、スイッチング電源装置及び半導体装置
US10826465B2 (en) * 2019-01-15 2020-11-03 Texas Instruments Incorporated Reduced quiescent current PVT compensated oscillator
JP7241596B2 (ja) * 2019-04-23 2023-03-17 ルネサスエレクトロニクス株式会社 発振回路
JP2021019224A (ja) 2019-07-17 2021-02-15 キオクシア株式会社 発振回路及びインタフェース回路
US10693443B1 (en) * 2019-10-01 2020-06-23 Qualcomm Incorporated Relaxation oscillator with improved temperature stability
US11349488B2 (en) * 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method
WO2021137693A1 (en) * 2019-12-31 2021-07-08 Mimos Berhad Integrated rc oscillator for generating an oscillation signal with a trimming signal
CN111800129B (zh) * 2020-06-22 2022-11-11 华中科技大学 一种支持环境感知的puf单元、puf和混合puf
US11764728B1 (en) * 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317287A (en) 1992-07-16 1994-05-31 National Semiconductor Corporation Low-gain, range programmable, temperature compensated voltage controlled ring oscillator
US6060957A (en) * 1998-12-08 2000-05-09 Stmicroelectronics S.A. Relaxation oscillator with low phase noise
JP2001044759A (ja) 1999-07-29 2001-02-16 Nec Corp 基準クロック周波数温度制御回路
CN100438335C (zh) * 2004-05-28 2008-11-26 威盛电子股份有限公司 半导体元件的自动协调电阻电容时间常数的电路及方法
US8269567B2 (en) * 2009-05-07 2012-09-18 Qualcomm Incorporated Flicker noise cancellation in oscillators
CN101997521B (zh) * 2010-11-30 2012-12-05 四川和芯微电子股份有限公司 时钟产生电路
JP5573781B2 (ja) 2011-06-13 2014-08-20 株式会社デンソー Ｃｒ発振回路およびその周波数補正方法
ITMI20111166A1 (it) * 2011-06-27 2012-12-28 St Microelectronics Srl Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator
KR101365327B1 (ko) 2012-07-31 2014-02-19 삼성전기주식회사 전압변화 보상형 오실레이터 및 오실레이터의 오차 보상방법
US9099994B2 (en) 2012-12-20 2015-08-04 Silicon Laboratories Inc. Relaxation oscillator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585571B (zh) * 2016-11-04 2017-06-01 群聯電子股份有限公司 時脈訊號產生電路、記憶體儲存裝置及時脈訊號產生方法
TWI793297B (zh) * 2018-04-06 2023-02-21 南韓商三星電子股份有限公司 時脈訊號產生器、鎖相迴路電路以及無線通訊裝置
TWI771793B (zh) * 2019-11-06 2022-07-21 加拿大商萬國半導體國際有限合夥公司 用於電流型遲滯調製器的電壓控制振盪器及方法

Also Published As

Publication number Publication date
KR20160089750A (ko) 2016-07-28
US9584132B2 (en) 2017-02-28
JP2016134916A (ja) 2016-07-25
CN105811924A (zh) 2016-07-27
US20160211852A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
TW201627793A (zh) Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器
US20150194929A1 (en) Oscillation circuit and semiconductor integrated circuit including the same
US7893778B2 (en) Flexible low current oscillator for multiphase operations
KR101701258B1 (ko) 실시간 클록 애플리케이션들을 위한 초 저-전력 고주파수 크리스탈 발진기
JP2635789B2 (ja) 信号遅延回路及び該回路を用いたクロック信号発生回路
JP2011223375A (ja) 発振回路
JP2597739B2 (ja) 信号遅延回路、クロック信号発生回路及び集積回路システム
US20220107675A1 (en) Regulator circuit, an electronic device including the regulator circuit, and a processor including the regulator circuit
JP2014075744A (ja) 発振回路
KR20220106461A (ko) 클록 생성 회로 및 클록 신호의 생성 방법
US8565705B2 (en) Oscillator circuit, radio communication device and semiconductor integrated circuit
US20130021109A1 (en) Oscillator Circuit with Comparator
CN115800923A (zh) 一种rc振荡器和电子设备
CN106330142B (zh) 时钟相移电路
US9503019B2 (en) Apparatuses and methods for providing oscillation signals
US9030246B2 (en) Semiconductor device
Lu et al. A 46μW, 8.2 MHz self-threshold-tracking differential relaxation oscillator with 7.66 psrms period jitter and 1.56 ppm allan deviation floor
JP2017118323A (ja) 発振回路
TWI832616B (zh) 振盪器以及時脈產生方法
JP2009253729A (ja) 半導体集積回路装置
CN117200698A (zh) 具有补偿延迟的rc振荡器
JP2022156260A (ja) 発振回路
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
CN115664382A (zh) 振荡器电路
TW201506926A (zh) 半導體裝置