ITMI20111166A1 - Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore - Google Patents

Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore Download PDF

Info

Publication number
ITMI20111166A1
ITMI20111166A1 IT001166A ITMI20111166A ITMI20111166A1 IT MI20111166 A1 ITMI20111166 A1 IT MI20111166A1 IT 001166 A IT001166 A IT 001166A IT MI20111166 A ITMI20111166 A IT MI20111166A IT MI20111166 A1 ITMI20111166 A1 IT MI20111166A1
Authority
IT
Italy
Prior art keywords
terminal
oscillator circuit
signal
comparison
capacitor
Prior art date
Application number
IT001166A
Other languages
English (en)
Inventor
Mauro Giacomini
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT001166A priority Critical patent/ITMI20111166A1/it
Priority to EP20120167144 priority patent/EP2541769B1/en
Priority to US13/524,510 priority patent/US8860517B2/en
Publication of ITMI20111166A1 publication Critical patent/ITMI20111166A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Description

Descrizione
"Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore"
CAMPO TECNICO
La presente invenzione riguarda i circuiti oscillatori di tipo RC impiegati per la generazione di segnali di clock, ad esempio di tipo impulsivo. In particolare l’invenzione si riferisce a circuiti oscillatori realizzati mediante circuito elettronico integrato in un chip di materiale semiconduttore.
TECNICA NOTA
Sono noti circuiti oscillatori di tipo RC costituiti da un circuito integrato di materiale semiconduttore, in grado di generare un segnale di clock, utilizzanti resistori e condensatori interni, vale a dire integrati nel medesimo chip. Tali oscillatori di tipo RC non impiegano induttori interni o esterni ne cristalli esterni. In ambito automotive gli oscillatori RC sono utilizzati nei sistemi elettronici allo scopo di generare frequenze nel range 100kHz-100MHz.
Il documento US-A-2010/0013566 descrive un oscillatore di tipo RC comprendete una resistenza e due condensatori. I due condensatori vengono caricati alternativamente mediante correnti generate da uno specchio di corrente e alternativamente scaricati. Il circuito oscillatore RC descritto in questo documento à ̈ provvisto di un’unita’ di sensing che genera un impulso del segnale di clock ogni volta che la tensione ai capi di uno dei due condensatori supera un livello logico di soglia.
Con riferimento agli oscillatori RC noti, la Richiedente ha notato che il clock generato subisce una traslazione indesiderata in frequenza rispetto al valore nominale di progetto. Questa traslazione indesiderata in frequenza à ̈ per esempio indotta dal processo di fabbricazione del corrispondente circuito integrato. In particolare la Richiedente ha notato che un primo contributo alla traslazione in frequenza à ̈ presente nel circuito integrato nella piastrina di silicio (allo stato di wafer) prima della fase di packaging della piastrina stessa. Questo contributo à ̈ in generale compensabile attraverso un opportuno processo di calibrazione del circuito stesso.
Un secondo contributo alla traslazione in frequenza à ̈ invece determinato dagli stress meccanici associati alle operazioni di taglio della piastrina di silicio dal wafer e del successivo packaging. La compensazione di questo secondo contributo, ad esempio mediante un’ulteriore fase di calibrazione del circuito provvisto di package, oltre a risultare complessa e onerosa potrebbe non essere soddisfacente.
SOMMARIO
La Richiedente ha notato che si ottengono dei vantaggi in termini di riduzione della traslazione in frequenza indotta dal processo di fabbricazione rispetto ai circuiti oscillatori di tipo noto, realizzando un circuito oscillatore come definito dalla rivendicazione 1.
Le rivendicazioni dipendenti definiscono altre possibili forme di realizzazione del circuito oscillatore.
La rivendicazione 16 definisce un sistema elettronico comprendente un circuito oscillatore.
BREVE DESCRIZIONE DELLE FIGURE
Per meglio comprendere l’invenzione ed apprezzarne i vantaggi verranno di seguito descritte alcune sue forme di realizzazione esemplificative non limitative, facendo riferimento alle figure annesse, in cui:
la figura 1 mostra schematicamente un sistema elettronico, impiegabile nel settore automotive, comprendente un circuito oscillatore;
la figura 2 mostra una prima forma di realizzazione del circuito oscillatore mostrato nella figura 1;
la figura 3 illustra un andamento esemplificativo di alcuni segnali della prima forma di realizzazione di detto circuito oscillatore;
la figura 4 illustra una seconda forma di realizzazione di detto circuito oscillatore;
la figura 5 mostra una terza forma di realizzazione di detto circuito oscillatore;
la figura 6 illustra un andamento esemplificativo di alcuni segnali della seconda forma di realizzazione di detto circuito oscillatore;
la figura 7 mostra un primo esempio di realizzazione di un modulo di comparazione compreso nel circuito oscillatore secondo la prima forma di realizzazione di detto;
la figura 8 mostra un secondo esempio di realizzazione del modulo di comparazione compreso nel circuito oscillatore secondo la prima forma di realizzazione;
la figura 9 mostra un terzo esempio di realizzazione del modulo di comparazione compreso nel circuito oscillatore secondo la prima forma di realizzazione;
la figura 10 mostra una forma di realizzazione di una matrice di commutazione impiegabile nella prima e nella seconda forma di realizzazione di detto circuito oscillatore.
DESCRIZIONE DETTAGLITA
Sistema elettronico
La figura 1 mostra una forma di realizzazione di un sistema elettronico 100 impiegabile per esempio per la gestione delle funzionalità di un autoveicolo quali, in particolare, sistema di antiblocco dei freni (ABS), airbag, luci, sistema degli iniettori nei motori diesel, dei motori a benzina ed anche del controllo della trazione.
Si noti che il sistema elettronico 100 può essere impiegato anche in applicazioni diverse da quelle della gestione delle funzionalità di un autoveicolo oppure nel settore dei microcontrollori impiegati in campo industriale.
I l sistema elettronico 100 di figura 1 comprende: un modulo elettronico di elaborazione e controllo 2 (µC), q u a l e ad esempio un microcontrollore, un circuito oscillatore 1 di tipo RC strutturato per fornire un segnale di temporizzazione o di clock CLK al microcontrollore 2. Per esempio, tale segnale di clock CLK Ã ̈ un treno di impulsi con frequenza compresa tra 100kHz-100MHz.
Il microcontrollore 2 à ̈ inoltre collegato ad un modulo di memoria 3 (M) e ad una pluralità di moduli attuatori, quali ad esempio: un modulo airbag 4, un modulo antibloccaggio freni ABS (Antilock Braking Sistem) 5, un modulo luci 6 e un modulo iniettori carburante 7.
Il microcontrollore 2 à ̈ inoltre provvisto di una pluralità di porte d’ingresso 8-12, configurate per ricevere segnali di sensing che possono provenire dai moduli attuatori 4-7 o da altri dispositivi iniettori.
Il microcontrollore 2, temporizzato dal segnale di clock CLK generato dall’oscillatore 1 e basandosi sui segnali di sensing ricevuti alle porte d’ingresso 8-12, esegue un programma residente in una propria memoria interna, e genera corrispondenti segnali di controllo che vengono forniti alla pluralità di moduli attuatori 4-7.
Circuito oscillatore 1 di figura 2
La figura 2 rappresenta una prima forma di realizzazione del circuito oscillatore 1, il quale comprende un primo generatore di corrente g1, un secondo generatore di corrente g2, un terzo generatore di corrente g3, una matrice di commutazione 13 (MUX), un resistore r, un primo condensatore c1 e un secondo condensatore c2.
Il primo generatore di corrente g1 Ã ̈ dotato di un primo terminale di connessione 14 collegato ad un primo ingresso della matrice di commutazione 13. Il secondo generatore di corrente g2 Ã ̈ dotato di un secondo terminale di connessione 15 collegato ad un secondo ingresso della matrice di commutazione 13. Il terzo generatore di corrente g3 Ã ̈ dotato di un terzo terminale di connessione 28 collegato ad un terzo ingresso della matrice di commutazione 13. Il primo, secondo e terzo generatore di corrente g1, g2 e g3 sono inoltre dotati di un ulteriore rispettivo terminale collegato ad un terminale di alimentazione 19 per riceve tensione di alimentazione Vdd.
Il primo condensatore c1, di capacità nominale C, à ̈ provvisto di un primo terminale 16, collegato ad una prima uscita della matrice di commutazione 13.
Il secondo condensatore c2, di capacità nominale C, à ̈ provvisto di un secondo terminale 17 collegato ad una seconda uscita della matrice di commutazione 13.
Secondo la particolare forma di attuazione illustrata in figura 2, il circuito oscillatore 1 comprende inoltre un primo transistore di scarica T1, per esempio di tipo NMOS, connesso in parallelo al primo condensatore c1. In particolare, il terminale di source del primo transistore di scarica T1 à ̈ collegato al primo terminale 16, il relativo terminale di drain à ̈ collegato al terminale di terra gnd, mentre il rispettivo terminale di gate à ̈ comandato da un primo segnale di controllo ST1.
Inoltre, il circuito oscillatore 1 comprende un secondo transistore di scarica T2, per esempio di tipo NMOS, connesso in parallelo al secondo condensatore c2. In particolare, il terminale di source del secondo transistore di scarica T2 à ̈ collegato al secondo terminale 17, il relativo terminale di drain à ̈ collegato al terminale di terra gnd, mentre il rispettivo terminale di gate à ̈ comandato da un secondo segnale di controllo ST2.
Il resistore r, di resistenza nominale R, Ã ̈ provvisto di un terzo terminale 18 collegato ad una terza uscita della matrice di commutazione 13. Ulteriori terminali del primo condensatore c1, del secondo condensatore c2 e del resistore r sono collegati ad un terminale di terra gnd.
La matrice di commutazione 13 à ̈ strutturata per assumere diverse configurazioni di connessione sulla base di una pluralità di segnali di controllo Ssw.
In particolare la matrice di commutazione 13 Ã ̈ strutturata per collegare selettivamente il primo terminale di connessione 14 con il primo, il secondo ed il terzo terminale 16-18; inoltre la matrice di commutazione 13 consente di collegare selettivamente il secondo terminale di connessione 15 con il primo, il secondo ed il terzo terminale 16-18. Analogamente, la matrice di commutazione 13 consente di collegare selettivamente il terzo terminale di connessione 28 con il primo, il secondo ed il terzo terminale 16-18.
Secondo un particolare esempio, la matrice di commutazione 13 Ã ̈ strutturata anche per consentire un collegamento selettivo verso il terminale di terra gnd del primo g1, secondo g2 e terzo generatore g3 di corrente.
In queste differenti configurazioni il primo e secondo condensatore c1, c2, sono alimentati selettivamente dal primo, dal secondo o dal terzo generatore di corrente g1, g2 e g3. Inoltre, queste differenti configurazioni determinano periodi di carica e scarica del primo e del secondo condensatore, c1 e c2 con corrispondenti andamenti di una prima tensione V1, disponibile al primo terminale 16, e di una seconda tensione V2, disponibile al secondo terminale 17.
Le differenti configurazioni di connessione determinano inoltre l’attraversamento di corrente del resistore r, generando una corrispondente tensione Vref disponibile al terzo terminale 18.
Il circuito oscillatore 1 inoltre comprende un modulo di comparazione 20 (COMP), un modulo di controllo 21 (CONTR), ed un modulo di generazione di clock 22 (CLOCK-GEN).
Il modulo di comparazione 20 à ̈ configurato per comparare un segnale di riferimento con un segnale da comparare e generare su uno o più terminali di uscita 23 corrispondenti segnali di comparazione Sc, ad esempio binari, rappresentativi del risultato della comparazione. Ad esempio, il modulo di comparazione 20 genera un segnale di comparazione Sc in tensione di livello basso se il segnale di riferimento à ̈ di valore superiore al segnale da comparare. Il modulo di comparazione 20 genera un segnale di comparazione Sc di livello alto se il segnale di riferimento à ̈ di valore uguale o inferiore al segnale da comparare.
In particolare, il modulo di comparazione 20 Ã ̈ provvisto di un ingresso di riferimento 24, collegato al terzo terminale 18, un primo ingresso 25 collegato al primo terminale 16, e un secondo ingresso 26 collegato al secondo terminale 17.
Il modulo di controllo 21, à ̈ strutturato per generare la pluralità segnali di controllo Ssw disponibili ad uno o più primi terminali di controllo 27 e da fornire alla matrice di commutazione 13, sulla base del segnale di comparazione Sc e di una legge di controllo. Secondo l’esempio mostrato in figure 2 il modulo di controllo 21 à ̈ inoltre strutturato per generare un segnale di controllo del comparatore Scomp, su un secondo terminale di controllo 29.
Inoltre, in accordo ad una particolare forma di implementazione, il modulo di controllo 21 Ã ̈ configurato in modo da generare il primo segnale di controllo ST1 della gate del primo transistore T1, disponibile ad un terzo terminale di controllo 30, ed il secondo segnale di controllo ST2 della gate del secondo transistore T2, disponibile ad un quarto terminale di controllo 31.
Il modulo di controllo 21, che implementa una macchina a stati, può essere un modulo software e/o hardware. La macchina a stati implementata dal modulo di controllo 21 à ̈ tale da attuare la pluralità di configurazioni di connessione della matrice di commutazione 13, secondo una temporizzazione scandita dal segnale di comparazione Sc disponibile sul terminale di uscita 23.
Il modulo di generazione di clock 22 Ã ̈ configurato per generare il segnale di clock CLK a partire dal segnale di comparazione Sc (come mostrato in figura 2) e/o a partire da un segnale fornito dal modulo di controllo 21, ottenuto sulla base del segnale di comparazione Sc.
In particolare, il segnale di clock CLK Ã ̈ un segnale impulsivo ad onda quadra, con un periodo multiplo di un periodo base definito dal segnale di comparazione Sc stesso. Ad esempio, il modulo di generazione di clock 22 Ã ̈ realizzabile in hardware per mezzo di moduli digitali quali contatori, flipflop e porte logiche con tecnologia di per se nota.
Il circuito oscillatore 1 à ̈ realizzabile per integrazione in una piastrina di materiale semiconduttore. Il primo, il secondo ed il terzo generatore di corrente g1, g2, g3 sono ottenibili mediante la tecnologia M55 (cioà ̈ una tecnologia di tipo CMOS con litografia a 55nm), nota al tecnici del settore.
In particolare la matrice di commutazione 13 può comprendere una pluralità di switch realizzati mediante transistori MOS. Inoltre il resistore r à ̈ realizzato ad esempio in silicio policristallino, privo di saliciurizzazione (in inglese: unsalicide) mentre e il primo e il secondo condensatore c1, c2 possono essere realizzati, ad esempio, mediante capacità di metallizzazione.
Il modulo di controllo 21 e/o il modulo di generazione i clock 22 possono essere realizzati in tecnologia CMOS.
Funzionamento del circuito oscillatore 1 di figura 2
Di seguito verrà descritto un esempio di funzionamento del circuito oscillatore 1.
Secondo questo esempio al primo, al secondo ed al terzo generatore di corrente g1-g3, Ã ̈ associata una corrente nominale I0. Come noto al tecnico del settore, per effetti indesiderati relativi al processo di fabbricazione del circuito oscillatore 1, il primo, il secondo ed il terzo generatore di corrente possono generare corrispondenti correnti effettive I1, I2, I3 di valore non uguale a quella nominale I0.
La variazione della corrente effettiva prodotta da ciascun generatore di corrente g1-g3 Ã ̈ descrivibile dai seguenti coefficienti di scostamento
(1) α = I1/I0; β = I2/I0; Î ́ = I3/I0.
Inoltre, nel funzionamento esemplificativamente descritto, il modulo di controllo 21 attua, iterativamente, la seguente sequenza di configurazioni di connessione della matrice di commutazione 13:
I. Il primo generatore di corrente g1 Ã ̈ collegato al terzo terminale 18 del resistore r; il secondo generatore g2 Ã ̈ connesso al primo terminale 16 del primo condensatore c1; il terzo generatore g3 Ã ̈ connesso al terminale di terra gnd;
II. Il secondo generatore di corrente g2 Ã ̈ collegato al terzo terminale 18 del resistore r; il terzo generatore g3 Ã ̈ connesso al secondo terminale 17 del secondo condensatore c2; il primo generatore g1 Ã ̈ connesso al terminale di terra gnd;
III. Il terzo generatore di corrente g3 Ã ̈ collegato al terzo terminale 18 del resistore r; il primo generatore g1 Ã ̈ collegato al primo terminale 16 del primo condensatore c1; il secondo generatore g2 Ã ̈ connesso al terminale di terra gnd;
IV. Il terzo generatore di corrente g3 Ã ̈ collegato al terzo terminale 18 del resistore r; il secondo generatore g2 Ã ̈ connesso al secondo terminale 17 del secondo condensatore c2; il primo generatore g1 Ã ̈ connesso al terminale di terra gnd;
V. Il secondo generatore di corrente g2 Ã ̈ collegato al terzo terminale 18 del resistore r; il primo generatore g1 Ã ̈ collegato al primo terminale 16 del primo condensatore c1; il terzo generatore g3 Ã ̈ collegato al terminale di terra gnd;
VI. Il primo generatore di corrente g1 Ã ̈ collegato al terzo terminale 18 del resistore r; il terzo generatore g3 Ã ̈ connesso al secondo terminale 17 del secondo condensatore c2; il secondo generatore g2 Ã ̈ collegato al terminale di terra gnd.
Si noti che in ciascuna configurazione di connessione I-VI della matrice di commutazione 13, soltanto uno dei due fra il primo ed il secondo condensatore c1, c2 à ̈ alimentato da un corrispondente generatore di corrente g1-g3, mentre l’altro à ̈ in una configurazione elettrica di scarica. Ad esempio, nella configurazione di connessione III il primo condensatore c1 si carica, mentre il secondo condensatore c2 si scarica portandosi ad un valore di tensione nullo; nella successiva configurazione IV il secondo condensatore c2 verrà connesso al secondo generatore di corrente g2 in modo da consentire la carica dello stesso a partire dal valore di tensione iniziale nullo assunto al termine del periodo di scarica nella configurazione III.
Inoltre, nelle configurazioni di connessione che prevedono fasi di carica del primo condensatore c1, tali fasi sono effettuate alternativamente mediante la prima sorgente di corrente g1, la seconda sorgente di corrente g2 e la terza sorgente di corrente g3. Analogamente, le diverse configurazioni di connessione che prevedono la carica del secondo condensatore c2 sono effettuate alternativamente mediante la prima sorgente di corrente g1, la seconda sorgente di corrente g2 e la terza sorgente di corrente g3.
Durante la configurazione di connessione III, il primo segnale di controllo ST1, assumendo secondo l’esempio un valore alto, comanda l’apertura (cioà ̈ disattiva dalla conduzione) del primo transistore di scarica T1, consentendo la carica del primo condensatore c1, mentre il secondo segnale di controllo ST2, assumendo secondo l’esempio un valore basso, comanda la chiusura del secondo transistore di scarica T2, consentendo la scarica del secondo condensatore c2.
In virtù della descrizione dell’esempio di cui sopra relativa alla particolare configurazione di connessione III, risulta chiaro all’esperto del ramo, per ciascuna delle possibili configurazioni di connessione I-VI, i corrispondenti valori del primo e del secondo segnale di controllo ST1, ST2, e dei conseguenti stati del primo e del secondo transistore di scarica T1 e T2.
Si noti inoltre che quando il primo generatore di corrente g1 (che eroga una corrente effettiva I1) Ã ̈ connesso alla resistenza r, al terzo terminale 18 Ã ̈ presente una tensione di riferimento Vref pari ad un primo valore di riferimento Vref1=I1xR.
Analogamente quando il secondo generatore di corrente g2 (che eroga una corrente effettiva I2) Ã ̈ connesso alla resistenza r, al terzo terminale 18 Ã ̈ presente una tensione di riferimento Vref pari ad un secondo valore di riferimento Vref2=I2xR.
Quando il terzo generatore di corrente g3, che eroga una corrente effettiva I3 Ã ̈ connesso alla resistenza r, al terzo terminale 18 Ã ̈ presente una tensione di riferimento Vref pari ad un terzo valore di riferimento Vref3=I3xR.
Facendo inoltre riferimento alla figura 3, nella configurazione I, la resistenza r, connessa al primo generatore di corrente g1 che genera una corrente effettiva I1, sviluppa una tensione al terzo terminale 18 pari al primo valore Vref1. In questa configurazione I, il secondo generatore di corrente g2 alimenta il primo condensatore c1 il quale si carica assumendo una prima tensione V1 disponibile sul primo terminale 16 di andamento crescente, secondo questo esempio, e schematizzata con un andamento lineare come riportato in figura 3. Nella stessa configurazione di connessione I il modulo di comparazione 20 compara il primo valore di riferimento Vref1 e la prima tensione V1 e restituisce un segnale di comparazione Sc.
Finché il valore della prima tensione V1 à ̈ inferiore al primo valore di riferimento Vref1 il modulo di comparazione 20 restituisce un segnale di comparazione Sc di valore basso come illustrato in figura 3. Quando il valore della prima tensione V1 eguaglia il primo valore di riferimento Vref1, il segnale di comparazione Sc commuta ad un valore alto.
La quantità ï „T12à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione I e l’istante di commutazione del segnale di comparazione Sc.
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 eseguendo la legge di controllo, genera la pluralità di segnali di controllo Ssw, in modo da comandare la matrice di commutazione 13 nella configurazione di connessione II.
Inoltre al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera il segnale di controllo del comparatore Scomp, disponibile ad un terminale 29, in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref presente all’ingresso di riferimento 24, con la seconda tensione V2 disponibile al secondo ingresso 26.
Nella configurazione di connessione II, la resistenza r essendo connessa al secondo generatore di corrente g2, che genera una corrente effettiva I2, sviluppa una tensione al terzo terminale 18 pari al valore Vref2. Nella configurazione di connessione II, il terzo generatore di corrente g3 alimenta il secondo condensatore c2 il quale si ca r ica a ssume ndo u na se cond a te ns ione V2 disponibile sul secondo terminale 17 di andamento crescente, secondo questo esempio, e schematizzata con andamento lineare come riportato in figura 3. Nella stessa configurazione di connessione II il modulo di comparazione 20 compara il secondo valore di riferimento Vref2 e la seconda tensione V2.
Finché il valore della seconda tensione V2 à ̈ inferiore al secondo valore di riferimento Vref2 il modulo di comparazione 20, restituisce un segnale di comparazione Sc di valore basso come illustrato in figura 3. Quando, il valore della seconda tensione V2 eguaglia il secondo valore di riferimento Vref2, il segnale di comparazione Sc commuta ad un valore alto.
La quantità ï „T23à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione II e l’istante di commutazione verso l’alto del segnale di comparazione Sc
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 eseguendo la legge di controllo, genera la pluralità di segnali di controllo Ssw, in modo da comandare la matrice di commutazione 13 nella configurazione di connessione III.
Inoltre, al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera un segnale di controllo del comparatore Scomp in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref presente all’ingresso di riferimento 24, con la prima tensione V1 disponibile al primo ingresso 25.
Come desumibile dalla descrizione precedente, nella configurazione di connessione III, il modulo di comparazione 20 compara un terzo valore di riferimento Vref3 presente al terzo terminale 18 con la prima tensione V1 disponibile al primo ingresso 25, essendo il resistore r connesso al terzo generatore di corrente g3, che eroga una corrente effettiva I3, e il primo condensatore c1 connesso al primo generatore di corrente g1 erogante una corrente effettiva I1.
La quantità ï „T31indicata in figura 3 à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione III e l’istante di commutazione verso l’alto del segnale di comparazione Sc, che si verifica quando la prima tensione V1 eguaglia il terzo valore di riferimento Vref3.
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 comanda la matrice di commutazione 13 nella configurazione di connessione IV attraverso i segnali di controllo Ssw.
Inoltre, al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera un segnale di controllo del comparatore 29, Scomp, in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref presente all’ingresso di riferimento 24, con la seconda tensione V2 disponibile al secondo ingresso 26.
Nella configurazione di connessione IV, il modulo di comparazione 20 compara il terzo valore di riferimento Vref3 con la seconda tensione V2 di carica del secondo condensatore c2.
La quantità ï „T32à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione IV e l’istante di commutazione verso l’alto del segnale di comparazione Sc, che si verifica quando la seconda tensione V2 eguaglia il terzo valore di riferimento Vref3.
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 comanda la matrice di commutazione 13 nella configurazione di connessione V attraverso i segnali di controllo Ssw.
Inoltre, al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera un segnale di controllo del comparatore Scomp, in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref, presente all’ingresso di riferimento 24, con la prima tensione V1 disponibile al primo ingresso 25.
Nella configurazione di connessione V, il modulo di comparazione 20 compara il secondo valore di riferimento Vref2 con la prima tensione V1 di carica del primo condensatore c1.
La quantità ï „T21à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione V e l’istante di commutazione verso l’alto del segnale di comparazione Sc, che si verifica quando la prima tensione V1 eguaglia il secondo valore di riferimento Vref2.
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 comanda la matrice di commutazione 13 nella configurazione di connessione VI attraverso i segnali di controllo Ssw.
Inoltre, al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera un segnale di controllo del comparatore Scomp, in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref presente all’ingresso di riferimento 24, con la seconda tensione V2 disponibile al secondo ingresso 26.
Nella configurazione di connessione VI, il modulo di comparazione 20 compara il primo valore di riferimento Vref1 con la seconda tensione V2 di carica del secondo condensatore c2.
La quantità ΔT13à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della configurazione di connessione VI e l’istante di commutazione verso l’alto del segnale di comparazione Sc, che si verifica quando la seconda tensione V2 eguaglia il primo valore di riferimento Vref1.
Al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 comanda la matrice di commutazione 13 nella configurazione di connessione I attraverso i segnali di controllo Ssw.
Inoltre, al commutare del segnale di comparazione Sc verso il valore alto, il modulo di controllo 21 genera un segnale di controllo del comparatore Scomp, in base al quale il modulo di comparazione 20 viene configurato per la comparazione del segnale Vref presente all’ingresso di riferimento 24, con la prima tensione V1 disponibile al primo ingresso 25.
La sequenza delle configurazioni di connessione I-VI della matrice di commutazione 13 vengono ripetute iterativamente e indefinitamente.
Si noti che nella commutazione fra una configurazione di connessione e la successiva si configura il modulo di comparazione 20 in modo da comparare il segnale di riferimento Vref presente all’ingresso di riferimento 24, in modalità alternata con la prima tensione V1 o la seconda tensione V2.
In accordo all’esempio descritto con riferimento alla figura 3, il modulo di generazione di clock 22 riceve in ingresso il segnale di comparazione Sc di tipo impulsivo, schematicamente rappresentato nel diagramma di figura 3. Sulla base del segnale di comparazione Sc il modulo di generazione di clock 22 genera un segnale di clock ad esempio ad onda quadra avente frequenza F e corrispondente periodo T=1/F , risultante dalla somma degli intervalli di tempo ï „T12ï „T23ï „T31ï „T32ï „T21ï „T13ottenibili dall’andamento del segnale di comparazione Sc durante l’attuazione della sequenza di configurazioni di connessione I-VI.
La Richiedente ha notato che il circuito oscillatore 1 consente di generare un segnale di clock con frequenza F particolarmente precisa e robusta riguardo alle variazioni indesiderate rispetto ai valori nominali di progetto indotte dal processo di fabbricazione del circuito oscillatore 1.
Infatti la possibilità di collegare ciascuno dei tre generatori di corrente g1-g3 in modo selettivo, al resistore r, al primo condensatore c1, e al secondo condensatore c2, à ̈ alla base di un di un effetto di compensazione che comporta la riduzione dell’impatto delle variazioni indesiderate dei valori nominali di progetto indotte dal processo di fabbricazione. Tale effetto di compensazione che si completa, in particolare, grazie all’attuazione iterata della sequenza di connessioni I-VI, e la generazione di un clock il cui periodo T à ̈ definito come somma degli intervalli temporali ï „T12ï „T23ï „T31ï „T32ï „T21ï „T13
Di seguito verrà descritto il calcolo del periodo T del clock generato.
Durante la configurazione di connessione I, la tensione di riferimento Vref1, disponibile al terzo terminale 18, à ̈ espressa dalla seguente formula (2) Vref1 = α I0 R.
Nella stessa configurazione di connessione I, la prima tensione V1 disponibile al primo terminale 16 del primo condensatore c1, dopo un intervallo temporale di carica ï „T12à ̈ espressa come di seguito (3) V1 = β I0ï „T12/ C.
L’intervallo temporale ï „T12à ̈ quindi definito dalla uguaglianza Vref1=V1
(4) ï „T12= RC α/β.
Come chiaro dall’esempio sopra descritto gli ulteriori intervalli temporali sono esprimibili come segue
(5) ï „T23= RC β/Î ́
(6) ï „T31= RC Î ́/α
(7) ï „T32= RC Î ́/β
(8) ï „T21= RC β/α
(9) ï „T13= RC α/Î ́
In base alle equazioni 4-9 il periodo T del segnale di clock CLK Ã ̈ dato da
(10) T =ï „T12+ï „T23+ï „T31+ï „T32+ï „T21+ï „T13=
= RC (6 ()/) = 6RC Tε
Il termine 6RC rappresenta il periodo nominale di progetto del segnale di clock, mentre il termine Tε rappresenta l’errore indotto dalla variazioni indesiderate del comportamento dei generatori di corrente dovute ad esempio al processo di fabbricazione del circuito oscillatore 1 e in particolare agli stress correlati alle fasi di applicazione del packaging.
La Richiedente osserva che l’entità delle differenze fra i coefficienti di scostamento à ̈ inferiore all’unità, in particolare comprese fra 0.01-0.1. Sulla base dei suddetti valori à ̈ evidente l’effetto di riduzione dovuto alla presenza dei valori quadrati delle differenze dei coefficienti di scostamento sul termine di errore Tε del periodo di clock.
Si noti che in un circuito oscillatore RC convenzionale, quale quello del documento sopracitato US-A-2010/0013566, il periodo del clock generato à ̈ affetto da un errore direttamente proporzionale alle differenze fra i coefficienti di scostamento, del tipo (α-β) (α-Î ́) e quindi certamente superiore all’errore Tε della formula (10).
Si noti inoltre che il periodo del segnale di clock CLK espresso in formula (10) à ̈ solo un esempio. L’esperto del settore a partire dal segnale di comparazione Sc può configurare il modulo di generazione di clock 21 in modo da ottenere segnale di clock aventi periodo multiplo intero del valore di formula (10).
Sono anche impiegabili sequenze di configurazioni di connessione diverse da quelle descritte e, per esempio, anche generate in modo da ottenere un ordine casuale.
Seconda forma di attuazione: figura 4
La figura 4 mostra una seconda forma di realizzazione del circuito oscillatore 1. Nella figura 4 e nelle figure che seguiranno componenti uguali o analoghi a quelli già descritti sono rappresentati con i medesimi riferimenti numerici.
Il circuito oscillatore 1 di figura 4 mostra un particolare esempio di modalità realizzativa di generazione della prima, seconda, e terza corrente I1-I3 alternativa a quella mostrata in figura 2, e comprendente un generatore di corrente di polarizzazione gp, atto a generare un corrente di polarizzazione Ibias, e uno specchio di corrente Mr comprendete un primo transistore M1 ed un secondo transistore M2, secondo l’esempio MOS di tipo n. Il primo transistore M1 comprende un rispettivo terminale di drain dp1 collegato all’uscita del generatore di polarizzazione gp per ricevere la corrente di polarizzazione Ibias, e un rispettivo terminale di source sp1 collegato al terminale di terra gnd. Un terminale di gate gM del primo transistore M1 à ̈ cortocircuitato al rispettivo terminale di drain dp1, e all’omonimo terminale di gate del secondo transistore M2.
Un terminale dei source sp2 del secondo transistore M2 Ã ̈ collegato al terminale di terra gnd, mentre un rispettivo terminale di drain dp2 Ã ̈ collegato ad un terminale di drain d0 di un transistore di riferimento S0.
Lo specchio di corrente Mr à ̈ strutturato in modo tale da fornire sul terminale di drain dp2 del secondo transistore M2 una corrente Irif proporzionale alla corrente di polarizzazione Ibias, secondo un fattore di scala caratteristico dello specchio di corrente Mr.
Il circuito oscillatore 1 di figura 4, comprende inoltre un primo specchio di corrente formato dal transistore di riferimento S0 e da un primo transistore di sorgente S1. Secondo questo particolare esempio il transistore di riferimento S0 e primo transistore di sorgente S1 sono entrambi p-MOS.
Un terminale di source s0 del transistore di riferimento S0 e un terminale di source s1 del primo transistore di sorgente S1, sono connessi al terminale di alimentazione 19, per ricevere la tensione di alimentazione Vdd. Terminali di gate ga1 del transistore di riferimento S0 e del primo transistore di sorgente S1 sono collegati al terminale di drain d0 del transistore di riferimento S0.
Un terminale di drain d1 del primo transistore di sorgente S1 Ã ̈ collegato al primo terminale di connessione 14 della matrice di commutazione 13.
Il primo transistore di sorgente S1 à ̈ configurato per fornire sul proprio terminale di drain d1, la prima corrente effettiva I1 proporzionale alla corrente di riferimento Irif, secondo un fattore di scala α’=I1/Irif caratteristico dello primo specchio di corrente (S0-S1).
Il circuito oscillatore 1 di figura 4, comprende inoltre un secondo specchio di corrente formato dal transistore di riferimento S0 e da un secondo transistore di sorgente S2 (ad esempio di tipo p-MOS).
Un terminale di source s2 del secondo transistore di sorgente S2, Ã ̈ connesso al terminale di alimentazione 19, per ricevere la tensione di alimentazione Vdd. Un terminale di gate ga2 del secondo transistore di sorgente S2 Ã ̈ collegato al terminale di drain d0 del primo transistore di riferimento S0.
Un terminale di drain d2 del secondo transistore di sorgente S2 Ã ̈ collegato al secondo terminale di connessione 15 della matrice di commutazione 13.
Il secondo transistore di sorgente S2 à ̈ configurato per fornire sul proprio terminale di drain d2, la seconda corrente effettiva I2 proporzionale alla corrente di riferimento Irif, secondo un fattore di scala β’=I2/Irif caratteristico dello secondo specchio di corrente (S0-S2).
In aggiunta il circuito oscillatore 1 di figura 4, comprende un terzo specchio di corrente formato dal transistore di riferimento S0 e da un terzo transistore di sorgente S3 (ad esempio di tipo p-MOS).
Un terminale di source s3 del terzo transistore di sorgente S3, Ã ̈ connesso al terminale di alimentazione 19, per ricevere la tensione di alimentazione Vdd. Un terminale di gate ga3 del terzo transistore di sorgente S3 Ã ̈ collegato al terminale di drain d0 del transistore di riferimento S0.
Un terminale di drain d3 del terzo transistore di sorgente S3 Ã ̈ collegato al terzo terminale di connessione 28 della matrice di commutazione 13.
Il terzo transistore di sorgente S3 à ̈ configurato per fornire sul proprio terminale di drain d3, la terza corrente effettiva I3 proporzionale alla corrente di riferimento Irif, secondo un fattore di scala Î ́’=I3/Irif caratteristico dello terzo specchio di corrente (S0-S3).
Funzionamento del circuito oscillatore 1 di figura 4
Il funzionamento del circuito oscillatore 1 di figura 4 à ̈ analogo a quello descritto in merito alla prima forma di realizzazione, e in particolare valgono le stesse formule (2)-(10), sostituendo i coefficienti di scostamento α,β,Î ́, rispettivamente con i fattori di scala α’,β’,Î ́’. In particolare la formula 10 può essere riscritta come di seguito (10’) T = RC (6 ()/) = 6RC Tε’
Come si deduce dalla formula (10’), in accordo a questa seconda forma di realizzazione, il termine Tε’ rappresenta l’errore indotto dalla variazioni indesiderate del comportamento dei transistori M1-M2, S0-S3 che formano gli specchi di corrente che forniscono le correnti effettive I1-I3, dovute ad esempio al processo di fabbricazione del circuito oscillatore.
In particolare le variazioni indesiderate indotte dal processo di fabbricazione si manifestano in valori dei fattori di scala α’,β’,Î ́’ diversi fra loro. La Richiedente osserva che l’entità delle differenze fra i fattori di scala à ̈ inferiore all’unità, in particolare comprese fra 0.01-0.1. In merito ai vantaggi presentati dalla seconda forma di realizzazione, valgono commenti e considerazioni analoghe a quelli della prima forma di realizzazione.
Terza forma di attuazione: figura 5
In figura 5 Ã ̈ mostrata schematicamente una terza forma di realizzazione del circuito oscillatore 1, analoga a quella di figura 2.
Il circuito oscillatore 1 di figura 5, a differenza di quello di figura 1, non à ̈ provvisto del secondo condensatore c2, e del terzo generatore di corrente g3, e comprende un ulteriore modulo di controllo 41 strutturato per fornire il primo segnale di controllo ST1 del primo transistore di scarica T1, a partire dal segnale di comparazione Sc.
Secondo un esempio non limitativo l’ulteriore modulo di controllo 41, comprende un elemento di ritardo 42 per esempio analogico, atto a ritardare di Î ́Ï„ una replica del segnale di comparazione Sc, generando un corrispondente segnale di comparazione ritardato Scd, ed inoltre comprende un modulo logico 43 realizzato mediante opportuni circuito logici combinatori e sequenziali.
Secondo questa terza forma di realizzazione, la matrice di commutazione 13 Ã ̈ strutturata per collegare selettivamente il primo terminale di connessione 14 con il primo 16 e il terzo terminale 18; inoltre la matrice di commutazione 13 consente di collegare selettivamente il secondo terminale di connessione 15 con il primo 16 e il terzo terminale 18.
Di seguito verrà descritto un esempio di funzionamento del circuito oscillatore 1 di figura 5, facendo anche riferimento alla figura 6.
In una prima fase il primo generatore di corrente g1 Ã ̈ connesso al terzo terminale 18 del resistore r; il secondo generatore g2 Ã ̈ connesso al primo terminale 16 del primo condensatore c1 che si carica. Durante la prima fase la resistenza r, essendo connessa al generatore di corrente g1 che genera una corrente effettiva I1, sviluppa una tensione al terzo terminale 18 pari a Vref1. In questa prima configurazione, il secondo generatore di corrente g2 alimenta il primo condensatore c1 il quale si carica assumendo una prima tensione V1 disponibile sul primo terminale 16 di andamento crescente secondo questo esempio.
Inoltre, in questa prima fase il modulo di comparazione 20 compara il primo valore di riferimento Vref1 e la prima tensione V1 e restituisce il segnale di comparazione Sc.
Finché il valore della prima tensione V1 à ̈ inferiore al primo valore di riferimento Vref1 il comparatore restituisce un segnale di comparazione Sc di valore basso. Quando il valore della prima tensione V1 eguaglia il primo valore di riferimento Vref1, il segnale di comparazione Sc commuta ad un valore alto.
La quantità ï „T12à ̈ l’intervallo di tempo che intercorre tra l’istante iniziale di attuazione della prima fase e l’istante di commutazione del segnale di comparazione Sc.
Si noti che durante questa prima fase il segnale di controllo ST1 Ã ̈ di valore alto ponendo il primo transistore di scarica T1 in uno stato di apertura.
In una seconda fase à ̈ attuata la scarica del primo condensatore c1. Il primo transistore di scarica T1 viene chiuso per un tempo Î ́Ï„ per consentire la scarica della carica accumulata nella prima fase del primo condensatore c1. La chiusura per un tempo Î ́Ï„ del primo transistore di scarica T1 avviene pilotando il corrispondente terminale di gate con il primo segnale di controllo ST1 generato dall’ulteriore modulo di controllo 41.
Con riferimento alla generazione del primo segnale di controllo ST1 (si veda figura 5 ed anche figura 6) il modulo logico 43 sulla base del segnale di comparazione Sc e del segnale di comparazione ritardato Scd, genera il primo segnale di controllo ST1 avente la forma di un impulso di livello logico alto di durata pari a Î ́Ï„, compresa fra gli istanti temporali E1, E2: E1 corrispondente al fronte di salita del segnale di comparazione Sc, ed E2 corrispondente al fronte di salita del segnale di comparazione ritardato Scd. La scarica del primo condensatore c1 avviene quindi in un intervallo di tempo Î ́Ï„.
Nella stessa seconda fase il primo generatore di corrente g1 à ̈ connesso al primo terminale 16 del primo condensatore c1, che inizierà a caricarsi successivamente all’intervallo di scarica Î ́Ï„; il secondo generatore g2 à ̈ connesso al terzo terminale 18 del resistore r.
Durante questa seconda fase la resistenza r essendo connessa al secondo generatore di corrente g2 che genera una corrente effettiva I2 sviluppa una tensione al terzo terminale 18 pari a Vref2. In questa secondo fase il primo generatore di corrente g1 alimenta il primo condensatore c1 il quale, dopo un intervallo di scarica Î ́Ï„ (che si suppone uguale all’intervallo di scarica precedente), si carica assumendo una prima tensione V1 disponibile sul primo terminale 16 di andamento crescente secondo questo esempio.
La quantità ï „T21à ̈ l’intervallo di tempo che intercorre tra l’istante di inizio della carica del primo condensatore c1 (Î ́Ï„ secondi dopo l’istante di attuazione della seconda fase) e l’istante in cui si verifica la commutazione del segnale di comparazione Sc, quando la prima tensione V1 eguaglia il primo valore di riferimento Vref1.
La sequenza di attuazione della prima fase e della seconda fase vengono ripetute iterativamente e indefinitamente.
Secondo questa terza forma di realizzazione del circuito oscillatore 1, il modulo di generazione di clock 22, sulla base del segnale di comparazione Sc genera un segnale di clock CLK impulsivo, ad esempio ad onda quadra, avente un periodo T definito come somma due intervalli di tempo. Un primo intervallo di tempo t1, pari al tempo intercorrente fra un primo fronte di salita del segnale di comparazione Sc ed un secondo fronte (successivo al primo), di durata pari a t1 = ï „T12+ Î ́Ï„. Il secondo intervallo di tempo t2, Ã ̈ il tempo che intercorre fra il secondo fronte di salita (successivo al primo) del segnale di comparazione Sc, ed un terzo fronte di salita (successivo al secondo) di durata pari a t2 = ï „T21+ Î ́Ï„, come mostrato in figura 6.
Sulla base degli intervalli di tempo t1, t2, il periodo T del segnale di clock CLK Ã ̈ dato dalla seguente espressione
(11) T = t1+t2 =ï „T12+ Î ́Ï„ ï „T21+ Î ́Ï„ Analogamente a quanto descritto con riferimento alla prima forma di realizzazione del circuito oscillatore 1 si trova che il periodo T del segnale di clock à ̈ equivalente a
(12) T = RC (2 (α-β)<2>/(αβ)) 2Î ́Ï„
(13) T = 2RC Tε 2Î ́Ï„
Il termine 2RC rappresenta il periodo nominale di progetto del segnale di clock, mentre il termine Tε rappresenta l’errore indotto dalla variazioni indesiderate del comportamento dei generatori di corrente dovute ad esempio al processo di fabbricazione del circuito oscillatore 1. Analogamente a quanto descritto con riferimento alla prima forma di realizzazione del circuito oscillatore 1, sulla base dei suddetti valori à ̈ evidente nella formule (12), (13), l’effetto di riduzione dovuto alla presenza dei valori quadrati delle differenze dei coefficienti di scostamento sul termine di errore Tε del periodo di clock.
Si osservi che in questa terza forma di realizzazione del circuito oscillatore 1, il termine 2Î ́Ï„ indotto dal processo di scarica del primo condensatore c1, risulta in un termine di scostamento indesiderato rispetto al periodo nominale di progetto del segnale di clock CLK. La Richiedente ha notato che tale termine 2Î ́Ï„ à ̈, per molte applicazioni, trascurabile rispetto al valore del termine di errore Tε.
Si noti inoltre che il periodo del segnale di clock CLK espresso in formula (11) à ̈ solo un esempio. L’esperto del settore a partire dal segnale di comparazione può configurare il modulo di generazione di clock 21 in modo da ottenere segnale di clock aventi periodo multiplo intero del valore t1+t2.
Primo esempio di modulo di comparazione 20
La figura 7 mostra, un primo esempio di realizzazione del modulo di comparazione 20, comprendente un comparatore 70 provvisto di un’uscita collegata all’uscita 23 del modulo di comparazione 20, e di un terminale invertente (-) collegato all’ingresso di riferimento 24. Il comparatore 70 comprende inoltre un terminale non invertente (+) connesso ad un’uscita di un modulo multiplexer 71, avente una prima porta di ingresso collegata al primo ingresso 25, una seconda porta d’ingresso collegata al secondo ingresso 26, e un ingresso di selezione per ricevere un segnale di controllo del comparatore, ad esempio binario, Scomp, generato dal modulo di controllo 21. Il comparatore 70 à ̈ realizzabile, per esempio, mediante amplificatori operazionali.
Sulla base del valore del segnale di controllo del comparatore Scomp, il modulo multiplexer 71 seleziona uno soltanto fra il primo ingresso 25 ed il secondo ingresso 26 e trasferisce rispettivamente la prima tensione V1 oppure la seconda tensione V2 sull’ingresso non invertente del comparatore 70. Sulla base del valore del segnale di controllo del comparatore Scomp, il comparatore 70 compara la tensione di riferimento Vref con la prima V1 o la seconda tensione V2, generando sull’uscita 23 del modulo di comparazione il segnale di comparazione Sc.
Secondo esempio di modulo di comparazione 20
La figura 8 mostra un secondo esempio di realizzazione del modulo di comparazione 20, comprendente un primo comparatore 80 e un secondo comparatore 81, entrambi realizzabili mediante amplificatori operazionali.
Il primo comparatore 80 à ̈ provvisto di un rispettivo terminale invertente “-†collegato, per esempio, all’ingresso di riferimento 24, per ricevere la tensione di riferimento Vref, e di un rispettivo ingresso non invertente “+†collegato al primo ingresso 25 per ricevere la prima tensione V1.
Il secondo comparatore 81 à ̈ provvisto di un relativo terminale invertente “-†collegato, per esempio, all’ingresso di riferimento 24, per ricevere la tensione di riferimento Vref, e di un relativo ingresso non invertente “+†collegato al secondo ingresso 26 per ricevere la seconda tensione V2.
Inoltre, il primo comparatore 80 comprende una prima uscita di comparazione 82 per un primo segnale di comparazione Sc1 e il secondo comparatore 81 comprende una seconda uscita di comparazione 83 per un secondo segnale di comparazione Sc2.
Il modulo di comparazione 20 comprende inoltre un elemento logico di combinazione 84, quale una porta logica NOR, configurato per ricevere in ingresso il primo ed il secondo segnale di comparazione, Sc1 ed Sc2, e fornire sul terminale di uscita 23 il segnale di comparazione Sc, ottenuto dalla combinazione, in particolare di tipo OR, dei segnali in ingresso all’elemento di combinazione 84.
Secondo l’esempio illustrato in figura 8, il primo comparatore 80 à ̈ munito di un primo ingresso di abilitazione 86 atto a ricevere un primo segnale di abilitazione/disabilitazione coincidente, nell’esempio, con il segnale di controllo del comparatore Scomp, fornito dal modulo di controllo 21. Il secondo comparatore 81 à ̈ munito di un secondo ingresso di abilitazione 87 atto a ricevere un secondo segnale di abilitazione/disabilitazione coincidente, nell’esempio, con una replica negata (ottenibile mediante una porta logica NOT 85) del segnale di controllo del comparatore Scomp.
Nel funzionamento del modulo di comparazione 20 di figura 8, sulla base del valore del segnale di controllo del comparatore Scomp, viene abilitato al funzionamento un solo comparatore alla volta, fra il primo ed il secondo comparatore 80 e 81, generando il primo o il secondo segnale di comparazione Sc1 o Sc2. Il primo comparatore 80 Ã ̈ disabilitato durante la scarica del primo condensatore c1 e contemporaneamente, il secondo comparatore 81 Ã ̈ abilitato al funzionamento in quanto avviene la carica del secondo condensatore c2, e viceversa.
Sia il primo e sia il secondo segnale di comparazione Sc1 e Sc2 sono, ad esempio, segnali in tensione di livello basso se il segnale di riferimento Vref à ̈ di valore superiore al segnale da comparare, e assumono il livello alto se il segnale di riferimento Vref à ̈ di valore uguale o inferiore al segnale da comparare.
Secondo una forma alternativa, non illustrata, non à ̈ previsto l’elemento di combinazione 84, e il primo e il secondo segnale di comparazione Sc1 ed Sc2 possono essere forniti separatamente al modulo di controllo 21 e/o al modulo di generazione di clock 22, i quali provvederanno a combinarli e processarli secondo modalità analoghe a quelle sopra descritte.
Terzo esempio di modulo di comparazione 20
La figura 9 mostra una forma di attuazione di un circuito di comparazione 90 adatto alla implementazione del modulo di comparazione 20 secondo un terzo esempio.
Il circuito di comparazione 90 comprende un generatore di corrente g4 e una pluralità di transistori (ad esempio di tipo P-MOS) comprendente: un transistore di riferimento Tc avente il rispettivo terminale di gate collegato all’ingresso di riferimento 24 per ricevere la tensione di riferimento Vref, un primo transistore di comparazione Tc1 e secondo transistore di comparazione Tc2. Il primo transistore di comparazione Tc1 ha il rispettivo terminale di gate collegato al primo terminale di ingresso 25 per ricevere la prima tensione V1. Il secondo transistore di comparazione Tc2 comprende un rispettivo terminale di gate collegato al secondo terminale di ingresso 26 per ricevere la seconda tensione V2.
In maggior dettaglio, il generatore di corrente g4 Ã ̈ collegato fra il terminale di alimentazione 19 e un terminale di erogazione 91. Il transistore di riferimento Tc comprende un relativo terminale di source stc collegato al terminale di erogazione 91 ed un rispettivo terminale di drain dtc collegato ad un terminale di drain dm3 di un terzo transistore M3, incluso in uno specchio di corrente che comprende anche un quarto transistore M4.
Il terzo transistore M3 (per esempio, un MOS di tipo P) presenta il proprio terminale di drain dm3 collegato ad un proprio terminale di gate gm e un rispettivo terminale di source sm3 collegato al terminale di terra gnd.
Il primo transistore di comparazione Tc1 comprende un relativo terminale di source sc1 collegato al terminale di erogazione 91 ed un rispettivo terminale di drain dc1 collegato ad un terminale di drain di un primo transistore di abilitazione Te1 (ad esempio un MOS di tipo P), avente un proprio terminale di source collegato ad un terminale di drain dm4 del quarto transistore M4. Un terminale di gate del quarto transistore M4 Ã ̈ comune al terminale di gate gm del terzo transistore M3 e un terminale di source sm4 del quarto transistore M4 Ã ̈ collegato al terminale di terra gnd.
Un terminale di gate del primo transistore di abilitazione Te1 Ã ̈ collegato al primo ingresso di abilitazione 86 per ricevere il segnale di controllo del compratore Scomp. Fra il terminale di drain del primo transistore di abilitazione Te1 e il terminale di drain dm4 del quarto transistore M4 Ã ̈ collegata la prima uscita di comparazione 82 per il primo segnale di comparazione Sc1.
Il secondo transistore di comparazione Tc2 comprende un relativo terminale di source sc2 collegato al terminale di erogazione 91 ed un rispettivo terminale di drain dc2 collegato ad un terminale di drain di un secondo transistore di abilitazione Te2 (ad esempio, un MOS di tipo P), avente un proprio terminale di source collegato ad un terminale di drain dm5 di un quinto transistore M5. Un terminale di gate del quinto transistore M5 Ã ̈ comune al terminale di gate gm del terzo transistore M3 e un terminale di source sm5 del quinto transistore M5 Ã ̈ collegato al terminale di terra gnd. Il terzo transistore M3 ed il quinto transistore M5 formano un relativo specchio di corrente
Un terminale di gate del secondo transistore di abilitazione Te2 Ã ̈ collegato al secondo ingresso di abilitazione 87 per ricevere, secondo questo esempio, la replica negata del segnale di controllo del compratore Scomp. Fra il terminale di drain del secondo transistore di abilitazione Te2 e il terminale di drain dm5 del quinto transistore M5 Ã ̈ collegata la seconda uscita di comparazione 83 per il secondo segnale di comparazione Sc2.
Il primo transistore di abilitazione Te1 consente di abilitare/disabilitare la comparazione fra la prima tensione V1 e la tensione di riferimento Vref; mentre il secondo transistore di abilitazione Te2 consente di abilitare/disabilitare la comparazione fra la seconda tensione V2 e la tensione di riferimento Vref.
Con riferimento al funzionamento del circuito di comparazione 90, si consideri una configurazione (ad esempio la configurazione I, sopra descritta) in cui avviene la carica del primo condensatore c1. In tale configurazione I, il primo transistore di abilitazione Te1 à ̈ in uno stato di chiusura (cioà ̈ à ̈ in conduzione) mentre il secondo transistore di abilitazione Te2 à ̈ in una stato di apertura (non in conduzione). In questa configurazione, il circuito di comparazione 90 assume la configurazione di un amplificatore differenziale che opera amplificando (ad esempio, con un guadagno molto maggiore di 1) la differenza fra tensione di riferimento Vref e la prima tensione V1. Il circuito di comparazione 90 può essere dimensionato in modo da fornire il primo segnale di comparazione Sc1 con un valore basso fintantoché la prima tensione à ̈ minore della tensione di riferimento Vref.
Durante la carica del secondo condensatore c2, il circuito di comparazione 90 assume la assume la configurazione di un amplificatore differenziale che opera amplificando la differenza fra tensione di riferimento Vref e la seconda tensione V1.
Esempio di matrice di commutazione (figura 10) La figura 10 mostra una forma di realizzazione particolare della matrice di commutazione 13 impiegabile nel circuito oscillatore 1 della figura 2 e della figura 4.
La matrice di commutazione 13 comprende una prima pluralità di interruttori, una seconda pluralità di interruttori e una terza pluralità di interruttori collegati fra gli ingressi e le uscite della matrice stessa.
Ad esempio, la prima pluralità di interruttori include una prima pluralità di transistori di commutazione T0r, T01 e T02 (ad esempio, dei MOS di tipo P) ciascuno collegato, rispettivamente, fra il terminale di connessione 14 e il terzo terminale 18, il primo terminale 16 e il secondo terminale 17. Il primo terminale di connessione 14 à ̈ anche collegato ad un transistore di terra Tds collegato anche al terminale di terra gnd.
Inoltre, la seconda pluralità di interruttori comprende una seconda pluralità di transistori di commutazione T1r, T11 e T12 (ad esempio, dei MOS di tipo P) ciascuno collegato, rispettivamente, fra il secondo terminale di connessione 15 e il terzo terminale 18, il primo terminale 16 e il secondo terminale 17. Il secondo terminale di connessione 15 à ̈ anche collegato ad un primo transistore di terra Tds1 collegato anche al terminale di terra gnd.
La terza pluralità di interruttori include una terza pluralità di transistori di commutazione T2r, T21 e T22 (ad esempio, dei MOS di tipo P) ciascuno collegato, rispettivamente, fra il terzo terminale di connessione 28 e il terzo terminale 18, il primo terminale 16 e il secondo terminale 17. Il terzo terminale di connessione 28 à ̈ anche collegato ad un secondo transistore di terra Tds2 collegato anche al terminale di terra gnd.
Ciascun transistore di commutazione T0r, T01 e T o 2 , T 1 r , T 11 e T 12 e T 2 r , T 21 e T 22 à ̈ abilitabile/disabilitabile al/dal funzionamento mediante un rispettivo segnale di controllo Sw0r, Sw01, Sw02, Swds, Sw1r, Sw11, Sw12, Swds1, Sw2r, Sw21, Sw22 Swds2 applicato al relativo terminale di gate e incluso nella pluralità di segnali di controllo Ssw, generata dal modulo di controllo 21, in modo che la matrice di commutazione 13 possa assumere ciascuna delle configurazione da I a VI descritte in precedenza o altre configurazioni.
Il transistore di terra Tds, il primo transistore di terra Tds1 ed il secondo transistore di terra Tds2 consentono di collegare al terminale di terra gnd selettivamente il primo, il secondo e il terzo terminale di connessione 14, 15 e 28 che non à ̈ destinato a collegarsi a nessuno fra il primo, il secondo ed il terzo terminale 16, 28 e 18, in dipendenza della particolare configurazione di connessione da assumere.
Utilizzando solo la prima pluralità di interruttori e la seconda pluralità di interruttori la matrice di commutazione 13 di figura 10 à ̈ impiegabile anche nel circuito oscillatore di figura 5.
Ulteriore forma di realizzazione
Secondo un’ulteriore forma di realizzazione del circuito oscillatore 1, possono essere impiegati più di tre condensatori e/o più di due, in particolare più di tre, generatori di corrente. Il numero dei condensatori à ̈ di seguito indicato con Nc, mentre il numero dei generatori di corrente à ̈ indicato con Ns.
La matrice di commutazione 13 comprende un numero Mc di interruttori che collegano gli Ns generatori di corrente al resistore r, al terminale di terra gnd e agli Nc condensatori presenti nel circuito oscillatore pari a:
Mc = (Nc+2) Ns.
Il modulo di comparazione 20 Ã ̈, secondo questa ulteriore forma di attuazione, adatto alla comparazione della tensione riferimento Vref anche con le tensioni di carica degli Nc condensatori.
Il segnale di clock CLK presenta un periodo dato dalla somma di un numero Ni di intervalli di tempo pari a Ns!/(Ns-2)!, in cui il simbolo “!†indica l’operazione di fattoriale.
Le forme di realizzazione descritte del circuito oscillatore 1 consentono di ridurre, rispetto agli oscillatori RC di tipo noto, una traslazione indesiderata in frequenza rispetto al valore nominale di progetto e segnale di clock generato. Tale traslazione in frequenza à ̈ indotta, per esempio dagli stress associati alla applicazione del package al circuito oscillatore integrato.
Si noti anche che l’utilizzo di una tensione di riferimento Vref prelevata sul terzo terminale 18 del resistore r consente di ridurre traslazioni di frequenza del segnale di clock CLK associate a variazioni indesiderate della tensione di alimentazione Vdd.
Alle forme di realizzazione sopra descritte del sistema elettronico 100 e del circuito oscillatore 1, il tecnico del ramo, allo scopo di soddisfare esigenze contingenti specifiche, potrà apportare numerose aggiunte, modifiche o sostituzioni di elementi con altri funzionalmente equivalenti, senza tuttavia uscire dalle annesse rivendicazioni.

Claims (16)

  1. RIVENDICAZIONI 1.Circuito oscillatore (1) comprendente: almeno un primo condensatore (c1) provvisto di un primo terminale (16); un resistore (r) provvisto di un terminale di riferimento (18); una prima sorgente di corrente (g1; S1) provvista di un terminale di connessione (14); una seconda sorgente di corrente (g2;S2) provvista di un secondo terminale di connessione (15); una matrice di commutazione (13) interposta fra la prima (g1) e la seconda sorgente (g2) ed il resistore (r) e l’almeno un primo condensatore (c1) e strutturata per collegare selettivamente ciascuno fra il primo ed il secondo terminale di connessione (14, 15) al primo terminale (16) e al terminale di riferimento (18).
  2. 2. Circuito oscillatore (1) secondo la rivendicazione 1, inoltre comprendente: un modulo di comparazione (20) configurato per comparare un segnale di riferimento (Vref) disponibile sul terminale di riferimento (18) con un segnale di carica (V1, V2) disponibile sul primo terminale e fornire un segnale di comparazione (Sc).
  3. 3. Circuito oscillatore (1) secondo la rivendicazione 2, inoltre comprendente: un modulo di controllo (21) della matrice di commutazione (13) configurato per fornire una pluralità di segnali di controllo (Ssw) e attuare una pluralità di configurazioni di connessioni fra la prima e la seconda sorgente di corrente e il resistore e detto almeno un primo condensatore, secondo una temporizzazione scandita dal segnale di comparazione (Sc).
  4. 4. Circuito oscillatore secondo la rivendicazione 3, inoltre comprendente: un secondo condensatore (c2) provvisto di un secondo terminale (17); una terza sorgente di corrente (g3;S3) provvista di un terzo terminale di connessione (28) collegato alla matrice di commutazione, detta matrice di commutazione essendo configurata per: collegare selettivamente il terzo terminale di connessione (28) al primo (14) e al secondo (15) terminale di connessione e al terminale di riferimento (18) in base alla pluralità dei segnali di controllo (Ssw).
  5. 5.Circuito oscillatore secondo la rivendicazione 4, in cui detto modulo di comparazione (20) Ã ̈ configurato per: comparare il segnale di riferimento (Vref) disponibile sul terminale di riferimento (18) con un segnale di carica (V1, V2) disponibile selettivamente sul primo terminale (16) e sul secondo terminale (17) e fornire il segnale di comparazione (Sc).
  6. 6. Circuito oscillatore (1) secondo la rivendicazione 1, inoltre comprendente un: modulo di generazione di clock (22) configurato per generare a partire da detto segnale di comparazione (Sc) un segnale di clock (CLK) avente un periodo multiplo di un primo periodo del segnale di comparazione (Sc).
  7. 7.Circuito oscillatore (1) secondo la rivendicazione 6, in cui il modulo di controllo (21) e il modulo di comparazione (20) sono strutturati per fornire il segnale di comparazione (Sc) avente il primo periodo dipendente da un primo intervallo di tempo associato a una prima fase di carica del primo condensatore mediante la prima sorgente di corrente, un secondo intervallo di tempo associato a una seconda fase di scarica del primo condensatore ed un terzo intervallo di tempo associato a una terza fase di carica del primo condensatore mediante la seconda sorgente di corrente.
  8. 8. Circuito oscillatore (1) secondo le rivendicazione 5 e 6, in cui il modulo di controllo (21) à ̈ configurato per generare la pluralità di segnali di controllo (Ssw) della matrice di commutazione tali da imporre almeno tre fasi di carica del primo condensatore (c1) alternate ad almeno tre fasi di carica del secondo condensatore e in cui: dette almeno tre fasi di carica del primo condensatore (c1) essendo effettuate alternativamente mediante la prima sorgente di corrente, la seconda sorgente di corrente e la terza sorgente di corrente; dette almeno tre fasi di carica del secondo condensatore (c2) essendo effettuate alternativamente mediante la prima sorgente di corrente, la seconda sorgente di corrente e la terza sorgente di corrente.
  9. 9. Circuito oscillatore (1) secondo la rivendicazione 8, in cui il modulo di generazione di clock (22) Ã ̈ configurato generare a partire da detto segnale di comparazione (Sc) il segnale di clock (CLK) avente un rispettivo periodo dipendente da almeno tre primi intervalli di tempo associati alle tre fasi di carica del primo condensatore e almeno tre primi intervalli di tempo associati alle almeno tre fasi di carica del secondo condensatore.
  10. 10. Circuito oscillatore (1) secondo la rivendicazione 5, in cui detto modulo di comparazione (20) comprende: un comparatore (70) avente un primo ingresso collegato al terminale di riferimento (18) ed un secondo ingresso (“+†); un multiplexer (71) avente una prima porta di ingresso collegata al primo terminale (16), una seconda porta di ingresso collegata al secondo terminale (17) e una porta di uscita collegata al secondo ingresso (“+†) del comparatore (70); il multiplexer essendo configurato per trasferire selettivamente sulla porta di uscita un primo segnale di carica (V1) disponibile sul primo terminale (16) e un secondo segnale di carica (V2) disponibile sul secondo terminale (17), sulla base di un segnale di controllo del comparatore (Scomp) generabile dal modulo di controllo (21).
  11. 11.Circuito oscillatore (1) secondo la rivendicazione 5, in cui detto modulo di comparazione (20) comprende: un primo comparatore (80) avente un ingresso di riferimento collegato al terminale di riferimento (18) e un primo ingresso di comparazione collegato al primo terminale (16); un secondo comparatore (81) avente un ulteriore ingresso di riferimento collegato al terminale di riferimento (18) e un secondo ingresso di comparazione collegato al secondo terminale (17); in cui il primo ed il secondo comparatore sono alternativamente abilitabili/disabilitabili al funzionamento in base ad un rispettivo segnale di controllo-comparatore (Scomp) generabile dal modulo di controllo (21).
  12. 12. Circuito oscillatore (1) secondo la rivendicazione 1, in cui la prima e la seconda sorgente sono ottenute mediante circuiti a specchi di corrente includenti transitori MOSFET.
  13. 13. Circuito oscillatore (1) secondo la rivendicazione 1, in cui la matrice di commutazione comprende: un prima pluralità di transistori di selezione collegati fra il primo terminale di connessione (14) e il primo terminale (16), il secondo terminale (17) e il terminale di riferimento (18); un seconda pluralità di transistori di selezione collegati fra il secondo terminale di connessione (15) e il primo terminale (16), il secondo terminale (17) e il terminale di riferimento (18);
  14. 14. Circuito oscillatore (1) secondo la rivendicazione 4, in cui detto circuito à ̈ integrato in un chip di materiale semiconduttore ed à ̈ provvisto di un package.
  15. 15. Circuito oscillatore secondo la rivendicazione 1, in cui la prima sorgente à ̈ atta a generare una prima corrente soggetta a prime variazioni indesiderate rispetto ad un primo valore nominale associate ad un processo di fabbricazione del circuito, e la seconda sorgente di corrente à ̈ atta a generare una seconda corrente, soggetta a seconde variazioni indesiderate rispetto ad un secondo valore nominale associate al processo di fabbricazione del circuito; dette prime e seconde variazioni indesiderate essendo dello stesso ordine di grandezza.
  16. 16. Sistema elettronico (100) comprendente: un modulo elettronico di elaboratore (2); un circuito oscillatore (1) realizzato secondo almeno una delle precedenti rivendicazioni collegato al modulo elettronico di elaboratore per fornire un segnale di temporizzazione.
IT001166A 2011-06-27 2011-06-27 Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore ITMI20111166A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT001166A ITMI20111166A1 (it) 2011-06-27 2011-06-27 Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore
EP20120167144 EP2541769B1 (en) 2011-06-27 2012-05-08 Oscillator circuit and electronic system comprising oscillator circuit
US13/524,510 US8860517B2 (en) 2011-06-27 2012-06-15 Oscillator circut and electronic circuit comprising the oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT001166A ITMI20111166A1 (it) 2011-06-27 2011-06-27 Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore

Publications (1)

Publication Number Publication Date
ITMI20111166A1 true ITMI20111166A1 (it) 2012-12-28

Family

ID=44898753

Family Applications (1)

Application Number Title Priority Date Filing Date
IT001166A ITMI20111166A1 (it) 2011-06-27 2011-06-27 Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore

Country Status (3)

Country Link
US (1) US8860517B2 (it)
EP (1) EP2541769B1 (it)
IT (1) ITMI20111166A1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator
CN104935303B (zh) * 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器
US9356554B2 (en) * 2014-07-12 2016-05-31 Texas Instruments Incorporated Relaxation oscillator with current and voltage offset cancellation
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
US10680587B2 (en) 2018-07-05 2020-06-09 Stmicroelectronics International N.V. RC oscillator watchdog circuit
JP7474566B2 (ja) * 2019-03-29 2024-04-25 ローム株式会社 発振回路、半導体装置、オシレータｉｃ
EP3930191A1 (en) * 2020-06-25 2021-12-29 ams International AG Oscillator circuit, device and method for generating an oscillator signal
US11764728B1 (en) * 2022-04-14 2023-09-19 Airoha Technology Corp. Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705961A (en) * 1983-01-17 1987-11-10 Tektronix, Inc. Programmable sweep generator
WO1993022833A1 (en) * 1992-05-01 1993-11-11 Analog Devices, Inc. Improved ramp generator system
US6400232B1 (en) * 2000-05-10 2002-06-04 Delphi Technologies, Inc. Variable duty cycle oscillator circuit with fixed minimum and maximum duty cycles
US7034627B1 (en) * 2004-04-01 2006-04-25 National Semiconductor Corporation Oscillator circuit with variable reference voltage and current
US20090160521A1 (en) * 2007-12-21 2009-06-25 Tomer Shaul Elran Low vt dependency rc oscillator
US20100013566A1 (en) * 2008-07-16 2010-01-21 Medison Co., Ltd. Resistor-capacitor oscillator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226049B1 (ko) * 2005-12-02 2013-01-24 페어차일드코리아반도체 주식회사 커패시터가 내장된 ｒｃ 발진기 집적회로
US7504897B2 (en) * 2006-10-30 2009-03-17 Agere Systems Inc. Switched-current oscillator for clock-frequency spreading
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
TWI434499B (zh) * 2010-05-21 2014-04-11 Power Forest Technology Corp 電源轉換器的頻率抖動控制器及頻率抖動控制方法
US8692625B2 (en) * 2011-01-19 2014-04-08 Marvell World Trade Ltd. Precision oscillator with temperature compensation
US8912855B2 (en) * 2012-02-08 2014-12-16 Mediatek Inc. Relaxation oscillator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705961A (en) * 1983-01-17 1987-11-10 Tektronix, Inc. Programmable sweep generator
WO1993022833A1 (en) * 1992-05-01 1993-11-11 Analog Devices, Inc. Improved ramp generator system
US6400232B1 (en) * 2000-05-10 2002-06-04 Delphi Technologies, Inc. Variable duty cycle oscillator circuit with fixed minimum and maximum duty cycles
US7034627B1 (en) * 2004-04-01 2006-04-25 National Semiconductor Corporation Oscillator circuit with variable reference voltage and current
US20090160521A1 (en) * 2007-12-21 2009-06-25 Tomer Shaul Elran Low vt dependency rc oscillator
US20100013566A1 (en) * 2008-07-16 2010-01-21 Medison Co., Ltd. Resistor-capacitor oscillator

Also Published As

Publication number Publication date
US8860517B2 (en) 2014-10-14
EP2541769B1 (en) 2014-02-26
US20120326796A1 (en) 2012-12-27
EP2541769A1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
ITMI20111166A1 (it) Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore
TWI636652B (zh) 電荷泵單元及電荷泵電路
US7586295B2 (en) Voltage up-conversion circuit
US8710910B2 (en) Voltage level shift circuits and methods
US4972101A (en) Noise reduction in CMOS driver using capacitor discharge to generate a control voltage
CN106257427B (zh) 热检测电路
CN103187869B (zh) 负电荷泵电路和相关方法
EP3477860B1 (en) Comparator and relaxation oscillator
KR102004282B1 (ko) 집적 오실레이터 회로
US11763055B2 (en) Reduced-power dynamic data circuits with wide-band energy recovery
WO2008020567A1 (fr) Convertisseur a/n
WO2016206939A1 (en) Independently adjustabable charge pumps for differential microphones
Veirano et al. Ultra low power pulse generator based on a ring oscillator with direct path current avoidance
US5736882A (en) Complementary clock systems
JP7336270B2 (ja) 電源回路および集積回路
US20040232946A1 (en) Input circuits including boosted voltages and related methods
Ismail et al. A 12-V charge pump-based square wave driver in 65-nm CMOS technology
CN105048998B (zh) 冗余时钟转变容限锁存电路
TWI602386B (zh) 電荷泵浦電路
JP2001318111A (ja) 静電容量測定回路、静電容量比較器、およびバッファ回路
CN103973100B (zh) 一种正负电压产生装置
CN111614352B (zh) 能够改善时钟准确性的电路
Huang et al. A 1.5 V four phase switched polarity charge pump
CN103856190B (zh) 噪声过滤电路及其操作方法
JP2012119941A (ja) 反転電圧出力回路