TWI832616B - 振盪器以及時脈產生方法 - Google Patents

振盪器以及時脈產生方法 Download PDF

Info

Publication number
TWI832616B
TWI832616B TW111148260A TW111148260A TWI832616B TW I832616 B TWI832616 B TW I832616B TW 111148260 A TW111148260 A TW 111148260A TW 111148260 A TW111148260 A TW 111148260A TW I832616 B TWI832616 B TW I832616B
Authority
TW
Taiwan
Prior art keywords
clock
chopper circuit
current
connection terminal
coupled
Prior art date
Application number
TW111148260A
Other languages
English (en)
Other versions
TW202341658A (zh
Inventor
劉宇華
邱耀德
Original Assignee
達發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 達發科技股份有限公司 filed Critical 達發科技股份有限公司
Publication of TW202341658A publication Critical patent/TW202341658A/zh
Application granted granted Critical
Publication of TWI832616B publication Critical patent/TWI832616B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Abstract

本發明揭露一種振盪器，包含第一、第二電流源、第一斬波電路、電阻性元件、電容性元件以及處理電路。該第一、第二電流源分別提供第一、第二電流。該第一斬波電路包含耦接該第一電流源的第一連接端、耦接該第二電流源的第二連接端、耦接該電阻性元件的第三連接端，以及耦接該電容性元件的第四連接端。該處理電路因應橫跨該電阻性元件的第一電壓與橫跨該電容性元件的第二電壓來產生輸出時脈。該第一斬波電路將該第一、第二連接端分別且交替地耦接至該第三、第四連接端。該電阻性元件與該電容性元件分別且交替地接收該第一、第二電流。

Description

振盪器以及時脈產生方法
本發明係有關於時脈的產生，尤指一種使用斬波器來抑制電流源之閃爍雜訊(flicker noise)的振盪器與相關時脈產生方法。
低成本與單晶片系統對於晶片上(on-chip)振盪器有很高的需求，舉例來說，針對低功耗操作，弛緩振盪器(relaxation oscillator)經常被採用，弛緩振盪器相較於石英振盪器是更好的選擇，主要原因是前者並不需要任何外部元件且可以採用互補金氧半導體(complementary metal oxide semiconductor,CMOS)技術來低成本地實現，然而，弛緩振盪器容易遭受元件不匹配、閃爍雜訊等等的影響，因此，需要一種創新的低功耗高準度振盪器設計。
因此，本發明的目的之一在於提出一種使用斬波器來抑制電流源之閃爍雜訊的振盪器與相關時脈產生方法。
在本發明的一個實施例中，揭露一種振盪器。該振盪器包含一第一電流源、一第二電流源、一第一斬波電路、一電阻性元件、一電容性元件以及一處理電路。該第一電流源用以提供一第一電流。該第二電流源用以提供一第二電流。該第一斬波電路包含一第一連接端、一第二連接端、一第三連接端以及一第四連接端。該第一連接端耦接至該第一電流源，用以接收該第一電流。 該第二連接端耦接至該第二電流源，以接收該第二電流。該第三連接端耦接至該電阻性元件。該第四連接端耦接至該電容性元件。該處理電路用以因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓，以產生一輸出時脈。該第一斬波電路是用以將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端。該電阻性元件與該電容性元件用以分別且交替地接收該第一電流與該第二電流。
在本發明的另一個實施例中，揭露一種時脈產生方法。該時脈產生方法包含：透過一第一電流源來提供一第一電流；透過一第二電流源來提供一第二電流；將一第一斬波電路之一第一連接端耦接至該第一電流源，以接收該第一電流；將該第一斬波電路之一第二連接端耦接至該第二電流源，以接收該第二電流；將該第一斬波電路之一第三連接端耦接至一電阻性元件；將該第一斬波電路之一第四連接端耦接至一電容性元件；因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓來產生一輸出時脈；以及控制該第一斬波電路來將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端，其中該電阻性元件與該電容性元件分別且交替地接收該第一電流與該第二電流。
傳統的弛緩振盪器容易遭受元件不匹配、閃爍雜訊等等的影響，為了解決閃爍雜訊與元件不匹配的問題，本發明提出增加一或多個斬波電路至振盪器中。
100,600:振盪器
102,104:電流源
106,108,110,604,606:斬波電路
112:電流模式比較器
114,608:處理電路
116:電阻性元件
118:電容性元件
120:重置開關
122:時脈緩衝器
124,612:時脈產生器電路
602:電壓模式比較器
610:脈衝產生器電路
I1,I2:電流
T1,T2,T3,T4:連接端
N1,N2,N3:N型金屬氧化半導體電晶體
Rc:電阻值
Cc:電容值
Vrst:重置脈衝
CLK1,CLK2:斬波時脈
CLK3:輸出時脈
VDD:供應電壓
GND:接地電壓
Vref:參考電壓
Vc,Vcmp:電壓
Vbn:閘極電壓
Vos:偏移
第1圖是本發明一實施例之具有電流模式比較器的振盪器的示意圖。
第2圖是第1圖所示之振盪器的時序圖。
第3圖為本發明一實施例之第1圖所示的複數個斬波電路之一第一組態的示意圖。
第4圖為本發明一實施例之第1圖所示的複數個斬波電路之一第二組態的示意圖。
第5圖為本發明一實施例之第1圖所示的複數個斬波電路之一第三組態的示意圖。
第6圖為本發明一實施例之第1圖所示的複數個斬波電路之一第四組態的示意圖。
第7圖是本發明一實施例之具有電壓模式比較器的振盪器的示意圖。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。 所屬技術領域具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件，本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及申請專利範圍當中所提及的“包含”及“包括”為一開放式的用語，故應解釋成“包含但不限定於”。此外，“耦接”或“耦合”一詞在此包含任何直接及間接的電性連接手段，因此，若文中描述一第一裝置耦接至一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或者通過其它裝置和連接手段間接地電性連接至該第二裝置。
第1圖是本發明一實施例之具有電流模式比較器(current-mode comparator)的振盪器的示意圖。振盪器100可採用低功耗振盪器架構，舉例來說，振盪器100可以是一個具有電流模式比較器的弛緩振盪器。如第1圖所示，振盪器100包含複數個電流源102、104、複數個斬波(chopper)電路106、108、110、一電流模式比較器112、一處理電路114、一電阻性(resistive)元件116、一電容性(capacitive)元件118以及一重置開關(reset switch)120。處理電路114可包含一時脈緩衝器(clock buffer，標示為”CLK Buf”)122以及一時脈產生器電路(標示為”CLK Gen”)124。請注意，僅有跟本發明相關的元件會繪示於第1圖中，實務上，振盪器100可根據實際的設計考量而包含額外的元件。
電流源102是耦接至一供應電壓VDD且用以提供一電流I1。電流源104是耦接至供應電壓VDD且用以提供一電流I2。舉例來說，電流源102與電流源104兩者是電流鏡電路的一部分，以及電流I1與電流I2可具有相同的電流值Iref(亦即I1=I2=Iref)。一個系統的電流消耗可藉由減少電流傳導分支(current-conducting branch)的數目來降低，因此，振盪器100所需的比較器可以實現在電流模式，如第1圖所示，電流模式比較器112包含兩個N型金屬氧化半導體(N-type metal-oxide-semiconductor,NMOS)電晶體N1、N2，兩者被一閘極電壓Vbn所偏壓。流經電流模式比較器112所包含之N型金屬氧化半導體電晶體N1、N2中之一者的電流同時會作為具有電容值Cc之電容性元件118的充電電流。流經電流模式比較器112所包含之N型金屬氧化半導體電晶體N1、N2中之另一者的電流另用來建立橫跨具有電阻值Rc之電阻性元件116的參考電壓Vref。如此的電流分享(current-sharing)設計可減少電流傳導分支的數目，並帶來較低的電流消耗。
重置開關120可由N型金屬氧化半導體電晶體N3來實現，N型金屬氧化半導體電晶體N3具有一閘極端耦接至時脈緩衝器122、一汲極端耦接至電容性 元件118的一端，以及一源極端用以接收一接地電壓GND(其耦接至電容性元件118的另一端)。請一併參考第1圖與第2圖，第2圖為第1圖所示之振盪器100的時序圖。一開始時，重置開關120會被開啟(turned on)以將電壓Vc重置至接地電壓GND，因而造成電壓Vcmp被拉低。一旦電壓Vc因為電容性元件118的充電而超過電壓Vref，N型金屬氧化半導體電晶體N2會放大電壓差(Vc-Vref)且電壓Vcmp會上升，因而觸發時脈緩衝器122來產生一個重置脈衝(reset pulse)Vrst，其接著會將電壓Vc重置至接地電壓GND。重置脈衝Vrst會週期性地產生，以及重置脈衝Vrst的發生頻率取決於電阻值Rc以及電容值Cc。時脈緩衝器122所輸出的週期性訊號(亦即重置脈衝訊號)會餽入至時脈產生器電路124，舉例來說，時脈產生器電路124可包含複數個除頻器(例如可作為除2(divide-by-2)之除頻器的複數個正反器)，用以依據具有較高頻率(例如128kHz)的週期性訊號來產生具有較低時脈頻率(例如32kHz)的輸出時脈CLK3。
傳統的弛緩振盪器容易遭受元件不匹配、閃爍雜訊等等的影響，為了解決閃爍雜訊的問題，本發明提出增加一個斬波電路106至振盪器100中。為了解決元件不匹配的問題，本發明提出增加兩個斬波電路108、110至振盪器100中。明確來說，斬波電路106是用以減輕電流源102、104的閃爍雜訊所造成的頻率漂移(frequency drift)，以及斬波電路108、110是共同地用以減輕電流模式比較器112之兩個N型金屬氧化半導體電晶體N1、N2之間的偏移(offset)Vos所造成的頻率漂移，由後續第3圖至第6圖可知，藉由斬波電路108、110，電阻性元件116與電容性元件118會交替地連接N型金屬氧化半導體電晶體N1、N2，且電壓Vcmp會交替地透過N型金屬氧化半導體電晶體N1、N2而耦接至電壓Vc，如此一來，藉由斬波電路108、110，N型金屬氧化半導體電晶體N1、N2之間的偏移Vos會交替地影響電阻性元件116一端的電壓Vref以及電容性元件118一端的電壓Vc之間 的比較(如第2圖所示)。
關於斬波電路106，它具有四個連接端T1、T2、T3、T4，其中連接端T1是耦接至電流源102以接收電流I1，以及連接端T2是耦接至電流源104以接收電流I2。斬波電路106是用以將其連接端T1、T2分別且交替地(respectively and alternately)耦接至連接端T3、T4。斬波電路106是依據斬波時脈CLK1(具有時脈頻率F1)來操作，舉例來說，於斬波時脈CLK1的一個半時脈週期(half clock cycle)中，斬波電路106的連接端T1是耦接至斬波電路106的連接端T3，以及斬波電路106的連接端T2是耦接至斬波電路106的連接端T4；而於斬波時脈CLK1之下一個半時脈週期中，斬波電路106的連接端T1是耦接至斬波電路106的連接端T4，以及斬波電路106的連接端T2是耦接至斬波電路106的連接端T3。
關於斬波電路108，它具有四個連接端T1、T2、T3、T4，其中連接端T1是耦接至斬波電路106的連接端T3，連接端T2是耦接至斬波電路106的連接端T4，連接端T3是耦接至N型金屬氧化半導體電晶體N1的汲極，以及連接端T4是耦接至N型金屬氧化半導體電晶體N2的汲極。斬波電路108是用以將其連接端T1、T2分別且交替地耦接至連接端T3、T4。斬波電路108是依據斬波時脈CLK2(具有時脈頻率F2)來操作，舉例來說，於斬波時脈CLK2的一個半時脈週期中，斬波電路108的連接端T1是耦接至斬波電路108的連接端T3，以及斬波電路108的連接端T2是耦接至斬波電路108的連接端T4；而於斬波時脈CLK2之下一個半時脈週期中，斬波電路108的連接端T1是耦接至斬波電路108的連接端T4，以及斬波電路108的連接端T2是耦接至斬波電路108的連接端T3。
關於斬波電路110，它具有四個連接端T1、T2、T3、T4，其中連接 端T1是耦接至N型金屬氧化半導體電晶體N1的源極，連接端T2是耦接至N型金屬氧化半導體電晶體N2的源極，連接端T3是耦接至電阻性元件116的一端，以及連接端T4是耦接至電容性元件118的一端。斬波電路110是用以將其連接端T1、T2分別且交替地耦接至連接端T3、T4。如同斬波電路108，斬波電路110同樣是依據斬波時脈CLK2(具有時脈頻率F2)來操作，舉例來說，於斬波時脈CLK2的一個半時脈週期中，斬波電路110的連接端T1是耦接至斬波電路110的連接端T3，以及斬波電路110的連接端T2是耦接至斬波電路110的連接端T4；而於斬波時脈CLK2之下一個半時脈週期中，斬波電路110的連接端T1是耦接至斬波電路110的連接端T4，以及斬波電路110的連接端T2是耦接至斬波電路110的連接端T3。
為了確保針對電流源102、104之閃爍雜訊的所要的斬波操作以及針對電流模式比較器112之元件不匹配所造成之偏移的所要的斬波操作，斬波時脈CLK1、CLK2需要有不同的時脈頻率(亦即F2≠F1)，舉例來說，時脈頻率F1、F2之一者可以是時脈頻率F1、F2之另一者的整數倍。
請一併參閱第1圖與第3圖，第3圖為本發明一實施例之斬波電路106、108、110之一第一組態的示意圖。斬波電路106是由斬波時脈CLK1所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。斬波電路108是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。斬波電路110是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。
請一併參閱第1圖與第4圖，第4圖為本發明一實施例之斬波電路106、108、110之一第二組態的示意圖。斬波電路106是由斬波時脈CLK1所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。斬波電路108是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。斬波電路110是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。
請一併參閱第1圖與第5圖，第5圖為本發明一實施例之斬波電路106、108、110之一第三組態的示意圖。斬波電路106是由斬波時脈CLK1所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。斬波電路108是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。斬波電路110是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T3以及讓它的連接端T2耦接至它的連接端T4。
請一併參閱第1圖與第6圖，第6圖為本發明一實施例之斬波電路106、108、110之一第四組態的示意圖。斬波電路106是由斬波時脈CLK1所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。斬波電路108是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。斬波電路110是由斬波時脈CLK2所控制而讓它的連接端T1耦接至它的連接端尺T4以及讓它的連接端T2耦接至它的連接端T3。
如上所述，斬波時脈CLK1、CLK2需要有不同的時脈頻率(亦即F2≠F1)，以便針對電流源102、104的閃爍雜訊能達到所要的斬波操作以及針對電流模式比較器112的元件不匹配所造成的偏移能達到所要的斬波操作，假若斬波時脈CLK1、CLK2被設定為具有相同的時脈頻率，由於在F1=F2的條件之下僅會有兩個組態(例如第3圖所示之第一組態以及第6圖所示之第四組態)是可供使用的，因此針對電流源102、104的閃爍雜訊達到所要的斬波操作以及針對電流模式比較器112的元件不匹配所造成的偏移達到所要的斬波操作兩者中會有一者可能會失靈(fail)。
再者，針對閃爍雜訊的斬波處理，斬波電路106是不可或缺的，以及針對元件不匹配所造成之偏移的斬波處理，斬波電路108是不可或缺的，換言之，斬波電路106與斬波電路108兩者並無法合併為單一斬波電路，假若斬波電路106與斬波電路108兩者之一被省略，則電流模式比較器的功能可能會失靈，舉例來說，電壓Vcm可能被設定為Vref+Vgs而非Vc+Vds，其中Vgs是N型金屬氧化半導體電晶體N1的閘極-源極電壓(gate-source voltage)，以及Vds是N型金屬氧化半導體電晶體N2的汲極-源極電壓(drain-source voltage)。
如上所述，時脈產生器電路124可包含複數個除頻器(例如可作為除2之除頻器的複數個正反器)，以依據具有較高頻率(例如128kHz)的週期性訊號來產生具有較低時脈頻率(例如32kHz)的輸出時脈CLK3，於本實施例中，斬波時脈CLK1、CLK2可以是產生輸出時脈CLK3的除頻操作過程的副產品，因而可以節省用以產生斬波時脈CLK1、CLK2之額外時脈產生器電路的硬體成本。舉例來說，由時脈產生電路124之一除頻器所輸出的具有時脈頻率為64kHz的除頻時脈(frequency-divided clock)可作為斬波時脈CLK1、CLK2中之一者，以 及由時脈產生電路124之另一除頻器所輸出的具有時脈頻率為32kHz的除頻時脈則可作為斬波時脈CLK1、CLK2中之另一者。
關於第1圖所示之振盪器100，所需的比較器是以電流模式來實現，然而，這僅作為範例說明之用，並非作為本發明的限制。於其它設計變化中，使用斬波電路來抑制電流源之閃爍雜訊的相同概念可應用於具有電壓模式比較器的振盪器中。
第7圖為本發明一實施例之具有電壓模式比較器的振盪器的示意圖。於本實施例中，振盪器600為弛緩振盪器，而振盪器600與振盪器100之間最主要的差異在於振盪器600包含一電壓模式比較器(標示為”CMP”)602、複數個斬波電路604、606以及一處理電路608，其中處理電路608可包含一脈衝產生器電路(標示為”PS Gen”)610以及一時脈產生器電路(標示為”CLK Gen”)612。
斬波電路604、606均是依據斬波時脈CLK2(具有時脈頻率F2)來操作，其中時脈頻率F2不同於斬波電路106所使用之斬波時脈CLK1的時脈頻率F1，舉例來說，時脈產生器電路612之一除頻器所輸出具有時脈頻率為64kHz的除頻時脈可作為斬波時脈CLK1、CLK2中之一者，以及時脈產生器電路612之另一除頻器所輸出具有時脈頻率為32kHz的除頻時脈則可作為斬波時脈CLK1、CLK2中之另一者。
斬波電路604是用以將其連接端T1、T2分別且交替地耦接至連接端T3、T4。舉例來說，於斬波時脈CLK2的一個半時脈週期中，斬波電路604的連接端T1是耦接至斬波電路604的連接端T3，以及斬波電路604的連接端T2是耦接 至斬波電路604的連接端T4；而於斬波時脈CLK2之下一個半時脈週期中，斬波電路604的連接端T1是耦接至斬波電路604的連接端T4，以及斬波電路604的連接端T2是耦接至斬波電路604的連接端T3。
斬波電路606是用以將其連接端T1、T2分別且交替地耦接至連接端T3、T4。舉例來說，於斬波時脈CLK2的一個半時脈週期中，斬波電路606的連接端T1是耦接至斬波電路606的連接端T3，以及斬波電路606的連接端T2是耦接至斬波電路606的連接端T4；而於斬波時脈CLK2之下一個半時脈週期中，斬波電路606的連接端T1是耦接至斬波電路606的連接端T4，以及斬波電路606的連接端T2是耦接至斬波電路606的連接端T3。
斬波電路604是耦接於斬波電路106與電壓模式比較器602之間，明確來說，斬波電路106的連接端T3是耦接於電阻性元件116的一端，以及斬波電路604的連接端T1亦是耦接於電阻性元件116的一端以接收橫跨電阻性元件116的參考電壓Vref；此外，斬波電路106的連接端T4是耦接於電容性元件118的一端，以及斬波電路604的連接端T2亦是耦接於電容性元件118的一端以接收橫跨電容性元件118的電壓Vc。斬波電路606是耦接於電壓模式比較器602以及處理電路608(尤其是處理電路608中的脈衝產生器電路610)。電壓Vcmp是透過比較電壓Vc與參考電壓Vref來設定。舉例來說，當斬波電路604傳送參考電壓Vref至電壓模式比較器602的反向輸入端(-)並傳送電壓Vc至電壓模式比較器602的非反向輸入端(+)，斬波電路606可能輸出電壓模式比較器602之非反向輸出端的電壓來作為電壓Vcmp。於另一範例中，當斬波電路604傳送參考電壓Vref至電壓模式比較器602的非反向輸入端(+)並傳送電壓Vc至電壓模式比較器602的反向輸入端(-)，斬波電路606可能輸出電壓模式比較器602之反向輸出端的電壓來作為電壓 Vcmp。然而，這僅作為範例說明之用，並非作為本發明的限制。
一旦電壓Vc因為電容性元件118的充電而超過參考電壓Vref，則電壓模式比較器602會將電壓Vcmp設為高邏輯位準，進而觸發脈衝產生器電路610來產生一個重置脈衝Vrst，其接著會將電壓Vc重置至接地電壓GND。重置脈衝Vrst會週期性地被產生，且重置脈衝Vrst的發生頻率是基於電阻值Rc跟電容值Cc而定。脈衝產生器電路610所輸出的週期性訊號(例如重置脈衝訊號)會饋入至時脈產生器電路612，舉例來說，時脈產生器電路612可包含複數個除頻器(例如可作為除2之除頻器的複數個正反器)，以根據具有較高頻率(例如128kHz)的週期性訊號來產生具有較低時脈頻率(例如32kHz)的輸出時脈CLK3。
為了確保針對電流源102、104之閃爍雜訊的所要的斬波操作以及針對電壓模式比較器602之元件不匹配所造成的偏移的所要的斬波操作，斬波時脈CLK1、CLK2需要具有不同的時脈頻率(亦即F2≠F1)，舉例來說，時脈頻率F1、F2中之一者可以是時脈頻率F1、F2之另一者的整數倍。再者，針對閃爍雜訊的斬波處理，斬波電路106是不可或缺的，以及針對元件不匹配所造成之偏移的斬波處理，斬波電路604是不可或缺的，換言之，斬波電路106與斬波電路604兩者並無法合併為單一斬波電路。於本發明的一些實施例中，斬波時脈CLK1、CLK2可以是產生輸出時脈CLK3的除頻操作過程的副產品，因而可以節省用以產生斬波時脈CLK1、CLK2之額外時脈產生器電路的硬體成本。
由於熟習技藝者於閱讀上述針對第1圖所示之斬波電路106、108、110的說明書段落之後應可輕易地瞭解第7圖所示之斬波電路106、604、606的操作原理，為了簡潔起見，進一步的說明於此不在贅述。
關於第1圖所示之振盪器100，斬波電路106被用來減少電流源102、104的閃爍雜訊所造成的頻率漂移，以及斬波器108、110被用來減少電流模式比較器112的元件不匹配所造成的頻率漂移。關於第7圖所示之振盪器600，斬波電路106被用來減少電流源102、104的閃爍雜訊所造成的頻率漂移，以及斬波器604、606被用來減少電壓模式比較器602的元件不匹配所造成的頻率漂移。然而，這些僅作為範例說明之用，並非作為本發明的限制。實作上，任何採用斬波電路來抑制電流源之閃爍雜訊的振盪器電路均落入本發明的範疇，換言之，振盪器100可以被修改而省略斬波電路108、110，以及振盪器600可以被修改而省略斬波電路604、606。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:振盪器
102,104:電流源
106,108,110:斬波電路
112:電流模式比較器
114:處理電路
116:電阻性元件
118:電容性元件
120:重置開關
122:時脈緩衝器
124:時脈產生器電路
I1,I2:電流
T1,T2,T3,T4:連接端
N1,N2,N3:N型金屬氧化半導體電晶體
Rc:電阻值
Cc:電容值
Vrst:重置脈衝
CLK1,CLK2:斬波時脈
CLK3:輸出時脈
VDD:供應電壓
GND:接地電壓
Vref:參考電壓
Vc,Vcmp:電壓
Vbn:閘極電壓

Claims (18)

  1. 一種振盪器，包含：一第一電流源，用以提供一第一電流；一第二電流源，用以提供一第二電流；一第一斬波電路，包含：一第一連接端，耦接至該第一電流源，用以接收該第一電流；一第二連接端，耦接至該第二電流源，用以接收該第二電流；一第三連接端；以及一第四連接端；一電阻性元件，耦接至該第三連接端；一電容性元件，耦接至該第四連接端；一處理電路，用以因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓，以產生一輸出時脈；一電流模式比較器；一第二斬波電路，耦接於該第一斬波電路與該電流模式比較器之間；以及一第三斬波電路，耦接於該電流模式比較器與該電阻性元件及該電容性元件兩者之間；其中該第一斬波電路是用以將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端；以及該電阻性元件與該電容性元件用以分別且交替地接收該第一電流與該第二電流。
  2. 如請求項1所述之振盪器，其中該第一斬波電路用以減少該第一電流源與該第二電流源之閃爍雜訊所造成的頻率漂移。
  3. 如請求項1所述之振盪器，其中該第一斬波電路是依據具有一第一時脈頻率之一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據具有一第二時脈頻率之一第二斬波時脈來運作，且該第二時脈頻率不同於該第一時脈頻率。
  4. 如請求項3所述之振盪器，其中該第一時脈頻率與該第二時脈頻率中的一者為該第一時脈頻率與該第二時脈頻率中的另一者的整數倍。
  5. 如請求項1所述之振盪器，其中該第一斬波電路是依據一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據一第二斬波時脈來運作，以及該處理電路包含：一時脈產生器電路，用以透過對一週期性訊號的除頻處理，來產生該輸出時脈、該第一斬波時脈以及該第二斬波時脈，其中該週期性訊號之一頻率取決於該電阻性元件之一電阻值以及該電容性元件之一電容值。
  6. 一種振盪器，包含：一第一電流源，用以提供一第一電流；一第二電流源，用以提供一第二電流；一第一斬波電路，包含：一第一連接端，耦接至該第一電流源，用以接收該第一電流；一第二連接端，耦接至該第二電流源，用以接收該第二電流；一第三連接端；以及一第四連接端；一電阻性元件，耦接至該第三連接端； 一電容性元件，耦接至該第四連接端；一處理電路，用以因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓，以產生一輸出時脈；一電壓模式比較器；一第二斬波電路，耦接於該第一斬波電路與該電壓模式比較器之間；以及一第三斬波電路，耦接於該電壓模式比較器與該處理電路之間；其中該第一斬波電路是用以將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端；以及該電阻性元件與該電容性元件用以分別且交替地接收該第一電流與該第二電流。
  7. 如請求項6所述之振盪器，其中該第一斬波電路是依據具有一第一時脈頻率之一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據具有一第二時脈頻率之一第二斬波時脈來運作，且該第二時脈頻率不同於該第一時脈頻率。
  8. 如請求項7所述之振盪器，其中該第一時脈頻率與該第二時脈頻率中的一者為該第一時脈頻率與該第二時脈頻率中的另一者的整數倍。
  9. 如請求項6所述之振盪器，其中該第一斬波電路是依據一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據一第二斬波時脈來運作，以及該處理電路包含：一時脈產生器電路，用以透過對一週期性訊號的除頻處理，來產生該輸出時脈、該第一斬波時脈以及該第二斬波時脈，其中該週期性訊號之一頻率取決於該電阻性元件之一電阻值以及該電容性元件之一電容值。
  10. 一種時脈產生方法，包含：透過一第一電流源來提供一第一電流；透過一第二電流源來提供一第二電流；將一第一斬波電路之一第一連接端耦接至該第一電流源，以接收該第一電流；將該第一斬波電路之一第二連接端耦接至該第二電流源，以接收該第二電流；將該第一斬波電路之一第三連接端耦接至一電阻性元件；將該第一斬波電路之一第四連接端耦接至一電容性元件；因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓來產生一輸出時脈；控制該第一斬波電路來將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端，其中該電阻性元件與該電容性元件分別且交替地接收該第一電流與該第二電流；將一第二斬波電路耦接於該第一斬波電路與一電流模式比較器之間；以及將一第三斬波電路耦接於該電流模式比較器與該電阻性元件及該電容性元件兩者之間。
  11. 如請求項10所述之時脈產生方法，其中該第一電流源與該第二電流源之閃爍雜訊所造成的頻率漂移是透過控制該第一斬波電路來將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端而被減少。
  12. 如請求項10所述之時脈產生方法，其中該第一斬波電路是依據具 有一第一時脈頻率之一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據具有一第二時脈頻率之一第二斬波時脈來運作，且該第二時脈頻率不同於該第一時脈頻率。
  13. 如請求項12所述之時脈產生方法，其中該第一時脈頻率與該第二時脈頻率中的一者為該第一時脈頻率與該第二時脈頻率中的另一者的整數倍。
  14. 如請求項10所述之時脈產生方法，其中該第一斬波電路是依據一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據一第二斬波時脈來運作，以及因應橫跨該電阻性元件之該第一電壓以及橫跨該電容性元件之該第二電壓來產生該輸出時脈的步驟包含：透過對一週期性訊號的除頻處理來產生該輸出時脈、該第一斬波時脈以及該第二斬波時脈，其中該週期性訊號之一頻率取決於該電阻性元件之一電阻值以及該電容性元件之一電容值。
  15. 一種時脈產生方法，包含：透過一第一電流源來提供一第一電流；透過一第二電流源來提供一第二電流；將一第一斬波電路之一第一連接端耦接至該第一電流源，以接收該第一電流；將該第一斬波電路之一第二連接端耦接至該第二電流源，以接收該第二電流；將該第一斬波電路之一第三連接端耦接至一電阻性元件； 將該第一斬波電路之一第四連接端耦接至一電容性元件；因應橫跨該電阻性元件之一第一電壓以及橫跨該電容性元件之一第二電壓來產生一輸出時脈；控制該第一斬波電路來將該第一連接端與該第二連接端分別且交替地耦接至該第三連接端與該第四連接端，其中該電阻性元件與該電容性元件分別且交替地接收該第一電流與該第二電流；將一第二斬波電路耦接於該第一斬波電路與一電壓模式比較器之間；以及將一第三斬波電路耦接於該電壓模式比較器與一處理電路之間，其中該輸出時脈是透過該處理電路來產生。
  16. 如請求項15所述之時脈產生方法，其中該第一斬波電路是依據具有一第一時脈頻率之一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據具有一第二時脈頻率之一第二斬波時脈來運作，且該第二時脈頻率不同於該第一時脈頻率。
  17. 如請求項16所述之時脈產生方法，其中該第一時脈頻率與該第二時脈頻率中的一者為該第一時脈頻率與該第二時脈頻率中的另一者的整數倍。
  18. 如請求項15所述之時脈產生方法，其中該第一斬波電路是依據一第一斬波時脈來運作，該第二斬波電路與該第三斬波電路兩者均是依據一第二斬波時脈來運作，以及因應橫跨該電阻性元件之該第一電壓以及橫跨該電容性元件之該第二電壓來產生該輸出時脈的步驟包含：透過對一週期性訊號的除頻處理來產生該輸出時脈、該第一斬波時脈以及該 第二斬波時脈，其中該週期性訊號之一頻率取決於該電阻性元件之一電阻值以及該電容性元件之一電容值。
TW111148260A 2022-04-14 2022-12-15 振盪器以及時脈產生方法 TWI832616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/720,312 US11764728B1 (en) 2022-04-14 2022-04-14 Oscillator using chopper circuit for suppressing flicker noise of current sources and associated clock generation method
US17/720,312 2022-04-14

Publications (2)

Publication Number Publication Date
TW202341658A TW202341658A (zh) 2023-10-16
TWI832616B true TWI832616B (zh) 2024-02-11

Family

ID=88068052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148260A TWI832616B (zh) 2022-04-14 2022-12-15 振盪器以及時脈產生方法

Country Status (3)

Country Link
US (1) US11764728B1 (zh)
CN (1) CN116915183A (zh)
TW (1) TWI832616B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915929B2 (en) * 2007-01-17 2011-03-29 International Business Machines Corporation High-speed leaf clock frequency-divider/splitter
CN106464235A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 基于无延迟比较器的rc振荡器
CN108288962A (zh) * 2018-02-11 2018-07-17 中国科学院微电子研究所 振荡器系统
CN111133681A (zh) * 2016-12-30 2020-05-08 华为技术有限公司 具有电荷泵斩波功能的差分pll
CN114094995A (zh) * 2020-06-08 2022-02-25 美国亚德诺半导体公司 用于控制时钟信号的设备和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111166A1 (it) * 2011-06-27 2012-12-28 St Microelectronics Srl Circuito oscillatore e sistema elettronico comprendente il circuito oscillatore
US8643391B2 (en) * 2011-09-30 2014-02-04 Silicon Laboratories Inc. RC calibration using chopping
US8581632B2 (en) * 2012-02-08 2013-11-12 Mediatek Inc. Comparator with transition threshold tracking capability
WO2015078499A1 (en) * 2013-11-27 2015-06-04 Telefonaktiebolaget L M Ericsson (Publ) Circuit for calibration measurements, method, computer program, and electronic device
US9356554B2 (en) * 2014-07-12 2016-05-31 Texas Instruments Incorporated Relaxation oscillator with current and voltage offset cancellation
KR20160089750A (ko) * 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
JP6552908B2 (ja) * 2015-08-07 2019-07-31 株式会社東芝 発振器
US10461724B2 (en) * 2016-11-22 2019-10-29 Analog Devices Global Relaxation oscillator with overshoot error integration
US10680587B2 (en) * 2018-07-05 2020-06-09 Stmicroelectronics International N.V. RC oscillator watchdog circuit
JP7241596B2 (ja) * 2019-04-23 2023-03-17 ルネサスエレクトロニクス株式会社 発振回路
US11349488B2 (en) * 2019-12-26 2022-05-31 Novatek Microelectronics Corp. Frequency locked loop circuit, switching circuit and switching method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915929B2 (en) * 2007-01-17 2011-03-29 International Business Machines Corporation High-speed leaf clock frequency-divider/splitter
CN106464235A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 基于无延迟比较器的rc振荡器
CN111133681A (zh) * 2016-12-30 2020-05-08 华为技术有限公司 具有电荷泵斩波功能的差分pll
CN108288962A (zh) * 2018-02-11 2018-07-17 中国科学院微电子研究所 振荡器系统
CN114094995A (zh) * 2020-06-08 2022-02-25 美国亚德诺半导体公司 用于控制时钟信号的设备和方法

Also Published As

Publication number Publication date
US11764728B1 (en) 2023-09-19
TW202341658A (zh) 2023-10-16
CN116915183A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US8581632B2 (en) Comparator with transition threshold tracking capability
TWI546526B (zh) 溫度感測器、組合電流產生器以及溫度感測器系統
JP5225876B2 (ja) パワーオンリセット回路
US8643443B1 (en) Comparator and relaxation oscillator employing same
US8643358B2 (en) Oscillator
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
TW201627793A (zh) Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器
JP2011223375A (ja) 発振回路
KR20150123929A (ko) 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터
JP4559475B2 (ja) 三値デコーダ回路および方法
KR20180032126A (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
US10348200B2 (en) Digital current sensor for on-die switching voltage regulator
JPS5951177B2 (ja) オ−トクリア信号発生回路
JP7488860B2 (ja) 電子回路
US8565705B2 (en) Oscillator circuit, radio communication device and semiconductor integrated circuit
US10581416B2 (en) External and dual ramp clock synchronization
TWI832616B (zh) 振盪器以及時脈產生方法
US20140035688A1 (en) Oscillator
TWI449459B (zh) System and method for signal synchronization of driving light emitting diodes
JP2010183533A (ja) 半導体集積装置
US7902893B1 (en) Clock-signal generator
US20150022235A1 (en) Semiconductor device
CN216451288U (zh) 双模式开关频率控制电路
CN114123769B (zh) 双模式开关频率控制电路
US6831488B1 (en) Semiconductor integrated circuit device having an active pull-up/pull-down circuit