CN106575954A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN106575954A
CN106575954A CN201580045473.6A CN201580045473A CN106575954A CN 106575954 A CN106575954 A CN 106575954A CN 201580045473 A CN201580045473 A CN 201580045473A CN 106575954 A CN106575954 A CN 106575954A
Authority
CN
China
Prior art keywords
output
signal
circuit
node
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580045473.6A
Other languages
English (en)
Other versions
CN106575954B (zh
Inventor
A·萨夫兰尼
G·卡罗格拉其斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of CN106575954A publication Critical patent/CN106575954A/zh
Application granted granted Critical
Publication of CN106575954B publication Critical patent/CN106575954B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45598—Indexing scheme relating to differential amplifiers the IC comprising an input shunting circuit comprising a resistor and a capacitor in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/502—LED transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种电路，其包括第一和第二输入节点、第一和第二输出节点、第一和第二中间节点以及第一和第二电阻。该电路还包括与第一输入节点、第一电阻和第一中间节点耦合的第一放大晶体管，以及与第二输入节点、第二电阻和第二中间节点耦合的第二放大晶体管。该电路还包括与第一输出节点和第一中间节点耦合的第一有源器件，与第二输出节点和第二中间节点耦合的第二有源器件，与第一输出节点耦合并被配置成基于第二中间节点上的第二中间信号导通的第一输出晶体管，以及与第二输出节点耦合并被配置成基于第一中间节点上的第一中间信号导通的第二输出晶体管。

Description

驱动电路
技术领域
这里论述的实施例涉及驱动电路。
背景技术
驱动电路可实施为将一个电路产生的电信号通过印刷电路板(PCB)迹线、通过电连接器或者通过其他某种类型的传输线驱动到另一个电路。举例来说，驱动电路可以将时钟和数据恢复电路产生的电信号驱动到钟控数据处理装置。
在某些环境下，驱动电路可以被配置成具有在驱动电路驱动电信号之前放大该电信号的前置驱动器。此外，在某些环境下，驱动电路还可以包括位于输出节点的附加电路，以便在输出节点上发送预抽头和/或后抽头电信号以及被驱动的电信号。在将被驱动的电信号驱动至另一个电路的时候，所述预抽头和/或后抽头电信号可以补偿所述被驱动的电信号的信号损失。
处于集成电路内部或是特定装置内部的驱动电路会耗费该集成电路或特定装置的大量电力。特别地，具有前置驱动器和/或用于发送预抽头和/或后抽头电信号的附加电路的驱动电路将会消耗集成电路或是特定装置的大量电力。
这里请求保护的主题并不仅限于用以解决上述任一缺点或是仅仅在上述环境中工作的实施例。相反，本背景技术部分仅仅是为了例证可以实施这里描述的一些实施例的一个例示技术领域而被提供的。
发明内容
这里的一些例示实施例主要涉及驱动电路。
在一个例示实施例中，电路可包括被配置成接收具有第一电压摆幅的差分输入信号的第一和第二输入节点。该电路还可以包括第一和第二输出节点以及与第一和第二输入节点耦合的放大电路。该放大电路可以被配置成接收差分输入信号，并且基于该差分输入信号来产生第一和第二中间信号。所述第一和第二中间信号全都可以包含比第一电压摆幅更大的电压摆幅。该电路还可以包括与第一输出节点和放大电路相耦合的第一有源器件。所述第一有源器件可以被配置成基于第一中间信号来导通。该电路还可以包括与第二输出节点和放大电路耦合的第二有源器件。所述第二有源器件可以被配置成基于第二中间信号来导通。该电路还可以包括与放大电路以及第一和第二输出节点相耦合的输出电路。该输出电路可以被配置成基于相应的第一和第二中间信号而在第一和第二输出节点上输出第一和第二输出信号。
在另一个例示实施例中，电路可以包括第一和第二输入节点、第一和第二输出节点、第一和第二中间节点以及第一和第二电阻。该电路还可以包括与第一输入节点、第一电阻和第一中间节点耦合的第一放大晶体管，以及与第二输入节点、第二电阻和第二中间节点耦合的第二放大晶体管。该电路还可以包括与第一输出节点和第一中间节点耦合的第一有源器件，与第二输出节点和第二中间节点耦合的第二有源器件，以及与第一输出节点耦合的第一输出晶体管。该第一输出晶体管可以被配置成基于第二中间节点上的第二中间信号来导通。该电路还可以包括与第二输出节点耦合的第二输出晶体管。该第二输出晶体管可以被配置成基于第一中间节点上的第一中间信号来导通。
本发明内容部分是为了以简化形式引入以下在具体实施方式部分进一步描述的一系列概念而被提供的。本发明内容部分既不用于确定请求保护的主题的关键特征或基本特征，也并非用于帮助确定请求保护的主题的范围。
本发明的附加特征和优点将会在后续描述中得到阐述，或者也可以通过实践本发明来获悉。本发明的其他优点可以借助于附加权利要求中特别指出的手段和组合来实现。从后续的描述以及附加权利要求中可以更全面地清楚了解本发明的这些和其他特征，或者也可以通过实践下文中阐述的发明来了解这些特征和优点。
附图说明
在这里将会参考附图中公开的本发明的实施例来对其进行更具体的描述。应该了解的是，这些附图仅仅描述了本发明的一些实施例，由此不应被认为是对其范围进行限制。本发明的附加特征和细节是通过使用附图而被描述和说明的，其中：
图1示出了一个包含例示驱动电路的电路；
图2示出包含另一个示例驱动电路的另一个电路；
图3示出了另一个例示驱动电路；以及
图4是可以包括驱动电路的例示光电模块的透视图。
具体实施方式
这里描述的一些实施例包括驱动电路。该驱动电路可以包括放大电路和输出电路。该放大电路可以被配置成在放大电路和输出电路之间的中间节点上将较小的电压摆幅信号转换成较大的电压摆幅信号。该输出电路可以使用中间节点上的较大电压摆幅来产生输出信号。在一些实施例中，所述较大的电压摆幅足以致使输出电路内部的金属氧化物半导体场效应晶体管(MOSFET)晶体管导通。在一些实施例中，该输出电路还可以包括用于提供与耦合至输出电路的信号传输线的输入阻抗近似匹配的输出阻抗的有源器件。当MOSFET晶体管导通时，该有源器件不会导通，由此降低驱动电路的功耗。
图1示出了依照这里描述的至少一些实施例布置的包含了例示驱动电路102的电路100。该驱动电路102可以包括但不局限于第一和第二输入节点104和105、第一和第二输出节点108和109、放大电路110、输出电路130以及第一和第二有源器件150和152。如图1所示，第一和第二输出节点108和109可以被配置成通过第一和第二信号传输线180和182耦合到负载190。
第一和第二信号传输线180和182可以是PCB迹线或是用于连接第一和第二输出节点108和109以及负载190的其他某种类型的电引线和/或电连接器和/或其某种组合。在一些实施例中，第一和第二信号传输线180和182中的每一个都可以包含输入阻抗。在一些实施例中，该输入阻抗既可以是相同的，也可以是不同的。在一些实施例中，第一和第二信号传输线180和182的输入阻抗可以是25欧姆、50欧姆、75欧姆、100欧姆或其他某个阻抗值。
第一和第二输入节点104和105可以耦合到放大电路110。该放大电路110则可以在第一和第二中间节点160和162上与输出电路130以及第一和第二有源器件150和152相耦合。特别地，第一有源器件150可以与第一中间节点160相耦合。第二有源器件152可以与第二中间节点162相耦合。输出电路130以及第一和第二有源器件150和152可以耦合到第一和第二输出节点108和109。特别地，第一有源器件150可以耦合到第一输出节点108，并且第二有源器件152可以耦合到第二输出节点109。
驱动电路102的第一和第二输入节点104和105可以被配置成接收输入差分信号。该输入差分信号可以是高速或低速信号。举例来说，在一些实施例中，该输入差分信号可以是200兆比特/秒的信号、500兆比特/秒的信号、1吉比特/秒的信号(Gb/s)、10Gb/s的信号、20Gb/s的信号或是40Gb/s的信号等等。
输入差分信号可以包括第一输入信号和第二输入信号。举例来说，第一输入信号可以是输入差分信号的正信号，并且第二输入信号可以是输入差分信号的负信号。第一输入节点104可以被配置成接收第一输入信号，并且第二输入节点105可以被配置成接收第二输入信号。
输入差分信号可以包括电压摆幅。在这些以及其他实施例中，输入差分信号的电压摆幅可以是指允许从该输入差分信号中解调数据的该输入差分信号的第一信号与第二信号之间的最小电压差。在一些实施例中，第一电压摆幅可以让双极结型晶体管(BJT)导通或者不导通。举例来说，输入差分信号的电压摆幅可以介于100与400毫伏之间。作为替换或补充，输入差分信号的电压摆幅可以介于150与250毫伏之间。在一些实施例中，输入差分信号的电压摆幅可以是大约200毫伏。在这些及其它实施例中，大约200毫伏的输入差分信号的电压摆幅可以表明输入差分信号的电压摆幅是200毫伏的正负百分之十。
在这里关于晶体管使用的术语“导通”表明所述晶体管处于非截止工作区域，例如线性或饱和工作区域，由此，电流会在晶体管的源极与漏极之间流动。因此，在将晶体管描述成导通时，所述晶体管处于非截止工作区域。相反，在将晶体管描述为不导通时，所述晶体管处于截止工作区域，从而在晶体管的漏极和源极存在较高的阻抗。
第一和第二输出节点108和109可以被配置成从输出电路130接收第一和第二输出信号，以及将所述第一和第二输出信号传送到负载190。负载190可以包括电阻型负载。举例来说，在一些实施例中，负载190可以包括用50欧姆的电阻器实现的电流模式逻辑终端。
放大电路110可以被配置成从第一和第二输入节点104和105接收输入差分信号。该放大电路110可以基于输入差分信号来生成第一和第二中间信号。该放大电路110可以将第一中间信号输出到第一中间节点160，并且可以将第二中间信号输出到第二中间节点162。
第一和第二中间信号中的每一个可以包含比输入差分信号的电压摆幅更大的电压摆幅。在一些实施例中，第一和第二中间信号的电压摆幅可以是至少450毫伏。在一些实施例中，第一和第二中间信号的电压摆幅足以让MOSFET晶体管导通。
放大电路110可以被配置成使用包含在放大电路110中的电阻来产生第一和第二中间信号。该电阻可以包含一个比第一和第二信号传输线180和182的输入阻抗更大的电阻值。在一些实施例中，该电阻值可以是第一和第二信号传输线180和182的输入阻抗的2倍、3倍、4倍、5倍或是其他某个合理的倍数。通过使用比第一和第二信号传输线180和182的输入阻抗更大的电阻，可以减小驱动电路102的功耗。
第一和第二有源器件150和152可以包括MOSFET晶体管。第一有源器件150和第二有源器件152中的每一个可以包括栅极端子、源极端子和漏极端子。如图1所示，源极端子可以是带有箭头的端子，栅极端子可以是带有平行的水平线的端子，漏极端子可以是另一个端子。第一和第二有源器件150和152的栅极可以分别耦合到第一和第二中间节点160和162。第一和第二有源器件150和152的漏极可以耦合到电压源(VCC)。第一和第二有源器件150和152的源极可以耦合到输出电路130，并且分别耦合到第一和第二输出节点108和109。
第一有源器件150和第二有源器件152中的每一个可以包括与第一信号传输线180和第二信号传输线182的输入阻抗近似相等的输出电阻。特别地，第一有源器件150的输出电阻可以近似等于第一信号传输线180的输入阻抗。第二有源器件152的输出电阻可以近似等于第二信号传输线182的输入阻抗。第一有源器件150和第二有源器件150的输出电阻152与第一和第二信号传输线180和182的输入阻抗近似相等可以表明第一和第二有源器件150和152的输出电阻是信号传输线180和182的输入阻抗的正或负10％。输出电路130可以被配置成基于第一和第二中间节点来驱动第一和第二输出节点108和109上的输出信号。举例来说，当第二中间节点162处于逻辑高电压电平并且第一中间节点160处于逻辑低电平时，输出电路130可以在第一输出节点108上将第一输出信号驱动至逻辑高电平。当第一中间节点160处于逻辑低电平时，第一有源器件150不会导通。结果，由输出电路130输出到第一输出节点108的大部分或全部电流可被提供给第一信号传输线180。
作为另一个示例，当第一中间节点160处于逻辑高电压电平并且第二中间节点162处于逻辑低电平时，输出电路130可以在第二输出节点109上将第二输出信号驱动至逻辑高电平。当第二中间节点162处于逻辑低电平时，第二有源器件152不会导通。结果，由输出电路130提供给第二输出节点109的大部分或全部电流可被提供给第二信号传输线182。相比于在相应负载与驱动电路内部的其他电路之间划分相应驱动电路提供的电流的驱动电路，通过将输出电路130提供的大部分或全部电流提供给第一和第二信号传输线180和182，驱动电路102的功耗可以减小。
举例来说，已知的驱动电路不包括与驱动电路102的放大电路110以及第一和第二有源器件150和152相对应的电路元件。这些已知的驱动电路可以改为包含耦合在电压源与输出节点之间的电阻器或其它的一个或多个无源电路元件，以及与输出节点耦合的驱动电路，其中所述输出节点与负载相耦合。在将信号驱动到负载时，驱动电路提供的电流可以在电阻器和/或其他无源电路元件以及负载之间划分。结果，驱动电路可以包括提供两倍的负载使用电流，以使负载得到其所需要的电流。向驱动电路提供两倍的电流将会增大这些驱动电路的功耗。相比之下，与如上所述的已知的驱动电路相比，驱动电路102被配置成致使输出电路130所提供的电流大部分或者几乎全部都被提供给第一和第二信号传输线180和182，从而降低了驱动电路102的功耗。在一些实施例中，与如上所述的具有类似的电源电压的已知驱动电路相比，驱动电路102的功耗可以降低至二分之一。
此外，在一些实施例中，放大电路110和输出电路130可以耦合在小于2伏的电压源(VCC)与大地之间。VCC的电压降低可以进一步减小驱动电路102的功耗。
在不脱离本公开的范围的情况下，针对电路100的修改、补充或省略都是可行的。举例来说，驱动电路102可以包括一个或多个附加的有源或无源器件。作为替换或补充，放大电路110和输出电路130可以包含各种电路元件。举例来说，输出电路130可以包括用于驱动第一输出节点108和第二输出节点109上的信号的一个或多个任何类型的晶体管。
图2示出了另一电路200，其包括依照这里描述的至少一些实施例布置的另一个例示驱动电路202。驱动电路202可以包括但不局限于：第一和第二输入节点204和205、第一和第二输出节点208和209、放大电路210、输出电路230以及第一和第二有源器件250和252。如图2所示，第一和第二输出节点208和209可以被配置成由第一和第二信号传输线280和282耦合到负载290。
第一和第二输入节点204和205、第一和第二输出节点208和209、输出电路230以及第一和第二有源器件250和252可以类似于图1的第一和第二输入节点104和105、第一和第二输出节点108和109、输出电路130以及第一和第二有源器件150和152。相应地，在这里不再对照图2来论述第一和第二输入节点204和205、第一和第二输出节点208和209、输出电路230以及第一和第二有源器件250和252的更进一步的细节。
放大电路210可以包括驱动部分212和负载部分214。驱动部分212可以耦合到第一和第二输入节点204和205以及负载部分214。负载部分214可以耦合到第一和第二中间节点260和262。
驱动部分212可以被配置成接收输入差分信号。基于该输入差分信号，驱动部分212可以被配置成向负载部分214提供第一和第二电流。驱动部分212可以通过操作来基于输入差分信号的第一电压摆幅提供第一和第二电流。在一些实施例中，第一电压摆幅足以使得双极结晶体管(BJT)导通或者不导通。作为示例，输入差分信号的电压摆幅可以介于100和400毫伏之间。在这些及其他实施例中，驱动部分212可以包括基于差分输入信号而导通以向负载部分214提供电流的BJT晶体管。
负载部分214可以被配置成基于驱动部分212提供的电流来生成第一和第二中间电压信号。所述第一和第二中间电压信号可被分别提供给第一和第二中间节点260和262。所述第一和第二中间电压信号可以包括比输入差分信号的第一电压摆幅更大的电压摆幅。在一些实施例中，该电压摆幅可以介于400与600毫伏之间。
负载部分214可以包括第一和第二阻抗。在一些实施例中，所述第一和第二阻抗可以是电阻，例如电阻器。第一和第二阻抗的值可以大于第一和第二信号传输线280和282的输入阻抗。在一些实施例中，第一和第二阻抗可以是第一和第二信号传输线280和282的输入阻抗的2倍、3倍、4倍、5倍或是其他某个合理的倍数。
第一和第二中间电压信号分别被提供给第一和第二中间节点260和262。输出电路230可以基于第一和第二中间电压信号来产生第一和第二输出信号。
驱动电路202还可以包括后抽头电路220和预抽头电路222。所述后抽头电路220和预抽头电路222中的每一个都可以耦合到第一和第二中间节点260和262。
后抽头电路220可以被配置成产生提供给第一和第二中间节点260和262的后达(pre-cursor)差分信号。所述后达差分信号可以是输入差分信号的修改版本。特别地，后达差分信号可以是输入差分信号的延迟版本。所述后达差分信号还可以包括输入差分信号的上升/下降沿上的加重(emphasis)。当输出信号沿着第一和第二信号传输线280和282传输时，所述加重可以补偿输出信号的信号损失。
预抽头电路222可以被配置成生成提供给第一和第二中间节点260和262的前达(precursor)差分信号。该前达差分信号可以是输入差分信号的修改版本。特别地，前达差分信号可以是输入差分信号的提前版本。该前达差分信号还可以包括输入差分信号的上升/下降沿上的加重。当输出信号沿着第一和第二信号传输线280和282传输时，所述加重可以补偿输出信号的信号损失。
与如上所述的其他已知驱动电路相比，通过在第一和第二中间节点260和262耦合后抽头电路220和预抽头电路222，所述后抽头电路和预抽头电路220和222消耗的功率可以减小。特别地，由于输出电路230基于前达和后达差分信号所提供的大多数或全部的电流都被提供给了第一和第二信号传输线280和282，因此可以降低功率。
在不脱离本公开的范围的情况下，所述电路200可被修改、补充或省略。举例来说，驱动电路202可以包括一个或多个附加的有源或无源器件。作为替换或补充，放大电路210和输出电路230可以包括各种电路元件。例如，输出电路230可以包括用于驱动第一和第二输出节点208和209上的信号的一个或多个任一类型的晶体管。
图3示出根据这里描述的至少一些实施例布置的另一个例示驱动电路300。驱动电路300可以包括但不局限于第一和第二输入节点302和304、第一和第二输出节点308和309、放大电路310、输出电路330、第一和第二有源器件350和352、预抽头电路320以及后抽头电路322。
放大电路310可以包括第一晶体管312和第二晶体管314、第一电阻313和第二电阻315以及第一电流源316。输出电路330可以包括第三晶体管331和第四晶体管332，第三和第四电阻334和336，第二、第三和第四电流源333、335和337，以及第一和第二电容338和339。该驱动电路300还可以包括第一、第二、第三和第四电感器318、319、354和356。
第一和第二有源器件350和352以及第一、第二、第三和第四晶体管312、314、331和332中的每一个都可以包括栅极端子、源极端子以及漏极端子。如图3所示，源极端子可以是带有箭头的端子，栅极端子可以是带有平行水平线的端子，漏极端子可以是另一个端子。
第一输入节点302可以耦合到第一晶体管312的栅极。第一晶体管312的漏极可以耦合到第一中间节点360。第一晶体管312的源极可以耦合到第一电流源316。第一电流源316还可以耦合到大地。
第二输入节点304可以耦合到第二晶体管314的栅极。第二晶体管314的漏极可以耦合到第二中间节点362。第二晶体管314的源极可以耦合到第一电流源316。
第一电阻313可以耦合在第一中间节点360与VCC之间。
第一电感器318可以耦合在VCC与第一电阻313之间。第二电阻315可以耦合在第二中间节点362与VCC之间。
第二电感器319可以耦合在VCC与第二电阻315之间。
预抽头电路320可以耦合到第一和第二中间节点360和362。后抽头电路322可以耦合到第一和第二中间节点360和362。
第一有源器件350的栅极可以耦合到第一中间节点360。第一有源器件350的漏极可以耦合到VCC。第一有源器件350的源极可以耦合到第三电感器354。第二有源器件352的栅极可以耦合到第二中间节点362。第二有源器件352的漏极可以耦合到VCC。第二有源器件352的源极可以耦合到第四电感器356。第三和第四电感器354和356可以耦合到第一和第二输出节点308和309。
第三电阻334可以耦合到第一中间节点360、第三电流源335以及第四晶体管332的栅极。第一电容338可以耦合到第一中间节点360、第三电流源335以及第四晶体管332的栅极。如此一来，第一电容338可以与第三电阻334并联耦合。第一电容338可以增大输出电路330的带宽。特别地，第一电容338可以在电路300的传输函数中产生零值，这样则可以抵消或者部分抵消第三电阻334在传输函数中产生的极点。
第四电阻336可以耦合到第二中间节点362、第四电流源337以及第三晶体管331的栅极。第二电容339可以耦合到第二中间节点362、第四电流源337以及第三晶体管的栅极。如此一来，第二电容338可以与第四电阻336并联耦合。所述第二电容339可以增大输出电路330的带宽。特别地，第二电容339可以在电路300的传输函数中产生零值，这样则可以抵消或者部分抵消第四电阻336在该传输函数中产生的极点。
第三晶体管331的漏极可以耦合到第一输出节点308，并且第三晶体管331的源极可以耦合到第二电流源333。第四晶体管332的漏极可以耦合到第二输出节点309，并且第四晶体管332的源极可以耦合到第二电流源333。
以下是关于驱动电路300的例示操作的讨论。假设在第一和第二输入节点302和304上提供输入差分信号。第一输入节点302接收具有逻辑高电平的输入差分信号中的第一信号，并且第二输入节点304接收具有逻辑低电平的第一输入差分信号的第二信号。该输入差分信号可以包括250毫伏的电压摆幅。
第一信号可以由第一晶体管312的栅极接收。所述第一晶体管312可以是BJT晶体管。第一信号的电压足以使得第一晶体管312导通。当第一晶体管312导通时，电流会流经第一晶体管312和第一电阻313。由于第一电阻313上的电压降，在第一中间节点360上也会产生第一电压。第一中间节点360上的第一电压可以处于一个致使第一有源器件350不会导通的电平。结果，在第一有源器件350上没有电压降，并且第一输出节点308上的电压朝向VCC上升。
此外，第三电流源335还会使得电流流经第三电阻334。在第四晶体管332的栅极上将会形成比第一电压更低的第二电压，由此导致第四晶体管332不导通。结果，第二电流源333既不会向第二输出节点309提供电流，也不会吸收电流。
在第二晶体管314的栅极处可以接收到第二信号。该第二晶体管314可以是BJT晶体管。第二信号的电压不足以使得第二晶体管314导通。结果，不会通过第二电路315来汲取电流，并且在第二中间节点362上会形成大约等于或等于VCC的第三电压。第二中间节点362上的第三电压足以使得第二有源器件352导通。在第二有源器件352上会出现电压降，由此导致第二输出节点309上的电压朝着大地降低。
此外，第四电流源337还可以促使电流流经第四电阻336。低于第三电压的第四电压会在第三晶体管331的栅极达到一个致使第三晶体管331导通的电平。结果，第二电流源333可以向第一输出节点308提供电流，例如拉电流(source current)或灌电流(sinkcurrent)。
由于第一有源器件350不导通，因此，由第二电流源333通过第三晶体管331提供的电流可以全部或大体上全部提供给第一输出节点308。在其他的已知电路中，电阻器可以用来替代第一有源器件350。结果，第二电流源333提供的电流的一半将被电阻器使用，而另一半则被提供给第一输出节点308。如图3所示，在第三晶体管331导通时，由于第一有源器件350不导通，因此，第二电流源333提供的所有或几乎所有电流都可以被提供给第一输出节点308。
当第一信号变成逻辑低电平并且第二信号变成逻辑高电平时，驱动电路300会采用与如上所述相似的方式来执行调整，以使第一有源器件350导通以及第三晶体管331不导通，从而将第一输出节点308引导至大地。此外，第二有源器件352不会导通，并且第四晶体管332可以导通，由此会使由第二电流源333提供的电流全部或者几乎全部被提供给第二输出节点309，并且所述第二输出节点309会朝着VCC上升。
此外，在一些实施例中，第一和第二有源器件350和352以及第三和第四晶体管331和332可以是MOSFET晶体管，其中所述MOSFET晶体管的栅极需要至少500毫伏的电压摆幅，以便起到开关的作用。在第一和第二中间节点产生的电压摆幅足以使得第一和第二有源器件350和352以及第三和第四晶体管331和332起到如这里所述的开关的作用。举例来说，第一和第三电压之间的差值以及第二和第四电压之间的差值可以大于500毫伏。
通过包含第三和第四电感器354和356，可以减小第一和第二输出节点308和309上的电容。通过减小第一和第二输出节点308和309上的电容，可以提升由驱动电路300驱动的输入差分信号的速度。在一些实施例中，在驱动电路300中可以不包含第三和第四电感器354和356。
通过包含第一和第二电感器318和319，可以实施电感峰化处理(inductivepeaking)，由此增大可以由驱动电路300驱动的输入差分信号的速度。在一些实施例中，在驱动电路300可以不包含第一和第二电感器318和319。
通过提供第三和第四电阻334和336以及第三和第四电流源335和337，可以相对于第三和第四晶体管331和332的漏极上的电压减小第三和第四晶体管331和332的栅极上的电压，以使第三和第四晶体管331和332在饱和区域中操作。在该饱和区域中，第三和第四晶体管331和332可以更容易地从导通以及传递来自第二电流源333的电流变成不导通以及不传递来自第二电流源333的电流。在一些实施例中，在驱动电路300中可以不包含第三和第四电阻334和336以及第三和第四电流源335和337。
由此，驱动电路300可以操作来将具有第一电压摆幅的输入差分信号转换成具有第二电压摆幅的第一和第二中间电压，并且所述第二电压摆幅大于足以使得MOSFET晶体管工作的第一电压摆幅。所述第一和第二中间电压可用于促使第三和第四晶体管331和332导通或者不导通，以便在第一和第二输出节点308和309上驱动第一和第二输出信号。
此外，在驱动电路300中使用的VCC可以是一个低电压。举例来说，所述VCC可以低于2伏，例如1.4、1.6或1.8伏。如果使用BJT晶体管作为第三和第四晶体管331和332，那么驱动电路300中的VCC的低电压会导致BJT晶体管未被正向偏置。然而，在VCC具有低电压的情况下，MOSFET晶体管可被用作第三和第四晶体管。所述MOSFET晶体管会使用更高的电压在导通状态和非导通状态之间切换。驱动电路300能使MOSFET晶体管驱动第一和第二输出信号，同时还会接收包含了不足以切换MOSFET晶体管的电压摆幅的输入差分信号。所述驱动电路300还会通过将第一和第二有源器件350和352耦合到第一和第二输出节点308和309来替代无源电阻器件，由此进一步降低功耗。
在不脱离本公开的范围的情况下，所述驱动电路300可被修改、补充或省略。举例来说，驱动电路300可以包括一个或多个无源或有源电路元件。作为替换或补充，该驱动电路300可以包括FT倍增器电路。作为替换或补充，该电路300可以不包括第一电容338和第二电容339。
在图1、2和3中，所示出的晶体管被图示成金属氧化物半导体场效应晶体管(MOSFET)晶体管和BJT晶体管。以上描述使用了术语栅极、源极和漏极来表示晶体管的不同端子。名称栅极、源极和漏极的使用可以用来概括性地描述MOSFET晶体管、BJT晶体管或其他类型的晶体管的端子，例如结栅极场效应晶体管(JFET)和绝缘栅双极晶体管。此外，图1、2和3中示出的晶体管也可以用p沟道晶体管或是n沟道与p沟道晶体管的某种组合来取代。
图4是包含了根据这里描述的至少一些实施例布置的驱动电路422的例示光电模块400(以下将其称为“模块400”)的透视图。模块400可以被配置成用于结合主机设备(未示出)来发送和接收光信号。
如所示，模块400可以包括但不限于底部壳体402、接收端口404以及发射端口406，其中所有这两个端口全都限定在底部壳体402之中；位于底部壳体402内部的PCB 408，所述PCB 408包括位于其上的驱动电路422以及第一电路420；以及同样位于底部壳体402内的光接收子组件(ROSA)410和光发射子组件(TOSA)412。在PCB 408的一端可以安置一个边缘连接器414，以使模块400能与主机设备电对接。如此一来，PCB 408促成了主机设备与ROSA410和TOSA 412之间的电通信。
模块400可以被配置成以各种数据速率来进行光信号传输和接收，其中所述速率包括但不限于1Gb/s、10Gb/s、20Gb/s、40Gb/s、100Gb/s或更高。此外，模块400可以被配置成通过使用波分复用(WDM)而在各种不同的波长上执行光学信号传输和接收，其中所述波分复用使用了各种WDM方案之一，例如粗WDM、密集WDM或光WDM。
此外，模块400可以被配置成支持各种通信协议，这其中包括但不限于光纤通道和高速以太网。另外，虽然在图4中以特定的形状因子示出，然而模块400更一般地可被配置成具有多种不同的形状因子中的任何一种，这其中包括但不局限于小型可插拔(SFP)、增强型小型可插拔(SFP+)、10千兆位小型可插拔(XFP)、C型可插拔(CFP)以及四通道小型可插拔(QSFP)多源协议(MSA)。
ROSA 410可以收容与电接口416电耦合的一个或多个光接收器，例如光电二极管。所述一个或多个光接收器可以被配置成将通过接收端口404接收的光信号转换为相应的电信号，所述电信号则会通过电接口416以及PCB 408而被中继到主机设备。在一些实施例中，ROSA 410可以包括驱动电路，例如图1、2和3的驱动电路102、202或300之一。作为示例，驱动电路可以用于驱动来自ROSA 410内部的跨阻抗放大器的信号。作为替换或补充，该驱动电路可以是PCB 408的一部分，并且可以用于将来自ROSA 410的信号驱动至主机设备。
TOSA 412可以收容与另一个电接口418电耦合的一个或多个光发射器，例如激光器。所述一个或多个光发射器可以被配置成将经由PCB 408和电接口418而从主机设备接收的电信号转换成通过传输端口406传送的相应的光信号。
对照图4描述的模块400是可以使用了本公开的实施例的一种架构。应该理解的是，该特定架构只是可以使用了这里的实施例的无数架构之一。本公开的范围不应该局限于任何特定的架构或环境。
这里叙述的所有示例和条件语言均用于教导目的，以便帮助读者理解本发明以及发明人贡献的用于推进技术的概念，并且其应被理解成不对这些具体阐述的示例和条件构成限制。虽然在这里详细描述了本发明的实施例，然而应该理解，在不脱离本发明的实质和范围的情况下，本发明是可以进行各种变化、替换和变更的。

Claims (20)

1.一种电路，包括：
第一和第二输入节点，其被配置成接收具有第一电压摆幅的差分输入信号；
第一和第二输出节点；
与所述第一和第二输入节点耦合的放大电路，该放大电路被配置成接收所述差分输入信号，并且基于所述差分输入信号产生第一和第二中间信号，所述第一和第二中间信号全都包含比所述第一电压摆幅更大的电压摆幅；
与所述第一输出节点和所述放大电路相耦合的第一有源器件，所述第一有源器件被配置成基于所述第一中间信号而导通；
与所述第二输出节点和所述放大电路耦合的第二有源器件，所述第二有源器件被配置成基于所述第二中间信号而导通；以及
与所述放大电路以及所述第一和第二输出节点相耦合的输出电路，该输出电路被配置成基于第一和第二中间信号而相应在所述第一和第二输出节点上输出第一和第二输出信号。
2.根据权利要求1所述的电路，其中第一和第二输出节点被配置成耦合到相应的第一和第二信号传输线，第一和第二信号传输线中的每一个都包括第一输入阻抗，其中第一和第二有源器件的输出阻抗全都近似等于第一输入阻抗。
3.根据权利要求2所述的电路，其中该放大电路包括电阻，所述电阻的电阻值至少是第一输入阻抗的两倍。
4.根据权利要求1所述的电路，其中该放大电路和输出电路耦合在电压源与大地之间，其中该电压源提供小于2伏的电压。
5.根据权利要求1所述的电路，其中第一电压摆幅约为200毫伏，并且第一和第二中间新号的电压摆幅至少是450毫伏。
6.根据权利要求1所述的电路，其中当第一有源器件不导通时，输出电路在第一输出节点上驱动第一输出信号，以及当第二有源器件不导通时，输出电路在第二输出节点上驱动第二输出信号，其中第一和第二输出信号形成了差分输出信号。
7.根据权利要求1所述的电路，其中输出电路包括第一和第二输出晶体管，所述第一输出晶体管耦合到第一输出节点并且为被配置成基于第二中间信号而导通，以及所述第二输出晶体管耦合到第二输出节点并且被配置成基于第一中间信号而导通。
8.根据权利要求7所述的电路，其中该输出电路还包括调整电路，该调整电路被配置成调整第一和第二中间信号，以使第一和第二输出晶体管在饱和区域中工作。
9.根据权利要求1所述的电路，其中该放大电路包括驱动部分和负载部分，其中驱动部分基于差分输出信号来产生第一和第二电流，其中第一和第二中间信号是由负载部分使用第一和第二电流产生的电压信号。
10.根据权利要求1所述的电路，其中该差分输入信号包括第一信号和第二信号，其中第一信号由第一输入节点接收，并且第一中间信号是基于第一信号产生的，以及第二信号由第二输入节点接收，并且第二中间信号是基于第二信号产生的。
11.根据权利要求10所述的电路，还包括抽头电路，该抽头电路被配置成有选择地将第一信号的修改版本应用于第一中间信号，以及有选择地将第二信号的修改版本应用于第二中间信号。
12.根据权利要求11所述的电路，其中第一信号的修改版本是第一信号的早期版本或第一信号的晚期版本。
13.一种电路，包括：
第一和第二输入节点；
第一和第二输出节点；
第一和第二中间节点；
第一和第二电阻；
与所述第一输入节点、所述第一电阻和所述第一中间节点耦合的第一放大晶体管；
与所述第二输入节点、所述第二电阻和所述第二中间节点耦合的第二放大晶体管；
与所述第一输出节点和所述第一中间节点耦合的第一有源器件；
与所述第二输出节点和所述第二中间节点耦合的第二有源器件；
第一输出晶体管，其与所述第一输出节点耦合且被配置成基于所述第二中间节点上的第二中间信号而导通；以及
第二输出晶体管，其与所述第二输出节点耦合且被配置成基于所述第一中间节点上的第一中间信号而导通。
14.根据权利要求13所述的电路，其中第一放大晶体管和第一电阻被配置成基于在第一输入节点上接收的差分输入信号而在第一中间节点上产生第一中间信号，其中该差分输入信号包括第一电压摆幅，所述第一电压摆幅小于第一中间信号的第二电压摆幅。
15.根据权利要求13所述的电路，其中第一有源器件的栅极耦合到第一中间节点，并且第一有源器件的源极耦合到第一输出节点，以及第二有源器件的栅极耦合到第二中间节点，并且第二有源器件的源极耦合到第二输出节点。
16.根据权利要求13所述的电路，其中在第一有源器件不导通的时候第一输出晶体管导通，并且在第二有源器件不导通的时候第二输出晶体管导通。
17.根据权利要求13所述的电路，其中第一和第二输出节点被配置成耦合到相应的第一和第二传输线，第一和第二传输线中的每一个都包括第一输入阻抗，其中第一和第二有源器件的输出阻抗全都近似等于第一输入阻抗。
18.根据权利要求17所述的电路，其中第一和第二电阻中的每一个的电阻值至少是第一输入阻抗的两倍。
19.根据权利要求13所述的电路，还包括耦合在第一中间节点与第二输出晶体管的栅极之间的第三电阻，以及耦合在第二中间节点与第一输出晶体管的栅极之间的第四电阻。
20.根据权利要求19所述的电路，其中第一输出晶体管的漏极耦合到第一输出节点，并且第二输出晶体管的漏极耦合到第二输出节点。
CN201580045473.6A 2014-06-27 2015-06-26 驱动电路 Expired - Fee Related CN106575954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/317,190 US9407259B2 (en) 2014-06-27 2014-06-27 Driver circuit
US14/317,190 2014-06-27
PCT/US2015/038148 WO2015200874A1 (en) 2014-06-27 2015-06-26 Driver circuit

Publications (2)

Publication Number Publication Date
CN106575954A true CN106575954A (zh) 2017-04-19
CN106575954B CN106575954B (zh) 2019-07-23

Family

ID=53514443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045473.6A Expired - Fee Related CN106575954B (zh) 2014-06-27 2015-06-26 驱动电路

Country Status (6)

Country Link
US (2) US9407259B2 (zh)
EP (1) EP3161913B1 (zh)
JP (1) JP6367984B2 (zh)
CN (1) CN106575954B (zh)
MY (1) MY178304A (zh)
WO (1) WO2015200874A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906642A (zh) * 2019-05-31 2022-01-07 华为技术有限公司 一种激光器二极管驱动电路、方法及激光扫描装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574026B2 (en) 2017-03-23 2020-02-25 Infineon Technologies Ag Circuit and method for driving a laser diode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135884B1 (en) * 2005-01-13 2006-11-14 Advanced Micro Devices, Inc. Voltage mode transceiver having programmable voltage swing and external reference-based calibration
CN1918794A (zh) * 2005-04-28 2007-02-21 哉英电子股份有限公司 差分驱动电路和包括该差分驱动电路的电子设备
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
WO2014038338A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 光通信モジュール、宅側装置および発光素子の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171177B2 (ja) * 1998-12-15 2001-05-28 日本電気株式会社 レベルシフト回路、該レベルシフト回路を用いた入力回路及び出力回路
JP4060696B2 (ja) 2002-12-13 2008-03-12 日本オプネクスト株式会社 光送信モジュール
WO2008100494A2 (en) * 2007-02-12 2008-08-21 Rambus Inc. Differential receiver with common-gate input stage
US7952408B2 (en) 2009-06-26 2011-05-31 University Of Florida Research Foundation, Inc. Embedded phase noise measurement system
JP5569346B2 (ja) * 2010-11-08 2014-08-13 富士通株式会社 エンファシス信号生成回路及び信号合成回路
JP5578070B2 (ja) 2010-12-24 2014-08-27 ソニー株式会社 全二重伝送回路、及び電子機器
US8912827B2 (en) * 2012-07-09 2014-12-16 Finisar Corporation Driver circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135884B1 (en) * 2005-01-13 2006-11-14 Advanced Micro Devices, Inc. Voltage mode transceiver having programmable voltage swing and external reference-based calibration
CN1918794A (zh) * 2005-04-28 2007-02-21 哉英电子股份有限公司 差分驱动电路和包括该差分驱动电路的电子设备
CN101904100A (zh) * 2007-12-17 2010-12-01 美商豪威科技股份有限公司 用于高速低电压共模驱动器的复制偏置电路
WO2014038338A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 光通信モジュール、宅側装置および発光素子の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906642A (zh) * 2019-05-31 2022-01-07 华为技术有限公司 一种激光器二极管驱动电路、方法及激光扫描装置

Also Published As

Publication number Publication date
EP3161913A1 (en) 2017-05-03
MY178304A (en) 2020-10-07
CN106575954B (zh) 2019-07-23
JP6367984B2 (ja) 2018-08-01
US9673815B2 (en) 2017-06-06
US20170033795A1 (en) 2017-02-02
WO2015200874A1 (en) 2015-12-30
JP2017519456A (ja) 2017-07-13
US20150381172A1 (en) 2015-12-31
EP3161913B1 (en) 2019-06-05
US9407259B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
US20080116943A1 (en) True-differential DVI/HDMI line driver
Farzan et al. A CMOS 10-Gb/s power-efficient 4-PAM transmitter
US20150022243A1 (en) Driver circuit for signal transmission and control method of driver circuit
US9584184B2 (en) Unified front-end receiver interface for accommodating incoming signals via AC-coupling or DC-coupling
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
JP2009302703A (ja) コンプリメンタリー光配線システム
US9153936B2 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
CN104518751A (zh) 光学接收电路、光学接收器件和光学发送系统
JP2020022211A (ja) 信号変換
US9143171B1 (en) Duobinary voltage-mode transmitter
CN106575954B (zh) 驱动电路
EP2870696B1 (en) Driver circuit
KR20160026765A (ko) 송신기 및 이를 포함하는 디스플레이 및 시스템
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
US6842037B1 (en) Shared transmission line communication system and method
JP2008147940A (ja) 半導体集積回路
US20100316141A1 (en) Method and Apparatus for Extending Receiver-Biased Digital Links
US8686765B2 (en) Driver circuit
US9018984B2 (en) Driver for high speed electrical-optical modulator interface
Lin et al. A serial data transmitter for multiple 10Gb/s communication standards in 0.13 μm CMOS
WO2014130874A1 (en) Driver circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190723

Termination date: 20200626

CF01 Termination of patent right due to non-payment of annual fee