JP5569346B2 - エンファシス信号生成回路及び信号合成回路 - Google Patents
エンファシス信号生成回路及び信号合成回路 Download PDFInfo
- Publication number
- JP5569346B2 JP5569346B2 JP2010250122A JP2010250122A JP5569346B2 JP 5569346 B2 JP5569346 B2 JP 5569346B2 JP 2010250122 A JP2010250122 A JP 2010250122A JP 2010250122 A JP2010250122 A JP 2010250122A JP 5569346 B2 JP5569346 B2 JP 5569346B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- input
- amplitude
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 54
- 230000015572 biosynthetic process Effects 0.000 title claims description 47
- 238000003786 synthesis reaction Methods 0.000 title claims description 47
- 239000002131 composite material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 239000000872 buffer Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Description
ところで、このようにして生成されるエンファシス信号を用いて補償を行う信号の劣化の程度は、使用するケーブルの長さ、あるいはボードやデバイスの使用条件などにより個別に異なっている。従って、エンファシス信号の生成回路は、生成するエンファシス信号における信号の強調の程度(エンファシス量)が自在に可変できる機能を備えていることが極めて好ましい。
C=a×A−b×B
図3は、信号合成回路の一実施例の構成図である。この信号合成回路は、図1Aのエンファシス信号生成回路10の構成の一部に用いることができる回路である。
加減算部100は、図2に構成を示した信号合成回路と同様の構成を備えており、トランジスタM101、M102、M201、及びM202と、抵抗R101及びR102と、可変定電流源I101及びI102とを備えて構成されている。ここで、トランジスタM101、M102、M201、及びM202は、いずれもn型MOSFETである。また、可変定電流源I101及びI201は、流し出す電流値の設定を自在に変更できる定電流源である。
C=a×A−b×B
加減算部100は以上のように構成されている。
振幅調整部300は、トランジスタM301及びM302と、抵抗R301及びR302と、可変定電流源I301とを備えており、これらによって差動増幅回路が構成されている。
抵抗R301及びR302は、トランジスタM301及びM302の各々のドレイン端子と、電源VDDとの間に挿入されている。この抵抗R301及びR302は、差動増幅回路の負荷抵抗として機能する。
図3の信号合成回路は以上のように構成されている。
図3に図解した信号合成回路を用いて図1Aのエンファシス信号生成回路10を構成した場合には、可変定電流源I301の電流値を変化させると、生成されるエンファシス信号のエンファシス量が変化する。しかし、可変定電流源I301での電流値を変化させると、振幅調整部300から出力されて加減算部100に入力されるエンファシス成分信号の直流成分のレベルも変化してしまう。このレベルの変動は、加減算部100での第一信号Aと第二信号Bとの加減算に影響を及ぼすことがある。
第一の経路を通る第一入力信号は、第一プリドライバ12でバッファリングされた上で加減算部100の正側入力に入力される。一方、第二の経路を通る第二入力信号は、遅延部11に入力される。
振幅調整部300は、遅延部11から出力された信号の振幅の調整を行うものであり、その振幅の調整量が可変自在である。この振幅調整部300から出力される信号は、エンファシス成分信号である。
以上のように、図4のエンファシス信号生成回路20では、加減算部100に入力されるエンファシス信号の直流成分のレベルが直流レベル調整部400によって調整された上で、加減算部100に入力される。従って、このレベルの変動に起因する加減算部100での加減算に影響が抑制される。
可変定電流源I401は、抵抗R401に流す電流を決定する電流源であって、流し出す電流値の設定を自在に変更できる定電流源である。
図6のエンファシス信号生成回路30は、図4に図解したエンファシス信号生成回路20と同様に、遅延部11、第一プリドライバ12、出力ドライバ15、加減算部100、振幅調整部300、及び直流レベル調整部400を備えて構成されている。
スイッチSW301は、電源VDDと、振幅調整部300において構成されている差動増幅回路における負荷抵抗である、抵抗R301及びR302の一端(図3においては電源VDDが接続されていた側)との間に挿入されている。このスイッチSW301は、この信号合成回路による信号合成によって得られる合成信号であるエンファシス信号の生成・不生成を切り換えるものである。ここで、エンファシス信号を生成する場合にはスイッチSW301は閉止状態に切り換えられ、エンファシス信号を生成しない場合にはスイッチSW301は開放状態に切り換えられる。スイッチSW301がエンファシス信号の生成側である閉止状態に切り換えられている場合には、差動増幅回路に電源から電力が供給されて、端子IN2P及びIN2Nに入力される信号の振幅が調整され、端子2P及び2Nからエンファシス成分信号が出力される。一方、スイッチSW301がエンファシス信号の不生成側である開放状態に切り換えられている場合には、差動増幅回路への電源からの電力供給が遮断される結果、差動増幅回路の動作が停止され、差動増幅回路による電力消費の無駄が低減される。
直流レベル調整部400は、スイッチ部500の構成要素であるスイッチSW411及び412と、直流電圧生成部410の構成要素である抵抗R411、R412、R413、及びR414とを備えている。
(付記1)
信号を遅延させる遅延部と、
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行い、該振幅の調整量が可変自在である振幅調整部と、
を備えており、
入力信号が前記第一信号として前記加減算部に入力され、更に、該入力信号を前記遅延部で遅延させると共に前記振幅調整部で振幅の調整を行うことによって得られるエンファシス成分信号が、前記第二信号として該加減算部に入力される、
ことを特徴とするエンファシス信号生成回路。
(付記2)
前記加減算部に入力される信号の直流成分のレベルを調整する直流レベル調整部を更に備えており、
前記エンファシス成分信号の直流成分のレベルが、前記直流レベル調整部によって調整された上で、前記第二信号として該加減算部に入力される、
ことを特徴とする付記1に記載のエンファシス信号生成回路。
(付記3)
前記振幅調整部は、差動増幅回路を備えて構成されており、
前記直流レベル調整部は、電源が前記差動増幅回路に流す電流値を変化させることによって、前記加減算部に入力される前記エンファシス成分信号の直流成分のレベルを調整する、
ことを特徴とする付記2に記載のエンファシス信号生成回路。
(付記4)
前記直流レベル設定部は、
所定の基準電圧値を発生させる電圧源であって、該基準電圧値が可変自在である可変基準電圧源と、
前記可変基準電圧源が発生させた基準電圧値と前記差動増幅回路に印加されている電圧値との大小比較を行う比較回路と、
前記比較回路の比較結果に基づいて前記電源が前記差動増幅回路に流す電流値を変化させて、該差動増幅回路に印加されている電圧値を前記電圧源が発生させる基準電圧値に一致させる電圧調整素子と、
を備えており、前記可変基準電圧源での基準電圧値の設定を変更することによって、前記差動増幅回路を流れる電流値を変化させる、
ことを特徴とする付記3に記載のエンファシス信号生成回路。
(付記5)
前記電圧調整素子は、前記電源と前記差動増幅回路との接続点に挿入されていることを特徴とする付記4に記載のエンファシス信号生成回路。
(付記6)
前記差動増幅回路は、
差動対を構成する一対のトランジスタと、
前記一対のトランジスタの各々のドレイン端子に接続されている負荷抵抗と、
前記差動対についてのテール電流源である定電流源であって、電流値が可変自在である可変定電流源と、
を備えており、
前記振幅調整部は、前記可変定電流源での電流値の設定を変化させることによって、前記振幅の調整を行う、
ことを特徴とする付記3から5のうちのいずれか一項に記載のエンファシス信号生成回路。
(付記7)
信号を遅延させる遅延部と、
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行う振幅調整部と、
前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する直流電圧生成部と、
エンファシス信号の生成・不生成を切り換えるスイッチ部と、
を備えており、
入力信号が前記第一信号として前記加減算部に入力され、
前記スイッチ部が前記エンファシス信号の生成側に切り換えられている場合には、前記入力信号を前記遅延部で遅延させると共に前記振幅調整部で振幅の調整を行うことによって得られるエンファシス成分信号が、前記第二信号として前記加減算部に入力され、
前記スイッチ部が前記エンファシス信号の不生成側に切り換えられている場合には、前記直流電圧生成部が生成する直流電圧が、前記第二信号として前記加減算部に入力される、
ことを特徴とするエンファシス信号生成回路。
(付記8)
前記振幅調整部は、差動増幅回路を備えて構成されており、
前記スイッチ部が前記エンファシス信号の生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が行われ、前記スイッチ部が前記エンファシス信号の不生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が遮断される、
ことを特徴とする付記7に記載のエンファシス信号生成回路。
(付記9)
前記差動増幅回路は、
差動対を構成する一対のトランジスタと、
前記一対のトランジスタの各々のドレイン端子に接続されている負荷抵抗と、
前記差動対についてのテール電流源である定電流源と、
を備えていることを特徴とする付記8に記載のエンファシス信号生成回路。
(付記10)
前記直流電圧生成部は、電源電圧を分圧して前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する、直列接続された抵抗素子を備えていることを特徴とする付記7から9のうちのいずれか一項に記載のエンファシス信号生成回路。
(付記11)
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行う振幅調整部と、
前記加減算部に入力される信号の直流成分のレベルを調整する直流レベル調整部と、
を備えており、
第一の入力信号が前記第一信号として前記加減算部に入力され、更に、第二の入力信号が、前記振幅調整部によって振幅の調整が行われると共に前記直流レベル調整部によって直流成分のレベルが調整された上で、前記第二信号として該加減算部に入力される、
ことを特徴とする信号合成回路。
(付記12)
前記振幅調整部は、差動増幅回路を備えて構成されており、
前記直流レベル調整部は、電源が前記差動増幅回路に流す電流値を変化させることによって、前記第二信号として該加減算部に入力される信号の直流成分のレベルを調整する、
ことを特徴とする付記11に記載の信号合成回路。
(付記13)
前記直流レベル調整部は、
基準電圧値を発生させる電圧源であって、該基準電圧値が可変自在である可変基準電圧源と、
前記可変基準電圧源が発生させた基準電圧値と前記差動増幅回路に印加されている電圧値との大小比較を行う比較回路と、
前記比較回路の比較結果に基づいて前記電源が前記差動増幅回路に流す電流値を変化させて、該差動増幅回路に印加されている電圧値を前記電圧源が発生させる基準電圧値に一致させる電圧調整素子と、
を備えており、前記可変基準電圧源での基準電圧値の設定を変更することによって、前記差動増幅回路を流れる直流値を変化させる、
ことを特徴とする付記12に記載の信号合成回路。
(付記14)
前記電圧調整素子は、前記電源と前記差動増幅回路との接続点に挿入されていることを特徴とする付記13に記載の信号合成回路。
(付記15)
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行う振幅調整部と、
前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する直流電圧生成部と、
合成信号の生成・不生成を切り換えるスイッチ部と、
を備えており、
第一の入力信号が前記第一信号として前記加減算部に入力され、
前記スイッチ部が前記合成信号の生成側に切り換えられている場合には、第二の入力信号が、前記振幅調整部によって振幅の調整が行われた上で、前記第二信号として該加減算部に入力され、
前記スイッチ部が前記合成信号の不生成側に切り換えられている場合には、前記直流電圧生成部が生成する直流電圧が、前記第二信号として前記加減算部に入力される、
ことを特徴とする信号合成回路。
(付記16)
前記振幅調整部は、差動増幅回路を備えて構成されており、
前記スイッチ部が前記合成信号の生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が行われ、前記スイッチ部が前記合成信号の不生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が遮断される、
ことを特徴とする付記15に記載の信号合成回路。
(付記17)
前記直流電圧生成部は、電源電圧を分圧して、前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する、直列接続された抵抗素子を備えていることを特徴とする付記15又は16に記載の信号合成回路。
11 遅延部
12 第一プリドライバ
13 第二プリドライバ
14、100 加減算部
15 出力ドライバ
300 振幅調整部
400 直流レベル調整部
401 可変基準電圧源
410 直流電圧生成部
500 スイッチ部
I11、I21、I101、I201、I301、I401 可変定電流源
M11、M12、M21、M22、M101、M102、M201、M202、M301、M302、M401 トランジスタ
R11、R12、R101、R102、R301、R302、R401、R411、R412、R421、R422 抵抗
I302 定電流源
OP401 オペアンプ
SW301、SW411、SW421 スイッチ
Claims (5)
- 信号を遅延させる遅延部と、
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
差動増幅回路を備えて構成されており、信号の振幅の調整を行い、該振幅の調整量が可変自在である振幅調整部と、
前記加減算部に入力される信号の直流成分のレベルを調整する直流レベル調整部と、
を備えており、
入力信号が前記第一信号として前記加減算部に入力され、更に、該入力信号を前記遅延部で遅延させると共に前記振幅調整部で振幅の調整を行うことによって得られるエンファシス成分信号が、前記直流レベル調整部によって直流成分のレベルが調整された上で、前記第二信号として該加減算部に入力され、
前記直流レベル調整部は、電源が前記差動増幅回路に流す電流値を変化させることによって、前記加減算部に入力される前記エンファシス成分信号の直流成分のレベルを調整する、
ことを特徴とするエンファシス信号生成回路。 - 信号を遅延させる遅延部と、
第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行う振幅調整部と、
前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する直流電圧生成部と、
エンファシス信号の生成・不生成を切り換えるスイッチ部と、
を備えており、
入力信号が前記第一信号として前記加減算部に入力され、
前記スイッチ部が前記エンファシス信号の生成側に切り換えられている場合には、前記入力信号を前記遅延部で遅延させると共に前記振幅調整部で振幅の調整を行うことによって得られるエンファシス成分信号が、前記第二信号として前記加減算部に入力され、
前記スイッチ部が前記エンファシス信号の不生成側に切り換えられている場合には、前記直流電圧生成部が生成する直流電圧が、前記第二信号として前記加減算部に入力される、
ことを特徴とするエンファシス信号生成回路。 - 前記振幅調整部は、差動増幅回路を備えて構成されており、
前記スイッチ部が前記エンファシス信号の生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が行われ、前記スイッチ部が前記エンファシス信号の不生成側に切り換えられている場合には、前記差動増幅回路への電力の供給が遮断される、
ことを特徴とする請求項2に記載のエンファシス信号生成回路。 - 第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
差動増幅回路を備えて構成されており、信号の振幅の調整を行う振幅調整部と、
前記加減算部に入力される信号の直流成分のレベルを調整する直流レベル調整部と、
を備えており、
第一の入力信号が前記第一信号として前記加減算部に入力され、更に、第二の入力信号が、前記振幅調整部によって振幅の調整が行われると共に前記直流レベル調整部によって直流成分のレベルが調整された上で、前記第二信号として該加減算部に入力され、
前記直流レベル調整部は、電源が前記差動増幅回路に流す電流値を変化させることによって、前記加減算部に入力される前記第二の入力信号の直流成分のレベルを調整する、
ことを特徴とする信号合成回路。 - 第一信号と第二信号とを所定の比率で加減算し、該比率が可変自在である加減算部と、
信号の振幅の調整を行う振幅調整部と、
前記振幅調整部が出力する信号に含まれる直流成分のレベルと同一の直流電圧を生成する直流電圧生成部と、
合成信号の生成・不生成を切り換えるスイッチ部と、
を備えており、
第一の入力信号が前記第一信号として前記加減算部に入力され、
前記スイッチ部が前記合成信号の生成側に切り換えられている場合には、第二の入力信号が、前記振幅調整部によって振幅の調整が行われた上で、前記第二信号として該加減算部に入力され、
前記スイッチ部が前記合成信号の不生成側に切り換えられている場合には、前記直流電圧生成部が生成する直流電圧が、前記第二信号として前記加減算部に入力される、
ことを特徴とする信号合成回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010250122A JP5569346B2 (ja) | 2010-11-08 | 2010-11-08 | エンファシス信号生成回路及び信号合成回路 |
US13/209,885 US20120114067A1 (en) | 2010-11-08 | 2011-08-15 | Emphasis signal generation circuit and signal synthesis circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010250122A JP5569346B2 (ja) | 2010-11-08 | 2010-11-08 | エンファシス信号生成回路及び信号合成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104953A JP2012104953A (ja) | 2012-05-31 |
JP5569346B2 true JP5569346B2 (ja) | 2014-08-13 |
Family
ID=46019618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010250122A Expired - Fee Related JP5569346B2 (ja) | 2010-11-08 | 2010-11-08 | エンファシス信号生成回路及び信号合成回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120114067A1 (ja) |
JP (1) | JP5569346B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5747766B2 (ja) * | 2011-09-27 | 2015-07-15 | 富士通株式会社 | 信号整形回路および光送信装置 |
JP6281196B2 (ja) * | 2013-07-19 | 2018-02-21 | 富士通株式会社 | 位相補償回路、エンファシス信号生成回路および位相補償方法 |
US9276632B2 (en) * | 2013-12-18 | 2016-03-01 | Qualcomm Incorporated | Analog signal diversity in multichannel communications |
US9407259B2 (en) * | 2014-06-27 | 2016-08-02 | Finisar Corporation | Driver circuit |
JP6124927B2 (ja) * | 2015-01-19 | 2017-05-10 | アンリツ株式会社 | エンファシス付加装置及びエンファシス付加方法 |
CN107910795A (zh) * | 2017-12-08 | 2018-04-13 | 成都产品质量检验研究院有限责任公司 | 低压大电流交流恒流源组合而成的电流加法器和减法器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63185213A (ja) * | 1987-01-28 | 1988-07-30 | Hitachi Ltd | 入力回路 |
JPH07226557A (ja) * | 1994-02-15 | 1995-08-22 | Hitachi Ltd | 電子回路およびこれを用いた半導体装置 |
JP4049511B2 (ja) * | 1999-11-26 | 2008-02-20 | 富士通株式会社 | 位相合成回路およびタイミング信号発生回路 |
JP2002026999A (ja) * | 2001-04-23 | 2002-01-25 | Hitachi Ltd | 伝送線路損失の補償手段を有する送信装置または受信装置 |
JP4107847B2 (ja) * | 2002-02-01 | 2008-06-25 | 富士通株式会社 | タイミング信号発生回路および受信回路 |
JP2005026760A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Ltd | タイミング信号発生回路および信号受信回路 |
JP4384084B2 (ja) * | 2005-06-14 | 2009-12-16 | 株式会社マクニカ | 高速信号伝送のための信号出力回路と高速信号伝送のための方法 |
JP4680003B2 (ja) * | 2005-08-23 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 出力バッファ回路 |
US8228096B2 (en) * | 2007-03-02 | 2012-07-24 | Kawasaki Microelectronics, Inc. | Circuit and method for current-mode output driver with pre-emphasis |
JP5098617B2 (ja) * | 2007-12-12 | 2012-12-12 | 横河電機株式会社 | プリエンファシス回路 |
JP5114293B2 (ja) * | 2008-05-30 | 2013-01-09 | 株式会社日立製作所 | 波形等化回路 |
JP5176971B2 (ja) * | 2009-01-15 | 2013-04-03 | 富士通株式会社 | 直流電位生成回路、多段回路、及び通信装置 |
US8220947B2 (en) * | 2009-10-14 | 2012-07-17 | Advantest Corporation | Differential driver circuit |
-
2010
- 2010-11-08 JP JP2010250122A patent/JP5569346B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-15 US US13/209,885 patent/US20120114067A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120114067A1 (en) | 2012-05-10 |
JP2012104953A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5569346B2 (ja) | エンファシス信号生成回路及び信号合成回路 | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
US7408387B2 (en) | Output buffer circuit with control circuit for changing resistance of output resistor pair | |
KR100791934B1 (ko) | 고속 신호 전송 시스템의 고전압 출력 버퍼 회로 | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
TWI392232B (zh) | 差動驅動電路及通信裝置 | |
KR101083929B1 (ko) | 신호 변환 회로 및 레일·투·레일 회로 | |
US7208974B1 (en) | Rail-to-rail source followers | |
US20090045852A1 (en) | Low Voltage Differential Signalling Driver with Pre-Emphasis | |
US7728630B1 (en) | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
US8558621B2 (en) | Driver amplifier circuit and communication system | |
US7764107B2 (en) | Multiplexer circuit with combined level shifting and delay control functions | |
US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
US10389377B1 (en) | Apparatus and system for high speed keeper based switch driver | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
KR100862233B1 (ko) | 지연 시간을 가변할 수 있는 탭 지연선을 구비하는 프리엠퍼시스 출력 회로 | |
JP4792855B2 (ja) | 信号増幅装置及び信号増幅方法 | |
JP2019114943A (ja) | 送信回路及び該送信回路の制御方法 | |
US6937078B2 (en) | Circuit configuration for regenerating clock signals | |
JP3759117B2 (ja) | I/v変換回路およびdaコンバータ | |
JP5487131B2 (ja) | 差動出力バッファ | |
WO2011128951A1 (ja) | 差動出力回路 | |
US20150022253A1 (en) | Phase compensation circuit and phase compensating method | |
US7414435B2 (en) | Circuit arrangement and method for converting logic signal levels and use of the circuit arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5569346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |