CN101848005A

CN101848005A - 发射器

Info

Publication number: CN101848005A
Application number: CN200910216920A
Authority: CN
Inventors: 张大中; 林旭熙; 尹永彬
Original assignee: Dongbu Electronics Co Ltd
Current assignee: DB HiTek Co Ltd
Priority date: 2008-12-31
Filing date: 2009-12-31
Publication date: 2010-09-29
Also published as: US8115550B2; TW201025855A; KR101572483B1; KR20100079543A; US20100164623A1

Abstract

本发明公开一种用于在输出电压的相位变化时提供大电流的发射器。该发射器包括第一放大单元，包括第一放大器和第二放大器，第一放大器包含第一NMOS晶体管和第一PMOS晶体管，具有连接第一NMOS晶体管和第一PMOS晶体管的公共源极，第二放大器包含第二NMOS晶体管和第二PMOS晶体管，具有连接第二NMOS晶体管和第二PMOS晶体管的公共漏极，并且，第二放大器与第一放大器并联连接；第二放大单元，其包括类似于第一放大单元的结构；以及差分输出节点，其包括连接至第一放大单元的输出级的正节点以及连接至第二放大单元的输出级的负节点，第一放大器的公共源极和第二放大器的公共漏极共同连接至正节点，第三放大器的公共源极和第四放大器的公共漏极共同连接至负节点。

Description

发射器

相关申请交叉参考

本申请要求于2008年12月31日提交的第10-2008-0138065号的韩国专利申请的权益，其全部内容通过引证结合于此。

技术领域

本发明涉及发射器，更具体地，涉及用于在输出电压的相位变化时提供大电流的发射器。

背景技术

图1是示出了具有推挽式结构的现有发射器的电路图。图1示出了该发射器的一般电路，具有以推挽方式驱动的双栈结构。

参考图1，将MS1(PMOS晶体管)和MS2(NMOS晶体管)用作恒流源。PMOS晶体管MP1和MP2以及NMOS晶体管NM1和NM2是确定电流方向的开关元件。

同时开启MP2和NM1，并且同时开启MP1和NM2，从而为正节点1和负节点2提供恒定电流。

由提供给正节点1和负节点2的恒定电流，对跨接的电阻器Rterm施加恒定电压。通过比较器3来检测跨接电阻器Rterm施加的恒定电压。

同时，现有的发射器另外包括将共模电压固定在电压vcom的共模反馈电路，这是因为在正节点1和负节点2处的共模噪声是比较高的。

上述现有发射器的电路具有以下三个问题。

首先，虽然当驱动正节点1处的电压以使其增加到高于电压vcom的电平时，会在MS1、MP2、电阻器Rterm、电阻器Rseri、MN2和MS2处出现压降，但是当使用大电流来实现驱动时，高的压降就会出现在电阻元件处，即，MP2、Rterm、Rseri和MN2。基于这个原因，MS1和MS2中的稳定电压变得不足。因此，难以将MS1和MS2作为恒流源来驱动。当MP1和MP2不能作为大电流源运行时，就不可能为电容负载(即，电容器Cload)提供大电流。在这种情况下，就不可能实现高速数据传输。

第二，当驱动大电容负载(例如，电容器Cload)时，施加在电阻器Rterm上的电压的相位变化需要大量时间。基于这个原因，在高速运行中不可能将电容器Cload充电到正常的电压电平。为了解决此问题，在改变上述电压的相位时，必须为正节点1和负节点2提供大电流。然而，电流量受到恒流源的限制。因此，存在难以在正节点1和负节点2处实现快速相位变化的问题。

第三，必须要增加共模反馈电路，这是因为由于正节点1和负节点2的高输出阻抗，电压vcom处的噪声很高。

发明内容

因此，本发明旨在提供一种发射器，从而基本上消除由于现有技术的限制和缺点导致的一个或多个问题。

本发明的一个目的是提供一种能够通过在输出电压的相位变化时提供大电流实现高速运行的发射器。

本发明的另一目的是提供一种不需要共模反馈电路的发射器。

在下面的描述中将部分地阐述本公开的其它优点、目的以及特性，并且根据分析下述内容或者可以从本发明的实施中得到教导，本发明的一部分对本领域的技术人员来说将变得显而易见。本发明的目的和其他优点可以由在其所写的说明书和权利要求以及附图中所具体指出的结构来实现和获得。

为了实现这些目的和其他优点并且根据本发明的目的，正如本文中所实施并广泛描述的，发射器包括第一放大单元，其包括第一放大器和第二放大器，第一放大器包含第一NMOS晶体管和第一PMOS晶体管，具有连接第一NMOS晶体管和第一PMOS晶体管的公共源极，第二放大器包含第二NMOS晶体管和第二PMOS晶体管，具有连接第二NMOS晶体管和第二PMOS晶体管的公共漏极，并且，第二放大器与第一放大器并联连接；第二放大单元，其包括第三放大器和第四放大器，第三放大器包含第三NMOS晶体管和第三PMOS晶体管，具有连接第三NMOS晶体管和第三PMOS晶体管的公共源极，第四放大器包含第四PMOS晶体管和第四NMOS晶体管，具有连接第四PMOS晶体管和第四NMOS晶体管的公共漏极，并且，第三放大器与第四放大器并联连接；以及差分输出节点，其包括连接至第一放大单元的输出级的正节点以及连接至第二放大单元的输出级的负节点，第一放大器的公共源极和第二放大器的公共漏极共同连接至正节点，第三放大器的公共源极和第四放大器的公共漏极共同连接至负节点。

第一NMOS晶体管的漏极和第二PMOS晶体管的源极连接至电压源级。第一PMOS晶体管的漏极和第二NMOS晶体管的源极连接至接地级。第三NMOS晶体管的漏极和第四PMOS晶体管的源极连接至电压源级。第三PMOS晶体管的漏极和第四NMOS晶体管的源极连接至接地级。第一放大单元的输出级和第二放大单元的输出级彼此连接，以形成镜像。

发射器可以还包括具有相对端的电阻器，第一放大单元的输出级和第二放大单元的输出级分别连接至电阻器的相对端。第一放大单元的输出级和第二放大单元的输出级分别连接至电阻器的相对端，以形成镜像。

第一NMOS晶体管的栅极和第一PMOS晶体管的栅极可以彼此连接。第三NMOS晶体管的栅极和第三PMOS晶体管的栅极可以彼此连接。

发射器可以还包括第一开关和第二开关，分别设置在第二PMOS晶体管的栅极处和第二NMOS晶体管的栅极处，以开启/关断第二放大器；以及第三开关和第四开关，分别设置在第四PMOS晶体管的栅极处和第四NMOS晶体管的栅极处，以开启/关断第四放大器。

第一NMOS晶体管的栅极和第一PMOS晶体管的栅极彼此连接。第三NMOS晶体管的栅极和第三PMOS晶体管的栅极彼此连接。第二PMOS晶体管的栅极和第二NMOS晶体管的栅极彼此连接。第四PMOS晶体管的栅极和第四NMOS晶体管的栅极彼此连接。

发射器可以还包括第五开关和第六开关，用于开启/关断第二放大器；第七开关和第八开关，用于开启/关断第四放大器。第五开关可以设置在第二PMOS晶体管的源极与电压源级之间。第六开关可以设置在第二NMOS晶体管的源极与接地级之间。第七开关可以设置在第四PMOS晶体管的源极与电压源级之间。第八开关可以设置在第四NMOS晶体管的源极与接地级之间。

应当理解，本发明的前文的一般描述以及下文的详细描述都是示例性的和解释性的，并且旨在提供对本发明的权利要求的进一步解释。

附图说明

附图示出了本公开的实施例，并且与说明书一起用于解释本公开的原理，所包括的这些附图用于提供本公开的进一步理解，并且结合在本申请中并构成该申请的一部分。在附图中：

图1是示出具有推挽式结构的现有发射器的电路图；

图2A是示出应用到本发明的源极跟随放大器(SFA)的结构的电路图；

图2B是示出应用到本发明的共源放大器(CSA)的结构的电路图；

图3A是示出根据本发明的第一实施例的基本发射器结构的电路图；

图3B是示出根据图3A的电路的驱动波形图；

图4A是示出根据本发明的第二实施例的发射器结构的电路图；

图4B是示出根据图4A的电路的驱动波形图；

图5A是示出根据本发明的第三实施例的发射器结构的电路图；

图5B是示出根据图5A的电路的驱动波形图；

图6A是示出根据本发明的第四实施例的发射器结构的电路图；以及

图6B是示出根据图6A的电路的驱动波形图。

具体实施方式

现在将详细参考本发明的具体实施例，在附图中示出了本发明的实例。

下文，将结合本发明的实施例详细地描述本发明的配置和运行。虽然参考附图并结合至少一个实施例阐明了本发明的配置和功能，但是参考附图和实施例描述的本发明的技术构思以及其重要的配置和功能是不限于此的。

以下将参考附图详细地描述根据本发明的发射器的优选实施例。

图2A是示出了应用到本发明的源极跟随放大器(sourcefollower amplifier，SFA)的结构的电路图。图2B是示出了应用到本发明的共源放大器(common source amplifier，CSA)的结构的电路图。

图2A中示出的SFA不具有双栈结构，而是具有单栈结构。因此，当SFA的结构作为电流源运行时，其可以保证想要的电压范围。

SFA包括包含通过公共源极彼此连接的NMOS1和PMOS1的第一放大单元，以及经由电阻器Rcom连接至第一放大单元的第二放大单元，以形成镜像。第二放大单元包括NMOS2和PMOS2，其通过公共漏极彼此连接，同时在电压源级与接地级之间，第二放大单元与第一放大单元并联连接。

SFA在输出级10和20处具有低阻抗，使其产生低共模噪声。此外，存在如下优点：共模是自偏的。因此，不需要使用附加的共模反馈电路。

然而，SFA具有如下缺陷：不能获得跨越差分输出电阻器Rterm的高的压降，这是因为由于SFA的低放大增益，其不能为输出级提供高电流。

图2B中示出的CSA是具有共源结构的放大器。

类似于SFA，CSA不具有双栈结构，而是具有单栈结构。因此，当CSA的结构作为电流源运行时，其可以保证想要的电压范围。

使用CSA，可以实现大电流驱动，这是因为在输出电压相位变化时，可以大大地增加晶体管的栅-源电压Vgs。然而，在这种情况下，必须使用共模反馈电路，这是因为由于CSA在其输出级显示出高阻抗，故其会产生高共模噪声。

图3A是示出了根据本发明的第一实施例的基本发射器的电路图。图3B是示出了根据图3A的电路的驱动波形图。

图3A中示出的基本发射器具有如下结构：图2A的SFA和图2B的CSA并联连接。

如在本发明中，SFA与CSA耦合的地方会获得(由于结合了SFA与CSA的优点)协同效应(synergy effect)。

下文，将详细地描述图3A中示出的发射器。

发射器包括经由电阻器Rcom彼此连接的第一放大单元和第二放大单元，从而形成镜像。

在第一放大单元的输出级将该第一放大单元连接至电阻器Rcom的一端。在第二放大单元的输出级将该第二放大单元连接至电阻器Rcom的另一端。

第一放大单元包括：第一放大器，第一放大器包含通过公共源极彼此连接的NMOS1和PMOS1；以及第二放大器，第二放大器包含通过公共漏极彼此连接的PMOS2和NMOS2，并且，第二放大器与第一放大器并联连接。

第二放大单元包括：第三放大器，第三放大器包含通过公共源极彼此连接的NMOS3和PMOS3；以及第四放大器，第四放大器包含通过公共漏极彼此连接的PMOS4和NMOS4，并且，第四放大器与第三放大器并联连接。

NMOS1的漏极和PMOS2的源极连接至电压源级，而PMOS1的漏极和NMOS2的源极连接至接地级。

NMOS3的漏极和PMOS4的源极连接至电压源级，而PMOS3的漏极和NMOS4的源极连接至接地级。

因而，第一放大单元的输出级与第二放大单元的输出级彼此连接，从而形成镜像。

NMOS1的栅极和PMOS1的栅极彼此连接。NMOS3的栅极与PMOS3的栅极彼此连接。

同时，PMOS2的栅极和NMOS2的栅极彼此连接。PMOS4的栅极和NMOS4的栅极彼此连接。

发射器还包括，作为差分输出节点的正节点10和负节点20。正节点10连接至第一放大单元的输出级，第一放大器的公共源极和第二放大器的公共漏极共同地连接至该输出级。负节点20连接至第二放大单元的输出级，第三放大器的公共源极和第四放大器的公共漏极共同地连接至该输出级。

同时，在用于从发射器接收信号的接收级处设置差分输出电阻器Rterm。差分输出电阻器Rterm并联连接至正节点10和负节点20。还设置比较器30以检测施加在差分输出电阻器Rterm上的差分输出电压。

由于图3A的发射器具有单个CSA和单个SFA并联连接的结构，所以与具有双栈结构的发射器相比，其可以保证宽的电压范围。因此，即使在正常态下也可以驱动大电流。

此外，在输出电压的相位变化时可以为输出级提供大电流，因为可以对CSA施加高电压Vgs。图3B是示出了根据图3A的电路的驱动波形图。图3B示出了当以电源电压VDD与接地电压GND之间的全摆幅输入来施加差分电流IN和IP时，第一和第二放大单元的输出级处的波形。

同时，设置在第一放大单元与第二放大单元之间的电阻器Rcom用于控制差分输出节点处的共模电压以使其彼此相同。

图4A是示出根据本发明的第二实施例的发射器结构的电路图。图4B是示出根据图4A的电路的驱动波形图。

图4A的发射器包括，作为发射器基本结构的图3A的结构。图4A的发射器还包括：第一开关100和第二开关120，设置在PMOS2和NMOS2的各自的栅极处，以开启/关断第二放大器；以及第三开关和第四开关，设置在PMOS4和NMOS4的各自的栅极处，以开启/关断第四放大器。

在这种情况下，PMOS1和NMOS1的栅极可以彼此连接，并且PMOS3和NMOS3的栅极可以彼此连接。

图4A的结构适于防止CSA在输出电压的相位改变之后处于持续的导通状态。当输出电压的相位改变完成时，关断CSA，并只驱动SFA，以便避免不必要的电流损耗。

图5A是示出了根据本发明的第三实施例的发射器的电路图。图5B是示出了根据图5A的电路的驱动波形图。

图5A的发射器包括，作为发射器基本结构的图3A的结构。图5A的发射器还包括：第一开关200和第二开关220，以开启/关断第二放大器；以及第三开关210和第四开关230，以开启/关断第四放大器。具体地，第一开关200设置在PMOS2的源极与电压源级之间。第二开关220设置在NMOS2的源极与接地级之间。第三开关210设置在PMOS4的源极与电压源级之间。第四开关230设置在NMOS4的源极与接地级之间。

图5A具有改善的结构以减少用于开启/关断CSA的开关的数目。即该结构通过将开关直接地连接至CSA的漏极或源极而减少了用于开关操作的晶体管的数目。

类似于图4A的情况，在这种情况下，PMOS1的栅极和NMOS1的栅极可以彼此连接，并且PMOS3的栅极和NMOS3的栅极可以彼此连接。另外，PMOS2的栅极和NMOS2的栅极可以彼此连接，并且PMOS4的栅极和NMOS4的栅极可以彼此连接。

图6A是示出了根据本发明的第四实施例的发射器结构的电路图。图6B是示出了根据图6A的电路的驱动波形图。

图6A具有能够实现增加SFA的输出摆幅宽度的结构。即，图6A的结构通过施加“VDD+va”作为NMOS晶体管的栅极电压并施加“VSS-va”作为PMOS晶体管的栅极电压，可以使SFA的输出摆幅宽度增加“va”。

同时，在图4A或5A的结构中，当在正节点和负节点处的输出的相位改变完成时，切断第一至第四开关，以关断第二放大器和第四放大器。

假设电压源级的电压为VDD，并且接地级的电压为VSS，则在本发明的发射器中，施加至NMOS1至NMOS4的栅极的最大电压为VDD，而施加至PMOS1至PMOS4的栅极的最小电压为VSS。

假设电压源级的电压为VDD，接地级的电压为VSS，而低于VDD预定值的电压为va，则施加至NMOS1和NMOS3的栅极的最大电压为“VDD+va”，施加至PMOS1和PMOS3的栅极的最小电压为“VSS-va”。此外，施加至NMOS1和NMOS3的栅极的最小电压不低于va，并且施加至PMOS1和PMOS3的栅极的最大电压不高于“VDD-va”。

根据本发明，具有如下优点：在输出电压的相位变化时，可以为输出级提供大电流，因而可以在输出级高速操作阻性负载。

此外，因为不需要共模反馈电路，故可以减小发射器的整体尺寸。

对本领域的技术人员是显而易见的是，在没有背离本发明的精神和范围的前提下，在本发明中可以进行各种修改和变化。因此，本发明的修改和变化都在所附的权利要求及其等价物的范围之中，本发明旨在包含这些改变和变化。

Claims

1.一种发射器，包括：

第一放大单元，包括第一放大器和第二放大器，所述第一放大器包含第一NMOS晶体管和第一PMOS晶体管，具有连接所述第一NMOS晶体管和所述第一PMOS晶体管的公共源极，所述第二放大器包含第二PMOS晶体管和第二NMOS晶体管，具有连接所述第二PMOS晶体管和所述第二NMOS晶体管的公共漏极，并且，所述第二放大器与所述第一放大器并联连接；

第二放大单元，包括第三放大器和第四放大器，所述第三放大器包含第三NMOS晶体管和第三PMOS晶体管，具有连接所述第三NMOS晶体管和所述第三PMOS晶体管的公共源极，所述第四放大器包含第四PMOS晶体管和第四NMOS晶体管，具有连接所述第四PMOS晶体管和所述第四NMOS晶体管的公共漏极，并且，所述第三放大器与所述第四放大器并联连接；以及

差分输出节点，包括连接至所述第一放大单元的输出级的正节点以及连接至所述第二放大单元的输出级的负节点，所述第一放大器的公共源极和所述第二放大器的公共漏极共同连接至所述正节点，所述第三放大器的公共源极和所述第四放大器的公共漏极共同连接至所述负节点。

2.根据权利要求1所述的发射器，其中：

所述第一NMOS晶体管的漏极和所述第二PMOS晶体管的源极连接至电压源级；

所述第一PMOS晶体管的漏极和所述第二NMOS晶体管的源极连接至接地级；

所述第三NMOS晶体管的漏极和所述第四PMOS晶体管的源极连接至所述电压源级；以及

所述第三PMOS晶体管的漏极和所述第四NMOS晶体管的源极连接至所述接地级。

3.根据权利要求1所述的发射器，其中，所述第一放大单元的输出级和所述第二放大单元的输出级彼此连接，以形成镜像。

4.根据权利要求1所述的发射器，还包括：

电阻器，具有相对端，所述第一放大单元的输出级和所述第二放大单元的输出级分别连接至所述电阻器的相对端。

5.根据权利要求4所述的发射器，其中，所述第一放大单元的输出级和所述第二放大单元的输出级分别连接至所述电阻器的相对端，以形成镜像。

6.根据权利要求1所述的发射器，其中：

所述第一NMOS晶体管的栅极和所述第一PMOS晶体管的栅极彼此连接；以及

所述第三NMOS晶体管的栅极和所述第三PMOS晶体管的栅极彼此连接。

7.根据权利要求1所述的发射器，还包括：

第一开关和第二开关，分别设置在所述第二PMOS晶体管的栅极处和所述第二NMOS晶体管的栅极处，以开启/关断所述第二放大器；以及

第三开关和第四开关，分别设置在所述第四PMOS晶体管的栅极处和所述NMOS晶体管的栅极处，以开启/关断所述第四放大器。

8.根据权利要求1所述的发射器，其中：

所述第一NMOS晶体管的栅极与所述第一PMOS晶体管的栅极彼此连接；以及

所述第三NMOS晶体管的栅极与所述第三PMOS晶体管的栅极彼此连接；

所述第二PMOS晶体管的栅极与所述第二NMOS晶体管的栅极彼此连接；以及

所述第四PMOS晶体管的栅极和所述第四NMOS晶体管的栅极彼此连接。

9.根据权利要求1所述的发射器，还包括：

第一开关和第二开关，用于开启/关断所述第二放大器；以及

第三开关和第四开关，用于开启/关断所述第四放大器。

10.根据权利要求9所述的发射器，其中：

所述第一开关设置在所述第二PMOS晶体管的源极与所述电压源级之间；

所述第二开关设置在所述第二NMOS晶体管的源极与接地级之间；

所述第三开关设置在所述第四PMOS晶体管的源极与所述电压源级之间；以及

所述第四开关设置在所述第四NMOS晶体管的源极与所述接地级之间。

11.根据权利要求1所述的发射器，还包括：

第一开关和第二开关，分别设置在所述第二PMOS晶体管的栅极处和所述第二NMOS晶体管的栅极处，以开启/关断所述第二放大器；

第三开关和第四开关，分别设置在所述第四PMOS晶体管的栅极处和所述NMOS晶体管的栅极处，以开启/关断所述第四放大器；

第五开关，设置在所述第二PMOS晶体管的源极与所述电压源级之间，以开启/关断所述第二放大器；

第六开关，设置在所述第二NMOS晶体管的源极与所述接地级之间，以开启/关断所述第二放大器；

第七开关，设置在所述第四PMOS晶体管的源极与所述电压源级之间，以开启/关断所述第四放大器；以及

第八开关，设置在所述第四NMOS晶体管的源极与所述接地级之间，以开启/关断所述第四放大器。

12.根据权利要求11所述的发射器，其中，当在所述正节点处的输出的相位变化和在所述负节点处的输出的相位变化完成时，关断所述第一开关至所述第四开关或者关断所述第五开关至所述第八开关，以关断所述第二放大器和所述第四放大器。

13.根据权利要求1所述的发射器，其中，假设在电压源级处的电压为VDD，并且在接地级处的电压为VSS，则施加至所述第一NMOS晶体管至所述第四NMOS晶体管的栅极的最大电压为VDD，而施加至所述第一晶体管至所述第四晶体管的栅极的最小电压为VSS。

14.根据权利要求1所述的发射器，其中，假设在电压源级处的电压为VDD，在接地级处的电压为VSS，并且低于VDD预定的值的电压为va，则施加至所述第一NMOS晶体管和所述第三NMOS晶体管的栅极的最大电压为“VDD+va”，施加至所述第一PMOS晶体管和所述第三PMOS晶体管的栅极的最小电压为“VSS-va”，施加至所述第一NMOS晶体管和所述第三NMOS晶体管的最小电压不低于va，以及施加至所述第一PMOS晶体管和所述第三PMOS晶体管的栅极的最大电压不高于“VDD-va”。